KR20050063038A - Method for forming a metal wire layer having damascene structure in a semiconductor device - Google Patents
Method for forming a metal wire layer having damascene structure in a semiconductor device Download PDFInfo
- Publication number
- KR20050063038A KR20050063038A KR1020030094091A KR20030094091A KR20050063038A KR 20050063038 A KR20050063038 A KR 20050063038A KR 1020030094091 A KR1020030094091 A KR 1020030094091A KR 20030094091 A KR20030094091 A KR 20030094091A KR 20050063038 A KR20050063038 A KR 20050063038A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- damascene structure
- opening
- sich
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
다마신 구조를 갖는 금속 배선을 형성하기 위한 방법이 개시된다. 기판 상에 개구부를 갖고, 산화물로 이루어진 절연막 패턴을 형성하고, 알카리 실란 가스 및 불활성 가스를 사용하고, RF 파워를 적용하여 상기 절연막 패턴 개구부의 측벽에 SiCH로 이루어진 스페이서를 형성한 후, 일산화탄소 가스를 사용한 플라즈마 처리를 통하여 상기 스페이서의 SiCH를 SiOCH로 변환시키고, 상기 결과물을 갖는 개구부에 금속 물질을 충분하게 매립시킨다. 이에 따라, 선폭 로스를 방지함과 동시에 우수한 전기적 특성을 확보할 수 있는 반도체 장치의 다마신 구조를 갖는 금속 배선을 획득할 수 있다.A method for forming a metal wiring having a damascene structure is disclosed. After forming openings on the substrate, forming an insulating film pattern made of oxide, using an alkali silane gas and an inert gas, and forming a spacer made of SiCH on the sidewall of the insulating film pattern opening by applying RF power, SiCH of the spacer is converted to SiOCH through the used plasma treatment, and a sufficient metal material is embedded in the opening having the resultant. Thereby, the metal wiring which has the damascene structure of the semiconductor device which can prevent line width loss and ensure excellent electrical characteristics can be obtained.
Description
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로서, 보다 상세하게는 다마신(damascene) 구조를 갖는 금속 배선을 형성하기 위한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wiring in a semiconductor device, and more particularly, to a method for forming metal wiring having a damascene structure.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응함으로서, 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 상기 제조 기술들 중에서 전기적 배선을 형성하는 기술에 대한 요구도 엄격해지고 있다.In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to these demands, manufacturing techniques have been developed for semiconductor devices to improve the degree of integration, reliability, response speed and the like. Among the manufacturing techniques, the demand for a technique for forming an electrical wiring is also becoming more stringent.
반도체 장치에서의 전기적 배선은 낮은 콘택 저항과 공정 진행의 용이성으로 인해 알루미늄을 사용하는 배선 구조가 주로 사용되고 있다. 그러나, 반도체 장치가 고집적화 되면서, 상기 알루미늄 배선 구조는 접합 스파이크 불량, 일랙트로 마이그레이션(electro migration) 문제 등에 의해 사용에 한계를 나타내고 있다. 또한 반도체 장치의 응답 속도 향상을 위해 상기 알루미늄 보다 더 낮은 저항을 갖는 물질이 요구되고 있다. 이에 따라, 최근에는 저저항을 가지면서도 일랙트로 마이그레이션 특성이 우수한 구리 배선의 사용과 함께 저유전 절연막에 의한 전기적 배선 형성이 상용화되고 있다.Electrical wiring in a semiconductor device is mainly used in the wiring structure using aluminum due to the low contact resistance and ease of processing. However, as semiconductor devices have been highly integrated, the aluminum wiring structure has been limited in use due to poor bonding spikes, electromigration problems, and the like. In addition, a material having a lower resistance than the aluminum is required to improve the response speed of the semiconductor device. Accordingly, in recent years, the use of copper wiring having low resistance and excellent electromigration characteristics has been commercialized, and the formation of electrical wiring using a low dielectric insulating film has been commercialized.
그러나, 구리는 실리콘 또는 대부분의 금속막에서 빠르게 확산되므로, 종래의 사진 식각 공정을 적용할 수 없기 때문에 일반적으로 다마신(Damascene)공정에 의해 전기적 배선을 형성한다.However, since copper is rapidly diffused in silicon or most metal films, the conventional photolithography process cannot be applied, and thus, electrical wiring is generally formed by a damascene process.
상기 다마신 방법으로 금속 배선을 형성할 때 식각을 실시한 후, 세정을 실시할 때 절연막 패턴의 선폭 로스(loss)가 빈번하게 발생한다. 때문에, 금속 배선의 플라스틱 커패시턴스가 더욱 증가한다. 따라서, 상기 절연막 패턴의 선폭 로스를 줄이기 위하여 종래에는 실리콘 질화막을 스페이서로 사용하고 있으나, 상기 실리콘 질화막은 상대적으로 높은 유전율을 갖기 때문에 효율적이 않고 또한, 세정액을 사용한 제거 공정에서도 상기 실리콘 질화막은 충분하게 제거되지 않는다. After etching is performed when the metal wiring is formed by the damascene method, a line width loss of the insulating film pattern is frequently generated during the cleaning. As a result, the plastic capacitance of the metal wiring is further increased. Therefore, in order to reduce the line width loss of the insulating film pattern, a silicon nitride film is conventionally used as a spacer, but the silicon nitride film has a relatively high dielectric constant, which is not efficient, and the silicon nitride film is sufficient even in a removal process using a cleaning liquid. It is not removed.
따라서, 종래의 다마신 구조를 갖는 금속 배선의 형성에서는 선폭 로스에 기인한 문제점들이 빈번하게 발생한다.Therefore, in the formation of a metal wiring having a conventional damascene structure, problems due to line width loss frequently occur.
본 발명의 목적은, 선폭 로스를 방지함과 동시에 우수한 전기적 특성을 확보할 수 있는 반도체 장치의 다마신 구조를 갖는 금속 배선의 형성 방법을 제공하는데 있다.An object of the present invention is to provide a method for forming a metal wiring having a damascene structure of a semiconductor device which can prevent line width loss and ensure excellent electrical characteristics.
상기 목적을 달성하기 위한 본 발명의 다마신 구조를 갖는 금속 배선의 형성 방법은,Method for forming a metal wiring having a damascene structure of the present invention for achieving the above object,
기판 상에 개구부를 갖고, 산화물로 이루어진 절연막 패턴을 형성하는 단계;Forming an insulating film pattern having an opening on the substrate and made of an oxide;
알카리 실란 가스 및 불활성 가스를 사용하고, RF 파워를 적용하여 상기 절연막 패턴 개구부의 측벽에 SiCH로 이루어진 스페이서를 형성하는 단계;Using an alkali silane gas and an inert gas and applying RF power to form a spacer made of SiCH on the sidewall of the insulating film pattern opening;
일산화탄소 가스를 사용한 플라즈마 처리를 통하여 상기 스페이서의 SiCH를 SiOCH로 변환시키는 단계; 및Converting the SiCH of the spacer to SiOCH through a plasma treatment using carbon monoxide gas; And
상기 결과물을 갖는 개구부에 금속 물질을 충분하게 매립시키는 단계를 포함한다.And sufficiently embedding the metal material in the opening having the resultant product.
여기서, 상기 알카리 실란 가스의 예로서는 트리-메틸 실란 가스, 테트라-메틸 실란 가스 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 혼합하여 사용할 수도 있다. 또한, 상기 스페이서를 형성할 때 공정 조건의 예로서는 온도 분위기는 약 200 내지 400℃로 조정하고, 상기 RF 파워는 약 100 내지 1,000 Watt로 조정하고, 압력 분위기는 약 1 내지 10 Torr로 조정하는 것이 바람직하다. 그리고, 상기 불활성 가스의 예로서는 아르곤 가스, 헬륨 가스 등을 들 수 있다. 이들 또한 단독으로 사용하는 것이 바람직하지만, 혼합하여 사용할 수 있다. 이와 같이, 상기 공정 조건으로 형성하는 스페이서는 50 내지 200Å의 두께를 갖는 것이 바람직하다.Here, tri-methyl silane gas, tetra-methyl silane gas, etc. are mentioned as an example of the said alkali silane gas. These are preferably used alone, but may be used by mixing. In addition, as an example of the process conditions when forming the spacer, the temperature atmosphere is adjusted to about 200 to 400 ℃, the RF power is adjusted to about 100 to 1,000 Watt, the pressure atmosphere is preferably adjusted to about 1 to 10 Torr. Do. And as an example of the said inert gas, argon gas, helium gas, etc. are mentioned. Although these are also used preferably, they can be mixed and used. As such, the spacer formed under the above process conditions preferably has a thickness of 50 to 200 kPa.
그리고, 상기 플라즈마 처리에서 공정 조건의 예로서는 압력 분위기는 약 1 내지 10 Torr로 조정하고, RF 파워는 100 내지 1,000Watt로 조정하고, 일산화탄소 가스는 약 100 내지 500sccm의 유량으로 제공하는 하는 것이 바람직하다.As an example of the process conditions in the plasma treatment, the pressure atmosphere is adjusted to about 1 to 10 Torr, the RF power is adjusted to 100 to 1,000 Watts, and the carbon monoxide gas is preferably provided at a flow rate of about 100 to 500 sccm.
이와 같이, 본 발명에 의하면, 스페이서로서 SiOCH를 갖도록 함으로서 세정 등과 같은 공정을 수행할 때 식각이 되는 것을 충분히 저지할 수 있는 역할을 한다. 또한, 상기 스페이서가 유전율이 약 2.7인 SiOCH를 갖기 때문에 플라스틱 커패시턴스의 증가를 저지할 수 있다.As described above, according to the present invention, since SiOCH is provided as a spacer, the etching may be sufficiently prevented when performing a process such as cleaning. In addition, since the spacer has SiOCH having a dielectric constant of about 2.7, an increase in plastic capacitance can be prevented.
따라서, 본 발명은 다마신 구조를 적용하기 위한 패턴을 형성할 때 선폭 로스와 이를 해결하기 위하여 발생하는 플라스틱 커패시턴스의 증가를 해결할 수 있다. 때문에, 반도체 장치의 제조에 따른 신뢰도를 확보할 수 있다. Accordingly, the present invention can solve the line loss and the increase in plastic capacitance generated to solve the pattern when forming a pattern for applying the damascene structure. Therefore, the reliability by the manufacture of a semiconductor device can be ensured.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 장치의 다마신 구조의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views illustrating a method of forming a metal wiring of a damascene structure of a semiconductor device according to an embodiment of the present invention.
도 1a를 참조하면, 기판(10) 상에 층간 절연막을 형성한다. 이어서, 사진 식각 공정을 실시하여 콘택홀 등과 같은 개구부(13)를 갖는 절연막 패턴(12)을 형성한다. 계속해서, 상기 절연막 패턴(12)의 표면, 개구부(13)의 측벽 및 저면 상에 SiCH를 포함하는 박막(14)을 형성한다. 이때, 상기 SiCH를 포함하는 박막(14)은 트리-메틸 실란 가스 또는 테트라-메틸 실린 가스 등과 같은 알카리 실란 가스와 아르곤 가스 또는 헬률 가스 등과 같은 불활성 가스를 사용하여 형성한다. 이때, 상기 SiCH를 포함하는 박막(14)의 형성은 약 300℃의 온도 분위기 및 약 5Torr의 압력 분위기에서 실시된다. 그리고, 약 500Watt의 RF 파워가 인가되는 분위기에서 실시된다. 이와 같이, 상기 조건 하에서 약 100Å의 두께를 갖는 SiCH를 포함하는 박막(14)을 형성한다.Referring to FIG. 1A, an interlayer insulating film is formed on the substrate 10. Subsequently, a photolithography process is performed to form an insulating film pattern 12 having an opening 13, such as a contact hole. Subsequently, a thin film 14 including SiCH is formed on the surface of the insulating film pattern 12, the sidewalls and the bottom of the opening 13. In this case, the thin film 14 including the SiCH is formed using an alkali silane gas such as tri-methyl silane gas or tetra-methyl silane gas, and an inert gas such as argon gas or helium gas. At this time, the thin film 14 including the SiCH is formed in a temperature atmosphere of about 300 ° C. and a pressure atmosphere of about 5 Torr. Then, it is carried out in an atmosphere in which RF power of about 500 Watts is applied. As such, a thin film 14 including SiCH having a thickness of about 100 GPa is formed under the above conditions.
도 1b를 참조하면, 상기 SiCH를 포함하는 박막(14)을 전면 식각시킨다. 이에 따라, 상기 개구부(13)의 측벽에만 상기 SiCH를 포함하는 박막(14)이 남는다. 이어서, 일산화탄소 가스를 사용하여 플라즈마 처리를 실시한다. 이때, 상기 일산화탄소 가스를 사용하는 것은 이산화질소 가스를 사용할 경우보다 유전율을 더 낮출 수 있는 박막의 형성이 가능하기 때문이다. 상기 플라즈마 처리는 약 5Torr의 압력 분위기에서 약 500Watt의 RF 파워를 인가하는 상태에서 실시된다. 그리고, 상기 일산화탄소 가스는 약 300sccm의 유량을 제공되도록 조정한다.Referring to FIG. 1B, the thin film 14 including the SiCH is etched entirely. Accordingly, the thin film 14 including the SiCH remains only on the sidewall of the opening 13. Subsequently, plasma treatment is performed using carbon monoxide gas. At this time, the use of the carbon monoxide gas is because it is possible to form a thin film that can lower the dielectric constant than when using nitrogen dioxide gas. The plasma treatment is performed in a state of applying about 500 Watts of RF power in a pressure atmosphere of about 5 Torr. The carbon monoxide gas is then adjusted to provide a flow rate of about 300 sccm.
이와 같이, 상기 플라즈마 처리를 통하여 상기 개구부(13)의 측벽에 형성된 SiCH를 갖는 박막(14)을 SiOCH를 갖는 박막으로 변환시킨다. 이에 따라, 상기 개구부(13)의 측벽에는 스페이서(15)가 형성된다.As described above, the thin film 14 having SiCH formed on the sidewall of the opening 13 is converted into a thin film having SiOCH through the plasma treatment. Accordingly, the spacer 15 is formed on the sidewall of the opening 13.
이어서, 세정 등과 같은 후속 공정을 실시한다. 이때, 상기 개구부(13)의 측벽에 스페이서(15)가 형성되어 있기 때문에 개구부(13)의 선폭 로스 등과 같은 불량이 발생하지 않는다.Subsequently, subsequent processes such as washing or the like are performed. At this time, since the spacers 15 are formed on the sidewalls of the openings 13, defects such as line width loss of the openings 13 do not occur.
도 1c를 참조하면, 상기 개구부(13)에 구리와 같은 금속 물질을 충분히 매립시킴으로서 다마신 구조를 갖는 금속 배선(16)을 형성한다. 이때, 상기 금속 배선(16)은 구리와 같은 금속 물질을 적층한 후, 연마를 실시함으로서 얻을 수 있다. 그리고, 상기 구리 이외에도 텅스텐, 알루미늄 등과 같은 금속 물질을 사용하여 다마신 구조를 갖는 금속 배선을 형성할 수도 있다.Referring to FIG. 1C, a metal wiring 16 having a damascene structure is formed by sufficiently filling a metal material such as copper in the opening 13. In this case, the metal wiring 16 may be obtained by laminating a metal material such as copper and then polishing it. In addition to the copper, a metal wiring having a damascene structure may be formed using a metal material such as tungsten or aluminum.
여기서, 상기 스페이서(15)는 저유전율을 갖기 때문에 상기 금속 배선(16)을 형성하여도 플라스틱 커패시턴스가 증가되는 것을 방지할 수 있다. 즉, 상기 스페이서(15)로서 SiOCH를 포함하는 박막을 적용하기 때문에 후속 공정에서 발생하는 개구부(13)의 선폭 로스를 저지할 수 있고, 금속 배선(16)을 형성하여도 플라스틱 커패시턴스가 증가하는 것을 방지할 수 있다.Here, since the spacer 15 has a low dielectric constant, it is possible to prevent the plastic capacitance from increasing even when the metal wire 16 is formed. That is, since the thin film containing SiOCH is applied as the spacer 15, it is possible to prevent the line width loss of the opening 13 generated in a subsequent process, and to increase the plastic capacitance even when the metal wiring 16 is formed. You can prevent it.
이와 같이, 본 발명에 의하면, 다마신 구조를 갖는 금속 배선의 형성에서 선폭 로스가 발생하는 것을 저지하고, 플라스틱 커패시턴의 증가를 방지할 수 있다. 때문에, 반도체 장치의 제조에 따른 신뢰도가 향상되는 효과가 있다. As described above, according to the present invention, it is possible to prevent the occurrence of line width loss in the formation of the metal wiring having the damascene structure, and to prevent the increase of the plastic capacitance. Therefore, the reliability of the semiconductor device is improved.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 장치의 다마신 구조의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views illustrating a method of forming a metal wiring of a damascene structure of a semiconductor device according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11 : 기판 12 : 절연막 패턴11 substrate 12 insulating film pattern
13 : 개구부 14 : 박막13: opening 14: thin film
15 : 스페이서 16 : 금속 배선15 spacer 16 metal wiring
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094091A KR20050063038A (en) | 2003-12-19 | 2003-12-19 | Method for forming a metal wire layer having damascene structure in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094091A KR20050063038A (en) | 2003-12-19 | 2003-12-19 | Method for forming a metal wire layer having damascene structure in a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050063038A true KR20050063038A (en) | 2005-06-28 |
Family
ID=37254926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094091A KR20050063038A (en) | 2003-12-19 | 2003-12-19 | Method for forming a metal wire layer having damascene structure in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050063038A (en) |
-
2003
- 2003-12-19 KR KR1020030094091A patent/KR20050063038A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US6521547B1 (en) | Method of repairing a low dielectric constant material layer | |
| US7125792B2 (en) | Dual damascene structure and method | |
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| JP4425432B2 (en) | Manufacturing method of semiconductor device | |
| JP2003045969A (en) | Wiring forming method utilizing dual damascene | |
| KR100483594B1 (en) | Method of forming metal line of semiconductor device | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| JP2001203207A (en) | Method of manufacturing for semiconductor integrated circuit and semiconductor integrated circuit | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| US7091612B2 (en) | Dual damascene structure and method | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| US20080132067A1 (en) | Method for fabricating a dual damascene structure | |
| JP2000091308A (en) | Manufacture of semiconductor device | |
| WO1991010261A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
| US7172965B2 (en) | Method for manufacturing semiconductor device | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP2001085389A (en) | Dry-etching method for semiconductor device | |
| KR20030050951A (en) | Method for forming metal wiring of semiconductor device | |
| JPH10116904A (en) | Manufacture of semiconductor device | |
| US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
| JP2005005697A (en) | Manufacturing method of semiconductor device | |
| KR20050063038A (en) | Method for forming a metal wire layer having damascene structure in a semiconductor device | |
| KR20050063037A (en) | Method for forming a metal wire layer having damascene structure in a semiconductor device | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |