KR20050062069A - Method of manufacturing radio frequency semiconductor device - Google Patents
Method of manufacturing radio frequency semiconductor device Download PDFInfo
- Publication number
- KR20050062069A KR20050062069A KR1020030093737A KR20030093737A KR20050062069A KR 20050062069 A KR20050062069 A KR 20050062069A KR 1020030093737 A KR1020030093737 A KR 1020030093737A KR 20030093737 A KR20030093737 A KR 20030093737A KR 20050062069 A KR20050062069 A KR 20050062069A
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- forming
- semiconductor device
- layer
- high frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
Abstract
본 발명은 고주파 반도체 장치의 제조 방법에 관한 것으로, 로직 소자 형성 공정 및 금속배선 형성 공정이 완료된 최상층에 나선형 유도자를 형성하고, 나선형 유도자 상에만 유도성 에너지를 저장할 수 있는 특성을 갖는 물질로 코어층을 형성하고, 유도자와 코어층 사이의 단선을 위해 이들 사이에 절연층을 형성하고, 코어층을 포함한 전체 구조 상에 보호층을 형성하여 고주파 반도체 장치를 제조하므로, 유도자 동작시 코어 물질층이 유도자 내에서 자계를 제한하는 코어 역할을 하여 유도자의 양호도와 인덕턴스를 향상시킬 수 있다. The present invention relates to a method for manufacturing a high frequency semiconductor device, wherein the core layer is formed of a material having a characteristic of forming a helical inductor on the uppermost layer where a logic element forming process and a metal wiring forming process are completed, and storing inductive energy only on the helical inductor. To form a high frequency semiconductor device by forming an insulating layer therebetween for disconnection between the inductor and the core layer, and forming a protective layer on the entire structure including the core layer. By acting as a core to limit the magnetic field within the can improve the goodness and inductance of the inductor.
Description
본 발명은 고주파 반도체 장치의 제조 방법에 관한 것으로, 유도자의 양호도(quality factor; Q) 및 인덕턴스(inductance)를 향상시킬 수 있는 고주파 반도체 장치의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high frequency semiconductor device, and more particularly, to a method for manufacturing a high frequency semiconductor device capable of improving the quality factor (Q) and inductance of an inductor.
정보통신분야의 패러다임 변화에 따라서 시간과 장소에 구애받지 않는 통신방식의 요구가 증대되어 오고 있고, 무선이동통신 분야는 이러한 요구에 가장 적합한 분야로 급속한 발전이 이루어지고 있다. 무선통신의 발달에 따라서 고주파 자원이 필요하게 되었고, 고주파에서 동작하는 재료, 소자 및 회로의 요구가 증대되고 있으며, 이러한 것들은 주파수가 높은 영역에서 사용되므로 RF(Radio Frequency) 부품 및 IC로 분류되고 있다.As the paradigm changes in the information and communication field, the demand for a communication method irrespective of time and place has been increasing, and the wireless mobile communication field has been rapidly developed into the most suitable field for such a demand. With the development of wireless communication, high frequency resources are needed, and the demand for materials, devices, and circuits that operate at high frequencies is increasing. These are classified as RF (Radio Frequency) components and ICs because they are used in high frequency areas. .
RF IC기술은 소자 제작기술, 회로 설계기술 및 고주파 패키지 기술의 조합으로 이루어지며, 각 기술이 균형적으로 발전하여야 만 경쟁력 있는 RF-CMOS소자를 개발할 수 있으며, 가장 중요한 것 중의 하나가 제작 단가의 절감에 관한 연구가 필요하다. 이를 위하여 공정을 단순화하고 안정화하여 공정 단가를 줄이는 저가의 고주파 RF-CMOS 개발이 필요하다. RF-CMOS 또는 Bipolar/BiCMOS 소자의 주 구성요소들은 RF MOSFET, Inductor, Varactor, MIM Capacitor, Resistor로 되어 있으며, 이 중에서 RF-CMOS, Bipolar/BiCMOS 소자 모두 유도자의 양호도(quality factor; Q)가 낮다는 단점이 있다. 이러한 RF Inductor의 Q값을 높이기 위해서는 소자 형태 이외에 저 저항의 금속을 두껍게 증착하는 방법이 제시되고 있다. 유도자는 감은 회수(turns), 금속배선 폭, 금속배선 두께, 금속배선 사이의 간격, 반경(radius), 모양(shape)에 따라 Q값이 다르게 나타난다.RF IC technology consists of a combination of device fabrication technology, circuit design technology, and high frequency package technology, and each technology must be balanced to develop a competitive RF-CMOS device. Research on savings is needed. This requires the development of low-frequency, high-frequency RF-CMOS that simplifies and stabilizes the process, reducing the cost of the process. The main components of an RF-CMOS or Bipolar / BiCMOS device are RF MOSFET, Inductor, Varactor, MIM Capacitor, and Resistor. Among them, the RF-CMOS, Bipolar / BiCMOS device has the quality factor (Q) of the inductor. The disadvantage is low. In order to increase the Q value of the RF inductor, a method of thickly depositing a low-resistance metal in addition to the device type has been proposed. The inductor has different Q values depending on the turns, the width of the metal wire, the thickness of the metal wire, the spacing between the metal wires, the radius and the shape.
일반적으로 유도자 디자인의 가이드 라인(guide line)은 다음과 같다.In general, the guidelines for inductance design are:
1) 금속배선 사이의 간격을 최소화하여야 한다. 이를 통하여 유도자 지역(area)을 최소화하고 상호 인덕턴스(mutual inductance)를 최대화해서 Q값을 높일 수 있다.1) The gap between metal wires should be minimized. In this way, the Q value can be increased by minimizing the inductance area and maximizing mutual inductance.
2) 유도자는 다층 금속배선 구조일 경우 최상층에서 구현되어야 한다. 이는 기판으로의 기생 캐패시턴스를 최소화할 수 있기 때문이다.2) Inductors should be implemented in the uppermost layer in the case of multilayer metallization. This is because parasitic capacitance to the substrate can be minimized.
3) 가능한 넓고 두꺼운 금속배선을 구현하여야 한다. 즉, 낮은 직렬 저항(series resistance)을 확보해야 한다는 의미이다. 그러나 폭이 너무 커지면 유도자 지역의 증가를 유발하고, 이는 기생 캐패시턴스를 증가시키고, 기판 손실을 증대시키기 때문에 적정 조건이 도출되어야 한다.3) Make the metal wiring as wide and thick as possible. This means that low series resistance must be ensured. However, too large a width causes an increase in the inductor area, which increases parasitic capacitance and increases substrate loss, so that appropriate conditions must be derived.
4) 할로우 인덕터(hollow inductor)가 구현되어야 한다. 이를 통해 와상전류 효과(negative mutual coupling)를 감소시킬 수 있기 때문에 내부 직경(inner diameter)이 금속배선 폭의 5배 이상은 되어야 한다.4) A hollow inductor should be implemented. Because this reduces the negative mutual coupling, the inner diameter should be at least five times the width of the metal wiring.
5) 감는 회수(number of turns)가 증가하면 할수록 인덕터 지역은 증가하고 저항 효과(resistance effect)가 증가하여 기생 캐패시턴스 증가의 원인이 되어 Q값을 떨어뜨리는 원인이 되므로, 감는 회수에 대한 적정 조건이 도출되어야 한다.5) As the number of turns increases, the inductor area increases and the resistance effect increases, causing parasitic capacitance to decrease the Q value. Must be derived.
상기한 다섯 가지 요구들 외에 디커플링(decoupling) 문제 때문에 유도자 하부에 트렌치를 삽입하고 절연층 두께를 증가시키거나, 접지판을 삽입하는 연구도 진행되고 있다. In addition to the above five requirements, research into inserting a trench in the lower part of the inductor, increasing the insulation layer thickness, or inserting a ground plate is being conducted due to the problem of decoupling.
상기한 바와 같이, 고주파용 소자 제조를 위한 화합물 반도체 기술을 대체하여 가격 경쟁력이 우수한 CMOS 공정을 이용한 RF 회로 및 시스템에 대한 기술적 요구가 커지고 있다. 이는 실리콘 기판 내에서 디지털 회로 및 아날로그 회로의 집적화가 가능하게 되어 궁극적으로 시스템 온 칩(System On Chip; SOC)을 구현할 수 있기 때문이다. 고주파 시스템 회로를 구현하기 위하여 반드시 해결해야 할 문제들이 많으나, 고주파 시스템 회로에서 가장 만들기 어려운 유도자의 양호도를 개선하는 것이 급선무이다.As described above, there is an increasing technical demand for RF circuits and systems using a CMOS process having excellent cost competitiveness by replacing the compound semiconductor technology for manufacturing high frequency devices. This is because the integration of digital circuits and analog circuits in a silicon substrate is possible, and ultimately, a system on chip (SOC) can be realized. There are many problems to solve in order to implement a high frequency system circuit, but it is urgent to improve the goodness of the inductor which is the most difficult to make in the high frequency system circuit.
도 1a는 종래 고주파 반도체 장치에서 유도자의 레이아웃이고, 도 1b는 도 1a의 X-X'선을 따라 절단한 유도자의 단면도이다. 도 1a 및 도 1b를 참조하면, 유도자(100)는 나선형(spiral)으로 형성되며, 비아 콘택(110) 및 언더패스(underpass; 120)를 통해 주변 소자와 전기적으로 연결된다. 도 1a에서, 'W'는 유도자(100)를 이루는 금속선의 폭이고, 'S'는 금속선간의 간격이며, '2R'은 내경을 나타내며, 권선수를 정의한다. 그리고 이를 반도체 제조 공정의 마지막 배선을 이용하여 도 1b에 도시된 바와 같이 알루미늄 배선의 경우는 알루미늄을 식각하여 유도자(100)를 제조하며, 구리 배선의 경우는 전기 도금을 이용하여 유도자(100)를 제조한다. 그런데, 유도자(100)가 실리콘 기판 위에 제조되는 경우 가장 어려운 점이 유도자의 양호도 저하이다. 그 원인은 전도도가 우수한 실리콘 기판 위에 제조된 유도자는 실리콘 기판과의 용량성 에너지의 결합이 그 양호도를 저하시킨다. 다시 말해서, 유도자(100)가 동작되면, 도 1b에 도시된 바와 같이 유도자의 자계(magnetic field)가 실리콘 기판으로 향하는 벡터 성분 때문에 양호도를 저하시키는 원인이 된다. 또한, 기존의 반도체 공정으로 제조된 나선형 유도자는 유도성 에너지를 저장하는 부분이 없기 때문이다. FIG. 1A is a layout of an inductor in a conventional high frequency semiconductor device, and FIG. 1B is a cross-sectional view of the inductor cut along the line X-X 'of FIG. 1A. 1A and 1B, the inductor 100 is formed in a spiral shape and is electrically connected to a peripheral element through a via contact 110 and an underpass 120. In FIG. 1A, 'W' is the width of the metal line constituting the inductor 100, 'S' is the spacing between the metal lines, '2R' represents the inner diameter, and defines the number of turns. As shown in FIG. 1B, the inductor 100 is manufactured by etching aluminum in the case of aluminum wiring, and the inductor 100 is formed by electroplating in the case of copper wiring. Manufacture. However, when the inductor 100 is manufactured on a silicon substrate, the most difficult point is the deterioration of the goodness of the inductor. The reason is that the inductor manufactured on the silicon substrate having excellent conductivity degrades the goodness of the coupling of capacitive energy with the silicon substrate. In other words, when the inductor 100 is operated, as shown in FIG. 1B, the magnetic field of the inductor causes deterioration of the goodness due to the vector component directed to the silicon substrate. In addition, the spiral inductor manufactured by the conventional semiconductor process because there is no part to store the inductive energy.
따라서, 본 발명은 RF-CMOS, Bipolar/SiGe, BiCMOS 소자와 같은 고주파 반도체 장치에서 자계를 생성하는 유도자가 전도도가 높은 실리콘 기판과의 결합 효과를 줄여 유도자의 양호도 및 인덕턴스를 향상시킬 수 있는 고주파 반도체 장치의 제조 방법을 제공함에 그 목적이 있다. Accordingly, the present invention is a high frequency that can improve the goodness and inductance of the inductor by reducing the coupling effect of the inductor to generate a magnetic field with a high-conductivity silicon substrate in high-frequency semiconductor devices such as RF-CMOS, Bipolar / SiGe, BiCMOS devices Its purpose is to provide a method for manufacturing a semiconductor device.
상기한 목적을 달성하기 위한 본 발명의 측면에 따른 고주파 반도체 장치 제조 방법은 반도체 기판에 고주파 반도체 장치를 구성하는 요소들이 형성되고 최상층에 유도자를 형성하는 단계; 유도자를 포함한 전체 구조 상에 절연층을 형성하는 단계; 유도자 위에 오버랩 되는 코어층을 형성하는 단계; 및 코어층을 포함한 전체 구조 상에 보호층을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a high frequency semiconductor device, the elements constituting the high frequency semiconductor device being formed on a semiconductor substrate and forming an inductor on a top layer; Forming an insulating layer on the entire structure including the inductance; Forming an overlapping core layer over the inductor; And forming a protective layer on the entire structure including the core layer.
상기에서, 반도체 기판은 실리콘 반도체로 형성되고, 유도자는 나선형으로 형성된다.In the above, the semiconductor substrate is formed of a silicon semiconductor, and the inductor is formed spirally.
절연층은 질화물 및 산화물로 구성되는 그룹에서 선택되는 하나의 절연물 또는 이들의 혼합물 또는 이들의 적층물로 형성한다.The insulating layer is formed of one insulator selected from the group consisting of nitrides and oxides or mixtures thereof or laminates thereof.
코어층 형성 공정은, 유도자가 형성된 지역이 개방되는 포토레지스트 패턴을 절연층 상에 형성하는 단계; 포토레지스트 패턴이 형성된 전체 구조 상에 코어용 물질을 증착하는 단계; 및 포토레지스트 패턴을 리프트 오프 공정으로 제거하는 단계를 포함한다.The core layer forming process may include forming a photoresist pattern on an insulating layer in which an area in which an inductor is formed is opened; Depositing a core material on the entire structure in which the photoresist pattern is formed; And removing the photoresist pattern by a lift off process.
코어층은 페라이트, 자성에폭시 계열 및 자성 러버로 구성되는 그룹에서 선택되는 하나의 재료 또는 이들의 혼합물 또는 이들의 합금으로 형성한다. The core layer is formed of one material selected from the group consisting of ferrite, magnetic epoxy series and magnetic rubber, or a mixture thereof or an alloy thereof.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only the present embodiment is provided to make the disclosure of the present invention complete, and to fully convey the scope of the invention to those skilled in the art, the scope of the present invention should be understood by the claims of the present application.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다. On the other hand, when a film is described as being "on" another film or semiconductor substrate, the film may exist in direct contact with the other film or semiconductor substrate, or a third film may be interposed therebetween. In addition, the thickness or size of each layer in the drawings may be exaggerated for convenience and clarity of description. In the drawings, like numerals refer to like elements.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 RF-CMOS, Bipolar/SiGe, BiCMOS 소자와 같이 유도자가 구비되는 고주파 반도체 장치의 제조 방법을 설명하기 위한 소자의 단면도이다.2A through 2D are cross-sectional views illustrating devices for manufacturing a high frequency semiconductor device including an inductor such as an RF-CMOS, Bipolar / SiGe, and BiCMOS device according to an exemplary embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(21)에 웰 형성 공정, 소자분리 공정, 게이트 형성 공정, 소오스/드레인 형성 공정, 콘택 공정, 금속배선 공정 등을 실시하여 로직 소자 등 모든 구성 요소들이 형성된다. 이러한 모든 구성 요소들이 형성된 부분을 하지층(22)이라 하고, 하지층(22)의 최상층(top metal layer)에 비아 콘택(210) 및 언더패스(underpass; 220)를 통해 주변 소자와 전기적으로 연결되는 나선형(spiral)의 유도자(200)가 제조된다. 도 2a에 도시된 유도자(200)를 갖는 고주파 반도체 장치는 통상의 공정에 의해 제조되며, 기존의 고주파 반도체 장치라 할 수 있다. 기존 방법에서는 유도자(200)가 형성된 상태에서 보호층(passivation layer) 형성 공정을 실시하여 고주파 반도체 장치의 제조를 완료하는데, 유도자(200)가 동작되면, 도 1b를 참조하여 설명한 바와 같이, 자계가 기판(21)으로 향하는 벡터 성분 때문에 양호도가 저하된다. Referring to FIG. 2A, all components such as a logic element are formed on the semiconductor substrate 21 by performing a well formation process, an isolation process, a gate formation process, a source / drain formation process, a contact process, and a metal wiring process. The part where all these components are formed is called the base layer 22, and is electrically connected to the peripheral device through the via contact 210 and the underpass 220 to the top metal layer of the base layer 22. A spiral inductor 200 is produced. The high frequency semiconductor device having the inductance 200 shown in FIG. 2A is manufactured by a conventional process, and may be referred to as a conventional high frequency semiconductor device. In the conventional method, a passivation layer forming process is performed in the state where the inductor 200 is formed to complete the manufacture of the high frequency semiconductor device. When the inductor 200 is operated, as described with reference to FIG. The goodness is lowered because of the vector component directed to the substrate 21.
상기에서, 반도체 기판(21)은 화합물 반도체나 실리콘 반도체 등 반도체 장치 제조 기술에 적용되는 모든 기판 물질이 적용 가능하며, 공정을 단순화하고 안정화하면서 공정 단가를 줄여 경쟁력을 높이기 위해서는 일반적인 반도체 장치 제조 공정에 널리 적용되는 실리콘 반도체를 기판(21)으로 적용하는 것이 바람직하다. 유도자(200)는 일반적인 배선 기법이나 최근 널리 적용되고 있는 다마신 기법 등을 적용하여 형성하며, 유도자 형성 물질로는 Cu, Al, W 등의 반도체 장치에서 유도자로 사용되는 모든 물질이 가능하다.In the above, the semiconductor substrate 21 is applicable to all substrate materials applied to semiconductor device manufacturing technology, such as compound semiconductors and silicon semiconductors, and in order to increase the competitiveness by reducing process costs while simplifying and stabilizing the process, It is preferable to apply a widely used silicon semiconductor to the substrate 21. The inductor 200 is formed by applying a general wiring technique or a damascene technique, which is widely applied recently, and as the inductance forming material, any material used as an inductor in semiconductor devices such as Cu, Al, and W may be used.
도 2b를 참조하면, 유도자(200)를 포함한 전체 구조 상부에 절연층(230)을 형성한다. 유도자(200)가 형성된 지역이 개방(open)되는 포토레지스트 패턴(240)을 절연층(230) 상에 형성한다.Referring to FIG. 2B, an insulating layer 230 is formed on the entire structure including the inductor 200. A photoresist pattern 240 in which an area in which the inductor 200 is formed is opened is formed on the insulating layer 230.
상기에서, 절연층(230)은 후에 형성될 코어층과 유도자(200) 간을 전기적으로 절연시키는 역할을 하는데, 질화물 및 산화물로 구성되는 그룹에서 선택되는 하나의 절연물 또는 이들의 혼합물 또는 이들의 적층물을 화학기상증착(CVD)방식이나 물리기상증착(PVD)방식으로 200 내지 500 Å의 두께로 형성한다. 질화물일 경우 물리기상증착방식을 배제한다. 포토레지스트 패턴(240)은 후에 형성될 코어층을 스퍼터링 방식으로 증착할 때 용이하게 하기 위하여 감광제에 벤젠 계열을 이용하여 딱딱하게 경화(hardening)시키는 것이 바람직하다.In the above, the insulating layer 230 serves to electrically insulate between the core layer and the inductor 200 to be formed later, one insulator selected from the group consisting of nitride and oxide or a mixture thereof or a stack thereof Water is formed to a thickness of 200 to 500 kPa by chemical vapor deposition (CVD) or physical vapor deposition (PVD). In the case of nitrides, physical vapor deposition is excluded. The photoresist pattern 240 is preferably hardened using a benzene-based sensitizer in order to facilitate the deposition of the core layer to be formed later by sputtering.
도 2c를 참조하면, 포토레지스트 패턴(240)이 형성된 전체 구조 상에 코어용 물질을 증착한 후, 포토레지스트 패턴(240)을 리프트 오프(lift off) 공정으로 제거하고, 이로 인하여 유도자(200) 위에 오버랩(overlap)되는 코어용 물질로 된 코어층((250)이 형성된다.Referring to FIG. 2C, after depositing the core material on the entire structure where the photoresist pattern 240 is formed, the photoresist pattern 240 is removed by a lift off process, thereby inducing the inductor 200. A core layer 250 is formed of an overlapping core material.
상기에서, 코어층(250)은 유도자(200) 동작시 유도성 에너지의 손실을 줄이기 위하여 고투자율의 코어용 물질, 예를 들어, 페라이트(ferrite), 자성에폭시 계열 및 자성 러버로 구성되는 그룹에서 선택되는 하나의 재료 또는 이들의 혼합물 또는 이들의 합금을 스퍼터링 방식, 화학기상증착 방식 또는 도금 방식으로 200 내지 500 Å의 두께로 형성한다.In the above, the core layer 250 in the group consisting of a high permeability core material, for example, ferrite, magnetic epoxy series and magnetic rubber in order to reduce the loss of inductive energy during the operation of the inductor 200 One material selected or a mixture thereof or an alloy thereof is formed to a thickness of 200 to 500 kPa by sputtering, chemical vapor deposition or plating.
도 2d를 참조하면, 코어층(250)을 포함한 전체 구조 상에 단층 또는 다층 구조의 보호층(passivation layer; 260)을 형성하여 본 발명의 고주파 반도체 장치의 제조를 완료한다.Referring to FIG. 2D, a passivation layer 260 having a single layer or a multilayer structure is formed on the entire structure including the core layer 250 to complete the manufacture of the high frequency semiconductor device of the present invention.
상기한 본 발명의 실시예에 따라 제조된 고주파 반도체 장치와 종래 고주파 반도체 장치의 특성을 비교하기 위한 실험 결과를 도 3, 도 4, 도 5 및 도 6에 도시하였다. 도 3은 종래의 유도자와 본 발명의 코어 삽입 구조를 가지는 유도자에서 주파수에 따른 양호도를 측정한 그래프인데, 본 발명의 유도자(A)가 종래의 유도자(B)보다 양호도가 향상됨을 알 수 있다. 도 4는 종래의 유도자와 본 발명의 코어 삽입 구조를 가지는 유도자에서 주파수에 따른 인덕턴스를 측정한 그래프인데, 본 발명의 유도자(A)가 종래의 유도자(B)보다 인덕턴스가 향상됨을 알 수 있다. 도 5는 종래 유도자의 유도성 에너지가 여러 방향으로 전계가 분포되어 있는 것을 보여주며, 도 6은 본 발명의 유도자의 유도성 에너지가 코어 주위로 전계가 많이 분포되어 있는 것을 보여주는 것으로, 이들 전계 분포의 결과를 볼 때 본 발명의 유도자의 양호도 및 인덕턴스가 개선됨을 알 수 있다. 3, 4, 5 and 6 show experimental results for comparing the characteristics of the high frequency semiconductor device manufactured according to the embodiment of the present invention and the conventional high frequency semiconductor device. 3 is a graph measuring the degree of goodness according to the frequency in the conventional inductor and the inductance having the core insertion structure of the present invention, it can be seen that the inductance (A) of the present invention is better than the conventional inductance (B) have. 4 is a graph measuring inductance according to frequency in a conventional inductor and an inductor having a core insertion structure according to the present invention. FIG. 5 shows that electric fields are distributed in various directions of inductive energy of a conventional inductor, and FIG. 6 shows that electric fields are widely distributed around a core of inductive energy of the inductor of the present invention. It can be seen from the results that the goodness and inductance of the inductor of the present invention is improved.
상술한 바와 같이, 본 발명은 RF-CMOS, Bipolar/SiGe, BiCMOS 소자와 같은 고주파 반도체 장치에서 최상층에 나선형 유도자를 형성하고, 유도자 내에서 자계를 제한하는 코어를 삽입하므로, 자계를 생성하는 유도자가 전도도가 높은 실리콘 기판과의 결합 효과를 줄여 유도자의 양호도 및 인덕턴스를 향상시킬 수 있어 고주파 반도체 장치의 성능을 더욱 향상시킬 수 있다. As described above, the present invention forms a helical inductor on the top layer of a high-frequency semiconductor device such as RF-CMOS, Bipolar / SiGe, and BiCMOS devices, and inserts a core limiting the magnetic field in the inductor, thereby inducing the inductor to generate the magnetic field. By reducing the coupling effect with the highly conductive silicon substrate, the inductance and inductance of the inductor can be improved, thereby further improving the performance of the high frequency semiconductor device.
도 1a는 종래 고주파 반도체 장치에서 유도자의 레이아웃;1A is a layout of an inductor in a conventional high frequency semiconductor device;
도 1b는 도 1a의 X-X'선을 따라 절단한 유도자의 단면도;FIG. 1B is a cross-sectional view of the inductor cut along the line X-X 'of FIG. 1A; FIG.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 유도자가 구비되는 고주파 반도체 장치의 제조 방법을 설명하기 위한 소자의 단면도;2A to 2D are cross-sectional views of devices for explaining a method of manufacturing a high frequency semiconductor device having an inductor according to an embodiment of the present invention;
도 3은 종래의 유도자와 본 발명의 코어 삽입 구조를 가지는 유도자에서 주파수에 따른 양호도를 측정한 그래프; 3 is a graph measuring the goodness with frequency in the conventional inductor and the inductance having a core insertion structure of the present invention;
도 4는 종래의 유도자와 본 발명의 코어 삽입 구조를 가지는 유도자에서 주파수에 따른 인덕턴스를 측정한 그래프;4 is a graph measuring inductance according to frequency in a conventional inductor and an inductor having a core insertion structure according to the present invention;
도 5는 종래 유도자의 전계 분포도; 및5 is a field distribution diagram of a conventional inductor; And
도 6은 본 발명의 유도자의 전계 분포도이다. 6 is an electric field distribution diagram of the inductor of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
21: 반도체 기판 22: 하지층21: semiconductor substrate 22: base layer
100, 200: 유도자 110, 210: 비아 콘택 100, 200: Inductance 110, 210: Via contact
120, 220: 언더패스 230: 절연층120, 220: underpass 230: insulating layer
240: 포토레지스트 패턴 250: 코어층240: photoresist pattern 250: core layer
260: 보호층 260: protective layer
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030093737A KR20050062069A (en) | 2003-12-19 | 2003-12-19 | Method of manufacturing radio frequency semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030093737A KR20050062069A (en) | 2003-12-19 | 2003-12-19 | Method of manufacturing radio frequency semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050062069A true KR20050062069A (en) | 2005-06-23 |
Family
ID=37254318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030093737A KR20050062069A (en) | 2003-12-19 | 2003-12-19 | Method of manufacturing radio frequency semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050062069A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821618B1 (en) * | 2007-05-08 | 2008-04-16 | 한국과학기술원 | Inductor formed in semiconductor integrated circuit |
-
2003
- 2003-12-19 KR KR1020030093737A patent/KR20050062069A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821618B1 (en) * | 2007-05-08 | 2008-04-16 | 한국과학기술원 | Inductor formed in semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
| US6239684B1 (en) | High-Q inductive elements | |
| US6452247B1 (en) | Inductor for integrated circuit | |
| US7436281B2 (en) | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit | |
| US20040041234A1 (en) | 3-D spiral stacked inductor on semiconductor material | |
| US6455915B1 (en) | Integrated inductive circuits | |
| US6667536B2 (en) | Thin film multi-layer high Q transformer formed in a semiconductor substrate | |
| US6650220B2 (en) | Parallel spiral stacked inductor on semiconductor material | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| US20100052095A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
| KR20050062069A (en) | Method of manufacturing radio frequency semiconductor device | |
| KR100905370B1 (en) | Inductor manufacturing method of RF integrated circuit | |
| US20030092202A1 (en) | High-frequency integrated inductive winding | |
| US20020170743A1 (en) | Integrated inductance | |
| JP2002057218A (en) | Integrated radio frequency circuit | |
| WO2001093317A1 (en) | Integrated inductive circuits | |
| EP1203401A1 (en) | Integrated inductive circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |