KR20050061362A - Display device driving method, display device, and program - Google Patents

Display device driving method, display device, and program Download PDF

Info

Publication number
KR20050061362A
KR20050061362A KR1020040106881A KR20040106881A KR20050061362A KR 20050061362 A KR20050061362 A KR 20050061362A KR 1020040106881 A KR1020040106881 A KR 1020040106881A KR 20040106881 A KR20040106881 A KR 20040106881A KR 20050061362 A KR20050061362 A KR 20050061362A
Authority
KR
South Korea
Prior art keywords
display
display pixel
pixel
color
source line
Prior art date
Application number
KR1020040106881A
Other languages
Korean (ko)
Other versions
KR100690472B1 (en
Inventor
나카모토타츠야
시오미마코토
시게타미츠히로
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050061362A publication Critical patent/KR20050061362A/en
Application granted granted Critical
Publication of KR100690472B1 publication Critical patent/KR100690472B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 화소(A)로의 기입 신호를, 표시 화소(A)로의 입력 신호를 표시 화소(B)로의 입력 신호 또는 기입 신호에 기초하여 보정한 신호로 한다. 또한, 표시 화소(B)는, 표시 화소(A)를 구동하는 게이트 라인과 동일의 게이트 라인에 의해 구동되는 것이고, 표시 화소(B)가 스위칭 소자를 통해 접속되어 있는 소스 라인은, 표시 화소(A)가 기생 용량 Csdb를 통해 접속되어 있는 소스 라인과 동일하다. 이로써, 액정 표시 장치등, 복수의 소스 라인과 복수의 게이트 라인을 이용하여 표시 화소를 구동하는 방식의 표시 장치에 있어서, 2개의 표시 화소 사이에서의 크로스 토크를 감소시킬 수 있다.The write signal to the display pixel A is a signal corrected based on the input signal to the display pixel B or the write signal. The display pixel B is driven by the same gate line as the gate line for driving the display pixel A, and the source line to which the display pixel B is connected via the switching element is a display pixel ( A) is the same as the source line connected through the parasitic capacitance Csdb. Thereby, in the display apparatus of the system which drives a display pixel using a some source line and a some gate line, such as a liquid crystal display device, cross talk between two display pixels can be reduced.

Description

표시 장치의 구동 방법, 표시 장치, 및 프로그램{DISPLAY DEVICE DRIVING METHOD, DISPLAY DEVICE, AND PROGRAM}DISPLAY DEVICE DRIVING METHOD, DISPLAY DEVICE, AND PROGRAM}

본 발명은, 컬러 크로스 토크를 감소시킴에 의해 색재현성을 향상시키기 위한 표시 장치의 구동 방법, 표시 장치, 및 프로그램에 관한 것이다.The present invention relates to a method of driving a display device, a display device, and a program for improving color reproducibility by reducing color crosstalk.

표시 장치의 색재현성에 대해서는, 종래부터 많은 결함이 지적되어 있다. 특히, 액정 표시 장치에 있어서는, 이하의 2개의 결함이 지적되어 있다.Many defects have been pointed out conventionally about the color reproducibility of a display apparatus. In particular, in the liquid crystal display device, the following two defects are pointed out.

많은 액정 표시 장치는, 액정의 복굴절성을 이용하여 투과광을 얻고 있는데, RGB색 각각의 화소의 액정이 동일 전압에 대해 나타내는 투과율이 다르기 때문에, 예컨대 동일하게 백색(R=G=B)을 표시하여도 그의 계조에 의해 색조가 다르게 되는 경우가 있다.Many liquid crystal displays obtain transmitted light by using the birefringence of the liquid crystal. Since the transmittances of the liquid crystals of the pixels of each of the RGB colors differ with respect to the same voltage, for example, white (R = G = B) In some cases, the hue may vary depending on the gradation.

이 문제에 대해서는, 아날로그 또는 디지털 적으로, RGB색에 대해서 독립적인 γ커브를 설정하는 것이 유효하다. 이와 같이 RGB 각 색을 독립적으로 보정하는 기술은, 예컨대 특허 문헌1(일본 공개 특허 공보 제2002-258813호(2002년 9월 11일 공개))에 기재되어 있다.For this problem, it is effective to set gamma curves independent of RGB colors, either analog or digital. Thus, the technique which independently corrects each RGB color is described, for example in patent document 1 (Unexamined-Japanese-Patent No. 2002-258813 (September 11, 2002)).

또한, 셔터형 디바이스인 액정 표시 장치는, 표시 계조에 따르지 않고 각 색의 광누설이 발생하고, 특히 표시 계조가 낮아지게 되면 광누설의 영향으로 색순도(채도)가 감소된다. 또한, 콘트라스트가 충분하여도, 많은 액정 표시 장치에서는 휘도 효율이 중요시 되기 때문에, 백 라이트나 컬러 필터의 스펙터 특성을 넓게 설정하지 않으면 안되는 상황에 처해 있다. 이와 같은 상황으로부터도, 휘도 저하에 따라 채도가 낮아지게 된다.In addition, in the liquid crystal display device which is a shutter type device, light leakage of each color occurs regardless of the display gradation, and in particular, when the display gradation is lowered, color purity (saturation) is reduced due to the light leakage. In addition, even if the contrast is sufficient, the luminance efficiency is important in many liquid crystal display devices, and thus the situation in which the specter characteristics of the backlight and the color filter have to be set widely is in a situation. Even in such a situation, the saturation is lowered as the luminance decreases.

이러한 색순도 향상을 위해서는, 화소 중에서 상대적으로 채도가 강한 색에 대해서는 그의 채도를 더욱 강하게 하는 한편, 채도가 약한 색에 대해서는 그의 채도를 더욱 약하게 하는 것에 의한, 채도 강조 기술이 유효하다. 이러한 채도 보정 기술은, 예컨대 특허 문헌2(일본 공개 특허 공보 제2003-52050호(2003년 2월 21일 공개))에 기재되어 있다.In order to improve such color purity, the saturation emphasis technique is effective by making its saturation stronger for colors having a relatively saturated saturation among pixels, while making its saturation weaker for colors with weaker saturation. Such a saturation correction technique is described, for example, in Patent Document 2 (Japanese Unexamined Patent Publication No. 2003-52050 (published February 21, 2003)).

또한, TFT-LCD 특유의 문제로서, 인접한 화소가 기생 용량을 통해 결합하고 있는 것으로부터 발생되는 크로스 토크의 문제도 지적되어 있다. 즉, 투명 전극과 소스 라인 사이에 절연막이 있으면, 그곳에 기생 용량이 발생 가능하다. 마찬가지로, 게이트 라인과 투명 전극 사이나, 소스 라인과 공통 전극 사이에도 기생 용량이 발생한다. 이러한 기생 용량이나 액정 자체의 용량에 영향을 받아서, 게이트가 OFF 되었을 때의 표시 화소의 전위가 소망하는 전압과 다르게 되고, 표시 계조가 소망하는 계조와 다르게 되어 버리는 문제가 발생한다. 이 크로스 토크의 문제를 해결하는 수단으로서, 상기한 기생 용량을 감소시키는 기술이 예컨대 특허 문헌3(일본 공개 특허 공보 제1993-203994호(1993년 8월 13일))에 기재되어 있는데, 크로스 토크를 감소시키려면 아직 불충분하다.In addition, as a problem peculiar to TFT-LCDs, a problem of crosstalk caused by the coupling of adjacent pixels through parasitic capacitance is also pointed out. That is, if an insulating film exists between a transparent electrode and a source line, parasitic capacitance may generate | occur | produce there. Similarly, parasitic capacitance is generated between the gate line and the transparent electrode or between the source line and the common electrode. Due to the parasitic capacitance and the capacitance of the liquid crystal itself, there arises a problem that the potential of the display pixel when the gate is turned off is different from the desired voltage, and the display gradation is different from the desired gradation. As a means for solving the problem of crosstalk, a technique for reducing the above parasitic capacitance is described, for example, in Patent Document 3 (Japanese Patent Laid-Open No. 1993-203994 (August 13, 1993)). It is still insufficient to reduce

그런데, 이러한 종래 기술은 패널 전체 또는 표시 화소마다 색재현성을 조정하기는 유효하지만, 표시 장치에 의한 표시 패턴에 의해 재현되는 색이 변화하는 상황에는 대응할 수 없다.By the way, such a prior art is effective to adjust the color reproducibility for the whole panel or every display pixel, but cannot respond to the situation where the color reproduced by the display pattern by a display apparatus changes.

즉, TFT에 접속되어 있는 표시 화소에는 게이트 하이의 순간에 소망하는 전압이 인가되고 있는데, 게이트 로우 시에 그 화소는 기생 용량을 통해 많은 주변 전기 회로와 접속되어 있다. 그리고, 이들 주변 전기 회로의 대부분은, 패널 설계에 관계되는 것이기 때문에, 표시 화소와 주변 전기 회로 사이에서의 기생 용량을 고려한 구동 전압을 사전에 설정하는 것이 가능하다. 따라서, 주변 전기 회로와의 사이에 형성되는 기생 용량에 의한 크로스 토크는, 사전에 보상할 수 있다. 그러나, 다른 표시 화소를 구동하는 소스 라인의 전위는, 사전에 규정할 수 없기 때문에, 다른 소스 라인이 요인으로 되어 발생하는 크로스 토크를 사전에 보상할 수 없다.That is, a desired voltage is applied to the display pixel connected to the TFT at the gate high moment, and the pixel is connected to many peripheral electric circuits through parasitic capacitance at the gate low. Since most of these peripheral electrical circuits are related to panel design, it is possible to set a drive voltage in consideration of parasitic capacitance between the display pixel and the peripheral electrical circuit in advance. Therefore, the cross talk by the parasitic capacitance formed between the peripheral electric circuits can be compensated in advance. However, since the potential of the source line for driving the other display pixels cannot be defined in advance, the crosstalk caused by the other source line as a factor cannot be compensated in advance.

즉, 도15(a)에 나타낸 바와 같이, 액정 표시 장치에 있어서, 소스 라인 Si(i는 정수)와 게이트 라인 Gj(j는 정수)가 직교하도록 제공되어 있고, 각 소스 라인과 각 게이트 라인의 교차 부분에, 표시 화소(100) 및 스위칭 소자(200)가 제공되어 있는 것으로 한다. 그리고, 표시 화소(100…) 중에, 표시 화소(A)에 대해서, 다음과 같이 기생 용량 Csda·Csdb·Cgd·Ccs가 형성되어 있는 것으로 한다. 또한, 표시 화소(B)는, 표시 화소(A)와 게이트 라인의 설치 방향에 있어서 인접한 표시 화소의 의미이다.That is, as shown in Fig. 15A, in the liquid crystal display device, source lines Si (i are integers) and gate lines Gj (j are integers) are provided so as to be orthogonal to each other. It is assumed that the display pixel 100 and the switching element 200 are provided at the intersection portion. In the display pixel 100..., The parasitic capacitance Csda. Csdb. Cgd. Ccs is formed in the display pixel A as follows. In addition, the display pixel B is the meaning of the display pixel which adjoins in the installation direction of the display pixel A and the gate line.

즉,In other words,

기생 용량 Csda… 표시 화소(A)를 구동하기 위한 소스 라인 S2와 표시 화소(A) 사이에 형성되는 기생 용량Parasitic Capacity Csda… Parasitic capacitance formed between source line S2 for driving display pixel A and display pixel A

기생 용량 Csdb… 표시 화소(B)를 구동하기 위한 소스 라인 S3과 표시 화소(A) 사이에 형성되는 기생 용량Parasitic Capacity Csdb… Parasitic capacitance formed between source line S3 for driving display pixel B and display pixel A

기생 용량 Cgd… 표시 화소(A)를 구동하기 위한 게이트 라인 G2와 표시 화소(A) 사이에 형성되는 기생 용량Parasitic Capacity Cgd... Parasitic capacitance formed between gate line G2 for driving display pixel A and display pixel A

기생 용량 Ccs… 공통 전극선과 표시 화소(A) 사이에 형성되는 기생 용량.Parasitic Capacity Ccs… Parasitic capacitance formed between the common electrode line and the display pixel (A).

그리고, 표시 화소(A) 자체의 용량을 Cp로 하고, 각 게이트 라인에 인가되는 전압이 도15(b)에 나타낸 바와 같이 변화하는 것으로 한다. 그리고, 표시 화소(A)가 G색을 표시하는 한편, 표시 화소(B)가 R색 또는 B색을 표시하고 있고, 표시 화소(A)의 표시 계조를 LA, 표시 화소(B)의 표시 계조를 LB라고 한 경우, LA≠LB로 한다.It is assumed that the capacitance of the display pixel A itself is Cp, and the voltage applied to each gate line is changed as shown in Fig. 15B. The display pixel A displays the G color, while the display pixel B displays the R color or the B color, and the display gray level of the display pixel A is LA, and the display gray level of the display pixel B is displayed. If L is LB, LA? LB.

이 경우, 게이트 하이 시에, 표시 화소(A)의 액정 부분에 드레인 전압이 +V(A)만큼 인가된다고 하면, 표시 화소(B)의 액정 부분에는 드레인 전압이 -V(B)만큼 인가된다. 그리고, 다음 게이트 라인이 ON이 된 때 표시 화소(A)를 구동하는 소스 라인에는 -V(A)가 인가되고, 표시 화소(B)를 구동하는 소스 라인에는 +V(B)가 인가된다.In this case, if the drain voltage is applied to the liquid crystal portion of the display pixel A by + V (A) at the gate high, the drain voltage is applied to the liquid crystal portion of the display pixel B by -V (B). . When the next gate line is turned on, -V (A) is applied to the source line for driving the display pixel A, and + V (B) is applied to the source line for driving the display pixel B.

그러나, 실제로 표시 화소(A)에는, 상기한 드레인 전압이 그대로 인가 되는것은 아니고, 기생 용량에 영향을 받아서 변화된 드레인 전압이 인가된다. 구체적으로는, 표시 화소(A)에 인가되는 전압의 실효치를 Va라 하면,However, the above-described drain voltage is not actually applied to the display pixel A as it is, but a drain voltage changed by the parasitic capacitance is applied. Specifically, assuming that the effective value of the voltage applied to the display pixel A is Va,

Va=V(A)+(Csda*V(A)+Cgd*Vg+Csdb*V(B)+Ccs*Vc)/Cp가 된다.Va = V (A) + (Csda * V (A) + Cgd * Vg + Csdb * V (B) + Ccs * Vc) / Cp.

또한, Vg는 게이트 라인에 인가되는 전압이고, Vc는 대향 전극에 인가되는 전압이다.In addition, Vg is a voltage applied to the gate line, and Vc is a voltage applied to the opposite electrode.

이와 같이, 표시 화소(A)에는, 소망하는 드레인 전압(A)과 다른 전압이 인가되어 버린다.In this manner, a voltage different from the desired drain voltage A is applied to the display pixel A. FIG.

여기에서, 표시 화소(A)와의 사이에 형성되는 기생 용량 Csda·Cgd·Ccs는, 설계 단계에서 예측할 수 있기 때문에, 그 기생 용량의 값을 고려한 드레인 전압을 설정하는 것이 가능하다. 즉, 이러한 기생 용량은, 표시 화소(A)의 표시 계조에는 그다지 영향을 주지 않는다.Here, since the parasitic capacitance Csda.Cgd.Ccs formed between the display pixel A can be predicted at the design stage, it is possible to set the drain voltage in consideration of the value of the parasitic capacitance. That is, such parasitic capacitance does not affect the display gradation of the display pixel A very much.

그러나, 상기한 실효 전압 Va의 계산식에는, 기생 용량Csdb, 드레인 전압V(B)가 포함되어 있다. 즉, 전압 Va는, 표시 화소(B)에 접속되어 있는 소스 라인에 의해 영향을 받기 때문에, 표시 화소(B)의 표시 계조에 의해 표시 화소(A)의 계조가 변화하는 컬러 크로스 토크가 발생된다.However, the parasitic capacitance Csdb and the drain voltage V (B) are included in the above formula of the effective voltage Va. That is, since the voltage Va is influenced by the source line connected to the display pixel B, the color crosstalk in which the gray of the display pixel A changes by the display gray of the display pixel B is generated. .

예컨대, V(A)=±2.59V, V(B)=±1.21V일 때, 표시 화소(A)에 공급되는 전압은 ±2.45V가 되고, 컬러 밸런스가 변화하는 것을 알았다.For example, when V (A) = ± 2.59V and V (B) = ± 1.21V, it was found that the voltage supplied to the display pixel A became ± 2.45V, and the color balance changed.

또한, 특허 문헌3에 기재되어 있는 바와 같이, 설계 단계에서 기생 용량을 감소시켜도 크로스 토크량을 작게할 수 있는 것 뿐이고, 컬러 크로스 토크를 완전히 배제할 수 없다. 따라서, 실제로 표시 화소에 인가되는 전위는, 표시 장치 전체의 표시 패턴에 따라 변동하게 된다. 그 결과, 표시 화소는 소망하는 휘도를 재현할 수 없다.Further, as described in Patent Document 3, even if the parasitic capacitance is reduced at the design stage, the crosstalk amount can be reduced, and the color crosstalk cannot be completely excluded. Therefore, the potential actually applied to the display pixel is changed according to the display pattern of the entire display device. As a result, the display pixel cannot reproduce the desired luminance.

또한, 실드 전극이나 배선을 새로이 설치함에 의해, 크로스 토크를 보상하는 것도 생각할 수 있지만, 표시 장치에 새로운 구성을 설치하게 되면, 표시 장치의 제조 비용이 상승된다.In addition, it is conceivable to compensate for the crosstalk by newly installing shield electrodes and wirings. However, when a new configuration is provided in the display device, the manufacturing cost of the display device increases.

본 발명은, 상기 종래의 문제점을 감안하여 이루어진 것으로서, 효율 양호하게 크로스 토크를 감소시킬 수 있는 표시 장치의 구동 방법, 표시 장치, 및 프로그램을 제공하는 것을 목적으로 하고 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above conventional problems, and an object thereof is to provide a driving method, a display device, and a program of a display device which can efficiently reduce cross talk.

본 발명의 표시 장치의 구동 방법은, 상기 과제를 해결하기 위해, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치의 구동 방법에 있어서, 동일 게이트 라인에 접속된 제1 표시 화소 및 제2 표시 화소에 대해서, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 제2 표시 화소에 접속되어 있는 것으로서, 상기 제1 표시 화소로의 기입 신호를, 제1 표시 화소로의 입력 신호를 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호에 기초하여 보정한 신호로 하는 것을 특징으로 하고 있다.In order to solve the above problems, a display device including a switching element and a pixel electrode is disposed to correspond to each of a portion where a plurality of gate lines and a plurality of source lines intersect. In the driving method of, the parasitic between the first display pixel and the second display pixel connected to the same gate line is adjacent to the source line connected to the first display pixel and between the pixel electrodes of the first display pixel. The source line forming the capacitor is connected to the second display pixel, and the write signal to the first display pixel and the input signal to the first display pixel are input to the second display pixel or the second display. The signal is corrected based on the write signal to the pixel.

또한, 본 발명의 표시 장치는, 상기 과제를 해결하기 위해, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하도록, 표시 화소 및 스위칭 소자가 배치된 표시 장치에 있어서, 동일 게이트 라인에 접속되는 제1 표시 화소 및 제2 표시 화소에 대해서, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 제2 표시 화소에 접속되어 있고, 제1 표시 화소로의 기입 신호가, 제1 표시 화소로의 입력 신호가 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호에 기초하여 보정된 신호로 되어 있는 것을 특징으로 하고 있다.Moreover, in order to solve the said subject, the display apparatus of this invention is the same gate in the display apparatus in which the display pixel and the switching element were arrange | positioned so that each corresponding part of the some gate line and the some source line may cross | intersect. For the first display pixel and the second display pixel connected to the line, the source line adjacent to the source line connected to the first display pixel and at the same time forming a parasitic capacitance between the pixel electrodes of the first display pixel, Connected to the second display pixel, and the write signal to the first display pixel is corrected based on the input signal to the second display pixel or the write signal to the second display pixel. It is characterized by being a signal.

복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치에서는, 표시 화소(제1 표시 화소)의 화소 전극의 일부가, 그 표시 화소(제1 표시 화소)에 접속된 소스 라인에 인접한 소스 라인(제2 표시 화소에 접속되고, 제2 표시 화소를 구동하는 소스 라인)과 절연막 등을 통해 중첩된다. 제1 표시 화소의 화소 전극과 제2 표시 화소에 접속되는 소스 라인의 중첩 부분은 기생 용량을 형성하는 것으로 되고, 제1 표시 화소의 화소 전극 전위에 영향을 미치게 된다.In a display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of a portion where a plurality of gate lines and a plurality of source lines cross each other, a part of the pixel electrode of the display pixel (first display pixel) is A source line (a source line connected to the second display pixel and driving the second display pixel) adjacent to the source line connected to the display pixel (first display pixel) overlaps with an insulating film or the like. The overlapping portion of the pixel electrode of the first display pixel and the source line connected to the second display pixel forms a parasitic capacitance, and affects the pixel electrode potential of the first display pixel.

따라서, 상기 구성에서는, 제1 표시 화소로의 입력 신호를, 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호에 기초하여 보정하고, 이것을 제1 표시 화소로의 기입 신호로 한다. 즉, 제1 표시 화소의 화소 전극 및 제2 표시 화소를 구동하는 소스 라인간의 기생 용량의 영향을 사전에 고려한 다음에 제1 표시 화소에 대한 기입 신호를 결정한다. 여기에서, 입력 신호란 표시 장치에 전송되는 각 화소의 그대로의 계조 데이터나 전압 데이터이고, 기입 신호란, 실제로 소스 라인에 인가하는 인가 전압 또는 그 인가 전압에 대응하는 계조이다. 제2 표시 화소의 기입 신호란, 제2 표시 화소의 입력 신호(전압 데이터 또는 계조 데이터)를 보정한 신호(전압 또는 계조)이다.Therefore, in the above configuration, the input signal to the first display pixel is corrected based on the input signal to the second display pixel or the write signal to the second display pixel, and this is designated as the write signal to the first display pixel. . That is, the influence of the parasitic capacitance between the pixel electrode of the first display pixel and the source line for driving the second display pixel is considered beforehand, and then the write signal for the first display pixel is determined. Here, the input signal is gray level data or voltage data of each pixel transmitted to the display device, and the write signal is an applied voltage actually applied to the source line or a gray level corresponding to the applied voltage. The write signal of the second display pixel is a signal (voltage or gradation) that corrects an input signal (voltage data or gradation data) of the second display pixel.

이로써, 상기 기생 용량이 제1 표시 화소의 화소 전극(각 화소 전극)의 전위를 변동시키는 것에 의해 발생되는 표시 계조와 소망하는 계조의 갭(크로스토크량)을 크게 감소시킬 수 있고, 표시 품위의 향상(컬러 밸런스의 적정화)이 가능하게 된다.As a result, the gap between the display gradation and the desired gradation (crosstalk amount) generated by changing the potential of the parasitic capacitance of the pixel electrode (each pixel electrode) of the first display pixel can be greatly reduced. Improvement (optimization of color balance) becomes possible.

또한, 본 발명의 표시 장치는, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 교차하는 부분의 각각에 대응하여 스위칭소자와 화소 전극을 포함하는 표시 화소가 배치되어, 제1 게이트 라인 및 제1 소스 라인과 접속되는 제1 표시 화소에 인접한 제2 소스 라인이, 제2 표시 화소에 접속되어 있는 것으로서, 제1 표시 화소로의 입력 신호를, 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호와, 제2 소스 라인 및 제1 표시 화소 사이에 형성된 기생 용량의 용량치에 기초하여 보정하고, 이것을 제1 표시 화소의 기입 신호로 하는 보정 회로를 포함하는 것을 특징으로 한다. 상기 제2 소스 라인 및 제1 표시 화소 사이에 형성된 기생 용량은, 예컨대 제2 소스 라인 및 제1 표시 화소 사이의 기생 용량이나 제2 소스 라인과 스위칭 소자의 각 전극(드레인 전극 등) 사이의 기생 용량이다.In addition, in the display device of the present invention, a display pixel including a switching element and a pixel electrode is disposed to correspond to each of the crossing portions where the plurality of gate lines and the plurality of source lines intersect, and thus, the first gate line and the first gate line are arranged. The second source line adjacent to the first display pixel connected to the source line is connected to the second display pixel, and the input signal to the first display pixel is input to the second display pixel or the second display pixel. And a correction circuit based on the capacitance value of the parasitic capacitance formed between the write signal to the second source line and the first display pixel, and used as the write signal of the first display pixel. The parasitic capacitance formed between the second source line and the first display pixel may be, for example, a parasitic capacitance between the second source line and the first display pixel, or a parasitic between the second source line and each electrode (drain electrode, etc.) of the switching element. Capacity.

또한, 본 발명의 표시 장치는, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 교차하는 부분의 각각에 대응하여 스위칭소자와 화소 전극을 포함하는 표시 화소가 배치된 표시 장치에 있어서, 동일의 게이트 라인에 접속된 제1 표시 화소 및 제2 표시 화소에 대해, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소와의 사이에 기생 용량을 형성하는 소스 라인이, 제2 표시 화소에 접속돠어 있는 것으로서, 제1 표시 화소로의 입력 신호를, 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호와, 기생 용량의 용량치에 기초하여 보정하고, 이것을 제1 표시 화소의 기입 신호로 하는 보정 회로를 포함하는 것을 특징으로 한다. 상기 기생 용량은, 예컨대 소스 라인과 제1 표시 화소의 화소 전극 사이의 기생 용량이나 소스 라인과 제1 표시 화소의 스위칭 소자의 각 전극(예컨대, 드레인 전극) 사이의 기생 용량이다.In addition, the display device of the present invention is a display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of an intersection portion where a plurality of gate lines and a plurality of source lines intersect. For the first display pixel and the second display pixel connected to the line, the source line adjacent to the source line connected to the first display pixel and simultaneously forming parasitic capacitance between the first display pixel is the second display. Connected to the pixel, the input signal to the first display pixel is corrected based on the input signal to the second display pixel or the write signal to the second display pixel and the capacitance value of the parasitic capacitance. And a correction circuit serving as a write signal of the display pixel. The parasitic capacitance is, for example, a parasitic capacitance between the source line and the pixel electrode of the first display pixel or a parasitic capacitance between each electrode (eg, the drain electrode) of the switching element of the source line and the first display pixel.

또한, 어떤 표시 화소가 소스 라인에 접속되어 있다는 것은, 그 표시 화소의 화소 전극이 그 스위칭 소자를 통해 소스 라인에 접속되어 있는 것을 의미한다.In addition, that any display pixel is connected to the source line means that the pixel electrode of the display pixel is connected to the source line via the switching element.

본 발명의 일 실시예에 대해, 도면을 참조하여 설명한다.An embodiment of the present invention will be described with reference to the drawings.

〔표시 장치의 구성〕[Configuration of Display Device]

도2는 본 발명의 컬러 표시 장치(1)(표시 장치)의 일 실시예이다. 도2에 나타낸 바와 같이, 컬러 표시 장치(1)는, CCT(컬러 크로스 토크) 보정 회로(2)와, 극성반전 회로(3)와, 타이밍 콘트롤러(4)와, 소스 드라이버(5)와, 게이트 드라이버(6)와, 표시 패널(7)과, 기억부(8)를 구비한다. 또한, 도2에 있어서는, 본 발명에 관계없는 구성을 대폭적으로 생략하고 있다.Fig. 2 is an embodiment of the color display device 1 (display device) of the present invention. As shown in Fig. 2, the color display device 1 includes a CCT (color crosstalk) correction circuit 2, a polarity inversion circuit 3, a timing controller 4, a source driver 5, The gate driver 6, the display panel 7, and the storage unit 8 are provided. In addition, in FIG. 2, the structure irrespective of this invention is abbreviate | omitted significantly.

CCT 보정 회로(2)는, 본 발명의 특징 부분에 따른 구성이고, 외부에서 입력되는 R색(제1 표시색)의 계조 레벨을 나타내는 적색 신호 R, G색(제2 표시색)의 계조 레벨을 나타내는 녹색 신호 G, 및 B색(제2 표시색)의 계조 레벨을나타내는 청색 신호 B로 이루어지는 입력 신호 계조(입력 컬러 신호)를 보정하고, 표시 패널(7)에서의 각 표시 화소(화소 그룹, 도시 안됨)로의 기입 신호 계조(출력 컬러 영상 신호) R', G', B'를 출력한다. 또한, 제1 표시색이 시안, 제2 표시색이 마젠타, 제3 표시색이 옐로우로 될 수 있다. 또한, CCT 보정 회로(2)는 채도 강조 회로(10)에 포함되는 것으로 될 수 있다.The CCT correction circuit 2 is a configuration according to the characteristic part of the present invention, and the gradation levels of the red signals R and G colors (the second display color) indicating the gradation level of the R color (the first display color) input from the outside. The input signal gradation (input color signal) consisting of the green signal G indicating the gray level and the blue signal B indicating the gradation level of the B color (second display color) is corrected, and each display pixel (pixel group) in the display panel 7 is corrected. And write signal gradation (output color video signal) R ', G', and B 'to (not shown). In addition, the first display color may be cyan, the second display color may be magenta, and the third display color may be yellow. In addition, the CCT correction circuit 2 may be included in the saturation emphasis circuit 10.

CCT 보정 회로(2)는, 입력 컬러 영상 신호 R·G·B를 래치하여 1도트씩 지연시킴에 의해, 동일 게이트 라인에 접속된 2개의 표시 화소에 대해 후술하는 처리를 행한다.The CCT correction circuit 2 latches the input color video signals R, G, and B and delays them by one dot, thereby performing the processing described later on two display pixels connected to the same gate line.

극성 반전 회로(3)는, CCT 보정 회로(2)에서 출력되는 기입 신호 계조 R',G',B'(디지털 데이터)에 기초하여, 표시 패널(7)에서의 각 표시 화소로의 기입 전압 신호(아날로그 데이터)를 결정한다.The polarity inversion circuit 3 writes voltages to the display pixels in the display panel 7 based on the write signal gradations R ', G', B '(digital data) output from the CCT correction circuit 2. Determine the signal (analog data).

본 컬러 표시 장치(1)(표시 장치)에서는, 도14에 나타낸 바와 같이, CCT 보정 회로를 극성 반전 회로(3)의 전단에 제공하는 것도 가능하다. 즉, 도14에 나타낸 CCT 보정 회로(2)는, 극성 반전 회로(3)에서의 입력 신호 전압(아날로그 데이터)을 보정하고, 기입 전압 신호(아날로그 데이터)를 출력한다.In the present color display device 1 (display device), as shown in Fig. 14, it is also possible to provide a CCT correction circuit at the front end of the polarity inversion circuit 3. That is, the CCT correction circuit 2 shown in FIG. 14 corrects an input signal voltage (analog data) in the polarity inversion circuit 3 and outputs a write voltage signal (analog data).

타이밍 콘트롤러(4)는, 입력된 RGB 동기 신호에 기초하여, 소스 드라이버(5) 및 게이트 드라이버(6)를 구동하기 위한 소스 드라이버용 타이밍 신호 및 게이트 드라이버용 타이밍 신호를 생성한다. 또한, 소스 드라이버용 타이밍 신호는, 극성 반전 회로(3)를 통해 소스 드라이버(5)에 입력된다.The timing controller 4 generates a source driver timing signal and a gate driver timing signal for driving the source driver 5 and the gate driver 6 based on the input RGB synchronization signal. The timing signal for the source driver is input to the source driver 5 via the polarity inversion circuit 3.

소스 드라이버(5)는, 극성 반전 회로(3)에서 결정된 기입 전압이 각 표시 화소에 인가되도록, 표시 패널(7)에 제공되는 각 표시 화소에 TFT를 통해 접속된 각 소스 라인을 구동한다. 또한, 소스 드라이버(5)는, 극성 반전 회로(3)와 일체로 구성될 수 있다. 또한, 게이트 드라이버(6)는, 표시 패널(7)에 제공되는 각 표시 화소에 TFT를 통해 접속된 각 게이트 라인을 구동하기 위한 것이다.The source driver 5 drives each source line connected through TFT to each display pixel provided to the display panel 7 so that the write voltage determined by the polarity inversion circuit 3 is applied to each display pixel. In addition, the source driver 5 may be integrally formed with the polarity inversion circuit 3. In addition, the gate driver 6 is for driving each gate line connected via TFT to each display pixel provided to the display panel 7.

표시 패널(7)은, 매트릭스 형태로 배치된 복수의 표시 화소를, 복수의 소스 라인 및 복수의 게이트 라인에 의해 구동함에 의해 화상 표시를 행하는 것이다. 구체적으로는, 도1에 나타낸 바와 같이, 소스 라인 Si(i는 정수)와 게이트 라인 Gj(j는 정수)가 직교하도록 제공되어 있고, 각 소스 라인과 각 게이트 라인의 교차 부분에, 표시 화소(11) 및 스위칭 소자(12)를 포함하는 각 표시 화소가 설치되어 있다.The display panel 7 performs image display by driving a plurality of display pixels arranged in a matrix form by a plurality of source lines and a plurality of gate lines. Specifically, as shown in Fig. 1, the source line Si (i is an integer) and the gate line Gj (j are an integer) are provided to be orthogonal, and at the intersection of each source line and each gate line, the display pixel ( 11) and each display pixel including the switching element 12 are provided.

여기에서, 표시 화소(11)… 중에, 동일의 게이트 라인 G2에 의해 구동되는 2개의 표시 화소에 대해, 도1과 같이, 제1 표시 화소(A)에 접속되는 소스 라인 S2에 인접함과 동시에 제1 표시 화소(A)의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인 S3이, 상기 제2 표시 화소(B)에 접속되어 있는 경우, 표시 화소(A)의 주변에는, 다음과 같이 기생 용량 Csda·Csdb·Cgd·Ccs가 형성된다.Here, the display pixel 11... Among the two display pixels driven by the same gate line G2, the pixels of the first display pixel A are adjacent to the source line S2 connected to the first display pixel A as shown in FIG. 1. When the source line S3 which forms a parasitic capacitance between electrodes is connected to the said 2nd display pixel B, the parasitic capacitance Csda, Csdb, Cgd, Ccs around the display pixel A as follows. Is formed.

기생 용량 Csda…표시 화소(A)를 구동하기 위한 소스 라인과 표시 화소(A) 사이에 형성되는 기생 용량Parasitic Capacity Csda… Parasitic capacitance formed between the source line for driving the display pixel A and the display pixel A

기생 용량 Csdb…표시 화소(B)를 구동하기 위한 소스 라인과 표시 화소(A) 사이에 형성되는 기생 용량Parasitic Capacity Csdb… Parasitic capacitance formed between the source line for driving the display pixel B and the display pixel A

기생 용량 Cgd…표시 화소(A)를 구동하기 위한 게이트 라인과 표시 화소(A)사이에 형성되는 기생 용량Parasitic Capacity Cgd... Parasitic capacitance formed between the gate line for driving the display pixel A and the display pixel A

기생 용량 Ccs…공통 전극선과 표시 화소(A) 사이에 형성되는 기생 용량.Parasitic Capacity Ccs… Parasitic capacitance formed between the common electrode line and the display pixel (A).

이 때문에, CCT 보정 회로(2)를 통하지 않고 종래와 같이 각 표시 화소(11…)를 구동하면, 주목 표시 화소의 표시 계조가, 다른 표시 화소를 구동하는 소스 라인에 인가되는 전압의 영향을 받아 소망하는 계조와 다르게 되어 버리는 크로스 토크의 문제가 발생한다. 예컨대, 도1에 나타낸 구성에서는, 제1 표시 화소로서의 표시 화소(A)에 주목하면, 표시 화소(A)의 표시 계조가, 제2 표시 화소로서의 표시 화소(B)를 구동하는 소스 라인 S3으로의 인가 전압에 영향을 받게 된다.For this reason, if each display pixel 11 ... is driven as in the prior art without the CCT correction circuit 2, the display gray level of the display pixel of interest is influenced by the voltage applied to the source line for driving the other display pixels. The problem of crosstalk, which is different from the desired gradation, occurs. For example, in the configuration shown in Fig. 1, when the display pixel A as the first display pixel is focused, the display gray level of the display pixel A is the source line S3 which drives the display pixel B as the second display pixel. Will be affected by the applied voltage.

본 실시예의 컬러 표시 장치(1)에서는, 이와 같이 발생하는 크로스 토크의 문제를 개선하기 위해, CCT 보정 회로(2)(도2 참조, 도14 참조)를 제공하고 있다.In the color display device 1 of the present embodiment, the CCT correction circuit 2 (see Fig. 2, see Fig. 14) is provided in order to improve the problem of crosstalk generated in this way.

여기에서, 도16 및 17을 참조하여, CCT 보정 회로(2)에 의한 기입 신호의 출력 과정을 설명한다.Here, with reference to Figs. 16 and 17, the output process of the write signal by the CCT correction circuit 2 will be described.

도16은, CCT 보정 회로(2)를 사용하여, 표시 화소(A)의 입력 신호 계조를 표시 화소(B)의 입력 신호 계조에 기초하여 보정하고, 이것을 표시 화소(A)의 기입 신호 계조로서 극성 반전 회로(3)에 출력하는 경우를 설명하는 블럭도이다.Fig. 16 corrects the input signal gradation of the display pixel A based on the input signal gradation of the display pixel B, using the CCT correction circuit 2, and as the write signal gradation of the display pixel A. Figs. It is a block diagram illustrating the case of outputting to the polarity inversion circuit 3.

먼저, 좌측의 표시 화소(A)의 입력 신호 계조가, 1도트 메모리에 기억되는 동시에 CCT 보정 회로(2)에 입력된다(도16(a)). 뒤이어, 도16(b)에 나타낸 바와 같이, 표시 화소(B)의 입력 신호 계조가 1도트 메모리에 기억되는 동시에 CCT 보정 회로(2)에 입력되지만,이 때, 1도트 메모리에서는 먼저 기억된 표시 화소(A)의 입력 신호 계조가 출력되어, 표시 화소(B)의 입력 신호 계조와 함께 CCT 보정 회로(2)에 입력된다. CCT 보정 회로(2)에서는, 이 1도트 메모리에서의 표시 화소(A)의 입력 신호 계조를, 표시 화소(B)의 입력 신호 계조에 기초하여 보정하고, 이것을 표시 화소(A)의 기입 신호 계조로서 극성 반전 회로(3)에 출력한다.First, the input signal gradation of the display pixel A on the left side is stored in one dot memory and input to the CCT correction circuit 2 (Fig. 16 (a)). Subsequently, as shown in Fig. 16B, the input signal gradation of the display pixel B is stored in one dot memory and input into the CCT correction circuit 2, but at this time, the display stored first in the one dot memory. The input signal gradation of the pixel A is output and input to the CCT correction circuit 2 together with the input signal gradation of the display pixel B. In the CCT correction circuit 2, the input signal gradation of the display pixel A in this one-dot memory is corrected based on the input signal gradation of the display pixel B, and this is the write signal gradation of the display pixel A. As a result, it is output to the polarity inversion circuit 3.

도17은, CCT 보정 회로(2')를 사용하여, 표시 화소(A)의 입력 신호 계조를 표시 화소(B)의 기입 신호 계조에 기초하여 보정하고, 이것을 표시 화소(A)의 기입 신호 계조로서 극성 반전 회로(3)에 출력하는 경우를 설명하는 블럭도이다.Fig. 17 corrects the input signal gradation of the display pixel A based on the write signal gradation of the display pixel B using the CCT correction circuit 2 ', and writes the write signal gradation of the display pixel A. As a block diagram illustrating the output to the polarity inversion circuit 3 as an example.

주사 방향을 표시 화소(A)→표시 화소(B)방향이라고 하면, 먼저, 주사단(도면에서는 오른쪽 끝)의 소스 라인으로 이어지는 표시 화소(n)의 입력 신호 계조가 CCT 보정 회로(2)에 입력되는 동시에, 이 표시 화소(n) 이외의 모든 표시 화소의 입력 신호 계조가 1라인 메모리에 기억된다. 표시 화소(n)의 입력 신호 계조는 CCT보정 회로(2')에서 보정되어, 1라인 메모리에 기억되는 동시에 표시 화소(n)의 기입 신호 계조로서 CCT 보정 회로(2')에 출력된다. 여기에서, CCT 보정 회로(2')는, 표시 화소(n-1)의 입력 신호 계조를 1라인 메모리로부터 독출하고, 이것을, 입력된 표시 화소(n)의 기입 신호 계조에 기초하여 보정하고, 표시 화소(n-1)의 기입 신호 계조로서 출력함과 동시에 이것을 1라인 메모리에 기억시킨다. 이것이 순차적으로 행해지고, 표시 화소(B)의 기입 신호 계조가 1라인 메모리에 기억되는 동시에 CCT 보정 회로(2')에 출력되면, CCT 보정 회로(2')는, 표시 화소(A)의 입력 신호 계조를 1라인 메모리로부터 독출하고, 이것을 입력된 표시 화소(B)의 기입 신호 계조에 기초하여 보정하여 표시 화소(A)의 기입 신호 계조로서 출력함과 동시에 1라인 메모리에 기억시킨다.When the scanning direction is referred to as the display pixel A to the display pixel B direction, first, the input signal gray level of the display pixel n leading to the source line of the scanning terminal (right end in the drawing) is transferred to the CCT correction circuit 2. At the same time, input signal gradations of all display pixels other than this display pixel n are stored in the one-line memory. The input signal gradation of the display pixel n is corrected by the CCT correction circuit 2 'and stored in the one-line memory and output to the CCT correction circuit 2' as the write signal gradation of the display pixel n. Here, the CCT correction circuit 2 'reads the input signal gradation of the display pixel n-1 from the one-line memory, and corrects it based on the input signal gradation of the input display pixel n, It outputs as the write signal gradation of the display pixel n-1 and stores it in the one-line memory. If this is done sequentially and the write signal gradation of the display pixel B is stored in the one-line memory and output to the CCT correction circuit 2 ', the CCT correction circuit 2' input signal of the display pixel A. The gradation is read out from the one-line memory, corrected based on the input write signal gradation of the display pixel B, and output as the write signal gradation of the display pixel A, and stored in the one-line memory.

이 결과, 1라인 메모리에는, 모든 표시 화소의 기입 신호 계조가 기억되고, 적절하게, 극성 반전 회로(3)에 출력된다. 이 때, 기입 신호 계조를 표시 패널에 출력하는 순번이 그의 라인에서 역순으로 되기 때문에, 적절한 순번으로 뒤로 돌릴 필요가 있는 경우도 있다.As a result, the write signal gradations of all the display pixels are stored in the one-line memory, and are appropriately output to the polarity inversion circuit 3. At this time, since the order of outputting the write signal gradation to the display panel is reversed in the line, it may be necessary to turn back to the appropriate order.

보정(1라인 메모리로의 기억) 방향과 각 라인의 주사 방향이 역으로 된 경우, 각 라인에 대응하는 기입 신호 계조는 각 라인의 주사 방향을 따라 극성 반전 회로(3)에 출력된다.When the correction (storage to one line memory) direction and the scanning direction of each line are reversed, the write signal gray scale corresponding to each line is output to the polarity inversion circuit 3 along the scanning direction of each line.

또한, 주사 방향을 표시 화소(B)→표시 화소(A)방향이라고 하면, 먼저, 주사단(도면에서는 오른쪽 끝)의 소스 라인으로 이어지는 표시 화소(n)의 입력 신호 계조가 CCT 보정 회로(도시 안됨)에 입력되고, 표시 화소(n)의 기입 신호 계조로서 극성 반전 회로(3)에 출력된다. 이 때, 표시 화소 (n-1)의 입력 신호 계조가 CCT 보정 회로에 입력되면, 이것이 상기 표시 화소(n)의 기입 신호 계조에 기초하여 보정되어, 표시 화소(n-1)의 기입 신호 계조로서 출력된다. 이것이 순차적으로 행해지고, 표시 화소(B)의 입력 신호 계조가 CCT 보정 회로(2)에 입력되고, 표시 화소(B)의 기입 신호 계조가 출력되면, 이 때 입력된 표시 화소(A)의 입력 신호 계조가, 표시 화소(B)의 기입 신호 계조에 기초하여 보정되고, 표시 화소(A)의 기입 신호 계조로서 출력된다.In addition, when the scanning direction is referred to as the display pixel B to the display pixel A direction, first, the input signal gray level of the display pixel n leading to the source line of the scan terminal (right end in the drawing) is the CCT correction circuit (not shown). (None), and is output to the polarity inversion circuit 3 as the write signal gradation of the display pixel n. At this time, if the input signal gradation of the display pixel n-1 is input to the CCT correction circuit, it is corrected based on the write signal gradation of the display pixel n, and the write signal gradation of the display pixel n-1 is corrected. Is output as. If this is done sequentially, the input signal gradation of the display pixel B is input to the CCT correction circuit 2, and the write signal gradation of the display pixel B is output, then the input signal of the input display pixel A is input. The gradation is corrected based on the write signal gradation of the display pixel B, and output as the write signal gradation of the display pixel A.

이와 같이 하여, 각 표시 화소의 기입 신호 계조가 순차적으로 극성 반전 회로(3)에 출력된다. 이 주사 방향의 경우에는, 1라인 메모리를 생략하는 것이 가능하다.In this way, the write signal gradation of each display pixel is sequentially output to the polarity inversion circuit 3. In this scanning direction, it is possible to omit the one-line memory.

〔2. 크로스 토크의 보정 처리에 대해서〕〔2. About correction processing of crosstalk]

〔2-1. 휘도 밸런스의 변동에 대해서〕[2-1. About fluctuation of brightness balance]

본 실시예의 컬러 표시 장치(1)에서는, 이와 같이 발생하는 크로스 토크의 문제를 개선하기 위해, CCT 보정 회로(2)가 제공되어 있다. 이러한 2개의 회로에 의한 입력 컬러 영상 신호의 보정 순서를 명백하게 하기 위해, 표시 패턴 마다의 휘도 밸런스의 변동에 대해서 이하에 설명한다.In the color display device 1 of this embodiment, the CCT correction circuit 2 is provided in order to improve the problem of crosstalk generated in this way. In order to clarify the correcting procedure of the input color video signal by these two circuits, the variation of the brightness balance for each display pattern is described below.

예컨대, 도3에 나타낸 바와 같은 패턴 1∼3이 표시 패널(7)에 의해 표시되어 있는 것으로 한다. 구체적으로, 패턴 1에 있어서는, 인접한 6개의 표시 화소에 대해서, 좌측에서 순번대로, R색, G색, B색, 흑색, 흑색, 흑색이 표시되어 있다. 또한, 패턴 2에 있어서는, 흑색, G색, B색, R색, 흑색, 흑색이 표시되어 있다. 또한, 패턴 3에 있어서는, 흑색, 흑색, B색, R색, G색, 흑색이 표시되어 있다.For example, it is assumed that patterns 1 to 3 as shown in FIG. 3 are displayed by the display panel 7. Specifically, in pattern 1, R colors, G colors, B colors, black, black, and black are displayed for six adjacent display pixels in order from the left. In addition, in the pattern 2, black, G color, B color, R color, black, and black are displayed. In addition, in the pattern 3, black, black, B color, R color, G color, and black are displayed.

이러한 패턴 1∼3의 각각에 의해 표시 패널(7)에 표시되는 화상은, 모두 동일하게 된다. 그렇지만 실제로는, 흑색을 표시하고 있는 표시 화소(계조 레벨이 0인 표시 화소)에 좌측으로 인접해 있는 표시 화소로의 인가 전압이, 흑색을 표시하고 있는 표시 화소로의 인가 전압에 영향을 받게 된다. 이로써, 그 좌측으로 인접한 화소에서는, 소망하는 계조 레벨보다 약간 낮은 계조 레벨이 표시되어 버린다.The images displayed on the display panel 7 by each of these patterns 1-3 are all the same. In practice, however, the voltage applied to the display pixel adjacent to the left of the display pixel displaying black (the display pixel having a gradation level of 0) is affected by the applied voltage to the display pixel displaying black. . As a result, the gradation level slightly lower than the desired gradation level is displayed in the pixel adjacent to the left side.

예컨대, 패턴 1에서는, B색의 표시 화소가 흑색의 표시 화소에 인접해 있기 때문에, B색이 소망하는 계조 레벨보다 약간 낮은 계조 레벨로 표시된다. 마찬가지로, 패턴 2에서는 R색이 소망하는 계조 레벨보다 약간 낮은 계조 레벨로 표시되고, 패턴 3에서는 G색이 소망하는 계조 레벨보다 약간 낮은 계조 레벨로 표시된다. 이와 같이 표시 패널에서의 표시 패턴에 의해, 인접한 복수의 표시 화소 사이에서의 휘도 밸런스가 변동하게 된다.For example, in the pattern 1, since the display pixels of the B color are adjacent to the display pixels of the black color, the B colors are displayed at a gradation level slightly lower than the desired gradation level. Similarly, in the pattern 2, the R color is displayed at a gradation level slightly lower than the desired gradation level, and in the pattern 3, the G color is displayed at a gradation level slightly lower than the desired gradation level. In this way, the luminance balance between the adjacent plurality of display pixels is changed by the display pattern in the display panel.

또한, 인접한 3개의 표시 화소에 의해 백색이 표시되는 경우를 고려하면, 도4의 등식의 좌변에 나타낸 바와 같이, 3개의 표시 화소에 대해서 좌측으로부터 순서대로 R색, G색, B색이 표시 되어있는 상태에서, 이상적인 백색이 표시된다.Considering the case where white is displayed by three adjacent display pixels, as shown in the left side of the equation of FIG. 4, R, G, and B colors are displayed in order from the left to the three display pixels. In that state, the ideal white color is displayed.

한편, 인접한 3개의 표시 화소에 있어서, 도4의 등식의 우변에 나타낸 바와 같이, 이하의 패턴 4∼6의 각각으로 표시를 절환함에 의해서도 백색을 표시할 수 있을 것이다.On the other hand, in three adjacent display pixels, as shown by the right side of the equation of FIG. 4, white may be displayed by switching the display to each of the following patterns 4 to 6.

즉, 패턴 4∼6에 있어서, 3개의 표시 화소의 각각에서의 표시 색을 좌의 화소로부터 순번대로 기재하면,That is, in the patterns 4 to 6, if the display colors in each of the three display pixels are described in order from the left pixel,

패턴4: R색, 흑색, 흑색Pattern 4: R, Black, Black

패턴5: 흑색, G색, 흑색Pattern 5: Black, G, Black

패턴6: 흑색, 흑색, B색Pattern 6: Black, Black, B Color

이다.to be.

즉, 본래의 백휘도는, 합성 백휘도(적휘도+녹휘도+청휘도-2*흑휘도)와 동일하게 되는 것이지만, 실제는, 합성 백휘도 쪽이 백휘도보다 낮아진다. 이는, 상기한 바와 같이, 흑색의 표시 화소로의 인가 전압에 지연되어져서, R, G,또는 B색의 표시 화소로의 인가 전압이 변동하기 때문이다.In other words, the original luminance is the same as the synthetic luminance (red luminance + green luminance + blue luminance -2 * black luminance), but in reality, the synthetic luminance is lower than the luminance. This is because, as described above, the voltage applied to the display pixel of black color is delayed and the voltage applied to the display pixel of R, G, or B color fluctuates.

본래의 백휘도에 대한 합성 백휘도의 자극치의 오차율과, 표시 계조의 관계는 도5와 같이 된다. 또한, 도5에서는, 주목 표시 화소에 인접한 표시 화소의 계조 레벨이 0인 경우에서의, 주목 표시 화소의 계조 레벨을 횡축에 나타내고 있다. 예컨대, 도1에 나타낸 구성의 표시 패널에서의 표시 화소(A)를 주목 표시 화소라 하면, 도5의 횡축에 나타낸 표시 계조는, 표시 화소(B)의 계조 레벨 LB가 0인 경우의 표시 화소(A)의 계조 레벨 LA를 나타내고 있다고 생각할 수 있다.The relationship between the error rate of the stimulus value of the synthesized luminance and the display gray scale with respect to the original luminance is as shown in FIG. In Fig. 5, the gradation level of the display pixel of interest when the gradation level of the display pixel adjacent to the display pixel of interest is 0 is shown on the horizontal axis. For example, when the display pixel A in the display panel having the configuration shown in FIG. 1 is the attention display pixel, the display gray level shown in the horizontal axis of FIG. 5 is a display pixel when the gray level LB of the display pixel B is zero. It can be considered that the gradation level LA of (A) is shown.

이하, 설명의 편의상, 도5의 횡축은, 표시 화소(A)의 계조 레벨 LA를 나타내는 것으로 하여 기재한다.Hereinafter, for convenience of explanation, the horizontal axis in FIG. 5 is described as indicating the gradation level LA of the display pixel A. FIG.

도5에 나타낸 바와 같이, 계조 레벨 LA가 저계조측에 있는 경우, 자극 오차율의 변화가 크다. 즉, 도5에 있어서는, 계조 레벨 LA가 0에서 128까지의 값에 있는 경우, 자극 오차율의 커브가 급격한 경사를 나타내고 있다. 한편, 계조 레벨 LA가 128을 초과하면, 자극 오차율의 커브는 완만한 경사를 나타내고 있는 것으로부터, 자극 오차율의 변화가 적은 것을 알 수 있다.As shown in Fig. 5, when the gradation level LA is on the low gradation side, the change in the stimulus error rate is large. That is, in Fig. 5, when the gradation level LA is at a value from 0 to 128, the curve of the stimulus error rate shows a steep slope. On the other hand, when the gradation level LA exceeds 128, since the curve of the stimulus error rate shows a gentle inclination, it turns out that there is little change in the stimulus error rate.

그리고, 주목 표시 화소에서의 합성 백휘도를, 본래의 백휘도로 보정하기 위해 필요한 보정 계조 레벨은, 각 계조에서의 자극치의 오차율을, 그 계조에서의 자극치의 변화율로 나누어 구해진다. 도6에는, 보정 계조 레벨과 표시 계조의 관계를 플로트한 그래프를 나타내고 있다.The correction gradation level necessary for correcting the synthesized luminance in the target display pixel with the original luminance is obtained by dividing the error rate of the stimulus value in each gradation by the rate of change of the stimulus value in the gradation. 6 shows a graph in which the relationship between the correction gradation level and the display gradation is floated.

즉, 도6은 도5의 자극치를 바로 근접한 계조에서의 자극치변화율로 제산하여 인입량을 실계조로 변환한 것이다.That is, FIG. 6 is a result of dividing the magnetic pole value of FIG.

도6에 나타낸 바와 같이, 예컨대 표시 화소(A)의 계조 레벨 LA가 0인 경우에, 보정 계조 레벨은 약 0이다. 그리고, 계조 레벨 LA가 128에 접근함에 따라, 보정 계조 레벨이 증가하게 된다. 한편, 계조 레벨 LA가 128을 초과하면, 계조 레벨 LA와 보정 계조 레벨 사이에 명쾌한 상관 관계가 없어지게 된다.As shown in Fig. 6, for example, when the gradation level LA of the display pixel A is zero, the correction gradation level is about zero. Then, as the gradation level LA approaches 128, the correction gradation level increases. On the other hand, when the gradation level LA exceeds 128, there is no clear correlation between the gradation level LA and the corrected gradation level.

또한, 도6은, 도5와 같이 계조 레벨 LB가 0이라고 가정하고, 계조 레벨 LA와 보정 계조의 관계를 나타내고 있다. 계조 레벨 LB가 0보다 큰 값으로 된 경우는, 그 LB의 값에 대응하는 일정량만큼, 보정 계조 레벨이 감소한다. 또한, LB≥LA로 되면, 보정 계조 레벨은 0이 된다.6 assumes that the gradation level LB is 0, as shown in FIG. 5, and shows the relationship between the gradation level LA and the corrected gradation. When the gradation level LB becomes a value larger than zero, the correction gradation level decreases by a fixed amount corresponding to the value of the LB. When LB? LA, the correction gradation level becomes zero.

여기에서 도5를 참조하면 알 수 있는 바와 같이, 저계조에 있어서 오차율의 변화가 크다. 이것은, 표시 화소(A)가 저 레벨의 계조를 표시하고 있는 경우에, 합성 휘도를 정밀도 양호하게 보정해 줄 필요성이 큰 것을 나타내고 있다.As can be seen from FIG. 5, the change of the error rate is large in low gradation. This indicates that when the display pixel A displays low levels of gradation, the necessity of correcting the synthesized luminance with high accuracy is great.

따라서, 도6에 나타낸 바와 같이, 계조 레벨 LA가 0에서 128까지의 범위에서의 표시 계조 레벨과 보정 계조 레벨의 관계를, 직선으로 나타냄으로써, 계조 레벨에 따른 적절한 보정 계조를 산출할 수 있다. 이로써, 계조 레벨 LA가 저계조측에 있는 경우에서의 합성 휘도의 보정을 정밀도 양호하게 행할 수 있다.Therefore, as shown in Fig. 6, by displaying the relationship between the display gradation level and the correction gradation level in the range of gradation level LA from 0 to 128 in a straight line, an appropriate correction gradation according to the gradation level can be calculated. Thereby, the correction of the composite luminance when the gradation level LA is on the low gradation side can be performed with high accuracy.

한편, 계조 레벨 LA가 고계조측에 있는 경우, 예컨대 128이상인 경우, 계조 레벨 LA와 보정 계조 레벨 사이에 명쾌한 상관 관계가 없어지게 된다. 따라서, 계조 레벨 LA가 128을 초과하는 경우에는, 보정 계조 레벨을 일정치로 설정하는 바와 같이 비교적 러프한 보정을 행한다.On the other hand, when the gradation level LA is on the high gradation side, for example, 128 or more, there is no clear correlation between the gradation level LA and the corrected gradation level. Therefore, when the gradation level LA exceeds 128, relatively rough correction is performed as the correction gradation level is set to a constant value.

이상과 같이 설정된 보정 계조 레벨을, 표시 화소(A)의 계조 레벨에 더한 경우에서의, 표시 계조 레벨 LA와 자극 오차율의 관계를 도7에 나타낸다. 도7에 나타낸 바와 같이, 보정 계조 레벨을 더하는 것에 의해 최대 25%이던 자극 오차율을 5%까지 감소시킬 수 있었다.FIG. 7 shows the relationship between the display gradation level LA and the stimulus error rate when the correction gradation level set as described above is added to the gradation level of the display pixel A. FIG. As shown in Fig. 7, the stimulation error rate, which was 25% at maximum, could be reduced to 5% by adding the correction gradation level.

〔2-2. 계조 레벨 데이터를 사용한 크로스 토크의 보정에 대해서〕[2-2. About Crosstalk Correction Using Grayscale Level Data]

이러한 검토 결과로부터, CCT 보정 회로에 의해 표시 화소(A)로의 기입 신호 계조를, 표시 화소(A)로의 입력 신호 계조를 표시 화소(B)의 입력 신호 계조 또는 기입 신호 계조에 기초하여 보정한 계조로 하면, 크로스 토크량을 감소시킬 수 있다. 즉, 표시 화소(B)로의 입력 신호 계조 또는 기입 신호 계조에 기초하여 표시 화소(A)로의 입력 신호 계조를 보정함에 의해, 표시 화소(A)가 표시 화소(B)로부터 기생 용량에 기인하는 영향을 받는 것을 사전에 고려하도록 한 다음에, 표시 화소(A)에 대한 기입 신호 계조를 결정할 수 있다. 따라서, 기생 용량 Csd와 표시 화소 사이에 발생하는 크로스 토크량을 감소시키고, 표시 장치에 의한 표시 컬러 밸런스를 적정화 할 수 있다.From these results, the CCT correction circuit corrects the write signal gradation to the display pixel A and the input signal gradation to the display pixel A based on the input signal gradation or the write signal gradation of the display pixel B. The cross talk amount can be reduced. In other words, by correcting the input signal gradation to the display pixel A based on the input signal gradation to the display pixel B or the write signal gradation, the display pixel A is caused by the parasitic capacitance from the display pixel B. Then, the write signal gradation for the display pixel A can be determined. Therefore, the amount of crosstalk generated between the parasitic capacitance Csd and the display pixel can be reduced, and the display color balance by the display device can be optimized.

구체적으로는, 디지털 데이터에서 나타내지는 표시 화소(A)의 계조 레벨을 LA, 동일하게 디지털 데이터에서 나타내지는 표시 화소(B)의 계조 레벨을 LB, 상기 LA 및 상기 LB를 입력치로 하는 함수를 F(LA,LB)라고 한 경우,Specifically, F is a function in which the gradation level of the display pixel A shown in the digital data is LA, and the gradation level of the display pixel B shown in the digital data is LB, and the LA and the LB are input values. If you say (LA, LB)

표시 화소(A)로의 입력 계조 레벨이, Lout=LA+F(LA,LB)에서 산출되는 계조 레벨 Lout로 보정되도록 보정한다.The input gradation level to the display pixel A is corrected to be corrected to the gradation level Lout calculated at Lout = LA + F (LA, LB).

이와 같이 계조 레벨 LA를 보정하면, 디지털 데이터인 계조 레벨을 사용하여 표시 화소(A)로의 입력 신호 계조를 보정하기 때문에, 간단한 처리에 의해 크로스 토크를 감소시킬 수 있다. 즉, 인가 전압을 나타내는 아날로그 데이터를 사용하여 표시 화소(A)로의 인가 전압을 보정하면, 디지털 데이터를 취급하는 것 보다 많은 비트 수가 처리에 필요하게 되는 경우가 있기 때문에, 처리가 복잡화된다. 디지털 데이터를 사용한 보정 처리에서는, 이와 같은 처리의 복잡화를 회피할 수 있다.By correcting the gradation level LA in this manner, since the input signal gradation to the display pixel A is corrected using the gradation level which is digital data, crosstalk can be reduced by simple processing. In other words, correcting the applied voltage to the display pixel A by using analog data representing the applied voltage may require more bits for processing than to handle digital data, which complicates the processing. In the correction processing using digital data, the complexity of such processing can be avoided.

또한, 상기 LA가 소정의 문턱치 보다 적은 경우, F(LA,LB)=k(LA-LB)로 정의되고(단, k>0), 상기 LA가 문턱치보다 큰 경우, F(LA,LB)는 일정치를 출력하는 함수로서 정의됨이 바람직하다.In addition, when LA is less than a predetermined threshold, F (LA, LB) = k (LA-LB) is defined (where k> 0), and when LA is greater than a threshold, F (LA, LB) Is preferably defined as a function that outputs a constant value.

즉, 크로스 토크를 감소시키기 위해 LA에 부여하는 보정치 F(LA,LB)의 값은, 도6에 나타낸 바와 같이, LA가 소정의 문턱치(128 계조)에 달할 때까지는, LA의 값에 따라 단조롭게 증가한다. 또한, 문턱치(128 계조)를 초과하는 LA에 대해서는, LA와 F(LA,LB) 사이에 명쾌한 상관 관계가 없어진다. 또한, 도5에 나타낸 바와 같이, 자극치의 오차율이 낮아지기 때문에, 일정치를 LA에 가하여 Lout를 출력한다고 하는 것과 같이, 비교적 러프한 보정으로 크로스 토크가 감소된다.That is, the values of the correction values F (LA, LB) applied to the LA in order to reduce the cross talk are monotonically in accordance with the value of LA until the LA reaches a predetermined threshold (128 gray levels), as shown in FIG. Increases. In addition, for LA exceeding the threshold (128 gradations), there is no clear correlation between LA and F (LA, LB). In addition, as shown in Fig. 5, since the error rate of the magnetic pole values is lowered, the cross talk is reduced by relatively rough correction, such as outputting Lout by applying a constant value to LA.

따라서, 상기한 바와 같이 F(LA,LB)를 정의하면, 간단한 처리로서 Lout를 구할 수 있다.Therefore, if F (LA, LB) is defined as described above, Lout can be obtained as a simple process.

또한, 0으로부터 최대 계조 레벨에 포함되는 정수 중에서 복수의 정수를 추출하고, 그 복수의 정수 각각을 LA라고 한 경우에 F(LA,0)의 값을, 대응하는 LA의 값과 관련하여 사전에 룩업테이블에 저장하는 한편, 상기 룩업테이블에 저장되어 있지 않은 LA를 입력으로 하는 F(LA,LB)의 값을, 룩업테이블에 저장된 LA의 값과, 그 LA의 값에 대응하는 F(LA,0)의 값과, F(LA,LB)=0을 만족하는 LA 및 LB의 값에 기초하여 보간하도록 하면, 더욱 바람직하다.Further, when a plurality of integers are extracted from the integers included in the maximum gradation level from 0, and each of the plurality of integers is LA, the value of F (LA, 0) is previously determined in relation to the corresponding LA value. The value of F (LA, LB), which is stored in the lookup table and inputs LA that is not stored in the lookup table, is the value of LA stored in the lookup table, and F (LA, It is more preferable to interpolate based on the value of 0) and the values of LA and LB satisfying F (LA, LB) = 0.

상기 구성에 의하면, 룩업테이블을 사용하여 F(LA,LB)의 값을 구할 수 있기 때문에, 룩업테이블을 표시 장치의 종류 마다 사전에 작성하고, 또한 기억부(8)(도2 참조)에 저장해두면, 표시 장치의 종류에 따른 적절한 F(LA,LB)의 값을 구할 수 있다.According to the above configuration, since the value of F (LA, LB) can be obtained using the lookup table, the lookup table is created in advance for each type of display device and stored in the storage unit 8 (see FIG. 2). In other words, an appropriate value of F (LA, LB) depending on the type of display device can be obtained.

또한, LA>LB의 경우, 상기 보간을 직선 보간에 의해 행하는 것이 바람직하다. 보간 방법으로서는, 직선에 의한 보간이 가장 간단한 방법이기 때문이다.In the case of LA> LB, it is preferable to perform the interpolation by linear interpolation. This is because interpolation by a straight line is the simplest method as an interpolation method.

또한, LA<LB의 경우, F(LA,LB)=0으로 정의되어 있는 것도 바람직하다.In the case of LA <LB, it is also preferable that F (LA, LB) = 0.

LA<LB의 경우는, 표시 화소(A)의 계조 레벨이 낮기 때문에, 소스 라인과 제1 표시 화소 사이에 크로스 토크가 발생하여도, 그 크로스 토크가 표시 화소(A)의 표시 레벨에 주는 영향은 적어진다. 즉, LA<LB의 경우는, 특히 보정치 F(LA,LB)를 구하지 않아도 된다. 따라서, LA<LB의 경우는, F(LA,LB)=0으로 정의되어 있는 것이 바람직하다고 할 수 있다.In the case of LA <LB, since the gradation level of the display pixel A is low, even when crosstalk occurs between the source line and the first display pixel, the influence of the crosstalk on the display level of the display pixel A Is less. That is, in the case of LA < LB, the correction values F (LA, LB) are not particularly required. Therefore, in the case of LA <LB, it can be said that it is preferable to define F (LA, LB) = 0.

〔2-3. 인가 전압 데이터를 이용한 크로스 토크의 보정에 대해서〕[2-3. About Crosstalk Correction Using Applied Voltage Data]

또한, 상기한 설명에서는, 표시 화소(A)의 입력 신호 계조 레벨 LA 및 표시 화소(B)의 계조(입력 신호 계조·기입 신호 계조) 레벨 LB를 이용하여, 표시 화소(A)로의 기입 신호 계조를 결정하는 방법에 대해서 설명하였지만, 반드시 이 처리를 이용하지 않아도 된다. 즉, 표시 화소(A)로의 기입 신호 전압을 나타내는 아날로그 데이터, 및 표시 화소(B)로의 인가 전압(입력 신호 전압·기입 신호 전압)을 나타내는 아날로그 데이터에 기초하여, 표시 화소(A)로의 기입 신호 전압을 결정해도 된다. 이 보정 순서에 대해서 이하에 설명한다. 또한, 인가 전압을 나타내는 아날로그 데이터를 이용한 보정은, 계조 레벨을 나타내는 디지털 데이터를 이용하는 보정과 마찬가지로, CCT 보정 회로에 의해 실행된다. 단, 각 화소로의 인가 전압을 나타내는 아날로그 데이터를 CCT 보정 회로에 입력하여야 하기 때문에, 도14에 나타낸 바와 같이, 극성 반전 회로(3)를 CCT 보정 회로의 전단에 제공할 필요가 있다.In addition, in the above description, the write signal gradation to the display pixel A using the input signal gradation level LA of the display pixel A and the gradation (input signal gradation / write signal gradation) level LB of the display pixel B. Although the method for determining the is described, it is not necessary to use this process. That is, the write signal to the display pixel A is based on the analog data indicating the write signal voltage to the display pixel A and the analog data indicating the voltage applied to the display pixel B (input signal voltage and write signal voltage). You may determine the voltage. This correction procedure will be described below. The correction using analog data indicating the applied voltage is performed by the CCT correction circuit in the same manner as the correction using digital data indicating the gray level. However, since analog data indicating the voltage applied to each pixel must be input to the CCT correction circuit, it is necessary to provide the polarity inversion circuit 3 at the front end of the CCT correction circuit as shown in FIG.

인가 전압을 나타내는 아날로그 데이터에 기초하는 보정 순서에 있어서는, 표시 화소(A)의 용량치를 Cp, 표시 화소(B)의 스위칭 소자가 접속된 소스 라인과 표시 화소(A)를 접속하는 기생 용량의 용량치를 Csd, 계조 레벨이 g일 때의 표시 화소(A)의 인가 전압(입력 신호 전압)을 U(g), 표시 화소(B)로의 인가 전압(입력 신호 전압 또는 기입 신호 전압)을 Ugad, 공통 전극으로의 인가 전압(흑색을 표시할 때의 표시 화소(A)의 인가 전압)을 Ubad로 할 때, F(g)=Csd·(Ugad-Ubad)/Cp·(U(g+1)-U(g))로 나타내지는 보정치 F(g)를, 표시 화소(A)의 보정치(기입 신호 계 조)로서 산출한다. 그리고, 이 보정치 F(g)와 표시 화소(A)의 입력 신호 계조를 더한 계조에 대응하는 전압을, 표시 화소(A)의 기입 신호 전압이라 한다. 특히, Csd/Cp를 0.020 정도의 작은 값으로 설정하면, 보정치 F(g)도 작게 될 수 있다.In the correction procedure based on analog data indicating the applied voltage, the capacitance value of the display pixel A is Cp, and the parasitic capacitance which connects the source line to which the switching element of the display pixel B is connected and the display pixel A is connected. Value is Csd, the applied voltage (input signal voltage) of the display pixel A when the gradation level is g is U (g), and the applied voltage (input signal voltage or write signal voltage) to the display pixel B is Ugad, common. When the applied voltage to the electrode (the applied voltage of the display pixel A when displaying black) is Ubad, F (g) = Csd · (Ugad-Ubad) / Cp · (U (g + 1) − The correction value F (g) represented by U (g) is calculated as the correction value (write signal gradation) of the display pixel A. The voltage corresponding to the gray level obtained by adding the correction value F (g) and the input signal gray level of the display pixel A is referred to as the write signal voltage of the display pixel A. FIG. In particular, when Csd / Cp is set to a small value of about 0.020, the correction value F (g) can also be made small.

또한, 상기 Cp는 표시 화소(A)의 액정 용량에, ccs, Csda, csdb 및 Cgd를 더한 것이다. 액정 용량(용량치)이 지배적이기 때문에, 액정 용량을 Cp로 해도 되고, 액정 용량에 상기 Ccs, Csda, Csdb Cgd 및 표시 화소(A) 내에 형성된 용량중 적어도 하나를 더한 것을 Cp로 해도 상관없다.In addition, said Cp adds ccs, Csda, csdb, and Cgd to the liquid crystal capacitance of the display pixel A. FIG. Since the liquid crystal capacitance (capacity value) is dominant, the liquid crystal capacitance may be Cp, and Cp may be added to the liquid crystal capacitance by adding at least one of the capacitances formed in the above Ccs, Csda, Csdb Cgd and the display pixel A.

또한, 소망하는 계조를 표시하기 위해 표시 화소(A)에 전압의 실효치 Va를 인가할 필요가 있는 경우, 표시 화소(B)에 대한 인가 전압(입력 신호 전압·기입 신호 전압)을 V(B), 표시 화소(A)가 접속된 소스 라인 S2와 표시 화소(A)의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csda, 표시 화소(B)가 접속된 소스 라인 G3과 표시 화소(A)의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csdb, 표시 화소(A)에 접속된 게이트 라인 G2와 표시 화소(A)의 화소 전극 사이에 형성된 기생 용량의 용량치를 Cgd, 표시 화소(A)에 대응하여 제공되는 축적 용량 전극 Cs와, 표시 화소(A)의 스위칭 소자의 드레인 전극과의 사이에 형성된 기생 용량의 용량치를 Ccs, 상기 게이트 라인 G2로의 인가 전압을 Vg, 상기 축적 용량 전극 Cs로의 인가 전압을 Vc, 표시 화소(A)의 용량치를 Cp로 하여, V(A)=(Cp*Va-Cgd*Vg-Csdb*V(B)+Ccs*Vc)/(Cp+Csda)로 나타내지는 전압 V(A)를, 표시 화소(A)에 대한 기입 신호 전압이라 한다.In addition, when it is necessary to apply the effective value Va of the voltage to the display pixel A in order to display a desired gray scale, the applied voltage (input signal voltage and write signal voltage) to the display pixel B is changed to V (B). The capacitance value of the parasitic capacitance formed between the source line S2 to which the display pixel A is connected and the pixel electrode of the display pixel A, and the pixel of the source line G3 and the display pixel A to which the display pixel B is connected. The parasitic capacitance formed between the electrodes is provided in correspondence with Csdb, the gate line G2 connected to the display pixel A, and the parasitic capacitance formed between the pixel electrode of the display pixel A and Cgd, corresponding to the display pixel A. The capacitance value of the parasitic capacitance formed between the stored storage capacitor electrode Cs and the drain electrode of the switching element of the display pixel A is Ccs, the voltage applied to the gate line G2 is Vg, and the voltage applied to the storage capacitor electrode Cs is Vc. The capacitance of the display pixel A is set to Cp, The voltage V (A) represented by V (A) = (Cp * Va-Cgd * Vg-Csdb * V (B) + Ccs * Vc) / (Cp + Csda) is a write signal for the display pixel A. This is called voltage.

〔2-4. 채도 강조 처리를 이용한 크로스 토크의 보정에 대해서〕[2-4. About correction of crosstalk using chroma enhancement processing]

또한, 상기한 바와 같이 표시 화소(B)의 계조 레벨에 기초하여 표시 화소(A)의 계조 레벨을 보정하는 것은, 특허 문헌2에 기재되어 있는 채도 강조 처리와 공통되는 부분이 있다. 즉, 특허 문헌2에서는, 입력 컬러 영상 신호에 포함된, R색 신호, G색 신호, 및 B색 신호의 계조 레벨을 각각 R, G, 및 B라고 하면, 입력 컬러 영상 신호를,As described above, correcting the gradation level of the display pixel A based on the gradation level of the display pixel B has a part in common with the chroma enhancement processing described in Patent Document 2. That is, in Patent Document 2, when the gradation levels of the R color signal, the G color signal, and the B color signal included in the input color video signal are R, G, and B, respectively, the input color video signal,

R'=R+Krg(R-G)+Krb(R-B)R '= R + Krg (R-G) + Krb (R-B)

G'=G+Kgr(G-R)+Kgb(G-B)G '= G + Kgr (G-R) + Kgb (G-B)

B'=B+Kbr(B-R)+Kbg(B-G)B '= B + Kbr (B-R) + Kbg (B-G)

(단, Krg, Krb, Kgr, Kgb, Kbr, 및 Kbg는, 정의 정수 또는 0 이상의 수치 범위내에서 변화하는 변수)(Where Krg, Krb, Kgr, Kgb, Kbr, and Kbg are positive integers or variables that change within a range of zero or more)

로 표현되는 연산에서 얻어지는 R', G', 및 B'를 각각 R색 신호, G색 신호, 및 B색 신호의 계조 레벨로 하는 것이 기재되어 있다.It is described that R ', G', and B 'obtained by the operation expressed by P are the gradation levels of the R color signal, the G color signal, and the B color signal, respectively.

또한, 특허 문헌2에서는, Krg 및 Krb를, R이 중간조의 계조 레벨일 때 최대가 되는 한편, R이 흰색의 계조 레벨 또는 검정의 계조 레벨일 때 최소가 되도록 변화시키고, Kgr 및 Kgb를, G가 중간조의 계조 레벨일 때 최대가 되는 한편, G가 흰색의 계조 레벨 또는 검정의 계조 레벨일 때 최소가 되도록 변화시키고, Kbr 및 Kbg를, B가 중간조의 계조 레벨일 때 최대가 되는 한편, B가 흰색의 계조 레벨 또는 검정의 계조 레벨일 때 최소가 되도록 변화시키는 것에 대해서도 기재되어 있다.In addition, in Patent Document 2, Krg and Krb are changed to be the maximum when R is the halftone level, while R is the minimum when the grayscale level of white or the blackscale level is black, and Kgr and Kgb are G. Is maximum when the gradation level of the halftone is changed, while G is changed to the minimum when the gradation level of the white or the gradation level of the black, and Kbr and Kbg are maximized when B is the gradation level of the halftone, while B It is also described to change to a minimum when is a white gradation level or a black gradation level.

그러나, 채도 강조의 보정 함수 자체는 화소간 크로스토크를 고려하지 않는다. 한편, 크로스토크의 보정 함수는 인접 화소의 계조를 참조한 것이고, 채도 강조에서 이용하는 함수와 동일한 함수이다. 따라서, 종래의 채도 강조의 보정에 본원 발명의 크로스토크 보정을 합하게 되면 저비용으로 크로스토크를 감소시킬 수 있다. 즉, 채도 강조와 크로스토크 보정의 양쪽을 고려한 컬러 밸런스의 적정 함수 H(채도 강조 처리의 함수+크로스토크 보정 함수)에 의한 표시 품위의 향상이 종래의 채도 강조와 동일한 정도의 비용으로 얻어진다.However, the saturation enhancement correction function itself does not take into account interpixel crosstalk. On the other hand, the crosstalk correction function refers to the gradation of adjacent pixels and is the same function as the function used for saturation emphasis. Therefore, when the crosstalk correction of the present invention is added to the conventional correction of chroma enhancement, crosstalk can be reduced at low cost. That is, the improvement of display quality by the appropriate function H (function of chroma enhancement process + crosstalk correction function) of color balance in consideration of both chroma enhancement and crosstalk correction is obtained at the same cost as conventional chroma enhancement.

이 적정 함수 H의 처리를, 본 실시예의 컬러 표시 장치1에서의 채도 강조 회로(10)에 실행시킨다. 즉, 상기 채도 처리 연산식에서의 R, G, B, Krg, Krb, Kgr, Kgb, Kbr, 및 Kbg를, 표시 화소(A)의 계조 레벨 LA, 및 표시 화소(B)의 계조 레벨 LB, 및 계조 레벨 LC를 이용하여 나타내는 것에 의해 다음과 같이 F(LA,LB)를 설정할 수 있다. 또한, 계조 레벨 LC는, 표시 화소(A) 및 표시 화소(B)가 포함되는 표시 화소에서의, 표시 화소(A) 및 표시 화소(B) 이외의 표시 화소의 계조 레벨이다.The process of the titration function H is executed by the saturation emphasis circuit 10 in the color display device 1 of the present embodiment. That is, R, G, B, Krg, Krb, Kgr, Kgb, Kbr, and Kbg in the saturation processing equation are defined as the gradation level LA of the display pixel A, and the gradation level LB of the display pixel B, and By using gradation level LC, F (LA, LB) can be set as follows. In addition, the gradation level LC is the gradation level of display pixels other than the display pixel A and the display pixel B in the display pixel in which the display pixel A and the display pixel B are included.

F(LA,LB)=kLB(LA-LB)+kLC(LA-LC)F (LA, LB) = kLB (LA-LB) + kLC (LA-LC)

(단, kLB, kLC는 각각 LB, LC의 함수에, MAX를 표시 계조 레벨의 최대치로 한 경우, k(0)=어떤 일정치, k(MAX)=0, k(p)가 극대치로 되는 p(0>p 또한 p<255)가 존재한다).(KLB and kLC are functions of LB and LC, respectively, and when MAX is the maximum value of the display gradation level, k (0) = some constant value, k (MAX) = 0, and k (p) become maximum values. p (0> p and p <255) are present).

이와 같이 종래의 채도 강조 처리와 동일한 처리에서 크로스 토크를 감소시킬 수 있기 때문에, 종래의 채도 강조 처리를 실행하는 프로그램을, 표시 장치 내부 또는 외부의 컴퓨터에 실행시키면, 저비용으로 크로스 토크를 감소시킬 수 있다.Thus, since the crosstalk can be reduced in the same process as the conventional saturation emphasis processing, if a program that executes the conventional saturation emphasis processing is executed on a computer inside or outside the display device, the crosstalk can be reduced at low cost. have.

〔3. 표시 패널의 배색 례에 대해서〕[3. About coloration examples of display panel]

본 실시예의 구동 방법을 이용하여 보다 효율적으로 크로스 토크를 감소시키기 위해, 복수의 표시 화소에 대한 배색 례에 대해서, 이하에 몇 가지 설명한다. 또한, 이하의 배색례1∼3은, RGB의 3색을 각 표시 화소에 배색하는 것이지만, 시안·마젠타·옐로우의 3색을 각 화소에 표시해도 된다.In order to reduce crosstalk more efficiently by using the driving method of the present embodiment, several examples of color schemes for a plurality of display pixels will be described below. In addition, although the following coloration examples 1-3 colorize three colors of RGB to each display pixel, you may display three colors of cyan magenta yellow on each pixel.

〔배색례1: 스트라이프 형태의 배색〕(Coloring Example 1: Coloring in Stripe Form)

배색례1에서는, 각 소스 라인에 의해 형성되는 스트라이프에 대응하도록, 복수의 표시 화소에 대해 RGB색을 스트라이프 형태로 배색한다.In the color scheme 1, RGB colors are colored in a stripe form for a plurality of display pixels so as to correspond to the stripes formed by the respective source lines.

구체적으로는, 도8에 나타낸 바와 같이, 표시 패널(7)에서, 복수의 소스 라인 Si(i는 정수)가 서로 평행하게 되도록 설치되어 있는 것으로 한다. 이 경우, 배색례1에서는, 예컨대 다음과 같이 복수의 표시 화소의 표시 색을 설정한다.Specifically, as shown in Fig. 8, in the display panel 7, it is assumed that a plurality of source lines Si (i is an integer) are arranged so as to be parallel to each other. In this case, in color scheme 1, for example, display colors of a plurality of display pixels are set as follows.

즉, 표시 패널(7)에 포함되는 표시 화소, 예컨대 표시 화소(11a)를, 제1 표시 화소로서 설정한다. 또한, 표시 화소(11a)는, 표시 패널(7)에 포함되는 표시 화소 중 임의의 것이다. 그리고, 표시 화소(11a)가 스위칭 소자(12a)를 통해 접속되어 있는 소스 라인(제1 소스 라인) S1에, 스위칭 소자를 통해 각각 접속되어 있는 복수의 표시 화소로 이루어지는 배열을, 제1 표시 화소 배열로서 설정한다. 예컨대, 표시 화소(11b·11c)는, 각각 소스 라인 S1에 스위칭 소자(12b·12c)를 통해 접속된 것으로서, 제1 표시 화소 배열을 구성하는 표시 화소이다.That is, the display pixel included in the display panel 7, for example, the display pixel 11a is set as the first display pixel. In addition, the display pixel 11a is arbitrary among the display pixels included in the display panel 7. The first display pixel includes an array of a plurality of display pixels that are connected to the source line (first source line) S1 to which the display pixel 11a is connected via the switching element 12a, respectively, via the switching element. Set as an array. For example, the display pixels 11b and 11c are connected to the source line S1 via the switching elements 12b and 12c, respectively, and are display pixels constituting the first display pixel array.

또한, 제1 표시 화소 배열을 구성하는 복수의 표시 화소의 표시 색을, RGB의 3색 중 어느 하나의 색으로 설정한다. 예컨대, 도8에 나타낸 바와 같이, 제1 표시 화소 배열을 구성하는 표시 화소(11a·11b·11c)의 표시색을 R색으로 설정한다.The display colors of the plurality of display pixels constituting the first display pixel array are set to any one of three colors of RGB. For example, as shown in Fig. 8, the display color of the display pixels 11a, 11b, 11c constituting the first display pixel array is set to R color.

또한, 표시 화소(11a)를 구동하는 게이트 라인 G1에 의해 구동되는 동시에, 표시 화소(11a)가 기생 용량 Csd를 통해 접속되어 있는 소스 라인(제2 소스 라인) S2에 스위칭 소자 12d를 통해 접속되어 있는 표시 화소(11d)를, 제2 표시 화소로서 설정한다. 그리고, 표시 화소(11d)가 스위칭 소자(12d)를 통해 접속되어 있는 소스 라인 S2에, 스위칭 소자를 통해 접속되어 있는 복수의 화소로 이루어지는 배열을, 제2 표시 화소 배열로서 설정한다. 예컨대, 표시 화소(11e·11f)는, 각각 소스 라인 S2에 스위칭 소자(12e·12f)를 통해 접속된 것이고, 제2 표시 화소 배열을 구성하는 표시 화소이다.In addition, the display pixel 11a is connected to the source line (second source line) S2 which is driven by the gate line G1 driving the display pixel 11a and connected via the parasitic capacitance Csd, and is switched through the switching element 12d. 11d of present display pixels are set as a 2nd display pixel. And the array which consists of a some pixel connected via the switching element to the source line S2 with which the display pixel 11d is connected via the switching element 12d is set as a 2nd display pixel array. For example, the display pixels 11e and 11f are each connected to the source line S2 via the switching elements 12e and 12f, and are display pixels constituting the second display pixel array.

이 제2 표시 화소 배열에 대해서는, RGB의 3색에서 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 2색 중 어느 하나의 색을 표시색으로서 설정한다. 예컨대, 도8에 나타낸 바와 같이, 제2 표시 화소 배열을 구성하는 표시 화소(11d·11e·11f)의 표시색을 G색으로 설정한다.For this second display pixel array, any one of two colors except for the display color set for the first display pixel array in three colors of RGB is set as the display color. For example, as shown in Fig. 8, the display color of the display pixels 11d, 11e, 11f constituting the second display pixel array is set to G color.

또한, 소스 라인 S1과 소스 라인 S2가 인접한 측과는 반대측에서, 소스 라인 S2에 인접한 소스 라인(제3 소스 라인) S3에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 배열을, 제3 표시 화소 배열로서 설정한다. 예컨대, 도8에 나타낸 바와 같이, 소스 라인 S3에 스위칭 소자(12g·12h·12i) 각각을 통해 접속되어 있는 표시 화소(11g·11h·11i)는, 제3 표시 화소 배열을 구성하는 표시 화소이다.In addition, on the side opposite to the side where the source line S1 and the source line S2 are adjacent to each other, an array including a plurality of display pixels connected to a source line (third source line) S3 adjacent to the source line S2 via a switching element is provided. It is set as a display pixel array. For example, as shown in Fig. 8, the display pixels 11g, 11h, 11i connected to the source lines S3 through the switching elements 12g, 12h, 12i are respectively display pixels constituting the third display pixel array. .

그리고, 이 제3 표시 화소 배열에 대해서는, RGB의 3색 중에 제1 표시 화소 배열 및 제2 표시 화소 배열에 대해 표시색으로 설정되어 있지 않은 색을 표시색으로서 설정한다. 예컨대, 도8에 나타낸 바와 같이, 제3 표시 화소 배열을 구성하는 표시 화소(11g·11h·11i)의 표시색을, B색으로 설정한다.And about this 3rd display pixel array, the color which is not set as display color with respect to a 1st display pixel array and a 2nd display pixel array among 3 colors of RGB is set as a display color. For example, as shown in Fig. 8, the display color of the display pixels 11g, 11h, 11i constituting the third display pixel array is set to B color.

또한, 제1 표시 화소 배열, 제2 표시 화소 배열, 제3 표시 화소 배열의 표시색은, 상기한 예로 한정되는 것은 아니다. 예컨대, 제1 표시 화소 배열을 R색으로 설정한 경우, 제2 표시 화소 배열을 B색으로 설정하고, 제3 표시 화소 배열을 G색으로 설정해도 된다.In addition, the display color of a 1st display pixel array, a 2nd display pixel array, and a 3rd display pixel array is not limited to the above-mentioned example. For example, when the first display pixel array is set to R color, the second display pixel array may be set to B color and the third display pixel array may be set to G color.

상기 구성에 의하면, 예컨대, 소스 라인 S2에 입력되는 전압에 영향을 받아서, 표시 화소(11a)와 표시 화소(11d) 사이에 크로스 토크가 발생하는 경우가 있다.According to the above configuration, for example, crosstalk may occur between the display pixel 11a and the display pixel 11d due to the voltage input to the source line S2.

그러나, 제1 표시 화소 배열에 포함되는 복수의 표시 화소는, RGB색 중에 어느 하나의 색이 표시색으로서 설정되어 있다. 따라서, 표시 화소(11a)와 표시 화소(11d) 사이에, 유저의 시각에 크게 영향을 주게 되는 크로스 토크가 발생하는 경우에도, 동일한 크로스 토크가 발생하는 개소를 제1 표시 화소 배열 내에 적당하게 분포시킬 수 있다. 따라서, 컬러 표시 장치 전체에서 본 크로스 토크 레벨을 감소시키고, 표시 장치에 의한 표시의 컬러 밸런스를 보다 적정화할 수 있다.However, in the plurality of display pixels included in the first display pixel array, any one of the RGB colors is set as the display color. Therefore, even when a crosstalk between the display pixel 11a and the display pixel 11d greatly affects the user's time of view occurs, a portion where the same crosstalk occurs is properly distributed in the first display pixel array. You can. Therefore, the crosstalk level seen by the whole color display apparatus can be reduced, and the color balance of the display by a display apparatus can be more optimized.

〔배색례2: 경사 줄무늬 모양의 배색〕(Coloring example 2: color of slanted stripes)

배색례2에서는, 다음과 같이 복수의 표시 화소에 대해서 RGB색 중 어느 것을 배색한다. 배색례2를 설명하기 위해서는, 표시 장치에 포함되는 3개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 3개의 표시 화소와 다른 3개의 표시 화소로 이루어지는 제2 표시 화소 그룹을, 예컨대 다음과 같이 설정할 필요가 있다.In the color scheme 2, any of the RGB colors is colored for the plurality of display pixels as follows. To describe color scheme 2, a first display pixel group consisting of three display pixels included in the display device, and a second display pixel consisting of three display pixels included in the first display pixel group and three other display pixels. The group needs to be set as follows, for example.

즉, 제1 표시 화소 그룹에 포함되는 3개의 표시 화소를, 상기 제1 게이트 라인에 의해 구동되는 동시에 상기 제2 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소, 상기 제1 표시 화소, 및 상기 제2 표시 화소로서 설정한다. 예컨대, 도9에 나타낸 바와 같이, 표시 화소(11a)가 제1 표시 화소, 표시 화소(11d)가 제2 표시 화소로서 설정되어 있으면, 게이트 라인(제1 게이트 라인) G1에 의해 구동되는 동시에 표시 화소(11d)가 기생 용량 Csd를 통해 접속되어 있는 소스 라인 S3에 스위칭 소자(12g)를 통해 접속되어 있는 표시 화소(11g)가 제3 표시 화소로서 설정된다.That is, the third display pixels included in the first display pixel group are driven by the first gate line and connected to the source lines to which the second display pixels are connected via parasitic capacitance through switching elements. It is set as 3 display pixels, the said 1st display pixel, and the said 2nd display pixel. For example, as shown in Fig. 9, when the display pixel 11a is set as the first display pixel and the display pixel 11d as the second display pixel, it is driven by the gate line (first gate line) G1 and displayed simultaneously. The display pixel 11g connected to the source line S3 to which the pixel 11d is connected via the parasitic capacitance Csd via the switching element 12g is set as the third display pixel.

또한, 이와 같이 동일 게이트 라인에 의해 구동되고, 게이트 라인 방향으로 서로 인접해 있는 3개의 표시 화소로 이루어지는 집합을, 특허 청구 범위 및 명세서에서 「표시 화소」로서 표현하고 있다. 또한, 1화소가 복수의 서브 화소로 구성되어 있는 경우, 본 명세서의 「표시 화소」가 서브 화소에 대응하는 용어이고, 특허 청구 범위에서의 「표시 화소」란 서브 화소의 집합체에 대응하는 용어라고 할 수 있다.In this way, a set consisting of three display pixels driven by the same gate line and adjacent to each other in the gate line direction is expressed as a "display pixel" in the claims and the specification. In the case where one pixel is composed of a plurality of sub-pixels, the term "display pixel" in the present specification is a term corresponding to the sub-pixel, and the term "display pixel" in the claims is a term corresponding to an aggregate of sub-pixels. can do.

또한, 표시 화소(11a·11d·11g)에 대해, RGB의 3색 중 어느 하나의 색에 의한 표시색을, 화소 사이에서 서로 다르게 되도록 설정한다. 예컨대, 도9에 나타낸 바와 같이, 표시 화소(11a)를 R색, 표시 화소(11d)를 G색, 표시 화소(11g)를 B색으로 설정한다.The display colors of any one of the three colors of RGB are set so that the display pixels 11a, 11d, and 11g are different from one another. For example, as shown in Fig. 9, the display pixel 11a is set to R color, the display pixel 11d is set to G color, and the display pixel 11g is set to B color.

한편, 제2 표시 화소 그룹에 포함되는 3개의 표시 화소를,On the other hand, three display pixels included in the second display pixel group,

상기 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A source line to which the first display pixel is connected via a switching element, and a fourth display pixel to be connected to the second gate line adjacent to the first gate line through a switching element;

상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소, 및 A source line to which the second display pixel is connected via a switching element, a fifth display pixel to be connected to the second gate line via a switching element, and

상기 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소로서 설정한다. 예컨대, 상기한 바와 같이 제1 표시 화소로서 표시 화소(11a)가 설정되어 있으면, 표시 화소(11a)가 스위칭 소자(12a)를 통해 접속되어 있는 소스 라인 S1과, 게이트 라인 G1에 인접한 게이트 라인 G2(제2 게이트 라인)에 스위칭 소자(12b)를 통해 접속되어 있는 표시 화소(11b)가 제4 표시 화소로서 설정된다. 마찬가지로, 표시 화소(11e)가 제5 표시 화소로서 설정되고, 표시 화소(11h)가 제6 표시 화소로서 설정된다.The third display pixel is set as a source line connected through a switching element and a sixth display pixel connected to the second gate line through a switching element. For example, as described above, when the display pixel 11a is set as the first display pixel, the source line S1 to which the display pixel 11a is connected via the switching element 12a and the gate line G2 adjacent to the gate line G1 are provided. The display pixel 11b connected to the (second gate line) via the switching element 12b is set as the fourth display pixel. Similarly, the display pixel 11e is set as the fifth display pixel, and the display pixel 11h is set as the sixth display pixel.

또한, 상기 제4 표시 화소에 대해 상기 제3 표시 화소와 동일한 표시색, 상기 제5 표시 화소에 대해 상기 제1 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해 상기 제2 표시 화소와 동일한 표시색을 설정한다. 즉, 도9에 나타낸 바와 같이, 표시 화소(11a)에 R색, 표시 화소(11d)에 G색, 표시 화소(11g)에 B색이 설정되어 있으면, 표시 화소(11b)에 B색, 표시 화소(11e)에 R색, 표시 화소(11h)에 G색을 설정한다.The same display color as the third display pixel for the fourth display pixel, the same display color as the first display pixel for the fifth display pixel, and the same display color as the second display pixel for the sixth display pixel. Set the display color. That is, as shown in Fig. 9, if R color is set in the display pixel 11a, G color is set in the display pixel 11d, and B color is set in the display pixel 11g, then B color is displayed in the display pixel 11b. R color is set for the pixel 11e and G color is set for the display pixel 11h.

또는, 상기 제4 표시 화소에 대해 상기 제2 표시 화소와 동일한 표시색, 상기 제5 표시 화소에 대해 상기 제3 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해 상기 제1 표시 화소와 동일한 표시색을 설정해도 된다. 즉, 도10에 나타낸 바와 같이, 표시 화소(11b)에 G색, 표시 화소(11e)에 B색, 표시 화소(11h)에 R색을 설정해도 된다.Alternatively, the same display color as the second display pixel for the fourth display pixel, the same display color as the third display pixel for the fifth display pixel, and the same display pixel as the first display pixel for the sixth display pixel. You may set the display color. That is, as shown in Fig. 10, G color may be set for the display pixel 11b, B color for the display pixel 11e, and R color for the display pixel 11h.

또한, 상기 예에서는, 제1 표시 화소 그룹에 포함되는 3개의 표시 화소를, R색·G색·B색의 순번으로 배색하는 예에 대해서 설명하였지만, 배색 순번은, 반드시 이것으로 한정되는 것은 아니다. 예컨대, R색·B색·G색의 순번으로 배색해도 된다.In the above example, the example in which the three display pixels included in the first display pixel group are colored in the order of R color, G color, and B color has been described, but the color order is not necessarily limited to this. . For example, you may color in order of R color, B color, and G color.

상기 구성에 의하면, 이하의 이점을 얻을 수 있다. 즉, 표시 화소(11a)와 표시 화소(11d) 사이에서 유저의 시각에 크게 영향을 주는 크로스 토크가 발생하는 경우, 동일한 크로스 토크가 다른 2개의 표시 화소 사이에서도 발생하는 경우가 있다.According to the said structure, the following advantages can be acquired. That is, when crosstalk which greatly affects the user's view occurs between the display pixel 11a and the display pixel 11d, the same crosstalk may occur between two different display pixels.

그러나, 상기 구성에 의하면, 동일 소스 라인에서 구동되는 동시에, 제1 표시 화소 그룹 및 제2 표시 화소 그룹 각각에 포함되는, 3개의 표시 화소에 대해서, RGB색이 다른 순번에 의해 표시색으로서 설정되어 있다. 따라서, 컬러 표시 장치 전체의 색 밸런스를 편향시키지 않고 균등하게 표시 화소가 배색되어 있다.According to the above configuration, however, the RGB colors are set as the display colors in different order for the three display pixels which are driven on the same source line and included in each of the first display pixel group and the second display pixel group. have. Therefore, the display pixels are uniformly colored without deflecting the color balance of the entire color display device.

따라서, 표시 화소(11a) 및 표시 화소(11d) 이외의 2화소 사이에서 시각에 영향을 주는 크로스 토크가 발생하는 개소를, 컬러 표시 장치내에 밸런스 양호하게 분산시킬 수 있다. 따라서, 컬러 표시 장치 전체에서 본 크로스 토크 레벨을 감소시키고, 표시 장치에 의한 표시 컬러 밸런스를 더욱 적정화할 수 있다.Therefore, the point where the crosstalk which affects the time of vision between two pixels other than the display pixel 11a and the display pixel 11d can be disperse | distributed well in a color display apparatus. Therefore, the crosstalk level seen by the whole color display apparatus can be reduced, and the display color balance by a display apparatus can be further optimized.

〔배색례3: 사각형(市松) 패턴의 배색〕(Coloring Example 3: Coloration of Rectangular Pattern)

배색례3을 설명함에 있어서는, 각각 3개의 표시 화소로 이루어지는 제1 표시 화소 배열, 제2 표시 화소 배열, 및 제3 표시 화소 배열을 설정할 필요가 있다. 이러한 표시 화소 배열에 대해서는, 배색례1과 같이 설정하면 된다. 예컨대, 도11에 나타낸 바와 같이, 표시 화소(11a·11b·11c)를 제1 표시 화소 배열에 포함되는 표시 화소로서 설정하고, 표시 화소(11d·11e·11f)를 제2 표시 화소 배열에 포함되는 표시 화소로서 설정하고, 표시 화소(11g·11h·11i)를 제3 표시 화소 배열에 포함되는 표시 화소로서 설정하면 된다.In the color scheme 3, it is necessary to set the first display pixel array, the second display pixel array, and the third display pixel array each consisting of three display pixels. The display pixel array may be set as in Color Scheme 1. For example, as shown in FIG. 11, display pixels 11a, 11b, and 11c are set as display pixels included in the first display pixel array, and display pixels 11d, 11e, and 11f are included in the second display pixel array. What is necessary is just to set as display pixels used, and to set display pixels 11g * 11h * 11i as display pixels contained in 3rd display pixel array.

그리고, 배색례3에 있어서는, 제2 표시 화소 배열 및 제3 표시 화소 배열에 포함되는 표시 화소에 대해서, RGB의 3색에서 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 2색이 사각형 패턴이 되도록 표시색으로서 설정된다. 예컨대, 도11에 나타낸 바와 같이, 제1 표시 화소 배열에 포함되는 표시 화소(11a·11b·11c)에 대해 R색이 설정되어 있는 경우에 있어서는, 제2 표시 화소 배열에서의 표시 화소(11d·11f) 및 제3 표시 화소 배열에서의 표시 화소(11h)를 G색으로 설정하고, 제2 표시 화소 배열에서의 표시 화소(11e) 및 제3 표시 화소 배열에서의 표시 화소(11g·11i)에 대해 B색을 설정한다. 또한, B색 및 G색을 이것과 반대로 배치해도 된다.In the color matching example 3, for the display pixels included in the second display pixel array and the third display pixel array, two colors except for the display color set for the first display pixel array from three colors of RGB are represented by a square pattern. It is set as display color as much as possible. For example, as shown in FIG. 11, in the case where R color is set for the display pixels 11a, 11b, 11c included in the first display pixel array, the display pixels 11d · in the second display pixel array. 11f) and the display pixel 11h in the third display pixel array are set to G color, and the display pixels 11e and the display pixels 11g and 11i in the third display pixel array in the second display pixel array. Set B color for. In addition, you may arrange | position B color and G color on the contrary.

상기 구성에 의하면, 이하의 이점을 얻을 수 있다. 즉, 소스 라인 S2에 입력되는 전압에 영향을 받아서, 표시 화소(11a)와 표시 화소(11d) 사이에 유저의 시각에 크게 영향을 주는 크로스 토크가 발생하는 경우가 있다.According to the said structure, the following advantages can be acquired. That is, depending on the voltage input to the source line S2, a crosstalk may occur between the display pixel 11a and the display pixel 11d which greatly affects the user's vision.

그러나, 제1 표시 화소 배열에 포함되는 복수의 표시 화소가, RGB색 중 어느 하나의 색이 표시색으로서 설정됨으로써, 상기한 바와 같이 유저의 시각에 크게 영향을 주게 되는 크로스 토크가 발생하는 경우에도, 동일 크로스 토크가 발생하는 개소를 제1 표시 화소 배열 내에 적절하게 분포시킬 수 있다.However, when a plurality of display pixels included in the first display pixel array have any one of the RGB colors set as the display color, even when cross talk occurs that greatly affects the user's vision as described above. The locations where the same crosstalk occurs can be appropriately distributed in the first display pixel array.

또한, 제2 표시 화소 배열 및 제3 표시 화소 배열에 포함되는 복수의 표시 화소에 대해서는, RGB 중 2색이 사각형 패턴이 되도록 표시색으로서 설정되어 있다. 즉, 제2 표시 화소 배열 및 제3 표시 화소 배열에 있어서는, 색 밸런스를 편향시키지 않고 균등하게 표시 화소가 배색되어 있다.In addition, the plurality of display pixels included in the second display pixel array and the third display pixel array are set as the display colors so that two colors of RGB become a rectangular pattern. That is, in the second display pixel array and the third display pixel array, the display pixels are uniformly colored without deflecting the color balance.

따라서, 제2 표시 화소 배열 및 제3 표시 화소 배열 내에 발생하는 크로스 토크의 개소를, 양 화소 배열 내에 밸런스 양호하게 분산시킬 수 있다. 이로써, 표시 장치에 의한 표시 컬러 밸런스를 보다 적정화할 수 있다.Therefore, the locations of crosstalk generated in the second display pixel array and the third display pixel array can be well-balanced in both pixel arrays. Thereby, the display color balance by a display apparatus can be more optimized.

또한, 제2 배열 또는 제3 배열이 하나의 색이고 나머지 두개가 사각형 배열로 될 수도 있다.In addition, the second array or the third array may be one color and the other two may be rectangular array.

〔배색례4: 4색에 의한 배색〕(Coloring Example 4: Coloring by Four Colors)

배색례4에서는, 예컨대, R색,G색,B색, 및 화이트색을 제1∼제4 표시색으로 한 경우나, 시안, 마젠타, 옐로우, 및 그린을 제1∼제4 표시색으로 한 경우에 있어서, 제1∼제4 표시색으로 이루어지는 4색을 각 표시 화소에 배색한다. 기본적인 배색 방법에 대해서는, 배색례1 내지 배색례3과 같은 방법을 사용할 수 있다.In the color scheme 4, for example, R, G, B, and white are the first to fourth display colors, or cyan, magenta, yellow, and green are the first to fourth display colors. In this case, four colors consisting of the first to fourth display colors are assigned to each display pixel. As the basic color matching method, the same method as that of Coloring Examples 1 to 3 can be used.

즉, 배색례1을 이용하여 4색을 배색하는 경우에 있어서는, 다음과 같이 제4 표시 화소 배열을 만든다. 즉, 제4 표시 화소 배열을, 제2 소스 라인과 제3 소스 라인이 인접한 측과는 반대측에서 제3 소스 라인에 인접한 제4 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 제1∼제4 표시색 중에, 제1∼제3 표시 화소 배열에 대해 표시색으로서 설정되어 있지 않은 색이 상기 복수의 표시 화소의 표시색이 되도록 설정한다.That is, in the case where four colors are colored using the color matching example 1, a fourth display pixel array is formed as follows. That is, the fourth display pixel array is composed of a plurality of display pixels connected via switching elements to a fourth source line adjacent to the third source line on the side opposite to the side adjacent to the second source line and the third source line. Among the first to fourth display colors, the color that is not set as the display color for the first to third display pixel arrays is set to be the display color of the plurality of display pixels.

예컨대, 도8에 나타낸 바와 같이 표시 패널(7)이 구성되어 있다고 하면, 소스 라인 S2와 소스 라인 S3이 인접한 측과는 반대측에서 소스 라인 S3에 인접한 소스 라인(도시 안됨)에, 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소를 제4 표시 화소 배열로서 설정한다. 그리고, 그 제4 표시 화소 배열 표시색을, 화이트로 설정한다.For example, if the display panel 7 is configured as shown in Fig. 8, the source line S2 and the source line S3 are connected to the source line (not shown) adjacent to the source line S3 on the side opposite to the adjacent side via a switching element. A plurality of connected display pixels is set as the fourth display pixel array. Then, the fourth display pixel array display color is set to white.

또한, 배색례2를 이용하여 4색을 배색하는 경우에 있어서는, 다음과 같이 제1 표시 화소 그룹 및 제2 표시 화소 그룹을 설정할 필요가 있다. 즉, 도9에 나타낸 바와 같이, 제1 표시 화소 그룹에 포함되는 4개의 표시 화소는,In addition, when coloring four colors using the coloration example 2, it is necessary to set a 1st display pixel group and a 2nd display pixel group as follows. That is, as shown in FIG. 9, four display pixels included in the first display pixel group include:

상기 제1 게이트 라인에 의해 구동되는 동시에 상기 제2 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소,A third display pixel driven by the first gate line and connected to the source line to which the second display pixel is connected via only parasitic capacitance, via a switching element;

상기 제1 게이트 라인에 의해 구동되는 동시에 상기 제3 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A fourth display pixel driven by the first gate line and connected to the source line to which the third display pixel is connected via only a parasitic capacitance through a switching element,

상기 제1 표시 화소,The first display pixel,

및 상기 제2 표시 화소로서 설정한다. 예컨대, 도9에 나타낸 바와 같이, 표시 화소(11a)가 제1 표시 화소, 표시 화소(11d)가 제2 표시 화소로서 설정되어 있으면, 게이트 라인(제1 게이트 라인) G1에 의해 구동되는 동시에 표시 화소(11d)가 기생 용량 Csd를 통해 접속되어 있는 소스 라인 S3에 스위칭 소자(12g)를 통해 접속되어 있는 표시 화소(11g)가 제3 표시 화소로서 설정된다. 마찬가지로, 게이트 라인 G1에 의해 구동되는 동시에 표시 화소(11g)가 기생 용량 Csd를 통해 접속되어 있는 소스 라인 S4에 스위칭 소자(12j)를 통해 접속되어 있는 표시 화소(11j)가 제4 표시 화소로서 설정된다.And set as the second display pixel. For example, as shown in Fig. 9, when the display pixel 11a is set as the first display pixel and the display pixel 11d as the second display pixel, it is driven by the gate line (first gate line) G1 and displayed simultaneously. The display pixel 11g connected to the source line S3 to which the pixel 11d is connected via the parasitic capacitance Csd via the switching element 12g is set as the third display pixel. Similarly, the display pixel 11j which is driven by the gate line G1 and is connected via the switching element 12j to the source line S4 to which the display pixel 11g is connected via the parasitic capacitance Csd is set as the fourth display pixel. do.

또한, 표시 화소(11a·11d·11g·11j)에 대해서, R, G, B, 화이트의 4색 중 어느 하나의 색에 의한 표시색을, 화소간에 서로 다르도록 설정한다. 예컨대, 도9에 나타낸 바와 같이, 표시 화소(11a)를 R색, 표시 화소(11d)를 G색, 표시 화소(11g)를 B색, 표시 화소(11j)를 화이트로 설정한다.The display colors of any one of four colors of R, G, B, and white are set so that the display pixels 11a, 11d, 11g, and 11j are different from one another. For example, as shown in Fig. 9, the display pixel 11a is set to R color, the display pixel 11d is set to G color, the display pixel 11g is set to B color, and the display pixel 11j is set to white.

한편, 상기 제2 표시 화소 그룹에 포함되는 4개의 표시 화소는,On the other hand, four display pixels included in the second display pixel group,

상기 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소,A source line to which the first display pixel is connected via a switching element, and a fifth display pixel to be connected to a second gate line adjacent to the first gate line through a switching element;

상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소,A source line to which the second display pixel is connected via a switching element, a sixth display pixel to be connected to the second gate line via a switching element,

상기 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제7 표시 화소이고, The third display pixel is a source line connected through a switching element, and a seventh display pixel connected to the second gate line through a switching element,

상기 제4 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제8 표시 화소로서 설정한다. 예컨대, 상기한 바와 같이 제1 표시 화소로서 표시 화소(11a)가 설정되어 있으면, 표시 화소(11a)가 스위칭 소자(12a)를 통해 접속되어 있는 소스 라인 S1과, 게이트 라인 G1에 인접한 게이트 라인 G2(제2 게이트 라인)에 스위칭 소자(12b)를 통해 접속되어 있는 표시 화소(11b)가 제5 표시 화소로서 설정된다. 마찬가지로, 표시 화소(11e)가 제6 표시 화소로서 설정되고, 표시 화소(11h)가 제7 표시 화소로서 설정되고, 표시 화소(11k)가 제8 표시 화소로서 설정된다.The fourth display pixel is set as a source line connected via a switching element and an eighth display pixel connected to the second gate line via a switching element. For example, as described above, when the display pixel 11a is set as the first display pixel, the source line S1 to which the display pixel 11a is connected via the switching element 12a and the gate line G2 adjacent to the gate line G1 are provided. The display pixel 11b connected to the (second gate line) via the switching element 12b is set as the fifth display pixel. Similarly, the display pixel 11e is set as the sixth display pixel, the display pixel 11h is set as the seventh display pixel, and the display pixel 11k is set as the eighth display pixel.

또한, 상기 제5 표시 화소에 대해서는 상기 제4 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해서는 상기 제1 표시 화소와 동일한 표시색, 상기 제7 표시 화소에 대해서는 상기 제2 표시 화소와 동일한 표시색, 상기 제8 표시 화소에 대해서는 상기 제3 표시 화소와 동일한 표시색이 설정된다. 즉, 도9에 나타낸 바와 같이, 표시 화소(11b)에 대해 화이트, 표시 화소(11e)에 대해 R색, 표시 화소(11h)에 대해 G색, 표시 화소(11k)에 대해 B색을 표시색으로서 설정한다.The same display color as the fourth display pixel for the fifth display pixel, the same display color as the first display pixel for the sixth display pixel, and the same display color as the second display pixel for the seventh display pixel. The display color and the same display color as the third display pixel are set for the eighth display pixel. That is, as shown in Fig. 9, white color is displayed for the display pixel 11b, R color is displayed for the display pixel 11e, G color is displayed for the display pixel 11h, and B color is displayed for the display pixel 11k. Set as.

또한, 상기 제5 표시 화소에 대해서는 상기 제2 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해서는 상기 제3 표시 화소와 동일한 표시색, 상기 제7 표시 화소에 대해서는 상기 제4 표시 화소와 동일한 표시색, 상기 제8 표시 화소에 대해서는 상기 제1 표시 화소와 동일한 표시색을 설정해도 된다. 즉, 도10에 나타낸 바와 같이, 표시 화소(11b)에 대해 G색, 표시 화소(11e)에 대해 B색, 표시 화소(11h)에 대해 화이트, 표시 화소(11k)에 대해 R색을 표시색으로서 설정한다.The same display color as the second display pixel for the fifth display pixel, the same display color as the third display pixel for the sixth display pixel, and the same display pixel as the fourth display pixel for the seventh display pixel. For the display color and the eighth display pixel, the same display color as that of the first display pixel may be set. That is, as shown in FIG. 10, G color is displayed for the display pixel 11b, B color is displayed for the display pixel 11e, white is displayed for the display pixel 11h, and R color is displayed for the display pixel 11k. Set as.

또한, 배색례3을 이용하여 4색을 배색하는 경우에 있어서는, 다음과 같이 제4 표시 화소 배열을 만든다. 즉, 제2 소스 라인과 제3 소스 라인이 인접한 측과는 반대측에서 제3 소스 라인에 인접한 제4 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소를, 제4 표시 화소 배열로서 설정한다.In addition, in the case of coloring four colors using color matching example 3, a fourth display pixel array is formed as follows. That is, a plurality of display pixels connected via switching elements to the fourth source line adjacent to the third source line on the side opposite to the side where the second source line and the third source line are adjacent are set as the fourth display pixel array. .

그리고, 제2 표시 화소 배열, 제3 표시 화소 배열, 및 제4 표시 화소 배열에 포함되는 표시 화소는, 상기 제1 표시색, 상기 제2 표시색, 상기 제3 표시색, 및 상기 제4 표시색에서 상기 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 3색이 사각형 패턴이 되도록 표시색을 설정한다.The display pixels included in the second display pixel array, the third display pixel array, and the fourth display pixel array include the first display color, the second display color, the third display color, and the fourth display. The display color is set so that three colors except for the display color set for the first display pixel array are square patterns.

예컨대, 도11에 나타낸 바와 같이 표시 패널(7)이 구성 되어 있다고 하면, 소스 라인 S2와 소스 라인 S3이 인접한 측과는 반대측에서 소스 라인 S3에 인접한 소스 라인(도시 안됨)에, 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소를 제4 표시 화소 배열로서 설정한다.For example, if the display panel 7 is configured as shown in Fig. 11, the source line S2 and the source line S3 are connected to the source line (not shown) adjacent to the source line S3 on the side opposite to the adjacent side, via a switching element. A plurality of connected display pixels is set as the fourth display pixel array.

그리고, 제2 표시 화소 배열, 제3 표시 화소 배열, 및 제4 표시 화소 배열에 포함되는 표시 화소는, 제1 표시색, 제2 표시색, 제3 표시색, 및 제4 표시색으로부터 상기 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 3색이 사각형 패턴이 되도록 표시색을 설정한다.The display pixels included in the second display pixel array, the third display pixel array, and the fourth display pixel array include the first display color, the second display color, the third display color, and the fourth display color. The display color is set so that three colors except for the display color set for one display pixel array become a rectangular pattern.

예컨대, 도11에 나타낸 바와 같이, 제1 표시 화소 배열에 포함되는 표시 화소(11a·11b·11c)에 대해 R색이 설정되어 있으면, 제2 표시 화소 배열에 포함되는 표시 화소(11d∼11f), 제3 표시 화소 배열에 포함되는 표시 화소(11g∼11i), 및 제4 표시 화소 배열에 포함되는 표시 화소(도시 안됨)에 대해서는, G, B, 화이트색이 사각형 패턴이 되도록 표시색을 설정한다.For example, as shown in Fig. 11, when the R color is set for the display pixels 11a, 11b, and 11c included in the first display pixel array, the display pixels 11d to 11f included in the second display pixel array. For the display pixels 11g to 11i included in the third display pixel array and the display pixels (not shown) included in the fourth display pixel array, the display colors are set so that the G, B, and white colors are square patterns. do.

또한,「3색을 사각형 패턴으로 배색한다」란, 구체적으로는, 배색례2와 대략 마찬가지의 순서에 의해 배색하는 것을 의미 하고 있다. 즉, 예컨대 RGB색의 3색을 사각형 패턴으로 배색하는 경우, 제2∼제4 표시 화소 배열에 포함되는 표시 화소는, 도9 또는 도10에 나타낸 표시 화소(11a∼11i)와 같이 표시색이 설정된다. 즉, 게이트 라인을 통해 인접한 표시 화소의 배색을, 게이트 라인을 걸치게 될 때마다 RGB·BRG·GBR…로 변하게 하도록 변화시킨다(도9 참조). 또한, 게이트 라인을 걸치게 될 때마다 RGB·GBR·BRG…로 변하게 하도록 변화시킨다(도10 참조).In addition, the "coloring of three colors in a square pattern" means coloring by the same procedure as the coloration example 2 substantially. That is, for example, when three colors of RGB colors are arranged in a rectangular pattern, the display pixels included in the second to fourth display pixel arrays have the same display colors as the display pixels 11a to 11i shown in Figs. Is set. That is, whenever the color of the display pixels adjacent to each other across the gate line is crossed through the gate line, the RGB, BRG, GBR,... To change to (see FIG. 9). In addition, each time the gate line is crossed, the RGB, RGB, BRG,... To change to (see FIG. 10).

이와 같이 배색례1∼배색례3과 대략 동일한 방법에 의해 복수의 표시 화소에 대해 4색을 배색하는 것도 가능하다. 그리고, 이와 같이 4색을 배색하여도 배색례1∼3과 동일한 효과를 얻을 수 있다.Thus, it is also possible to colorize four colors with respect to a some display pixel by the substantially same method as coloration example 1-coloration example 3. In addition, even if four colors are colored in this manner, the same effects as in Color Schemes 1 to 3 can be obtained.

〔4. 소스 라인과 표시 화소의 접속 형태에 대해서〕〔4. Connection form between source line and display pixel]

본 실시예의 구동 방법을 이용하여 보다 효율적으로 크로스 토크를 감소시키기 위해, 소스 라인과 표시 화소의 접속 형태에 대해서, 이하에 2개의 예를 소개한다. 또한, 이하의 접속례1, 접속례2는, 상기한 배색례1∼4 중 어느 것에도 적용 가능하다.In order to reduce crosstalk more efficiently by using the driving method of the present embodiment, two examples are described below with respect to the connection form between the source line and the display pixel. In addition, the following connection example 1 and connection example 2 are applicable to any of the above-mentioned coloration examples 1-4.

〔접속례1: L자 형태부〕(Connection example 1: L-shaped section)

접속례1에서는, 소스 라인에 포함되는 각 소스 라인은, L자 형태부와 역L자 형태부가 번갈아 반복되도록 연결된 형상으로 설치한다. 즉, 도12에 나타낸 바와 같이, 소스 라인 S1을, L자 형태부 S1a와, 역L자 형태부 S1b가 번갈아 반복되도록 연결된 형상으로 설치한다. 마찬가지로, 소스 라인 S2를, L자 형태부 S2a와, 역L자 형태부 S2b가 번갈아 반복되도록, 소스 라인 S3을, L자 형태부 S3a와, 역L자 형태부 S3b가 번갈아 반복되도록 설치한다.In the connection example 1, each source line contained in a source line is provided in the shape connected so that the L-shaped part and the reverse L-shaped part may be alternately repeated. That is, as shown in FIG. 12, the source line S1 is provided in the shape connected so that the L-shaped part S1a and the reverse L-shaped part S1b may be alternately repeated. Similarly, the source line S2 is provided such that the L-shaped section S2a and the reverse L-shaped section S2b are alternately repeated so that the L-shaped section S3a and the reverse L-shaped section S3b are alternately repeated.

또한, 도12에서 역L자 형태부 S1b에 접속되어 있는 표시 화소는, L자 형태부 S1a에 접속되어 있는 표시 화소보다 인접한 소스 라인 S2가 길어지기 때문에, 소스 라인 S2와의 사이에 형성되는 기생 용량이 커진다. 따라서, 게이트 라인 S2 및 게이트 라인 S3에 접속되어 있는 복수의 표시 화소에 대해, G색과 B색을 사각형 패턴으로 배색함에 의해 시감도가 낮은 B색으로 큰 크로스 토크를 집중시켜서, 표시 패널의 컬러 밸런스를 적정화할 수도 있다.In FIG. 12, the parasitic capacitance formed between the source line S2 and the display pixel connected to the inverted L-shaped portion S1b is longer than the display pixel connected to the L-shaped portion S1a. Will grow. Therefore, the color balance of the display panel is concentrated by concentrating a large crosstalk to a B color having low visibility by arranging the G colors and the B colors in a square pattern with respect to the plurality of display pixels connected to the gate lines S2 and the gate lines S3. May be optimized.

〔접속례2: 게이트 라인을 걸치게 될 때마다 반전하도록 접속하는〕(Connection example 2: Connected to invert each time the gate line is crossed)

접속례2에서는, 복수의 소스 라인에 포함되는 각 소스 라인에 대해 스위칭 소자가 접속되어 있는 방향이, 상기 복수의 게이트 라인에 포함되는 각 게이트 라인을 걸치게 될 때마다 다르게 되도록 설정한다. 즉, 도13에 나타낸 바와 같이, 소스 라인 S2에 접속되는 스위칭 소자12d는, 소스 라인 S2에서 보아 우측의 표시 화소(11d)와 접속되어 있다. 그리고, 스위칭 소자(12d)와 마찬가지로 소스 라인 S2에 접속되는 스위칭 소자(12b)는, 소스 라인 S2에서 보아 좌측의 표시 화소(11b)와 접속되어 있다.In the connection example 2, the direction in which the switching element is connected to each source line included in the plurality of source lines is set to be different each time the respective gate lines included in the plurality of gate lines are crossed. That is, as shown in Fig. 13, the switching element 12d connected to the source line S2 is connected to the display pixel 11d on the right side as seen from the source line S2. Similarly to the switching element 12d, the switching element 12b connected to the source line S2 is connected to the display pixel 11b on the left side as viewed from the source line S2.

그외의 소스 라인 S1·S3에 대해서도 동일하게, 소스 라인에 대한 스위칭 소자의 접속 방향이, 게이트 라인 G1·G2·G3…를 걸치게 될 때마다, 우측,좌측,우측,…으로 되도록 설정되어 있다.Similarly with respect to the other source lines S1 and S3, the connection direction of the switching elements to the source lines is determined by the gate lines G1, G2, G3. Every time you go, right, left, right,… It is set to be.

상기한 접속례1 및 접속례2에 의하면, 다음의 효과를 얻을 수 있다. 즉, 크로스 토크는, 기생 용량과 표시 화소 사이, 즉 소스 라인과 표시 화소 사이에서 발생한다. 따라서, 각 소스 라인이 서로 평행으로 되도록 설치되어 있으면, 크로스 토크가 발생하는 개소가 소스 라인을 따라서 직선적으로 연속되어 버리고, 컬러 밸런스가 붕괴되는 경우가 있다.According to Connection Example 1 and Connection Example 2 described above, the following effects can be obtained. That is, crosstalk occurs between the parasitic capacitance and the display pixel, that is, between the source line and the display pixel. Therefore, when each source line is provided so that it may become parallel with each other, the location where crosstalk generate | occur | produces may continue linearly along a source line, and color balance may collapse.

그러나, 상기 구성에 의하면, 각 소스 라인이, L자 형태부와 역L자 형태부가 번갈아 반복되도록 연결된 형상으로 설치되어 있다. 즉, 각 표시 화소와 각 소스 라인 사이에 형성되는 기생 용량에 편향이 발생된다. 따라서, 크로스 토크가 발생하는 개소를 표시 장치 내에 적절하게 분산시킬 수 있다. 이로써, 표시 장치에 의한 표시의 컬러 밸런스를 보다 적정화할 수 있다.However, according to the said structure, each source line is provided in the shape connected so that the L-shaped part and the reverse L-shaped part may be alternately repeated. That is, deflection occurs in the parasitic capacitance formed between each display pixel and each source line. Therefore, the point where cross talk generate | occur | produces can be disperse | distributed suitably in a display apparatus. Thereby, the color balance of the display by a display apparatus can be optimized more.

〔5. 프로그램에 대해〕[5. About program]

상기한 설명에서는, CCT 보정 회로(2) 또는 채도 강조 회로(10)가 하드웨어만으로 실현되어 있는 경우를 예로 하여 설명하였지만, 이것으로 제한되는 것은 아니다. 부재의 전부 또는 일부를, 상기한 기능을 실현하기 위한 프로그램과, 그 프로그램을 실행하는 하드웨어(컴퓨터)의 조합으로 하여 실현해도 된다. 일례로서, 컬러 표시 장치(1)에 접속된 컴퓨터에 의해 표시 패널(7)을 구동할 때에 사용되는 디바이스 드라이버로서, CCT 보정 회로(2) 또는 채도 강조 회로(10)를 실현할 수 있다. 또한, 컬러 표시 장치(1) 외부에 부착되는 변환 기판으로서, CCT 보정 회로(2) 또는 채도 강조 회로(10)가 실현되고, 소프트웨어 등의 프로그램의 개서에 의해 CCT 보정 회로(2) 또는 채도 강조 회로(10)를 실현하는 회로의 동작을 변경할 수 있는 경우에는, 해당 소프트웨어를 배포하고, 해당 회로의 동작을 변경함에 따라, 해당 회로를, 상기 실시예의 CCT 보정 회로(2) 또는 채도 강조 회로(10)로서 동작시킬 수 있다.In the above description, the case where the CCT correction circuit 2 or the saturation emphasis circuit 10 is realized only by hardware has been described as an example, but the present invention is not limited thereto. All or part of the members may be implemented as a combination of a program for realizing the above functions and a hardware (computer) for executing the program. As an example, the CCT correction circuit 2 or the chroma enhancement circuit 10 can be realized as a device driver used when driving the display panel 7 by a computer connected to the color display device 1. As the conversion substrate attached to the outside of the color display device 1, the CCT correction circuit 2 or the saturation emphasis circuit 10 is realized, and the CCT correction circuit 2 or the saturation emphasis is rewritten by a program such as software. In the case where the operation of the circuit for realizing the circuit 10 can be changed, the software is distributed and the operation of the circuit is changed according to the CCT correction circuit 2 or the saturation emphasis circuit of the above embodiment. 10).

이러한 경우는, 상기한 기능을 실행 가능한 하드웨어가 준비되어 있으면, 그 하드웨어에, 상기 프로그램을 실행시키는 것 만으로, 상기 실시예에 따른 CCT 보정 회로(2) 또는 채도 강조 회로(10)를 실현할 수 있다.In such a case, if hardware capable of performing the above functions is provided, the CCT correction circuit 2 or the saturation emphasis circuit 10 according to the embodiment can be realized by simply executing the program on the hardware. .

이상과 같이, 본 구동 방법에 있어서는,As described above, in the present driving method,

상기 제1 표시 화소의 용량치를 Cp,Cp, the capacitance of the first display pixel

상기 제2 표시 화소가 접속된 소스 라인과 상기 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csd,Csd, the capacitance value of the parasitic capacitance formed between the source line to which the second display pixel is connected and the pixel electrode of the first display pixel,

입력 신호 계조의 레벨이 g일 때의 제1 표시 화소로의 입력 신호 전압을 U(g),The input signal voltage to the first display pixel when the level of the input signal gradation is g is U (g),

상기 제2 표시 화소로의 입력 신호 전압 또는 기입 신호 전압을 Ugad,An input signal voltage or a write signal voltage to the second display pixel is Ugad,

각 표시 화소에 대향하는 공통 전극으로의 인가 전압을 Ubad라 할 때,When the voltage applied to the common electrode opposite to each display pixel is Ubad,

F(g)=Csd·(Ugad-Ubad)/Cp·(U(g+1)-U(g))로 나타내지는 보정 계조 F(g)에 제1 표시 화소로의 입력 신호 계조를 더한 것을, 상기 제1 표시 화소로의 기입 신호 계조로 하는 것이 바람직하다.The correction gradation F (g) represented by F (g) = Csd · (Ugad-Ubad) / Cp · (U (g + 1) -U (g)) plus the input signal gradation to the first display pixel It is preferable to set the write signal gradation to the first display pixel.

또는,or,

상기 제1 표시 화소에 소망하는 계조를 표시하기 위해 실효 전압 Va가 요구되는 경우에는,If an effective voltage Va is required to display a desired gray scale on the first display pixel,

상기 제2 표시 화소에 대한 입력 신호 전압 또는 기입 신호 전압을 V(B),An input signal voltage or a write signal voltage for the second display pixel is V (B),

상기 제1 표시 화소가 접속된 소스 라인과 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csda,Csda, the capacitance value of the parasitic capacitance formed between the source line to which the first display pixel is connected and the pixel electrode of the first display pixel,

상기 제2 표시 화소가 접속된 소스 라인과 상기 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csdb,Csdb, the capacitance value of the parasitic capacitance formed between the source line to which the second display pixel is connected and the pixel electrode of the first display pixel,

상기 제1 표시 화소에 접속된 게이트 라인과 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Cgd,Cgd, the capacitance value of the parasitic capacitance formed between the gate line connected to the first display pixel and the pixel electrode of the first display pixel,

상기 제1 표시 화소에 대응하여 제공되는 축적 용량 전극과 제1 표시 화소 사이에 형성된 기생 용량의 용량치를 Ccs,Ccs, the capacitance value of the parasitic capacitance formed between the storage capacitor electrode provided corresponding to the first display pixel and the first display pixel,

상기 게이트 라인으로의 인가전압을 Vg,Vg applied to the gate line,

상기 축적 용량 전극으로의 인가전압을 Vc,The voltage applied to the storage capacitor electrode is Vc,

상기 제1 표시 화소의 용량치를 Cp로 하여,The capacitance of the first display pixel is set to Cp,

V(A)=(Cp*Va-Cgd*Vg-Csdb*V(B)+Ccs*Vc)/(Cp+Csda)로 나타내지는 전압 V(A)를 상기 제1 표시 화소로의 기입 신호 전압으로 해도 된다.The voltage V (A) represented by V (A) = (Cp * Va-Cgd * Vg-Csdb * V (B) + Ccs * Vc) / (Cp + Csda) is the write signal voltage to the first display pixel. You may make it.

또한, 본 발명의 표시 장치의 구동 방법은, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치의 구동 방법에 있어서, 동일 게이트 라인에 접속된 제1 표시 화소 및 제2 표시 화소에 대해, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극 사이에 기생 용량을 형성하는 소스 라인이, 상기 제2 표시 화소에 접속하고 있는 것으로서, In addition, the driving method of the display device of the present invention is a driving method of a display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of a portion where a plurality of gate lines and a plurality of source lines cross each other. Source lines for forming parasitic capacitance between the pixel electrodes of the first display pixel and at the same time as the source lines connected to the first display pixel with respect to the first display pixel and the second display pixel connected to the same gate line; Being connected to the second display pixel,

제1 표시 화소로의 입력 신호 계조의 레벨을 LA, 다른 제2 표시 화소로의 입력 신호 계조의 레벨을 LB, 상기 LA 및 상기 LB를 입력치로 하는 함수를 F(LA,LB)라고 한 경우,When the function of setting the level of the input signal gradation to the first display pixel as LA and the level of the input signal gradation to the other second display pixel as LB and the LA and the LB as input values is F (LA, LB),

상기 제1 표시 화소로의 기입 신호 계조의 레벨 Lout이, Lout=LA+F(LA,LB)로 산출되는 계조 레벨이 되도록, 상기 제1 표시 화소로의 기입 신호 전압을, 제1 표시 화소의 입력 신호 전압을 상기 제2 표시 화소로의 입력 신호 전압 또는 상기 제2 표시 화소로의 기입 신호 전압에 기초하여 보정한 전압으로 하는 것을 특징으로 하고 있다.The write signal voltage to the first display pixel is set so that the level Lout of the write signal gradation to the first display pixel becomes the gradation level calculated by Lout = LA + F (LA, LB). The input signal voltage is a voltage corrected based on the input signal voltage to the second display pixel or the write signal voltage to the second display pixel.

상기 구성에 의하면, 상기 제1 표시 화소로의 기입 전압 신호를, 제1 표시 화소의 입력 신호 전압을 상기 제2 표시 화소로의 입력 신호 전압 또는 기입 전압 신호에 기초하여 보정한다. 이와 같이 제1 표시 화소의 화소 전극 및 제2 표시 화소를 구동하는 소스 라인 사이의 기생 용량의 영향을 사전에 고려하도록 한 다음에 제1 표시 화소에 대한 기입 신호를 결정함으로써, 상기 기생 용량이 각 화소 전극의 전위를 변동시키는 것에 따라 발생되는 표시 계조와 소망 계조의 갭(크로스 토크량)을 대폭적으로 감소시킬 수 있고, 표시 품위를 높일 수 있다.According to the above configuration, the write voltage signal to the first display pixel is corrected based on the input signal voltage or the write voltage signal to the second display pixel. In this way, the parasitic capacitance between the pixel electrode of the first display pixel and the source line for driving the second display pixel is considered in advance, and then the write signal for the first display pixel is determined, whereby The gap (cross talk amount) between the display gradation and the desired gradation generated by varying the potential of the pixel electrode can be greatly reduced, and the display quality can be improved.

또한, 신호 전압을 나타내는 아날로그 데이터는, 계조 레벨을 나타내는 디지털 데이터에 대해 리니어로 응답하지 않기 때문에, 아날로그 데이터의 처리에는 많은 비트 수가 필요하게 된다. 즉, 아날로그 데이터인 신호 전압의 데이터 그 자체를 사용하여 제1 표시 화소로의 신호 전압을 보정하는 처리보다도, 디지털 데이터인 계조 레벨을 이용하여 제1 표시 화소로의 신호 계조를 보정하는 처리 쪽이 간단하다.In addition, since analog data indicating a signal voltage does not linearly respond to digital data indicating a gradation level, a large number of bits are required for processing of analog data. That is, a process of correcting the signal gradation to the first display pixel using the gradation level as the digital data is more effective than a process of correcting the signal voltage to the first display pixel using the data itself of the signal voltage as analog data. Simple.

따라서, 상기 구성에 의하면, 간단한 처리에 의해, 표시 장치의 컬러 밸런스를 적정화할 수 있다.Therefore, according to the said structure, the color balance of a display apparatus can be optimized by a simple process.

또한, 상기 구성의 구동 방법에 있어서는, 상기 LA가 소정 문턱치 보다 작은 경우, F(LA,LB)=k(LA-LB)로 정의되며(단, k>0), 상기 LA가 문턱치 보다 큰 경우, F(LA,LB)는 일정치를 출력하는 함수로서 정의되는 것이 바람직하다.In the driving method of the above configuration, when LA is smaller than a predetermined threshold, F (LA, LB) = k (LA-LB) is defined (where k> 0), and when LA is larger than a threshold. , F (LA, LB) is preferably defined as a function for outputting a constant value.

즉, 크로스 토크를 감소시키기 위해 LA에 부여하는 보정치 F(LA,LB)의 값은, LA가 소정 문턱치에 도달할 때까지는, LA의 값에 따라 단조롭게 증가한다. 또한, 문턱치를 초과하는 LA에 대해서는, LA와 F(LA,LB) 사이에 명쾌한 상관 관계가 없고, 자극치의 오차율이 낮아지기 때문에, 일정치를 LA에 덧붙여 Lout를 출력하는 바와 같이, 비교적 러프한 보정에 의해 크로스 토크가 감소된다.In other words, the values of the correction values F (LA, LB) given to the LA in order to reduce the cross talk increase monotonously in accordance with the value of LA until the LA reaches a predetermined threshold. In addition, for LA exceeding the threshold, there is no clear correlation between LA and F (LA, LB), and the error rate of the stimulus value is lowered. Therefore, relatively rough correction is performed by adding a constant value to LA and outputting Lout. This reduces cross talk.

따라서, 상기한 바와 같이 F(LA,LB)를 정의하면, 간단한 처리에 의해 Lout를 구할 수 있다고 하는 새로운 효과가 제공된다.Therefore, defining F (LA, LB) as described above provides a new effect that Lout can be obtained by a simple process.

또한, 상기 구성의 구동 방법에 있어서는, 0으로부터 최대 계조 레벨에 포함되는 정수 중에서 복수의 정수를 추출하고, 복수의 정수 각각을 LA라고 한 경우의 F(LA,0)의 값을, 대응하는 LA의 값과 관련하여 사전에 룩업테이블에 저장하는 한편, 상기 룩업테이블에 저장되어 있지 않은 LA를 입력으로 하는 F(LA,LB)의 값을, 룩업테이블에 저장된 LA의 값과, 그 LA의 값에 대응하는 F(LA,0)의 값과, F(LA,LB)=0을 만족하는 LA 및 LB의 값에 기초하여 보간하는 것이 바람직하다.In the above-described driving method, a plurality of integers are extracted from the integers included in the maximum gradation level from 0, and the values of F (LA, 0) in the case where each of the plurality of constants is LA are corresponding LA. The value of F (LA, LB), which is stored in the lookup table in advance in relation to the value of, and takes LA, which is not stored in the lookup table, as the value of LA stored in the lookup table, and the value of the LA It is preferable to interpolate based on the value of F (LA, 0) corresponding to and the values of LA and LB satisfying F (LA, LB) = 0.

상기 구성에 의하면, 룩업테이블을 이용하여 F(LA,LB)의 값을 구할 수 있기 때문에, 룩업테이블을 표시 장치의 종류마다 사전에 작성해두면, 표시 장치의 종류에 따른 적절한 F(LA,LB)의 값을 구할 수 있다.According to the above configuration, since the value of F (LA, LB) can be obtained using the lookup table, if the lookup table is created in advance for each type of display device, the appropriate F (LA, LB) according to the type of display device is obtained. Can be found.

따라서, 표시 장치의 종류에 관계없이 크로스 토크를 감소시켜 컬러 밸런스를 적정화 할 수 있다는 새로운 효과가 제공된다.Therefore, a new effect is provided that the color balance can be optimized by reducing the crosstalk regardless of the type of the display device.

또한, 상기 구성의 구동 방법에 있어서는, LA>LB의 경우, 상기 보간을 직선 보간에 의해 행하는 것이 바람직하다.Moreover, in the drive method of the said structure, in the case of LA> LB, it is preferable to perform the said interpolation by linear interpolation.

즉, 보간방법으로서는, 직선에 의한 보간이 가장 간단한 방법이기 때문에, 상기 구성에 의하면, 표시 장치의 종류에 따른 적절한 F(LA,LB)의 값을 간단한 처리에 의해 구할 수 있는 새로운 효과가 제공된다.That is, as the interpolation method, since the interpolation by a straight line is the simplest method, according to the above structure, a new effect can be obtained by obtaining a simple F (LA, LB) value according to the type of display device by a simple process. .

또한, 상기 구성의 구동 방법에 있어서는, LA<LB의 경우, F(LA,LB)=0으로 정의되는 것이 바람직하다.Moreover, in the driving method of the said structure, when LA <LB, it is preferable to define F (LA, LB) = 0.

즉, LA<LB의 경우는, 제1 표시 화소의 계조 레벨이 낮기 때문에, 소스 라인과 제1 표시 화소 사이에 크로스 토크가 발생하여도, 그 크로스 토크가 제1 표시 화소의 표시 레벨에 주는 영향은 적어진다. 즉, LA<LB의 경우는, 특히 보정치 F(LA,LB)를 구하지 않아도 된다.That is, in the case of LA <LB, since the gradation level of the first display pixel is low, the crosstalk affects the display level of the first display pixel even when a crosstalk occurs between the source line and the first display pixel. Is less. That is, in the case of LA < LB, the correction values F (LA, LB) are not particularly required.

이로써 상기 구성에 의하면, 더욱 간단한 처리에 의해 크로스 토크를 감소시킬 수 있다.Thereby, according to the said structure, crosstalk can be reduced by simpler process.

또한, 본 발명에 있어서는, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치의 구동 방법에 있어서, 동일 게이트 라인에 접속되고, 제1, 제2, 및 제3 표시색의 각각을 표시하는 제1∼제3 표시 화소에 대해, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 상기 제2 표시 화소에 접속되고, 또한 제2 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제2 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 상기 제3 표시 화소에 접속되어 있는 것으로서, 상기 제1 표시 화소의 입력 신호 계조를 LA, 상기 제2 표시 화소의 입력 신호 계조 또는 기입 신호 계조를 LB, 및 상기 제3 표시 화소의 입력 신호 계조 또는 기입 신호 계조를 LC라고 한 경우,In addition, in the present invention, in the method of driving a display device in which display pixels including a switching element and a pixel electrode are disposed corresponding to each of a portion where a plurality of gate lines and a plurality of source lines cross each other, Pixel electrodes of the first display pixel that are connected to and are adjacent to the source line connected to the first display pixel for the first to third display pixels that respectively display the first, second, and third display colors. A source line forming a parasitic capacitance between the second display pixel and the source line connected to the second display pixel and adjacent to the source line connected to the second display pixel and between the pixel electrode of the second display pixel. The source line forming the? Is connected to the third display pixel, and the input signal gray level of the first display pixel is LA, and the input signal gray level or the write signal gray level of the second display pixel is LB. When the input signal gray level or the write signal gray level of the third display pixel is LC,

G(LA,LB,LC)=kLB(LA-LB)+kLC(LA-LC)(단, kLB,kLC는 각각, LB, LC의 함수에서, 표시하는 계조 레벨의 최대치를 MAX라고 한 경우, k(0)=어떤 일정치, k(MAX)=0, k(p)가 극대치가 되는 p(0<p<255)가 존재한다)로 표현되는 보정 계조 G(LA,LB,LC)에 제1 표시 화소의 입력 신호 계조 LA를 더한 계조를, 제1 표시 화소의 기입 신호 계조라고 할 수 있다.G (LA, LB, LC) = kLB (LA-LB) + kLC (LA-LC) (where kLB and kLC are the functions of LB and LC, respectively. k (0) = some constant value, k (MAX) = 0, and the correction gradation G (LA, LB, LC) represented by p (0 <p <255) exists where k (p) becomes the maximum value. The gray level obtained by adding the input signal gray LA of the first display pixel may be referred to as the write signal gray level of the first display pixel.

또한, 상기 구성의 구동 방법에 있어서, 제1 표시색으로서 R색, 제2 표시색으로서 G색, 제3 표시색으로서 B색을 사용하는 것이 가능하다.Moreover, in the driving method of the said structure, it is possible to use R color as a 1st display color, G color as a 2nd display color, and B color as a 3rd display color.

상기 구성에 의하면, 종래의 채도 강조 처리와 동일한 처리에 있어서 크로스 토크를 감소시킬 수 있기 때문에, 종래의 채도 강조 처리를 실행하는 프로그램을, 표시 장치 내부 또는 외부의 컴퓨터에 실행시키면, 저비용으로 크로스 토크를 감소시킬 수 있다.According to the above arrangement, since the crosstalk can be reduced in the same processing as the conventional chroma enhancement processing, if a program for executing the conventional chroma enhancement processing is executed on a computer inside or outside the display device, the crosstalk can be performed at low cost. Can be reduced.

또한, 상기 구성의 표시 장치에 있어서는, 상기 복수의 소스 라인이 서로 평행이 되도록 설치되어 있는 동시에, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시를 행하고, 다음의 제1 표시 화소 배열, 제2 표시 화소 배열, 및 제3 표시 화소 배열이 포함되어 있는 것이 바람직하다.In the display device of the above configuration, the plurality of source lines are provided so as to be parallel to each other, and display pixels for displaying the first display color, display pixels for displaying the second display color, and third display. It is preferable that image display is performed using display pixels composed of display pixels for displaying colors, and the following first display pixel array, second display pixel array, and third display pixel array are included.

먼저, 제1 표시 화소 배열을, 상기 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 제1 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 상기 제1 표시색, 상기 제2 표시색, 및 상기 제3 표시색 중에 어느 하나의 색이 표시색으로서 설정되는 것으로서 구성한다.First, a first display pixel array is formed of a plurality of display pixels connected via a switching element to a first source line to which the first display pixel is connected via a switching element. Any one of the two display colors and the third display color is set as the display color.

또한, 제2 표시 화소 배열을, 상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 제2 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 상기 제1 표시색, 상기 제2 표시색, 및 상기 제3 표시색 중에 상기 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 2색 중 어느 하나의 색이 표시색으로서 설정되는 것으로서 구성한다.Further, the second display pixel array is formed of a plurality of display pixels connected via a switching element to a second source line to which the second display pixel is connected via a switching element. Any one of two colors except for the display color set for the first display pixel array among the two display colors and the third display color is set as the display color.

또한, 제3 표시 화소 배열은, 상기 제1 소스 라인과 상기 제2 소스 라인이 인접한 측과는 반대측에서 상기 제2 소스 라인에 인접한 제3 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 상기 제1 표시색, 상기 제2 표시색, 및 상기 제3 표시색에서 상기 제1 표시 화소 배열 및 상기 제2 표시 화소 배열에 대해 표시색으로서 설정되어 있지 않은 색이 표시색으로서 설정되는 것으로서 구성한다.The third display pixel array may include a plurality of display pixels connected to a third source line adjacent to the second source line through a switching element on a side opposite to a side where the first source line and the second source line are adjacent to each other. At the same time, a color which is not set as the display color for the first display pixel array and the second display pixel array in the first display color, the second display color, and the third display color is used as the display color. Configure as set.

상기 구성과 같이 제1∼제3 표시 화소 배열을 제공하고, 제1∼제3의 표시색을 설정하는 방법은, 표시 장치에서의 복수의 표시 화소를 배색하기 위한 일반적인 방법으로서 이용되는 것이다. 상기 구성에 의하면, 일반적인 표시 장치에 있어서 발생하는 크로스 토크의 레벨을 감소시키고, 표시 장치에 의한 표시의 컬러 밸런스를 적정화할 수 있다.As described above, the method of providing the first to third display pixel arrays and setting the first to third display colors is used as a general method for colorizing a plurality of display pixels in the display device. According to the above configuration, it is possible to reduce the level of crosstalk generated in the general display device and to optimize the color balance of the display by the display device.

또한, 상기 구성의 표시 장치에 있어서, 상기 표시 화소가 제4 표시색을 표시하는 표시 화소를 구비하는 동시에, 다음의 제4 표시 화소 배열을 더 포함하는 구성으로 될 수 있다. 즉, 제4 표시 화소 배열을, 상기 제2 소스 라인과 상기 제3 소스 라인이 인접한 측과는 반대측에서 상기 제3 소스 라인에 인접한 제4 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 상기 제4 표시색이 표시색으로서 설정되는 것으로서 구성할 수 있다.In addition, in the display device having the above configuration, the display pixel may include a display pixel for displaying a fourth display color and further include the following fourth display pixel array. That is, a plurality of display pixels are connected to a fourth display pixel array through a switching element to a fourth source line adjacent to the third source line on the side opposite to the side adjacent to the second source line and the third source line. At the same time, the fourth display color can be configured as the display color.

또한, 상기 구성의 표시 장치는, 상기 복수의 소스 라인이 서로 평행이 되도록 제공되는 동시에, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시를 행하고, 상기 표시 장치에 포함되는 3개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 3개의 표시 화소와 다른 3개의 표시 화소로 이루어지는 제2 표시 화소 그룹에 대해, 다음과 같이 설정될 수 있다.In addition, the display device of the above configuration is provided so that the plurality of source lines are parallel to each other, and at the same time, the display pixel for displaying the first display color, the display pixel for displaying the second display color, and the third display color. Perform image display using display pixels composed of display pixels to display, and differ from the first display pixel group consisting of three display pixels included in the display device, and the three display pixels included in the first display pixel group. For the second display pixel group consisting of three display pixels, it can be set as follows.

먼저, 제1 표시 화소 그룹에 포함되는 3개의 표시 화소를, 상기 제1 게이트 라인에 의해 구동되는 동시에 상기 제2 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소, 상기 제1 표시 화소, 및 상기 제2 표시 화소로서 구성한다. 또한, 상기 제1 표시 화소, 상기 제2 표시 화소, 및 상기 제3 표시 화소에 대해서는, 상기 제1 표시색, 상기 제2 표시색, 및 상기 제3 표시색 중 어느 하나의 색에 의한 표시색이 서로 다르도록 설정한다.First, three display pixels included in the first display pixel group are driven by the first gate line and connected to a source line to which the second display pixel is connected via parasitic capacitance through a switching element. It consists of three display pixels, a said 1st display pixel, and the said 2nd display pixel. In addition, for the first display pixel, the second display pixel, and the third display pixel, a display color of any one of the first display color, the second display color, and the third display color. Set them to be different.

상기 제2 표시 화소 그룹에 포함되는 3개의 표시 화소는,Three display pixels included in the second display pixel group include:

상기 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A source line to which the first display pixel is connected via a switching element, and a fourth display pixel to be connected to the second gate line adjacent to the first gate line through a switching element;

상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소, 및A source line to which the second display pixel is connected via a switching element, a fifth display pixel to be connected to the second gate line via a switching element, and

상기 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소로서 구성한다.The third display pixel is configured as a source line connected via a switching element and a sixth display pixel connected to the second gate line via a switching element.

그리고, 상기 제4 표시 화소에 대해 상기 제3 표시 화소와 동일한 표시색, 상기 제5 표시 화소에 대해 상기 제1 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해 상기 제2 표시 화소와 동일한 표시색을 설정한다. 또한, 상기 제4 표시 화소에 대해 상기 제2 표시 화소와 동일한 표시색, 상기 제5 표시 화소에 대해 상기 제3 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해 상기 제1 표시 화소와 동일한 표시색을 설정한다.And the same display color as the third display pixel for the fourth display pixel, the same display color as the first display pixel for the fifth display pixel, and the same display color as the second display pixel for the sixth display pixel. Set the display color. The same display color as the second display pixel for the fourth display pixel, the same display color as the third display pixel for the fifth display pixel, and the same display color as the first display pixel for the sixth display pixel. Set the display color.

상기 구성에 의하면, 이하의 새로운 효과가 실현된다. 즉, 제2 표시 화소와 제1 표시 화소 사이에서 유저의 시각에 크게 영향을 주게 되는 크로스 토크가 발생하는 경우, 동일한 크로스 토크가 다른 2개의 표시 화소간에도 발생하는 경우가 있다.According to the above structure, the following new effects are realized. In other words, when crosstalk occurs that greatly affects the user's vision between the second display pixel and the first display pixel, the same crosstalk may occur between two different display pixels.

그러나, 상기 구성에 의하면, 동일한 소스 라인에서 구동되는 동시에, 제1 표시 화소 그룹 및 제2 표시 화소 그룹의 각각에 포함되는, 3개의 표시 화소에 대해, 제1 표시색∼제3 표시색이 다른 순번에 의해 표시색으로서 설정되어 있다. 따라서, 표시 장치 전체의 색 밸런스를 편향되게 하지 않고 균등하게 표시 화소가 배색되어 있다.According to the above configuration, however, the first display color and the third display color are different from three display pixels which are driven in the same source line and included in each of the first display pixel group and the second display pixel group. The order is set as the display color. Therefore, display pixels are uniformly colored without biasing the color balance of the entire display device.

이로써, 제1 표시 화소 및 제2 표시 화소 이외의 2화소간에 시각에 영향을 주는 크로스 토크가 발생하는 개소를, 표시 장치 내에 밸런스 양호하게 분산시킬 수 있다. 따라서, 표시 장치 전체에서 본 크로스 토크 레벨을 감소시키고, 표시 장치에 의한 표시의 컬러 밸런스를 보다 적정화할 수 있다는 새로운 효과가 실현된다.Thereby, the location where the crosstalk which affects a time | occurence between two pixels other than a 1st display pixel and a 2nd display pixel generate | occur | produces can be disperse | distributed in the display apparatus in good balance. Therefore, a new effect is realized that the crosstalk level seen by the entire display device can be reduced, and the color balance of the display by the display device can be further optimized.

또한, 상기 구성의 표시 장치는, 상기 복수의 소스 라인이 서로 평행이 되도록 제공되어 있는 동시에, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소와, 제4 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시를 행하고, 상기 표시 장치에 포함되는 4개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 4개의 표시 화소와는 다른 4개의 표시 화소로 이루어지는 제2 표시 화소 그룹에 대해, 다음과 같이 설정될 수 있다.In addition, the display device of the above configuration is provided such that the plurality of source lines are parallel to each other, and a display pixel for displaying a first display color, a display pixel for displaying a second display color, and a third display color. A first display pixel group consisting of four display pixels included in the display device by performing image display using a display pixel composed of a display pixel for displaying a display pixel and a display pixel for displaying a fourth display color, and a first display pixel. The second display pixel group including four display pixels different from the four display pixels included in the display pixel group may be set as follows.

즉, 제1 표시 화소 그룹에 포함되는 4개의 표시 화소를, 상기 제1 게이트 라인에 의해 구동되는 동시에 상기 제2 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속하고 있는 제3표시 화소,That is, a fourth display pixel included in the first display pixel group is connected to a source line driven by the first gate line and connected to a source line to which the second display pixel is connected only through parasitic capacitance. 3 display pixels,

상기 제1 게이트 라인에 의해 구동되는 동시에 상기 제3 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A fourth display pixel driven by the first gate line and connected to the source line to which the third display pixel is connected via only a parasitic capacitance through a switching element,

상기 제1 표시 화소, 및The first display pixel, and

상기 제2 표시 화소로서 구성한다.It is configured as the second display pixel.

또한, 상기 제1 표시 화소, 상기 제2 표시 화소, 상기 제3 표시 화소, 및 상기 제4 표시 화소에 대해서는, 상기 제1 표시색, 상기 제2 표시색, 상기 제3 표시색, 및 상기 제4 표시색 중에 어느 하나의 색에 의한 표시색이 서로 다르도록 설정되어 있다.The first display pixel, the second display pixel, the third display pixel, and the fourth display pixel may include the first display color, the second display color, the third display color, and the fourth display pixel. The display colors of any one of the four display colors are set to be different from each other.

또한, 상기 제2 표시 화소 그룹에 포함되는 4개의 표시 화소는,In addition, four display pixels included in the second display pixel group include:

상기 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소,A source line to which the first display pixel is connected via a switching element, and a fifth display pixel to be connected to a second gate line adjacent to the first gate line through a switching element;

상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소,A source line to which the second display pixel is connected via a switching element, a sixth display pixel to be connected to the second gate line via a switching element,

상기 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제7 표시 화소이고, The third display pixel is a source line connected through a switching element, and a seventh display pixel connected to the second gate line through a switching element,

상기 제4 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 상기 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제8 표시 화소로서 구성한다.The fourth display pixel is configured as a source line connected via a switching element and an eighth display pixel connected to the second gate line via a switching element.

그리고, 상기 제5 표시 화소에 대해서는 상기 제4 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해서는 상기 제1 표시 화소와 동일한 표시색, 상기 제7 표시 화소에 대해서는 상기 제2 표시 화소와 동일한 표시색, 상기 제8 표시 화소에 대해서는 상기 제3 표시 화소와 동일한 표시색이 설정되어 있다. 또한, 상기 제5 표시 화소에 대해서는 상기 제2 표시 화소와 동일한 표시색, 상기 제6 표시 화소에 대해서는 상기 제3 표시 화소와 동일한 표시색, 상기 제7 표시 화소에 대해서는 상기 제4 표시 화소와 동일한 표시색, 상기 제8 표시 화소에 대해서는 상기 제1 표시 화소와 동일한 표시색을 설정한다.The same display color as the fourth display pixel for the fifth display pixel, the same display color as the first display pixel for the sixth display pixel, and the same display pixel as the second display pixel for the seventh display pixel. The display color and the same display color as those of the third display pixel are set for the eighth display pixel. The same display color as the second display pixel for the fifth display pixel, the same display color as the third display pixel for the sixth display pixel, and the same display pixel as the fourth display pixel for the seventh display pixel. For the display color and the eighth display pixel, the same display color as the first display pixel is set.

상기 구성에 의하면, 다음의 새로운 효과가 실현된다. 즉, 제2 표시 화소와 제1 표시 화소 사이에서 유저의 시각에 크게 영향을 주게 되는 크로스 토크가 발생하는 경우, 동일한 크로스 토크가 다른 2개의 표시 화소간에도 발생하는 경우가 있다.According to the above structure, the following new effects are realized. In other words, when crosstalk occurs that greatly affects the user's vision between the second display pixel and the first display pixel, the same crosstalk may occur between two different display pixels.

그러나, 상기 구성에 의하면, 동일한 소스 라인에서 구동되는 동시에, 제1 표시 화소 그룹 및 제2 표시 화소 그룹 각각에 포함되는, 4개의 표시 화소에 대해서, 제1 표시색∼제4 표시색이 다른 순번에 의해 표시색으로서 설정 되어 있다. 따라서, 표시 장치 전체의 색밸런스를 편향시키지 않고 균등하게 표시 화소가 배색 되어 있다.However, according to the above structure, the first display color to the fourth display color differ in order from four display pixels driven at the same source line and included in each of the first display pixel group and the second display pixel group. It is set as the display color by. Therefore, the display pixels are uniformly colored without deflecting the color balance of the entire display device.

이로써, 제1 표시 화소 및 제2 표시 화소 이외의 2화소간에서 시각에 영향을 주는 크로스 토크가 발생하는 개소를, 표시 장치 내에 밸런스 양호하게 분산시킬 수 있다. 따라서, 표시 장치 전체에서 본 크로스 토크 레벨을 감소시키고, 표시 장치에 의한 표시의 컬러 밸런스를 보다 적정화할 수 있는 새로운 효과가 실현된다.Thereby, the point where the crosstalk which affects a time | occurence between two pixels other than a 1st display pixel and a 2nd display pixel generate | occur | produces can be disperse | distributed in the display apparatus in good balance. Therefore, a new effect can be realized in which the crosstalk level seen by the entire display device can be reduced, and the color balance of the display by the display device can be further optimized.

또한 본 발명의 표시 장치는, 상기 복수의 소스 라인이 서로 평행이 되도록 설치되어 있는 동시에, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시를 행하고, 다음과 같이 설정되는 제1 표시 화소 배열, 제2 표시 화소 배열, 및 제3 표시 화소 배열이 포함되는 것으로서 구성할 수 있다.In addition, the display device of the present invention is provided so that the plurality of source lines are parallel to each other, and the display pixel for displaying the first display color, the display pixel for displaying the second display color, and the third display color. Image display is performed using display pixels composed of display pixels to be displayed, and a first display pixel array, a second display pixel array, and a third display pixel array set as follows can be included.

먼저, 제1 표시 화소 배열을, 상기 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 제1 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 상기 제1 표시색, 상기 제2 표시색, 및 상기 제3 표시색 중에 어느 하나의 색이 표시색으로서 설정되는 것으로서 구성한다.First, a first display pixel array is formed of a plurality of display pixels connected via a switching element to a first source line to which the first display pixel is connected via a switching element. Any one of the two display colors and the third display color is set as the display color.

또한, 제2 표시 화소 배열은, 상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 제2 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 것으로서 구성한다.The second display pixel array is constituted of a plurality of display pixels that are connected via a switching element to a second source line to which the second display pixel is connected via a switching element.

또한, 제3 표시 화소 배열은, 상기 제1 소스 라인과 상기 제2 소스 라인이 인접한 측과는 반대측에서 상기 제2 소스 라인에 인접한 제3 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 것으로서 구성한다.The third display pixel array may include a plurality of display pixels connected to a third source line adjacent to the second source line through a switching element on a side opposite to a side where the first source line and the second source line are adjacent to each other. It consists of what consists of.

그리고, 상기 제2 표시 화소 배열 및 상기 제3 표시 화소 배열에 포함되는 표시 화소는, 상기 제1 표시색, 상기 제2 표시색, 및 상기 제3 표시색에서 상기 제1표시 화소 배열에 대해 설정된 표시색을 제외한 2색이 사각형 패턴이 되도록 표시색이 설정된다.The display pixels included in the second display pixel array and the third display pixel array are set with respect to the first display pixel array in the first display color, the second display color, and the third display color. The display color is set so that two colors except the display color become a square pattern.

상기 구성에 있어서는, 예컨대, 제2 소스 라인에 입력되는 전압에 영향을 받아서, 제1 표시 화소와 제2 소스 라인 사이에 유저의 시각에 크게 영향을 주게 되는 크로스 토크가 발생하는 경우가 있다.In the above configuration, for example, cross talk may occur between the first display pixel and the second source line, which greatly affects the user's time, due to the voltage input to the second source line.

그러나, 본 발명에 있어서 제1 표시 화소 배열에 포함되는 복수의 표시 화소가, 제1 표시색∼제3 표시색 중에 어느 하나의 색이 표시색으로서 설정됨으로써, 상기한 바와 같이 유저의 시각에 크게 영향을 주게 되는 크로스 토크가 발생하는 경우에도, 동일한 크로스 토크가 발생하는 개소를 제1 표시 화소 배열 내에 적절하게 분포시킬 수 있다.In the present invention, however, any one of the first display color to the third display color is set as the display color of the plurality of display pixels included in the first display pixel array, thereby greatly increasing the user's time as described above. Even when the crosstalk affects, the location where the same crosstalk occurs can be properly distributed in the first display pixel array.

또한, 제2 표시 화소 배열 및 제3 표시 화소 배열에 포함되는 복수의 표시 화소에 대해서는, 제1 표시색∼제3 표시색 중에 2색이 사각형 패턴이 되도록 표시색으로서 설정되어 있다. 즉, 제2 표시 화소 배열 및 제3 표시 화소 배열에 있어서는, 색밸런스를 편향되게 하지 않고 균등하게 표시 화소가 배색되어 있다.In addition, the plurality of display pixels included in the second display pixel array and the third display pixel array are set as the display colors so that two colors are a rectangular pattern among the first to third display colors. That is, in the second display pixel array and the third display pixel array, the display pixels are uniformly colored without biasing the color balance.

따라서, 제2 표시 화소 배열 및 제3 표시 화소 배열 내에 발생하는 크로스 토크의 개소를, 양 화소 배열 내에 밸런스 양호하게 분산시킬 수 있다. 이로써 표시 장치에 의한 표시의 컬러 밸런스를 보다 적정화할 수 있는 새로운 효과가 실현된다.Therefore, the locations of crosstalk generated in the second display pixel array and the third display pixel array can be well-balanced in both pixel arrays. This realizes a new effect that can further optimize the color balance of the display by the display device.

또한, 상기 구성의 표시 장치는, 상기 표시 화소가 제4 표시색을 표시하는 표시 화소를 구비하여, 다음의 제4 표시 화소 배열을 더 포함하는 것으로서 구성할 수 있다.In addition, the display device having the above-described configuration may be configured as the display pixel including the display pixel for displaying the fourth display color and further including the following fourth display pixel array.

즉, 제4 표시 화소 배열은, 상기 제2 소스 라인과 상기 제3 소스 라인이 인접한 측과는 반대측에서 상기 제3 소스 라인에 인접한 제4 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 것으로서 구성한다. 또한, 상기 제2 표시 화소 배열, 상기 제3 표시 화소 배열, 및 상기 제4 표시 화소 배열에 포함되는 표시 화소는, 상기 제1 표시색, 상기 제2 표시색, 상기 제3 표시색, 및 상기 제4 표시색에서 상기 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 3색이 사각형 패턴이 되도록 표시색이 설정될 수 있다. That is, the fourth display pixel array includes a plurality of display pixels connected to the fourth source line adjacent to the third source line via a switching element on the side opposite to the side adjacent to the second source line and the third source line. It consists of what consists of. In addition, the display pixels included in the second display pixel array, the third display pixel array, and the fourth display pixel array include the first display color, the second display color, the third display color, and the The display color may be set such that three colors other than the display color set for the first display pixel array in the fourth display color become a rectangular pattern.

또한, 상기 구성의 표시 장치에 있어서는, 상기 제1 표시색으로서 R색, 상기 제2 표시색으로서 G색, 상기 제3 표시색으로서 B색을 사용할 수 있다. 또한, 상기 제1 표시색으로서 시안, 상기 제2 표시색으로서 마젠타, 상기 제3 표시색으로서 옐로우를 사용할 수 있다. 또한, 제4 표시색으로서, 화이트 또는 그린 중 어느 하나를 사용할 수 있다.In addition, in the display device of the above structure, R color can be used as the first display color, G color as the second display color, and B color as the third display color. Cyan may be used as the first display color, magenta may be used as the second display color, and yellow may be used as the third display color. As the fourth display color, either white or green can be used.

또한, 상기 구성의 표시 장치에 있어서, 상기 복수의 소스 라인에 포함되는 각 소스 라인은, L자 형태부와 역L자 형태부가 번갈아 반복되도록 연결된 형상으로 설치되어 있는 것이 바람직하다. 또한, 복수의 소스 라인에 포함되는 각 소스 라인에 대해 스위칭 소자가 접속되어 있는 방향이, 상기 복수의 게이트 라인에 포함되는 각 게이트 라인을 걸치게 될 때마다 다르게 되도록 설정되어 있는 것이 바람직하다.In the display device of the above configuration, it is preferable that each of the source lines included in the plurality of source lines is provided in such a manner that the L-shaped portions and the reverse L-shaped portions are alternately repeated. It is also preferable that the direction in which the switching elements are connected to each of the source lines included in the plurality of source lines is set to be different each time the respective gate lines are included in the plurality of gate lines.

상기한 바와 같이, 크로스 토크는, 기생 용량과 표시 화소 사이, 즉 소스 라인과 표시 화소 사이에서 발생한다. 따라서, 각 소스 라인이 서로 평행이 되도록 제공되어 있으면, 크로스 토크가 발생하는 개소가 소스 라인을 따라서 직선적으로 연속하게 되고, 컬러 밸런스가 붕괴되는 경우가 있다.As described above, crosstalk occurs between the parasitic capacitance and the display pixel, that is, between the source line and the display pixel. Therefore, when each source line is provided so as to be parallel to each other, the point where crosstalk generate | occur | produces continues linearly along a source line, and color balance may collapse.

그러나, 상기 구성에 의하면, 각 소스 라인이, L자 형태부와 역L자 형태부가 번갈아 반복되도록 연결된 형상으로 설치되어 있다. 또한, 스위칭 소자가 접속되어 있는 방향이, 각 게이트 라인을 걸치게 될 때마다 다르게 되도록 설정되어 있다. 따라서, 크로스 토크가 발생하는 개소를 표시 장치 내에 적절하게 분산시킬 수 있다. 이로써 표시 장치에 의한 표시의 컬러 밸런스를 보다 적정화할 수 있다.However, according to the said structure, each source line is provided in the shape connected so that the L-shaped part and the reverse L-shaped part may be alternately repeated. In addition, the direction in which the switching elements are connected is set to be different each time the gate lines are crossed. Therefore, the point where cross talk generate | occur | produces can be disperse | distributed suitably in a display apparatus. Thereby, the color balance of the display by a display apparatus can be optimized more.

또한, 본 발명의 프로그램은, 상기 구동 방법을 컴퓨터에 실행시키는 것을 특징으로 하고 있다. 해당 프로그램을 컴퓨터에 실행시키는 것에 의해, 본 발명의 구동 방법과 동일한 효과를 얻을 수 있다.The program of the present invention is characterized in that the computer executes the above-mentioned driving method. By executing the program on a computer, the same effects as in the driving method of the present invention can be obtained.

또한, 본 발명의 표시 장치의 구동 방법에서는, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하도록, 표시 화소 및 스위칭 소자가 배치된 표시 장치의 구동 방법에 있어서, 제1 표시 화소로의 인가전압을, 다른 제2 표시 화소로의 인가 전압에 기초하여 보정하는 한편, 상기 제2 표시 화소는, 상기 제1 표시 화소를 구동하는 제1 게이트 라인과 동일의 게이트 라인에 의해 구동되는 것이고, 상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인은, 상기 제1 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인과 동일하게 될 수 있다.Further, in the driving method of the display device of the present invention, in the driving method of the display device in which the display pixels and the switching elements are arranged so as to correspond to each of the portions where the plurality of gate lines and the plurality of source lines cross each other, the first display is performed. The voltage applied to the pixel is corrected based on the voltage applied to another second display pixel, while the second display pixel is driven by the same gate line as the first gate line that drives the first display pixel. The source line to which the second display pixel is connected via the switching element may be the same as the source line to which the first display pixel is connected via the parasitic capacitance.

이 때, 상기 제1 표시 화소의 용량치를 Cp, 상기 제2 표시 화소의 스위칭 소자가 접속된 소스 라인과 상기 제1 표시 화소를 접속하는 기생 용량의 용량치를 Csd, 계조 레벨이 g일 때에 제1 표시 화소에 인가되는 전압을 U(g), 상기 제2 표시 화소로의 인가 전압을 Ugad, 흑색을 표시할 때에 상기 제1 표시 화소에 인가되는 전압을 Ubad로 할 때, F(g)=Csd·(Ugad-Ubad)/Cp·(U(g+1)-U(g))로 나타내지는 보정치 F(g)를, 상기 제1 표시 화소의 보정 계조로서 출력하는 것도 가능하다.At this time, when the capacitance value of the first display pixel is Cp, the source line to which the switching element of the second display pixel is connected and the parasitic capacitance value to connect the first display pixel are Csd, and the gradation level is g. When the voltage applied to the display pixel is U (g), the voltage applied to the second display pixel is Ugad, and the voltage applied to the first display pixel is Ubad when displaying black, F (g) = Csd It is also possible to output the correction value F (g) represented by (Ugad-Ubad) / Cp · (U (g + 1) -U (g)) as the correction gradation of the first display pixel.

또한, 소망하는 계조를 표시하기 위해 상기 제1 표시 화소에 인가되는 전압의 실효치를 Va, 상기 제2 표시 화소에 대한 인가 전압을 V(B), 상기 제1 표시 화소의 스위칭 소자가 접속된 소스 라인과 상기 제1 표시 화소를 접속하는 기생 용량의 용량치를 Csda, 상기 제2 표시 화소의 스위칭 소자가 접속된 소스 라인과 상기 제1 표시 화소를 접속하는 기생 용량의 용량치를 Csdb, 상기 제1 표시 화소를 구동하는 게이트 라인과 제1 표시 화소를 접속하는 기생 용량의 용량치를 Cgd, 상기 제1 표시 화소에 대응하여 설치되는 공통 전극과 제1 표시 화소를 접속하는 기생 용량의 용량치를 Ccs, 상기 게이트 라인에 인가되는 전압을 Vg, 상기 공통 전극에 인가되는 전압을 Vc, 상기 제1 표시 화소의 용량치를 Cp라고 한 경우에, V(A)=(Cp*Va-Cgd*Vg-Csdb*V(B)+Ccs*Vc)/(Cp+Csda)로 나타내지는 전압 V(A)를, 상기 제1 표시 화소에 인가하는 것도 가능하다.Further, in order to display a desired gray scale, an effective value of a voltage applied to the first display pixel is Va, a voltage applied to the second display pixel is V (B), and a source to which the switching element of the first display pixel is connected. Csda the capacitance value of the parasitic capacitance connecting the line and the first display pixel, Csdb the parasitic capacitance of the source line connected the switching element of the second display pixel and the first display pixel, and the first display. Cgd, the capacitance value of the parasitic capacitance connecting the gate line for driving the pixel and the first display pixel, Ccs, the capacitance value of the parasitic capacitance connecting the common electrode and the first display pixel provided corresponding to the first display pixel, and the gate. When the voltage applied to the line is Vg, the voltage applied to the common electrode is Vc, and the capacitance of the first display pixel is Cp, V (A) = (Cp * Va-Cgd * Vg-Csdb * V ( Represented by B) + Ccs * Vc) / (Cp + Csda) The voltage V (A), it is also possible to be applied to the first display pixel.

또한, 본 발명의 표시 장치의 구동 방법에서는, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하도록, 표시 화소 및 스위칭 소자가 배치된 표시 장치의 구동 방법에 있어서, 제1 표시 화소에 입력되는 계조 레벨을 LA, 다른 제2 표시 화소에 입력되는 계조 레벨을 LB, 상기 LA 및 상기 LB를 입력치로 하는 함수를 F(LA,LB)라고 할 때, 상기 제1 표시 화소로의 입력 계조 레벨이, Lout=LA+F(LA,LB)에서 산출되는 계조레벨 Lout으로 보정되도록, 상기 제1 표시 화소로의 인가 전압을, 상기 제2 표시 화소로의 인가 전압에 기초하여 보정하는 한편, 상기 제2 표시 화소는, 상기 제1 표시 화소를 구동하는 제1 게이트 라인과 동일의 게이트 라인에 의해 구동되는 것이고, 상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인은, 상기 제1 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인과 동일한 것으로 될 수 있다.Further, in the driving method of the display device of the present invention, in the driving method of the display device in which the display pixels and the switching elements are arranged so as to correspond to each of the portions where the plurality of gate lines and the plurality of source lines cross each other, the first display is performed. When the gray scale level input to the pixel is LA and the gray scale level input to another second display pixel is LB, the LA and the LB are input values, F (LA, LB). The voltage applied to the first display pixel is corrected based on the voltage applied to the second display pixel so that the input gradation level is corrected to the gradation level Lout calculated at Lout = LA + F (LA, LB). On the other hand, the second display pixel is driven by the same gate line as the first gate line driving the first display pixel, and the source line to which the second display pixel is connected via the switching element is First sign The pixel can be the same as the source line to which it is connected via parasitic capacitance.

또한, 본 발명의 표시 장치에서는, 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하도록, 표시 화소 및 스위칭 소자가 배치되고, 제1 표시 화소로의 인가 전압이, 다른 제2 표시 화소로의 인가 전압에 기초하여 보정되고, 상기 제2 표시 화소는, 상기 제1 표시 화소를 구동하는 제1 게이트 라인과 동일의 게이트 라인에 의해 구동되는 것이고, 상기 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인은, 상기 제1 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인과 동일하게 될 수 있다.In the display device of the present invention, a display pixel and a switching element are disposed so as to correspond to each of a portion where a plurality of gate lines and a plurality of source lines cross each other, and a second voltage having a different applied voltage to the first display pixel. The second display pixel is corrected based on the voltage applied to the display pixel, and the second display pixel is driven by the same gate line as the first gate line for driving the first display pixel, and the second display pixel is switched. The source lines connected through the same may be the same as the source lines to which the first display pixel is connected through the parasitic capacitance.

본 발명에 의하면, 복수의 소스 라인과 복수의 게이트 라인을 이용하여 표시 화소를 구동하는 방식의 표시 장치에 있어서, 2개의 표시 화소 사이에서의 크로스 토크를 감소시킬 수 있다. 따라서, 본 발명은 표시 장치, 특히 액정 표시 장치의 색재현성을 향상시키는 것에 적합하다.According to the present invention, in a display device in which a display pixel is driven using a plurality of source lines and a plurality of gate lines, crosstalk between two display pixels can be reduced. Therefore, this invention is suitable for improving the color reproducibility of a display apparatus, especially a liquid crystal display device.

도1은 도2의 컬러 표시 장치에서의 표시 패널의 구성을 상세하게 나타낸 평면도이다.1 is a plan view showing in detail the configuration of a display panel in the color display device of FIG.

도2는 본 발명의 표시 장치의 일 실시예에 따른 컬러 표시 장치의 구성을 나타낸 블럭도이다.2 is a block diagram illustrating a configuration of a color display device according to an exemplary embodiment of the display device of the present invention.

도3은 도1의 표시 패널에 있어서 표시 패턴이 변화하는 상태를 나타낸 도면이다.3 is a view illustrating a state in which a display pattern is changed in the display panel of FIG. 1.

도4는 본래의 백휘도와 합성 백휘도를 대비하기 위한 도면이다.4 is a diagram for contrasting original brightness with synthetic brightness.

도5는 본래의 백휘도에 대한 합성 백휘도의 자극치의 오차율과, 표시 계조와의 관계를 나타낸 그래프이다.Fig. 5 is a graph showing the relationship between the error rate of the stimulus value of the synthesized luminance and the display gray scale with respect to the original luminance.

도6은 보정 계조 레벨과 표시 계조의 관계를 플로트한 그래프이다.6 is a graph in which the relationship between the correction gradation level and the display gradation is plotted.

도7은 도6의 보정 계조 레벨을 표시 화소(A)의 계조 레벨에 더한 경우에서의, 표시 계조 레벨 LA와 자극 오차율의 관계를 나타낸 그래프이다.FIG. 7 is a graph showing the relationship between the display gradation level LA and the stimulus error rate when the correction gradation level of FIG. 6 is added to the gradation level of the display pixel A. FIG.

도8은 배색례1을 이용하여 도1의 표시 패널을 배색한 상태를 나타낸 평면도이다.FIG. 8 is a plan view illustrating a state in which the display panel of FIG. 1 is colored by using color scheme 1; FIG.

도9는 배색례2를 이용하여 도1의 표시 패널을 배색한 상태를 나타낸 평면도이다.FIG. 9 is a plan view illustrating a state in which the display panel of FIG. 1 is arranged using color scheme 2; FIG.

도10은 배색례2를 이용하여 도1의 표시 패널을 배색한 상태를 나타낸 평면도이다.FIG. 10 is a plan view illustrating a state in which the display panel of FIG. 1 is arranged using color scheme 2; FIG.

도11은 배색례3을 이용하여 도1의 표시 패널을 배색한 상태를 나타낸 평면도이다.FIG. 11 is a plan view illustrating a state in which the display panel of FIG. 1 is arranged using color scheme 3.

도12는 접속례1을 이용하여 도1의 표시 패널에서의 소스 라인과 표시 화소를 접속한 상태를 나타낸 평면도이다.FIG. 12 is a plan view illustrating a state in which source lines and display pixels are connected to each other in the display panel of FIG. 1 using connection example 1. FIG.

도13은 접속례2를 이용하여 도1의 표시 패널에서의 소스 라인과 표시 화소를 접속한 상태를 나타낸 평면도이다.FIG. 13 is a plan view illustrating a state in which source lines and display pixels are connected in the display panel of FIG. 1 using connection example 2. FIG.

도14는 본 발명의 표시 장치의 다른 실시예에 따른 컬러 표시 장치의 구성을 나타낸 블럭도이다.14 is a block diagram showing a configuration of a color display device according to another embodiment of the display device of the present invention.

도15(a)는 종래의 액정 표시 장치에서의 표시 패널의 구성을 나타낸 도면이고, 15(b)는 게이트 라인에 전압을 인가하는 상태를 나타낸 도면이다.Fig. 15A is a diagram showing the configuration of a display panel in a conventional liquid crystal display, and Fig. 15B is a diagram showing a state in which a voltage is applied to a gate line.

도16(a) 및 16(b)는 본 발명의 CCT 보정 회로의 처리 공정을 나타낸 블럭도이다.16A and 16B are block diagrams showing the processing steps of the CCT correction circuit of the present invention.

도17은 본 발명의 다른 CCT 보정 회로의 처리 공정을 나타낸 블럭도이다.Fig. 17 is a block diagram showing a processing process of another CCT correction circuit of the present invention.

Claims (28)

복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치의 구동 방법에 있어서, A driving method of a display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of a portion where a plurality of gate lines and a plurality of source lines cross each other. 동일 게이트 라인에 접속된 제1 표시 화소 및 제2 표시 화소에 대해서, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 상기 제2 표시 화소에 접속되어 있는 것으로서, Source lines for forming parasitic capacitance between the first display pixel and the second display pixel connected to the same gate line and adjacent to the source line connected to the first display pixel and between the pixel electrodes of the first display pixel. This is connected to the second display pixel, 상기 제1 표시 화소로의 기입 신호를, 제1 표시 화소로의 입력 신호를 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호에 기초하여 보정한 신호로 하는 것을 특징으로 하는 표시 장치의 구동 방법.Wherein the write signal to the first display pixel is a signal corrected based on the input signal to the second display pixel or the write signal to the second display pixel. Method of driving the device. 제1항에 있어서, 상기 제1 표시 화소의 용량치를 Cp,The display device of claim 1, wherein the capacitance value of the first display pixel is Cp; 상기 제2 표시 화소가 접속된 소스 라인과 상기 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csd,Csd, the capacitance value of the parasitic capacitance formed between the source line to which the second display pixel is connected and the pixel electrode of the first display pixel, 입력 신호 계조의 레벨이 g일 때의 제1 표시 화소로의 입력 신호 전압을 U(g),The input signal voltage to the first display pixel when the level of the input signal gradation is g is U (g), 상기 제2 표시 화소로의 입력 신호 전압 또는 기입 신호 전압을 Ugad,An input signal voltage or a write signal voltage to the second display pixel is Ugad, 각 표시 화소의 화소 전극에 대향하는 공통 전극으로의 인가 전압을 Ubad로 할 때,When the voltage applied to the common electrode opposite to the pixel electrode of each display pixel is Ubad, F(g)=Csd·(Ugad-Ubad)/Cp·(U(g+1)-U(g))로 나타내지는 보정 계조 F(g)에 제1 표시 화소로의 입력 신호 계조를 더한 것을, 제1 표시 화소로의 기입 신호 계조로 하는 것을 특징으로 하는 표시 장치의 구동 방법.The correction gradation F (g) represented by F (g) = Csd · (Ugad-Ubad) / Cp · (U (g + 1) -U (g)) plus the input signal gradation to the first display pixel And a write signal gradation to the first display pixel. 제1항에 있어서, 제1 표시 화소에 소망하는 계조를 표시하기 위해 실효 전압 Va가 요구되는 경우에는,The method according to claim 1, wherein when an effective voltage Va is required to display a desired gray scale on the first display pixel, 제2 표시 화소에 대한 입력 신호 전압 또는 기입 신호 전압을 V(B),The input signal voltage or the write signal voltage for the second display pixel is V (B), 제1 표시 화소가 접속된 소스 라인과 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csda,Csda, the capacitance value of the parasitic capacitance formed between the source line to which the first display pixel is connected and the pixel electrode of the first display pixel, 제2 표시 화소가 접속된 소스 라인과 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Csdb,Csdb, the capacitance value of the parasitic capacitance formed between the source line to which the second display pixel is connected and the pixel electrode of the first display pixel, 제1 표시 화소에 접속된 게이트 라인과 제1 표시 화소의 화소 전극 사이에 형성된 기생 용량의 용량치를 Cgd,Cgd, the capacitance value of the parasitic capacitance formed between the gate line connected to the first display pixel and the pixel electrode of the first display pixel, 제1 표시 화소에 대응하여 제공되는 축적 용량 전극과 제1 표시 화소 사이에 형성된 기생 용량의 용량치를 Ccs,The capacitance value of the parasitic capacitance formed between the storage capacitor electrode provided corresponding to the first display pixel and the first display pixel Ccs, 게이트 라인으로의 인가 전압을 Vg,The applied voltage to the gate line is Vg, 축적 용량 전극으로의 인가 전압을 Vc,The applied voltage to the storage capacitor electrode is Vc, 제1 표시 화소의 용량치를 Cp로 하여,Let Cp be the capacitance of the first display pixel, V(A)=(Cp*Va-Cgd*Vg-Csdb*V(B)+Ccs*Vc)/(Cp+Csda)로 나타내지는 전압 V(A)를 제1 표시 화소로의 기입 신호 전압으로 하는 것을 특징으로 하는 표시 장치의 구동 방법.The voltage V (A) represented by V (A) = (Cp * Va-Cgd * Vg-Csdb * V (B) + Ccs * Vc) / (Cp + Csda) is the write signal voltage to the first display pixel. A driving method of a display device, characterized in that. 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치의 구동 방법에 있어서, A driving method of a display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of a portion where a plurality of gate lines and a plurality of source lines cross each other. 동일 게이트 라인에 접속된 제1 표시 화소 및 제2 표시 화소에 대해서, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 제2 표시 화소에 접속되어 있는 것으로서, Source lines for forming parasitic capacitance between the first display pixel and the second display pixel connected to the same gate line and adjacent to the source line connected to the first display pixel and between the pixel electrodes of the first display pixel. This is connected to the second display pixel, 제1 표시 화소로의 입력 신호 계조의 레벨을 LA, 다른 제2 표시 화소로의 입력 신호 계조의 레벨을 LB, 상기 LA 및 상기 LB를 입력치로 하는 함수를 F(LA,LB)로 한 경우,When a function of setting the level of the input signal gradation to the first display pixel as LA and the level of the input signal gradation to the other second display pixel as LB, the LA and the LB as input values is F (LA, LB), 제1 표시 화소로의 기입 신호 계조의 레벨 Lout이, Lout=LA+F(LA,LB)에서 산출되는 계조 레벨로 되도록, 제1 표시 화소로의 기입 신호 전압을, 제1 표시 화소의 입력 신호 전압을 제2 표시 화소로의 입력 신호 전압 또는 제2 표시 화소로의 기입 신호 전압에 기초하여 보정한 전압으로 하는 것을 특징으로 하는 표시 장치의 구동 방법.The write signal voltage to the first display pixel is converted into the input signal of the first display pixel such that the level Lout of the write signal gradation to the first display pixel becomes the gradation level calculated by Lout = LA + F (LA, LB). A voltage is a voltage corrected based on an input signal voltage to a second display pixel or a write signal voltage to a second display pixel. 제4항에 있어서, 상기 LA가 소정의 문턱치 보다 작은 경우, F(LA,LB)=k(LA-LB)로 정의되고(단, k>0),5. The method of claim 4, wherein when LA is smaller than a predetermined threshold, F (LA, LB) = k (LA-LB) is defined (where k> 0), 상기 LA가 문턱치 보다 큰 경우, F(LA,LB)는 일정치를 출력하는 함수로서 정의되는 것을 특징으로 하는 표시 장치의 구동 방법.And when LA is greater than a threshold, F (LA, LB) is defined as a function for outputting a predetermined value. 제4항에 있어서, 0으로부터 최대 계조 레벨에 포함되는 정수 중에서 복수의 정수를 추출하고, 그 복수의 정수 각각을 LA로 한 경우에 F(LA,0)의 값을, 대응하는 LA의 값과 관련시켜 사전에 룩업테이블에 저장하는 한편,The method according to claim 4, wherein a plurality of integers are extracted from the integers included in the maximum gradation level from 0, and when each of the plurality of integers is LA, the value of F (LA, 0) is set to the value of the corresponding LA. Relate them to a lookup table in advance, 룩업테이블에 저장되지 않은 LA를 입력으로 하는 F(LA,LB)의 값을, 룩업테이블에 저장된 LA의 값과, 그 LA의 값에 대응하는 F(LA,0)의 값과, F(LA,LB)=0을 만족하는 LA 및 LB의 값에 기초하여 보간하는 것을 특징으로 하는 표시 장치의 구동 방법.The value of F (LA, LB) that takes an LA that is not stored in the lookup table, the value of LA stored in the lookup table, the value of F (LA, 0) corresponding to the value of LA, and F (LA). And interpolation based on values of LA and LB satisfying (LB) = 0. 제6항에 있어서, LA>LB의 경우, 상기 보간을 직선 보간에 의해 행하는 것을 특징으로 하는 표시 장치의 구동 방법.7. The method of driving a display device according to claim 6, wherein in the case of LA > LB, the interpolation is performed by linear interpolation. 제4항에 있어서, LA<LB의 경우, F(LA,LB)=0으로 정의되는 것을 특징으로 하는 표시 장치의 구동 방법.The method of claim 4, wherein when LA <LB, F (LA, LB) = 0. 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하여 스위칭 소자 및 화소 전극을 포함하는 표시 화소가 배치된 표시 장치의 구동 방법에 있어서, A driving method of a display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of a portion where a plurality of gate lines and a plurality of source lines cross each other. 동일 게이트 라인에 접속되고, 제1, 제2, 제3 표시색의 각각을 표시하는 제1∼제3 표시 화소에 대해서, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 제2 표시 화소에 접속되고, 또한 제2 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제2 표시 화소의 화소 전극과의 사이에 기생 용량을 형성하는 소스 라인이, 제3 표시 화소에 접속되어 있는 것으로서, 1st display pixel connected to the same gate line and adjacent to the source line connected to a 1st display pixel with respect to the 1st-3rd display pixel which respectively displays a 1st, 2nd, 3rd display color A source line which forms a parasitic capacitance between the pixel electrodes of is connected to the second display pixel and is adjacent to the source line connected to the second display pixel and between the pixel electrode of the second display pixel. The source line forming the parasitic capacitance is connected to the third display pixel, 제1 표시 화소의 입력 신호 계조를 LA, 제2 표시 화소의 입력 신호 계조 또는 기입 신호 계조를 LB, 및 제3 표시 화소의 입력 신호 계조 또는 기입 신호 계조를 LC라고 한 경우,When the input signal gray level of the first display pixel is LA, the input signal gray level or the write signal gray level of the second display pixel is LB, and the input signal gray level or the write signal gray level of the third display pixel is LC. G(LA,LB,LC)=kLB(LA-LB)+kLC(LA-LC)(단, kLB,kLC는 각각 LB, LC의 함수에서, 표시하는 계조 레벨의 최대치를 MAX라고 한 경우, k(0)=어떤 일정치, k(MAX)=0, k(p)가 극대치로 되는 p(0<p<255)가 존재한다)로 표현되는 보정 계조 G(LA,LB,LC)에 제1 표시 화소의 입력 신호 계조 LA를 더한 계조를, 제1 표시 화소의 기입 신호 계조로 하는 것을 특징으로 하는 표시 장치의 구동 방법.G (LA, LB, LC) = kLB (LA-LB) + kLC (LA-LC) (where kLB, kLC is a function of LB and LC, respectively. (0) = any constant value, k (MAX) = 0, where k (p) is the maximum value of p (0 <p <255). A gradation obtained by adding the input signal gradation LA of one display pixel to the write signal gradation of the first display pixel. 제9항에 있어서, 제1 표시색이 R색, 제2 표시색이 G색, 제3 표시색이 B색인 것을 특징으로 하는 표시 장치의 구동 방법.10. The method of driving a display device according to claim 9, wherein the first display color is an R color, the second display color is a G color, and the third display color is a B color. 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하도록, 표시 화소 및 스위칭 소자가 배치되는 표시 장치에 있어서, A display device in which a display pixel and a switching element are disposed so as to correspond to each of a portion where a plurality of gate lines and a plurality of source lines cross each other. 제1 및 제2 표시 화소는, 동일의 제1 게이트 라인에 의해 구동되는 동시에, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인에, 제1 표시 화소가 기생 용량을 통해 접속되고, The first and second display pixels are driven by the same first gate line, and the first display pixels are connected via parasitic capacitance to a source line to which the second display pixels are connected via a switching element. 제1 표시 화소로의 기입 신호가, 제1 표시 화소로의 입력 신호가 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호에 기초하여 보정된 신호인 것을 특징으로 하는 표시 장치.And the write signal to the first display pixel is a signal corrected based on the input signal to the second display pixel or the write signal to the second display pixel. 제11항에 있어서, 복수의 소스 라인이 서로 평행하게 되도록 제공되어 있는 동시에,The method of claim 11, wherein the plurality of source lines are provided to be parallel to each other, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시가 행해지고, Image display is performed using a display pixel composed of a display pixel displaying a first display color, a display pixel displaying a second display color, and a display pixel displaying a third display color, 제1 표시 화소 배열, 제2 표시 화소 배열, 및 제3 표시 화소 배열을 포함하고, 이들이 다음과 같이, 즉,A first display pixel array, a second display pixel array, and a third display pixel array, these being as follows, i.e. 제1 표시 화소 배열은, 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 제1 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 제1 표시색, 제2 표시색, 및 제3 표시색 중 어느 하나의 색이 표시색으로서 설정되고, The first display pixel array is composed of a plurality of display pixels connected via a switching element to a first source line to which the first display pixel is connected via a switching element, and also includes a first display color, a second display color, and Any one of the third display colors is set as the display color, 제2 표시 화소 배열은, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 제2 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 제1 표시색, 제2 표시색, 및 제3 표시색 중에서 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 2색 중 어느 하나의 색이 표시색으로서 설정되고, The second display pixel array is composed of a plurality of display pixels connected via a switching element to a second source line to which the second display pixel is connected via a switching element, and at the same time, the first display color, the second display color, and Any one of two colors except the display color set for the first display pixel array among the third display colors is set as the display color, 제3 표시 화소 배열은, 제1 소스 라인과 제2 소스 라인이 인접한 측과는 반대측에서 제2 소스 라인에 인접한 제3 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 제1 표시색, 제2 표시색, 및 제3 표시색 중에서 제1 표시 화소 배열 및 제2 표시 화소 배열에 대해 표시색으로서 설정 되어 있지 않은 색이 표시색으로서 설정되는 것을 특징으로 하는 표시 장치.The third display pixel array is composed of a plurality of display pixels connected via switching elements to a third source line adjacent to the second source line on the side opposite to the side where the first source line and the second source line are adjacent to each other. A display device, wherein a color which is not set as the display color for the first display pixel array and the second display pixel array among the first display color, the second display color, and the third display color is set as the display color. 제12항에 있어서, 표시 화소는, 또한 제4 표시색을 표시하는 표시 화소를 구비하고, The display pixel according to claim 12, further comprising a display pixel that displays a fourth display color, 제4 표시 화소 배열을 포함하며, 이는 다음과 같이, 즉,And a fourth display pixel array, which is as follows, i.e. 제4 표시 화소 배열은,The fourth display pixel array is 제2 소스 라인과 제3 소스 라인이 인접한 측과는 반대측에서 제3 소스 라인에 인접한 제4 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 제4 표시색이 표시색으로서 설정되어 있는 것을 특징으로 하는 표시 장치.The second display line is composed of a plurality of display pixels connected to the fourth source line adjacent to the third source line via a switching element on the opposite side to the adjacent side, and the fourth display color is used as the display color. A display device, which is set. 제11항에 있어서, 복수의 소스 라인이 서로 평행이 되도록 제공되어 있는 동시에,The method of claim 11, wherein the plurality of source lines are provided to be parallel to each other, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시가 행해지고, Image display is performed using a display pixel composed of a display pixel displaying a first display color, a display pixel displaying a second display color, and a display pixel displaying a third display color, 표시 장치에 포함되는 3개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 3개의 표시 화소와 다른 3개의 표시 화소로 이루어지는 제2 표시 화소 그룹에 대해서, 다음과 같이, 즉,Regarding the first display pixel group composed of three display pixels included in the display device, and the second display pixel group composed of three display pixels different from the three display pixels included in the first display pixel group, In other words, 제1 표시 화소 그룹에 포함되는 3개의 표시 화소는,Three display pixels included in the first display pixel group include: 제1 게이트 라인에 의해 구동되는 동시에 제2 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소, 제1 표시 화소, 및 제2 표시 화소이고, A third display pixel, a first display pixel, and a second display pixel which are driven by a first gate line and are connected via switching elements to a source line to which the second display pixel is connected via a parasitic capacitance, 제1 표시 화소, 제2 표시 화소, 및 제3 표시 화소에 대해서는, 제1 표시색, 제2 표시색, 및 제3 표시색 중 어느 하나의 색에 의한 표시색이 서로 다르도록 설정되고, For the first display pixel, the second display pixel, and the third display pixel, the display colors of any one of the first display color, the second display color, and the third display color are set to be different from each other, 제2 표시 화소 그룹에 포함되는 3개의 표시 화소는,Three display pixels included in the second display pixel group include: 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A source line to which the first display pixel is connected via the switching element, and a fourth display pixel to be connected to the second gate line adjacent to the first gate line via the switching element, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소, 및 A source line to which the second display pixel is connected via the switching element, a fifth display pixel to the second gate line via the switching element, and 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소이고, A third display pixel is a source line connected via a switching element, and a sixth display pixel connected to a second gate line via a switching element, 제4 표시 화소에 대해 제3 표시 화소와 동일한 표시색, 제5 표시 화소에 대해서 제1 표시 화소와 동일한 표시색, 제6 표시 화소에 대해 제2 표시 화소와 동일한 표시색이 설정되어 있는 것을 특징으로 하는 표시 장치.The same display color as the third display pixel for the fourth display pixel, the same display color as the first display pixel for the fifth display pixel, and the same display color as the second display pixel for the sixth display pixel are set. Display device. 제11항에 있어서, 복수의 소스 라인이 서로 평행으로 되도록 제공되어 있는 동시에,The method of claim 11, wherein the plurality of source lines are provided to be parallel to each other, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소와, 제4 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시가 행해지고, By using a display pixel composed of a display pixel for displaying a first display color, a display pixel for displaying a second display color, a display pixel for displaying a third display color, and a display pixel for displaying a fourth display color. Image display is performed, 표시 장치에 포함되는 4개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 4개의 표시 화소와 다른 4개의 표시 화소로 이루어지는 제2 표시 화소 그룹에 대해, 다음과 같이, 즉,For the first display pixel group composed of four display pixels included in the display device, and the second display pixel group composed of four display pixels different from the four display pixels included in the first display pixel group, as follows: In other words, 제1 표시 화소 그룹에 포함되는 4개의 표시 화소는,Four display pixels included in the first display pixel group include: 제1 게이트 라인에 의해 구동되는 동시에 제2 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소,A third display pixel driven by the first gate line and connected to the source line to which the second display pixel is connected via only parasitic capacitance through a switching element, 제1 게이트 라인에 의해 구동되는 동시에 제3 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A fourth display pixel driven by the first gate line and connected to the source line to which the third display pixel is connected via only parasitic capacitance through a switching element, 제1 표시 화소, 및 A first display pixel, and 제2 표시 화소이고, Second display pixel, 제1 표시 화소, 제2 표시 화소, 제3 표시 화소, 및 제4 표시 화소에 대해서는, 제1 표시색, 제2 표시색, 제3 표시색, 및 제4 표시색 중 어느 하나의 색에 의한 표시색이 서로 다르도록 설정되고, For the first display pixel, the second display pixel, the third display pixel, and the fourth display pixel, any one of the first display color, the second display color, the third display color, and the fourth display color is used. The display colors are set to be different from each other, 제2 표시 화소 그룹에 포함되는 4개의 표시 화소는,Four display pixels included in the second display pixel group include: 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소,A source line to which the first display pixel is connected through the switching element, and a fifth display pixel to be connected to the second gate line adjacent to the first gate line through the switching element, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소,A source line to which the second display pixel is connected via the switching element, a sixth display pixel to which the second gate line is connected via the switching element, 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제7 표시 화소이고, A third display pixel is a source line connected via a switching element, and a seventh display pixel connected to a second gate line via a switching element, 제4 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제8 표시 화소이고, A fourth display pixel is a source line connected via a switching element, and an eighth display pixel connected to a second gate line via a switching element, 제5 표시 화소에 대해서는 제4 표시 화소와 동일한 표시색, 제6 표시 화소에 대해서는 제1 표시 화소와 동일한 표시색, 제7 표시 화소에 대해서는 제2 표시 화소와 동일한 표시색, 제8 표시 화소에 대해서는 제3 표시 화소와 동일한 표시색이 설정되어 있는 것을 특징으로 하는 표시 장치.The same display color as the fourth display pixel for the fifth display pixel, the same display color as the first display pixel for the sixth display pixel, the same display color as the second display pixel for the seventh display pixel, and the eighth display pixel. For the display device, the same display color as that of the third display pixel is set. 제11항에 있어서, 복수의 소스 라인이 서로 평행으로 되도록 제공되어 있는 동시에,The method of claim 11, wherein the plurality of source lines are provided to be parallel to each other, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시를 행하고, Image display is performed using a display pixel composed of a display pixel displaying a first display color, a display pixel displaying a second display color, and a display pixel displaying a third display color, 표시 장치에 포함되는 3개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 3개의 표시 화소와 다른 3개의 표시 화소로 이루어지는 제2 표시 화소 그룹에 대해, 다음과 같이, 즉,For the first display pixel group composed of three display pixels included in the display device, and the second display pixel group composed of three display pixels different from the three display pixels included in the first display pixel group, as follows: In other words, 제1 표시 화소 그룹에 포함되는 3개의 표시 화소는,Three display pixels included in the first display pixel group include: 제1 게이트 라인에 의해 구동되는 동시에 제2 표시 화소가 기생 용량을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소, 제1 표시 화소, 및 제2 표시 화소이고, A third display pixel, a first display pixel, and a second display pixel which are driven by a first gate line and are connected via switching elements to a source line to which the second display pixel is connected via a parasitic capacitance, 제1 표시 화소, 제2 표시 화소, 및 제3 표시 화소에 대해서는, 제1 표시색, 제2 표시색, 및 제3 표시색 중 어느 하나의 색에 의한 표시색이 서로 다르도록 설정되어 있고,For the first display pixel, the second display pixel, and the third display pixel, display colors of any one of the first display color, the second display color, and the third display color are set to be different from each other. 제2 표시 화소 그룹에 포함되는 3개의 표시 화소는,Three display pixels included in the second display pixel group include: 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A source line to which the first display pixel is connected via the switching element, and a fourth display pixel to be connected to the second gate line adjacent to the first gate line via the switching element, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소, 및 A source line to which the second display pixel is connected via the switching element, a fifth display pixel to the second gate line via the switching element, and 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소이고, A third display pixel is a source line connected via a switching element, and a sixth display pixel connected to a second gate line via a switching element, 제4 표시 화소에 대해서 제2 표시 화소와 동일한 표시색, 제5 표시 화소에 대해서 제3 표시 화소와 동일한 표시색, 제6 표시 화소에 대해서 제1 표시 화소와 동일한 표시색이 설정되어 있는 것을 특징으로 하는 표시 장치.The same display color as the second display pixel for the fourth display pixel, the same display color as the third display pixel for the fifth display pixel, and the same display color as the first display pixel for the sixth display pixel are set. Display device. 제11항에 있어서, 복수의 소스 라인이 서로 평행으로 되도록 제공되어 있는 동시에,The method of claim 11, wherein the plurality of source lines are provided to be parallel to each other, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소와, 제4 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시를 행하고, By using a display pixel composed of a display pixel for displaying a first display color, a display pixel for displaying a second display color, a display pixel for displaying a third display color, and a display pixel for displaying a fourth display color. Image display, 표시 장치에 포함되는 4개의 표시 화소로 이루어지는 제1 표시 화소 그룹, 및 제1 표시 화소 그룹에 포함되는 4개의 표시 화소와 다른 4개의 표시 화소로 이루어지는 제2 표시 화소 그룹에 대해, 다음과 같이, 즉,For the first display pixel group composed of four display pixels included in the display device, and the second display pixel group composed of four display pixels different from the four display pixels included in the first display pixel group, as follows: In other words, 제1 표시 화소 그룹에 포함되는 4개의 표시 화소는,Four display pixels included in the first display pixel group include: 제1 게이트 라인에 의해 구동되는 동시에 제2 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제3 표시 화소, A third display pixel driven by the first gate line and connected to the source line to which the second display pixel is connected via only parasitic capacitance through a switching element, 제1 게이트 라인에 의해 구동되는 동시에 제3 표시 화소가 기생 용량만을 통해 접속되어 있는 소스 라인에 스위칭 소자를 통해 접속되어 있는 제4 표시 화소,A fourth display pixel driven by the first gate line and connected to the source line to which the third display pixel is connected via only parasitic capacitance through a switching element, 제1 표시 화소, 및 A first display pixel, and 제2 표시 화소이고, Second display pixel, 제1 표시 화소, 제2 표시 화소, 제3 표시 화소, 및 제4표시 화소에 대해서는, 제1 표시색, 제2 표시색, 제3 표시색 및 제4 표시색 중 어느 하나의 색에 의한 표시색이 서로 다르도록 설정되어 있고,For the first display pixel, the second display pixel, the third display pixel, and the fourth display pixel, display by any one of the first display color, the second display color, the third display color, and the fourth display color. The colors are set to be different, 제2 표시 화소 그룹에 포함되는 4개의 표시 화소는,Four display pixels included in the second display pixel group include: 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제1 게이트 라인에 인접한 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제5 표시 화소,A source line to which the first display pixel is connected through the switching element, and a fifth display pixel to be connected to the second gate line adjacent to the first gate line through the switching element, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제6 표시 화소, A source line to which the second display pixel is connected via the switching element, a sixth display pixel to which the second gate line is connected via the switching element, 제3 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제7 표시 화소, 및A source line to which the third display pixel is connected via a switching element, a seventh display pixel to be connected to the second gate line via a switching element, and 제4 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인과, 제2 게이트 라인에 스위칭 소자를 통해 접속되어 있는 제8 표시 화소이고,A fourth display pixel is a source line connected via a switching element, and an eighth display pixel connected to a second gate line via a switching element, 제5 표시 화소에 대해서 제2 표시 화소와 동일한 표시색, 제6 표시 화소에 대해서 제3 표시 화소와 동일한 표시색, 제7 표시 화소에 대해서 제4 표시 화소와 동일한 표시색, 제8 표시 화소에 대해서 제1 표시 화소와 동일한 표시색이 설정되어 있는 것을 특징으로 하는 표시 장치.The same display color as the second display pixel for the fifth display pixel, the same display color as the third display pixel for the sixth display pixel, the same display color as the fourth display pixel for the seventh display pixel, and the eighth display pixel. And a display color which is the same as that of the first display pixel. 제11항에 있어서, 복수의 소스 라인이 서로 평행으로 되도록 제공되어 있는 동시에,The method of claim 11, wherein the plurality of source lines are provided to be parallel to each other, 제1 표시색을 표시하는 표시 화소와, 제2 표시색을 표시하는 표시 화소와, 제3 표시색을 표시하는 표시 화소로 구성되는 표시 화소를 이용하여 화상 표시가 행해지고, Image display is performed using a display pixel composed of a display pixel displaying a first display color, a display pixel displaying a second display color, and a display pixel displaying a third display color, 제1 표시 화소 배열, 제2 표시 화소 배열, 및 제3 표시 화소 배열을 포함하고, 이들이 다음과 같이, 즉,A first display pixel array, a second display pixel array, and a third display pixel array, these being as follows, i.e. 제1 표시 화소 배열이,The first display pixel array, 제1 표시 화소가 스위칭 소자를 통해 접속되어 있는 제1 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에, 제1 표시색, 제2 표시색, 및 제3 표시색 중 어느 하나의 색이 표시색으로서 설정되고, The first display pixel is made up of a plurality of display pixels connected via a switching element to a first source line connected via a switching element, and any one of a first display color, a second display color, and a third display color. Is set as the display color 제2 표시 화소 배열이, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 제2 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지는 동시에,The second display pixel array is made up of a plurality of display pixels connected via a switching element to a second source line to which the second display pixel is connected via a switching element, 제3 표시 화소 배열이, 제1 소스 라인과 제2 소스 라인이 인접한 측과는 반대측에서 제2 소스 라인에 인접한 제3 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지고, The third display pixel array is composed of a plurality of display pixels connected via a switching element to a third source line adjacent to the second source line on the side opposite to the side adjacent to the first source line and the second source line, 제2 표시 화소 배열 및 제3 표시 화소 배열에 포함되는 표시 화소는, 제1 표시색, 제2 표시색, 및 제3 표시색 중에서 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 2색이 사각형 패턴으로 되도록 표시색이 설정되어 있는 것을 특징으로 하는 표시 장치.The display pixels included in the second display pixel array and the third display pixel array are rectangular in two colors except for the display color set for the first display pixel array among the first display color, the second display color, and the third display color. A display device, wherein the display color is set to be a pattern. 제18항에 있어서, 표시 화소는, 또한 제4 표시색을 표시하는 표시 화소를 구비하고, 19. The display pixel according to claim 18, wherein the display pixel further includes a display pixel that displays a fourth display color, 제4 표시 화소 배열을 더 포함하며, 이것이 다음과 같이, 즉And further comprising a fourth display pixel array, which is as follows, i.e. 제4 표시 화소 배열이, 제2 소스 라인과 제3 소스 라인이 인접한 측과는 반대측에서 제3 소스 라인에 인접한 제4 소스 라인에 스위칭 소자를 통해 접속되어 있는 복수의 표시 화소로 이루어지고, The fourth display pixel array is composed of a plurality of display pixels connected via switching elements to a fourth source line adjacent to the third source line on the side opposite to the side adjacent to the second source line and the third source line, 제2 표시 화소 배열, 제3 표시 화소 배열, 및 제4 표시 화소 배열에 포함되는 표시 화소는, 제1 표시색, 제2 표시색, 제3 표시색, 및 제4 표시색 중에서 제1 표시 화소 배열에 대해 설정된 표시색을 제외한 3색이 사각형 패턴으로 되도록 표시색이 설정되어 있는 것을 특징으로 하는 표시 장치.The display pixels included in the second display pixel array, the third display pixel array, and the fourth display pixel array include the first display pixel among the first display color, the second display color, the third display color, and the fourth display color. A display device characterized in that the display color is set so that three colors except for the display color set for the array become a rectangular pattern. 제12항 내지 제19항 중 어느 한 항에 있어서, 제1 표시색이 R색, 제2 표시색이 G색, 제3 표시색이 B색인 것을 특징으로 하는 표시 장치.The display device according to any one of claims 12 to 19, wherein the first display color is R color, the second display color is G color, and the third display color is B color. 제12항 내지 제19항 중 어느 한 항에 있어서, 제1 표시색이 시안, 제2 표시색이 마젠타, 제3 표시색이 옐로우인 것을 특징으로 하는 표시 장치.20. The display device according to any one of claims 12 to 19, wherein the first display color is cyan, the second display color is magenta, and the third display color is yellow. 제13항, 제15항, 제17항, 및 제19항 중 어느 한 항에 있어서, 제1 표시색이 R색, 제2 표시색이 G색, 제3 표시색이 B색, 제4 표시색이 화이트인 것을 특징으로 하는 표시 장치.20. The display device according to any one of claims 13, 15, 17, and 19, wherein the first display color is R color, the second display color is G color, the third display color is B color, and the fourth display. A display device, wherein the color is white. 제13항, 제15항, 제17항, 및 제19항 중 어느 한 항에 있어서, 제1 표시색이 시안, 제2 표시색이 마젠타, 제3 표시색이 옐로우, 제4 표시색이 그린인 것을 특징으로 하는 표시 장치.20. The first display color is cyan, the second display color is magenta, the third display color is yellow, and the fourth display color is drawn according to any one of claims 13, 15, 17, and 19. The display device characterized by the above-mentioned. 제11항에 있어서, 복수의 소스 라인에 포함되는 각 소스 라인은, L자 형태부와 역L자 형태부가 번갈아 반복되도록 연결된 형상으로 제공되어 있는 것을 특징으로 하는 표시 장치.The display device of claim 11, wherein each of the source lines included in the plurality of source lines is provided in a shape in which L-shaped portions and inverted L-shaped portions are alternately repeated. 제11항에 있어서, 복수의 소스 라인에 포함되는 각 소스 라인에 대해 스위칭 소자가 접속되어 있는 방향이, 복수의 게이트 라인에 포함되는 각 게이트 라인을 걸치게 될 때마다 다르게 되도록 설정되어 있는 것을 특징으로 하는 표시 장치.12. The method of claim 11, wherein the direction in which the switching elements are connected to each source line included in the plurality of source lines is set to be different each time the gate lines included in the plurality of gate lines are crossed. Display device. 복수의 게이트 라인과 복수의 소스 라인이 교차하는 교차하는 부분의 각각에 대응하여 스위칭소자와 화소 전극을 포함하는 표시 화소가 배치된 표시 장치에 있어서,A display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of an intersection portion where a plurality of gate lines and a plurality of source lines intersect. 제1 게이트 라인 및 제1 소스 라인과 접속되는 제1 표시 화소에 인접한 제2 소스 라인이, 제2 표시 화소에 접속되어 있는 것으로서,The second source line adjacent to the first display pixel connected to the first gate line and the first source line is connected to the second display pixel. 제1 표시 화소로의 입력 신호를, 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호와, 제2 소스 라인 및 제1 표시 화소 사이에 형성된 기생 용량의 용량치에 기초하여 보정하고, 이것을 제1 표시 화소의 기입 신호로 하는 보정 회로를 포함하는 것을 특징으로 하는 표시 장치.The input signal to the first display pixel is corrected based on the input signal to the second display pixel or the write signal to the second display pixel and the capacitance value of the parasitic capacitance formed between the second source line and the first display pixel. And a correction circuit which sets this to the write signal of the first display pixel. 복수의 게이트 라인과 복수의 소스 라인이 교차하는 교차하는 부분의 각각에 대응하여 스위칭소자와 화소 전극을 포함하는 표시 화소가 배치된 표시 장치에 있어서,A display device in which a display pixel including a switching element and a pixel electrode is disposed corresponding to each of an intersection portion where a plurality of gate lines and a plurality of source lines intersect. 동일의 게이트 라인에 접속된 제1 표시 화소 및 제2 표시 화소에 대해, 제1 표시 화소에 접속되는 소스 라인에 인접함과 동시에 제1 표시 화소와의 사이에 기생 용량을 형성하는 소스 라인이, 제2 표시 화소에 접속돠어 있는 것으로서,For a first display pixel and a second display pixel connected to the same gate line, a source line adjacent to a source line connected to the first display pixel and simultaneously forming a parasitic capacitance between the first display pixel, Connected to the second display pixel, 제1 표시 화소로의 입력 신호를, 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호와, 기생 용량의 용량치에 기초하여 보정하고, 이것을 제1 표시 화소의 기입 신호로 하는 보정 회로를 포함하는 것을 특징으로 하는 표시 장치.The input signal to the first display pixel is corrected based on the input signal to the second display pixel or the write signal to the second display pixel and the capacitance value of the parasitic capacitance, and this is regarded as the write signal of the first display pixel. And a correction circuit. 복수의 게이트 라인과 복수의 소스 라인이 교차하는 부분의 각각에 대응하도록, 표시 화소 및 스위칭 소자가 배치된 표시 장치의 구동 방법에 있어서, 동일의 제1 게이트 라인에 의해 구동되는 제1 및 제2 표시 화소에 대해서, 제2 표시 화소가 스위칭 소자를 통해 접속되어 있는 소스 라인에 제1 표시 화소가 기생 용량을 통해 접속되어 있는 것으로서, A driving method of a display device in which display pixels and switching elements are disposed so as to correspond to each of a portion where a plurality of gate lines and a plurality of source lines intersect, first and second driven by the same first gate line The first display pixel is connected via parasitic capacitance to the source line to which the second display pixel is connected via the switching element. 제1 표시 화소로의 기입 신호를, 제1 표시 화소로의 입력 신호를 제2 표시 화소로의 입력 신호 또는 제2 표시 화소로의 기입 신호에 기초하여 보정한 신호로 하는 것을 특징으로 하는 표시 장치의 구동 방법을 컴퓨터에 실행시키기 위한 프로그램.A display device characterized in that the write signal to the first display pixel is a signal corrected based on the input signal to the second display pixel or the write signal to the second display pixel. A program for causing a computer to execute the driving method.
KR1020040106881A 2003-12-17 2004-12-16 Display device driving method, display device, and program KR100690472B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00419535 2003-12-17
JP2003419535 2003-12-17
JP2004360440A JP4184334B2 (en) 2003-12-17 2004-12-13 Display device driving method, display device, and program
JPJP-P-2004-00360440 2004-12-13

Publications (2)

Publication Number Publication Date
KR20050061362A true KR20050061362A (en) 2005-06-22
KR100690472B1 KR100690472B1 (en) 2007-03-09

Family

ID=34810104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106881A KR100690472B1 (en) 2003-12-17 2004-12-16 Display device driving method, display device, and program

Country Status (5)

Country Link
US (1) US7522127B2 (en)
JP (1) JP4184334B2 (en)
KR (1) KR100690472B1 (en)
CN (1) CN100423074C (en)
TW (1) TWI299844B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10708558B2 (en) 2017-03-31 2020-07-07 Sony Corporation Lighting apparatus and projector

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792246B2 (en) * 2004-05-13 2006-07-05 シャープ株式会社 Crosstalk elimination circuit, liquid crystal display device, and display control method
WO2007063620A1 (en) * 2005-11-30 2007-06-07 Sharp Kabushiki Kaisha Display device and method for driving display member
CN101405638B (en) * 2006-03-27 2010-09-22 夏普株式会社 Liquid crystal display device having a plurality of pixel electrodes
CN101405642B (en) * 2006-03-27 2010-10-20 夏普株式会社 Liquid crystal display device having a plurality of pixel electrodes
JP2007279156A (en) * 2006-04-03 2007-10-25 Renesas Technology Corp Driving device for display device and driving method therefor
JP2008009039A (en) * 2006-06-28 2008-01-17 Epson Imaging Devices Corp Electrooptical device and electronic equipment
JP2008089823A (en) 2006-09-29 2008-04-17 Casio Comput Co Ltd Drive circuit of matrix display device, display device, and method of driving matrix display device
US8330700B2 (en) 2007-03-29 2012-12-11 Casio Computer Co., Ltd. Driving circuit and driving method of active matrix display device, and active matrix display device
RU2468449C2 (en) * 2007-07-11 2012-11-27 Сони Корпорейшн Display, method and software for correction of uneven glow
JP5012275B2 (en) * 2007-07-17 2012-08-29 ソニー株式会社 Signal processing apparatus and signal processing method
US8599108B2 (en) * 2007-12-11 2013-12-03 Adti Media, Llc140 Large scale LED display
US8648774B2 (en) * 2007-12-11 2014-02-11 Advance Display Technologies, Inc. Large scale LED display
JP2009237524A (en) * 2008-03-03 2009-10-15 Nikon Corp Liquid crystal panel device, projector, liquid crystal display device and image processor
RU2461077C1 (en) 2008-08-19 2012-09-10 Шарп Кабушики Каиша Data processing apparatus, liquid crystal display, television receiver and data processing method
RU2457552C1 (en) * 2008-09-16 2012-07-27 Шарп Кабушики Каиша Liquid crystal display control device, liquid crystal display, liquid crystal display control method, television receiver
JP4877363B2 (en) * 2009-06-29 2012-02-15 カシオ計算機株式会社 Liquid crystal display device and driving method thereof
JP2011043775A (en) * 2009-08-24 2011-03-03 Nec Lcd Technologies Ltd Image display device and video signal processing method used in the same
RU2012133454A (en) * 2010-01-08 2014-02-20 Шарп Кабусики Кайся DISPLAY DEVICE AND METHOD FOR DISPLAY DEVICE MANAGEMENT
US9111475B2 (en) 2011-02-18 2015-08-18 Sharp Kabushiki Kaisha Method of driving display device, program, and display device
TWI500018B (en) * 2012-12-07 2015-09-11 Innocom Tech Shenzhen Co Ltd Crosstalk compensation method and display apparatus using the same
CN103854616A (en) * 2012-12-07 2014-06-11 群康科技(深圳)有限公司 Crosstalk compensation method of display panel and display device thereof
KR102002986B1 (en) * 2013-01-11 2019-07-24 삼성디스플레이 주식회사 Display device and driving method of the same
JP5771241B2 (en) * 2013-06-28 2015-08-26 双葉電子工業株式会社 Display driving device, display driving method, and display device
CN103813158B (en) * 2014-02-19 2015-12-02 深圳市华星光电技术有限公司 Over-drive value generating apparatus and method
JP6578661B2 (en) * 2015-01-27 2019-09-25 セイコーエプソン株式会社 Driver, electro-optical device and electronic apparatus

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961818A (en) * 1982-10-01 1984-04-09 Seiko Epson Corp Liquid crystal display device
US4825203A (en) 1984-07-06 1989-04-25 Sharp Kabushiki Kaisha Drive circuit for color liquid crystal display device
JPS6123199A (en) 1984-07-11 1986-01-31 シャープ株式会社 Driving circuit for color liquid crystal display unit
US4800375A (en) * 1986-10-24 1989-01-24 Honeywell Inc. Four color repetitive sequence matrix array for flat panel displays
KR940005240B1 (en) * 1990-05-07 1994-06-15 후지스 가부시끼가이샤 Display apparatus of active matrix for high faculty
JPH0467091A (en) 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> Liquid crystal display unit
JP3210437B2 (en) 1991-09-24 2001-09-17 株式会社東芝 Liquid crystal display
TW225025B (en) 1992-10-09 1994-06-11 Tektronix Inc
DE69411223T2 (en) 1993-04-30 1999-02-18 International Business Machines Corp., Armonk, N.Y. Method and apparatus for eliminating crosstalk in an active matrix liquid crystal display device
JPH06324649A (en) 1993-05-14 1994-11-25 Sony Corp Solid-state display device
JP3133216B2 (en) 1993-07-30 2001-02-05 キヤノン株式会社 Liquid crystal display device and driving method thereof
WO1996016393A1 (en) * 1994-11-24 1996-05-30 Philips Electronics N.V. Active matrix liquid crystal display device and method of driving such
GB2303437A (en) 1995-06-12 1997-02-19 Ford Motor Co Stress relief in heat exchangers
US6023315A (en) * 1995-07-04 2000-02-08 Sharp Kabushiki Kaisha Spatial light modulator and directional display
JP3734537B2 (en) 1995-09-19 2006-01-11 シャープ株式会社 Active matrix liquid crystal display device and driving method thereof
GB9705703D0 (en) * 1996-05-17 1997-05-07 Philips Electronics Nv Active matrix liquid crystal display device
JPH1010517A (en) 1996-06-21 1998-01-16 Fujitsu Ltd Image display device
JP3629867B2 (en) * 1997-01-10 2005-03-16 ソニー株式会社 Plasma address display device
JP3300638B2 (en) * 1997-07-31 2002-07-08 株式会社東芝 Liquid crystal display
JP3335895B2 (en) * 1997-12-26 2002-10-21 シャープ株式会社 Liquid crystal display
JPH11272244A (en) 1998-03-25 1999-10-08 Toshiba Corp Liquid crystal display device
GB2336963A (en) 1998-05-02 1999-11-03 Sharp Kk Controller for three dimensional display and method of reducing crosstalk
KR100722827B1 (en) 1999-05-07 2007-05-30 가부시키가이샤 티티티 Flat type display device
JP3416570B2 (en) 1999-05-20 2003-06-16 シャープ株式会社 Address type image display device
JP2001042833A (en) 1999-07-29 2001-02-16 Sharp Corp Color display device
JP4521903B2 (en) 1999-09-30 2010-08-11 ティーピーオー ホンコン ホールディング リミテッド Liquid crystal display
JP2001184012A (en) 1999-10-12 2001-07-06 Sharp Corp Matrix type display device
CN1343346B (en) * 1999-11-12 2010-05-05 统宝香港控股有限公司 Liquid crystal display device with high brightness
DE60036232T2 (en) * 1999-12-08 2008-05-21 X-Rite, Inc., Grandville Optical measuring device and method
JP3571993B2 (en) 2000-04-06 2004-09-29 キヤノン株式会社 Driving method of liquid crystal display element
JP2001343636A (en) 2000-05-31 2001-12-14 Sharp Corp Matrix type color display device
US6542136B1 (en) 2000-09-08 2003-04-01 Motorola, Inc. Means for reducing crosstalk in a field emission display and structure therefor
JP3685029B2 (en) 2000-10-04 2005-08-17 セイコーエプソン株式会社 Liquid crystal display device, image signal correction circuit, driving method of liquid crystal display device, image signal correction method, and electronic apparatus
JP3815212B2 (en) 2000-12-04 2006-08-30 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and method of adjusting electro-optical device
JP2002258813A (en) 2001-03-05 2002-09-11 Matsushita Electric Ind Co Ltd Liquid crystal driving
JP2002297109A (en) 2001-03-30 2002-10-11 Fujitsu Ltd Liquid crystal display device and driving circuit therefor
US7956823B2 (en) 2001-05-30 2011-06-07 Sharp Kabushiki Kaisha Color display device, color compensation method, color compensation program, and storage medium readable by computer
JP3679060B2 (en) * 2001-05-30 2005-08-03 シャープ株式会社 Color display device
AU2002357625A1 (en) * 2002-01-17 2003-07-30 International Business Machines Corporation Display device, scanning line driver circuit
US6888604B2 (en) * 2002-08-14 2005-05-03 Samsung Electronics Co., Ltd. Liquid crystal display
US7271863B2 (en) * 2002-10-16 2007-09-18 Nitto Denko Corporation Color liquid crystal display with internal rear polarizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10708558B2 (en) 2017-03-31 2020-07-07 Sony Corporation Lighting apparatus and projector

Also Published As

Publication number Publication date
JP2005202377A (en) 2005-07-28
CN100423074C (en) 2008-10-01
JP4184334B2 (en) 2008-11-19
KR100690472B1 (en) 2007-03-09
TW200601222A (en) 2006-01-01
US7522127B2 (en) 2009-04-21
CN1664906A (en) 2005-09-07
US20050168424A1 (en) 2005-08-04
TWI299844B (en) 2008-08-11

Similar Documents

Publication Publication Date Title
KR100690472B1 (en) Display device driving method, display device, and program
KR100798356B1 (en) Image processing circuit, image display device, and an image processing method
JP5863925B2 (en) Control apparatus and control method
KR101072375B1 (en) Liquid Crystal Display Device Automatically Adjusting Aperture Ratio In Each Pixel
JP4578915B2 (en) Active matrix type liquid crystal display device and liquid crystal display panel used therefor
KR101680500B1 (en) Liquid crystal display device
KR20160017674A (en) Display apparatus
KR101029503B1 (en) Display device and method of driving the display device
KR20120105493A (en) A multi-primary display
US10789872B2 (en) Display apparatus with enhanced aperture ratio
CN103155026A (en) Display device
US11017709B2 (en) Driving method for pixel matrix and display device
US20090102767A1 (en) Liquid Crystal Display Apparatus
JP3137727U (en) Liquid crystal display panel drive circuit
TWI398713B (en) Array substrate and flat display device
KR20160099162A (en) Display apparatus and method of driving the same
CN100454086C (en) Liquid crystal display device and driving method
KR20080051817A (en) Liquid crystal display and method for generating gamma curve thereof
US20200342823A1 (en) Method for driving pixel matrix and display device
KR20060111148A (en) Driving apparatus of display device and driving method thereof
EP1553553A2 (en) Liquid crystal display driver for compensating viewing angle
CN109599075B (en) Driving method and driving device of display panel and display equipment
CN106601203A (en) Liquid crystal display panel and device
KR20060015639A (en) Image degradation correction in novel liquid crystal displays with split blue subpixels
CN113571024A (en) Display panel, driving method and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee