KR20050058839A - Electronic device package including silicon capacitor therein - Google Patents
Electronic device package including silicon capacitor therein Download PDFInfo
- Publication number
- KR20050058839A KR20050058839A KR1020030090820A KR20030090820A KR20050058839A KR 20050058839 A KR20050058839 A KR 20050058839A KR 1020030090820 A KR1020030090820 A KR 1020030090820A KR 20030090820 A KR20030090820 A KR 20030090820A KR 20050058839 A KR20050058839 A KR 20050058839A
- Authority
- KR
- South Korea
- Prior art keywords
- electronic device
- silicon capacitor
- substrate
- present
- device package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
본 발명은 내부에 실리콘 커패시터를 장착하는 전자 소자 패키지에 관한 것이다. 본 발명의 일실시예에 따른 전자 소자 패키지는 전자 소자, 전자 소자에 형성된 칩 패드와 와이어 본딩을 통하여 전기적으로 연결되어 있는 기판, 및 전자 소자의 주면과 기판 사이에 형성되는 임의의 전기 용량을 가지는 실리콘 커패시터를 포함한다.The present invention relates to an electronic device package having a silicon capacitor mounted therein. An electronic device package according to an embodiment of the present invention has an electronic device, a substrate electrically connected to the chip pad and wire bonding formed on the electronic device, and an arbitrary capacitance formed between the main surface and the substrate of the electronic device. Silicon capacitors.
Description
본 발명은 전자 소자 패키지에 대한 것으로, 보다 상세하게는 전자 소자의 전원 단자(Power Pin)와 접지 단자(Ground Pin)에 연결되는 실리콘 디커플링 커패시터(Silicon Decoupling Capacitor)를 전자 소자와 함께 실장하는 패키지에 관한 것이다.The present invention relates to an electronic device package, and more particularly, to a package for mounting a silicon decoupling capacitor (AC) together with an electronic device connected to a power pin and a ground pin of the electronic device. It is about.
전자 소자 패키지를 사용하는 시스템의 크기가 경박단소해지고, 또한 전자 소자가 초고속화가 되면서 반도체 패키지에 의한 기능 수행시 전기적 손실과 잡음의 발생이 문제가 되고 있다. 특히 반도체칩의 동작주파수가 과거 수십 Mhz에서 최근 수백Mhz~ Ghz로의 변화가 급속히 되면서 전기적 손실과 잡음을 줄이는 문제가 중요시 되고 있다 As the size of the system using the electronic device package is light and small, and the electronic device becomes very high speed, the generation of electrical loss and noise when performing functions by the semiconductor package become a problem. In particular, as the operating frequency of semiconductor chips changes rapidly from tens of MHz to hundreds of MHz to Ghz, the problem of reducing electrical loss and noise is becoming important.
이런 주변 환경에 따른 반도체 패키지의 특성향상을 위해서 반도체 패키지 설계를 변경하거나 반도체 패키지가 실장되는 시스템에 디커플링 커패시터를 함께 실장하여, 고속화에 따른 전기적 손실과 잡음의 발생을 최소화하는 방법이 많이 사용되고 있다. 그러나, 추가로 장착되는 커패시터의 용량 및 수가 증가되는 경우, 결국에는 보드의 실장 면적등이 증가하게 되는 문제점이 있었다.In order to improve the characteristics of the semiconductor package according to the surrounding environment, a method of minimizing the generation of electrical loss and noise due to the high speed has been widely used by changing the semiconductor package design or mounting the decoupling capacitor together in the system in which the semiconductor package is mounted. However, when the capacity and the number of additionally mounted capacitors increase, there is a problem in that the mounting area of the board increases.
본 발명이 이루고자 하는 기술적 과제는 시스템의 실장면적에 구애 받지 않고 전기적인 특성의 향상은 물론 실장 면적도 줄일 수 있는 전자 소자 패키지를 제공하는 것이다.The technical problem to be achieved by the present invention is to provide an electronic device package that can reduce the mounting area as well as the improvement of the electrical characteristics irrespective of the mounting area of the system.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 패키지는, 주면에 다수의 칩 패드가 형성되어 있는 전자 소자, 상기 칩 패드와 와이어 본딩을 통하여 전기적으로 연결되어 있는 기판, 및 상기 전자 소자의 주면과 상기 기판 사이에 형성되는 임의의 전기 용량을 가지는 실리콘 커패시터를 포함한다. 여기서, '주면'이라 함은 전자 소자에 있어서 외부와 전기적 연결을 가능하게 하는 칩 패드가 형성되어 있는 면을 말한다.The package according to the present invention for achieving the above technical problem, an electronic device having a plurality of chip pads formed on the main surface, a substrate electrically connected to the chip pad through a wire bonding, and the main surface of the electronic device and the Silicon capacitors having any capacitance formed between the substrates. Here, the 'main surface' refers to a surface on which a chip pad is formed to enable electrical connection with the outside in an electronic device.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알아주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention, and methods of achieving the same will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to those skilled in the art to fully understand the scope of the invention, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
본 발명에 따른 패키지에 실장될 수 있는 '전자 소자'는 전자 기기나 전자 회로 따위를 구성하는 단위 부품을 통칭한다. 따라서 전자 소자는 고집적 반도체 메모리 소자, 프로세서, MEM's(Micro Electro Mechanical) 소자, 광전자 (Optoelectronic) 소자, 디스플레이 소자 (display device) 등을 포함한다. 이하 실시예들에서는 전자 소자로 '반도체칩'을 예로 들어 설명한다.The 'electronic device' that can be mounted in a package according to the present invention refers to unit components constituting an electronic device or an electronic circuit. Accordingly, electronic devices include highly integrated semiconductor memory devices, processors, microelectro mechanical (MEM's) devices, optoelectronic devices, display devices, and the like. In the following embodiments, a semiconductor chip is used as an electronic device.
본 발명에 따른 '전자 소자'가 실장되는 기판으로는 리드 프레임, PCB(Printed Circuit Board), 또는 테이프 배선 기판 등이 모두 가능하다.The substrate on which the 'electronic device' is mounted may be a lead frame, a printed circuit board (PCB), a tape wiring board, or the like.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지의 평면도이며 도 2는 도 1의 Ⅱ - Ⅱ'를 기준으로 자른 단면도이다. 본 발명의 제 1 실시예에 따른 반도체 패키지는 반도체칩(120), 실리콘 커패시터(100), 리드 프레임(110)을 포함한다. 상기 반도체칩은 내부에 집적회로가 포함되어 있으며 주면에 칩 패드(150,151,152)가 형성되어 있다. 상기 칩 패드(150,151,152)는 신호의 입출력이 이루어지는 신호 패드(150), 전원의 입출력이 이루어지는 전원 패드(151) 접지 역할을 하는 접지 패드(152)를 포함한다. 상기 반도체칩(320)이 작동하기 위해서는 전원 전압이 인가되어야 하는데, 상기 전원 전압에는 전원 잡음(Power Noise)이 포함되어 있으며 이로 인해 상기 반도체칩(120) 내부 집적회로의 오동작을 유발하기도 한다. 특히 회로의 집적도가 증가함에 따라 상기 전원 잡음이 집적회로에 미치는 영향이 심각해 지는데 이를 줄여주는 장치가 실리콘 커패시터이며 이를 디커플링 커패시터(Decoupling Capacitor)라고도 한다. 상기 리드 프레임(110)은 상기 반도체칩(120)에 전기를 공급하고 입출력 신호를 전달하며 반도체칩(120)을 지지해주는 역할을 하는 반도체 패키지 내의 구조체로서 주로 구리 합금으로 이루어진다.1 is a plan view of a semiconductor package according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1. The semiconductor package according to the first embodiment of the present invention includes a semiconductor chip 120, a silicon capacitor 100, and a lead frame 110. The semiconductor chip includes an integrated circuit therein, and chip pads 150, 151, and 152 are formed on a main surface thereof. The chip pads 150, 151, and 152 include a signal pad 150 through which signals are input and output, and a ground pad 152 serving as a ground of the power pad 151 through which input and output of power are performed. In order for the semiconductor chip 320 to operate, a power supply voltage must be applied. The power supply voltage includes power noise, which may cause a malfunction of an integrated circuit in the semiconductor chip 120. In particular, as the degree of integration of the circuit increases, the influence of the power supply noise on the integrated circuit becomes serious, and a device for reducing this is a silicon capacitor, which is also called a decoupling capacitor. The lead frame 110 is a structure in a semiconductor package that serves to supply electricity to the semiconductor chip 120, transmit an input / output signal, and support the semiconductor chip 120, and is mainly made of a copper alloy.
주면의 가운데에 칩 패드(150,151,152)가 형성된 반도체칩(120)의 표면에 반도체 칩 제조 공정으로 제작된 상기 실리콘 커패시터(100)를 상기 칩 패드(150,151,152)를 기준으로 양쪽에 균등한 크기로 배치를 하고 그 위에 상기 리드 프레임(110)을 접착한다. 그리고 기존의 표준 반도체 패키지 제조 공정에서 사용하는 와이어 본딩(131)을 통해서 상기 반도체칩(120)의 중심부에 부착된 상기 칩 패드(150, 151, 152)와 상기 리드 프레임(110)을 연결한다. 실리콘 커패시터의 작동을 위하여, 전원 패드(151)나, 접지 패드(152)가 연결된 리드 프레임(110)과 상기 실리콘 커패시터(100)에 형성된 본딩 패드(153)를 와이어 본딩(132)을 통해서 연결하여 디커플링 커패시터의 역할을 수행할 수 있도록 한다. 본 발명은 반도체칩의 센터 패드의 구조가 도 1에서 도시한 1열인 경우 뿐만 아니라, 2열인 경우나 "H"형으로 구성되어진 경우에도 적용될 수 있다. On the surface of the semiconductor chip 120 where the chip pads 150, 151 and 152 are formed in the center of the main surface, the silicon capacitors 100 manufactured by the semiconductor chip manufacturing process may be arranged in equal size on both sides of the chip pads 150, 151 and 152. And the lead frame 110 is bonded thereon. The lead pad 110 is connected to the chip pads 150, 151, and 152 attached to the center of the semiconductor chip 120 through wire bonding 131 used in a conventional standard semiconductor package manufacturing process. In order to operate the silicon capacitor, the power pad 151 or the lead frame 110 to which the ground pad 152 is connected and the bonding pad 153 formed on the silicon capacitor 100 are connected through the wire bonding 132. It can serve as a decoupling capacitor. The present invention can be applied not only to the case where the structure of the center pad of the semiconductor chip is one column shown in FIG.
도 3은 본 발명의 제 1 실시예의 변형례에 따른 반도체 패키지의 평면도이며, 도 4는 도 3의 Ⅳ - Ⅳ'를 자른 단면도이다. 본 실시예에 따른 반도체 패키지는 반도체칩(220), 실리콘 커패시터(200), 리드 프레임(210)을 포함한다. 본 실시예에 따른 반도체 패키지는 상기 제 1 실시예에 따른 반도체 패키지와는 달리 실리콘 커패시터(200)와 리드 프레임(210)간의 전기적 접합부가 와이어 본딩이 아닌 금속간 화합물(231)로 이루어져있다. 상기 리드 프레임(210)과 상기 실리콘 커패시터(200)사이에 형성된 빈공간에 솔더, 또는 파라듐 합금등의 전도체가 전기적 접합부를 형성한다. 또한 실리콘 커패시터(200)의 작동을 위하여 반도체칩(220)의 전원 패드(251)및 접지 패드(252)와 실리콘 커패시터(200)의 본딩 패드(253)를 와이어 본딩(232)에 의하여 연결한다. 또한 상기 리드 프레임(210)과 상기 실리콘 커패시터(200)의 전기적 접합부 형성하기 위하여 금속간 화합물(231) 대신 이방성 전도체 필름(Anisotropically Conductive Film)을 형성할 수 있다. 이방성 전도체 필름은 금속 코팅된 플라스틱 또는 금속 입자등이 고분자 접착 필름에 분산되어 있어 PCB접속등에 널리 쓰이는 재료이다. 3 is a plan view of a semiconductor package according to a modification of the first embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3. The semiconductor package according to the present embodiment includes a semiconductor chip 220, a silicon capacitor 200, and a lead frame 210. In the semiconductor package according to the present exemplary embodiment, unlike the semiconductor package according to the first exemplary embodiment, an electrical junction between the silicon capacitor 200 and the lead frame 210 is formed of an intermetallic compound 231 instead of wire bonding. A conductor such as solder or a palladium alloy forms an electrical junction in the empty space formed between the lead frame 210 and the silicon capacitor 200. In addition, the power pad 251 and the ground pad 252 of the semiconductor chip 220 and the bonding pad 253 of the silicon capacitor 200 are connected by wire bonding 232 to operate the silicon capacitor 200. In addition, an anisotropically conductive film may be formed instead of the intermetallic compound 231 to form an electrical junction between the lead frame 210 and the silicon capacitor 200. Anisotropic conductor film is a material widely used for PCB connection because metal coated plastic or metal particles are dispersed in polymer adhesive film.
도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도이며, 도 6은 도 5의 분해 사시도이다. 제 2 실시예에 따른 반도체 패키지는 반도체칩(320), 실리콘 커패시터(300), 리드 프레임(310)을 포함한다. 제 2 실시예에 따른 반도체 패키지는 제 1실시예에 따른 반도체 패키지와 달리 리드 프레임(300)상부에 위치하는 하나의 커패시터를 포함한다. 리드 프레임(310) 상부에 전기적 접합부(331)로 연결되어 있는 하나의 실리콘 커패시터(300)를 형성함으로써 종래의 기술에 따른 제조 공정 및 설계를 크게 변경시키지 않고 실리콘 커패시터가 장착된 반도체 패키지를 구현할 수 있다.5 is a cross-sectional view of a semiconductor package according to a second exemplary embodiment of the present invention, and FIG. 6 is an exploded perspective view of FIG. 5. The semiconductor package according to the second embodiment includes a semiconductor chip 320, a silicon capacitor 300, and a lead frame 310. Unlike the semiconductor package according to the first embodiment, the semiconductor package according to the second embodiment includes one capacitor positioned on the lead frame 300. By forming one silicon capacitor 300 connected to the electrical junction portion 331 on the lead frame 310, a semiconductor package equipped with a silicon capacitor may be implemented without greatly changing the manufacturing process and design according to the related art. have.
도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지의 단면도이고, 도 8은 도 7의 분해 사시도이다. 제 3 실시예에 따른 반도체 패키지는 반도체칩(420), 실리콘 커패시터(400), PCB(410)를 포함한다. 본 실시예에서는 제 1 실시예에서 제공된 리드 프레임(110)대신 PCB(410)가 제공된다.7 is a cross-sectional view of a semiconductor package according to a third exemplary embodiment of the present invention, and FIG. 8 is an exploded perspective view of FIG. 7. The semiconductor package according to the third embodiment includes a semiconductor chip 420, a silicon capacitor 400, and a PCB 410. In this embodiment, the PCB 410 is provided instead of the lead frame 110 provided in the first embodiment.
중앙에 칩 패드(450,451)를 가진 상기 반도체칩(420)의 주면에 상기 실리콘 커패시터(400)를 상기 칩 패드(450,451)를 기준으로 양쪽에 균등한 크기로 배치하고, 상기 실리콘 커패시터(400)의 하부에는 솔더 볼(460)의 부착이 가능한 PCB(410)를 접착한다. 신호 패드(450)는 상기 PCB(410)에 형성된 본딩 패드(415)와 와이어 본딩(430)이 이루어지며 전원 패드(451)는 실리콘 커패시터(400)와 와이어 본딩(431)이 이루어진다. PCB(410)의 내부에는 실리콘 커패시터(400)와 전기적 연결을 가능하게 하는 범프(bump)(414)와 비아 홀(via hole)(412)이 있으며, 상기 비아 홀(412) 외부에는 PCB유전체층과 PSR(Photo Solder Resistor)층이 적층 구조로 형성되어 있다(413). 반도체칩(420)의 신호 패드(450)와 PCB(410)의 본딩 패드(415)는 와이어 본딩(430)으로 연결되어 있고, 반도체칩(420)의 전원 패드와 접지 패드(451)는 실리콘 커패시터(400)와 와이어 본딩(431)으로 연결되어있으며, 그 위를 밀봉 수지로 밀봉한다. 도 8에 도시된 PCB(410) 하단에는 솔더 볼(460)을 융착할 수 있는 솔더 볼 패드(Solder Ball Pad)(461)와 그밖에 PCB 패턴(411)이 형성되어 있다. The silicon capacitor 400 is disposed on the main surface of the semiconductor chip 420 having the chip pads 450 and 451 at the center of the semiconductor chip 420 in equal size on both sides of the chip pads 450 and 451, The lower portion of the PCB 410 to which the solder ball 460 can be attached is bonded. The signal pad 450 is formed of the bonding pad 415 formed on the PCB 410 and the wire bonding 430, and the power pad 451 is formed of the silicon capacitor 400 and the wire bonding 431. In the PCB 410, a bump 414 and a via hole 412 may be electrically connected to the silicon capacitor 400. The PCB dielectric layer may be disposed outside the via hole 412. A PSR (Photo Solder Resistor) layer is formed in a stacked structure (413). The signal pad 450 of the semiconductor chip 420 and the bonding pad 415 of the PCB 410 are connected by wire bonding 430, and the power pad and the ground pad 451 of the semiconductor chip 420 are silicon capacitors. 400 is connected to the wire bonding 431, and sealed thereon with a sealing resin. A solder ball pad 461 and other PCB patterns 411 may be formed at the bottom of the PCB 410 illustrated in FIG. 8 to weld the solder balls 460.
도 9는 본 발명의 제 3 실시예의 변형례에 따른 반도체 패키지의 단면도이다. 제 3 실시예의 변형례에 따른 반도체 패키지는 반도체칩(520), 실리콘 커패시터(500), 테이프 배선 기판(510)를 포함한다. 본 실시예에서는 제 3 실시예에서 제공된 PCB(410)대신 테이프 배선 기판(510)이 제공된다. 상기 테이프 배선 기판(510)의 내부에는 실리콘 커패시터(500)와 전기적 연결을 가능하게 하는 범프(514)와 회로 패턴이 형성되어 있는 폴리 이미드 필름(513)을 포함하며 솔더 볼(560)의 융착이 가능한 구리 전극(561)이 형성되어 있다. 9 is a sectional view of a semiconductor package according to a modification of the third embodiment of the present invention. The semiconductor package according to the modification of the third embodiment includes the semiconductor chip 520, the silicon capacitor 500, and the tape wiring board 510. In this embodiment, a tape wiring board 510 is provided instead of the PCB 410 provided in the third embodiment. The tape wiring board 510 may include a bump 514 for enabling electrical connection with the silicon capacitor 500 and a polyimide film 513 having a circuit pattern formed thereon, and fusion of the solder balls 560. This possible copper electrode 561 is formed.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention belongs may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.
상술한 바와 같이 본 발명에 따라 반도체칩형 실리콘 디커플링 커패시터를 반도체 패키지 내부에 삽입하여 실장하면, 전원에서 발생하는 전기적 손실과 잡음을 제거할 수 있으며, 기존의 칩 커패시터를 외부에 장착한 것보다 실장 면적을 감소시킬 수 있다.As described above, when the semiconductor chip type silicon decoupling capacitor is inserted into the semiconductor package and mounted, the electrical loss and noise generated from the power source can be eliminated, and the mounting area is larger than that of the conventional chip capacitor. Can be reduced.
도 1은 본 발명의 제 1 실시예에 따른 전자 소자 패키지의 평면도이다.1 is a plan view of an electronic device package according to a first embodiment of the present invention.
도 2는 도 1의 Ⅱ - Ⅱ'선을 따라 자른 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.
도 3은 본 발명의 제 1 실시예의 변형예에 따른 전자 소자 패키지의 평면도이다.3 is a plan view of an electronic device package according to a modification of the first embodiment of the present invention.
도 4는 도 3의 Ⅳ - Ⅳ'선을 따라 자른 단면도이다.4 is a cross-sectional view taken along line IV-IV 'of FIG. 3.
도 5는 본 발명의 제 2 실시예에 따른 전자 소자 패키지의 단면도이다.5 is a cross-sectional view of an electronic device package according to a second embodiment of the present invention.
도 6은 도 5의 분해 사시도이다.6 is an exploded perspective view of FIG. 5.
도 7은 본 발명의 제 3 실시예에 따른 전자 소자 패키지의 단면도이다.7 is a cross-sectional view of an electronic device package according to a third embodiment of the present invention.
도 8는 도 7의 분해 사시도이다.8 is an exploded perspective view of FIG. 7.
도 9은 본 발명의 제 3실시예의 변형예에 따른 전자 소자 패키지의 단면도이다.9 is a cross-sectional view of an electronic device package according to a modified example of the third embodiment of the present invention.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100 : 실리콘 커패시터 110 : 리드 프레임100 silicon capacitor 110 lead frame
120 : 반도체칩 140 : 밀봉 수지120: semiconductor chip 140: sealing resin
150 : 신호 패드 151 : 전원 패드 150: signal pad 151: power pad
152 : 접지 패드 200 : 실리콘 커패시터152: ground pad 200: silicon capacitor
210 : 리드 프레임 220 : 반도체칩210: lead frame 220: semiconductor chip
231 : 금속간 화합물 232 : 와이어 본딩231: intermetallic compound 232: wire bonding
240 : 밀봉 수지 300 : 실리콘 커패시터240: sealing resin 300: silicon capacitor
310 : 리드 프레임 320 : 반도체칩310: lead frame 320: semiconductor chip
331 : 금속간 화합물 400 : 실리콘 커패시터331: intermetallic compound 400: silicon capacitor
410 : PCB 420 : 반도체칩410: PCB 420: semiconductor chip
460 : 솔더 볼460: Solder Balls
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030090820A KR20050058839A (en) | 2003-12-12 | 2003-12-12 | Electronic device package including silicon capacitor therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030090820A KR20050058839A (en) | 2003-12-12 | 2003-12-12 | Electronic device package including silicon capacitor therein |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050058839A true KR20050058839A (en) | 2005-06-17 |
Family
ID=37252146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030090820A KR20050058839A (en) | 2003-12-12 | 2003-12-12 | Electronic device package including silicon capacitor therein |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050058839A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850286B1 (en) * | 2006-01-18 | 2008-08-04 | 삼성전자주식회사 | Semiconductor chip package attached electronic device and integrated circuit module having the same |
-
2003
- 2003-12-12 KR KR1020030090820A patent/KR20050058839A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850286B1 (en) * | 2006-01-18 | 2008-08-04 | 삼성전자주식회사 | Semiconductor chip package attached electronic device and integrated circuit module having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5899705A (en) | Stacked leads-over chip multi-chip module | |
| KR100301649B1 (en) | Semiconductor device | |
| US5895230A (en) | Integrated circuit chip package having configurable contacts and method for making the same | |
| US20010013654A1 (en) | Ball grid package with multiple power/ ground planes | |
| US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
| CN103384913A (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
| JP2004128219A (en) | Semiconductor device with additional function and its manufacturing method | |
| KR20140057982A (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| US5473190A (en) | Tab tape | |
| US5475565A (en) | Power distribution lid for IC package | |
| JPH08111497A (en) | Resin packaged semiconductor device | |
| US6759753B2 (en) | Multi-chip package | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US7372139B2 (en) | Semiconductor chip package | |
| JP3251323B2 (en) | Electronic circuit device | |
| US7863716B2 (en) | Method and apparatus of power ring positioning to minimize crosstalk | |
| KR100196991B1 (en) | Chip scale package assembly and multi chip module assembly | |
| KR20050058839A (en) | Electronic device package including silicon capacitor therein | |
| JP2004186362A (en) | Circuit device | |
| KR100276858B1 (en) | Electronic package with enhanced pad design | |
| US6744128B2 (en) | Integrated circuit package capable of improving signal quality | |
| KR20030012192A (en) | A window chip scale package having stacked dies | |
| JP3645701B2 (en) | Semiconductor device | |
| KR0176112B1 (en) | Semiconductor chip package for reduced noise | |
| KR100369501B1 (en) | Semiconductor Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |