KR20050058589A - 횡전계 방식의 액정표시장치 및 그 제조방법 - Google Patents

횡전계 방식의 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20050058589A
KR20050058589A KR1020030090520A KR20030090520A KR20050058589A KR 20050058589 A KR20050058589 A KR 20050058589A KR 1020030090520 A KR1020030090520 A KR 1020030090520A KR 20030090520 A KR20030090520 A KR 20030090520A KR 20050058589 A KR20050058589 A KR 20050058589A
Authority
KR
South Korea
Prior art keywords
common electrode
electrode
substrate
auxiliary
pixel
Prior art date
Application number
KR1020030090520A
Other languages
English (en)
Other versions
KR101093279B1 (ko
Inventor
박철우
박순영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030090520A priority Critical patent/KR101093279B1/ko
Publication of KR20050058589A publication Critical patent/KR20050058589A/ko
Application granted granted Critical
Publication of KR101093279B1 publication Critical patent/KR101093279B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명에 의한 횡전계 방식의 액정표시장치는, 기판 상에 교차하여 매트릭스 형태의 화소영역을 정의하는 다수의 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 박막트랜지스터와; 상기 화소영역 상에 형성되고, 상기 박막트랜지스터와 연결되며 다수의 수직패턴이 구비된 투명 도전성 금속 재질의 화소전극과; 상기 화소전극과 횡전계를 이루며, 상기 게이트 라인, 데이터 라인 및 박막트랜지스터와 중첩되도록 형성된 투명 도전성 금속 재질의 공통전극과; 상기 공통전극 하부에 형성된 게이트 금속 재질의 보조 공통전극과; 상기 기판의 소정 위치에서 상기 공통전극과, 보조 공통전극이 전기적으로 접속되도록 형성된 콘택홀이 포함되는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, ITO 전극으로 이루어진 공통전극의 높은 저항에 관련하여 발생하는 공통전압 지연 문제를 저저항 금속을 적용하는 보조 공통전극의 공통전압 입력을 통하여 전체 디스플레이 영역의 최소 부분에 ITO 공통전극의 지연 보상 콘택홀 또는 레이저 용접을 통하여 대면적 액정표시장치의 휘도 향상과 품위 향상이 가능하며, 향후 액정표시장치의 지속적인 대면적화의 실현을 가능케 한다.

Description

횡전계 방식의 액정표시장치 및 그 제조방법{In-Plane Switching mode Liquid Crystal Display Device and manufacturing method thereof}
본 발명은 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것으로, 특히 ITO로 형성된 공통전극 하부에 게이트 금속으로 형성된 보조 공통전극을 형성하고, 패널의 소정 지점에서 상기 공통전극과 보조 공통전극을 전기적으로 접속시켜 공통전압 지연 현상을 극복하는 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치는 상부기판과 하부기판이 합착되고, 상기 상, 하부기판 사이에 액정을 주입하여 형성한다. 또한, 상기 상부기판과 하부기판의 바깥 면에는 편광판(polarizer)과 위상차판(retardation film) 등을 부착하며, 이러한 다수의 구성요소를 선택적으로 구성함으로써 빛의 진행 방향을 바꾸거나 굴절률을 변화시켜 높은 휘도(brightness)와 콘트라스트(contrast) 특성을 갖는 액정표시장치가 형성되는 것이다.
액정표시장치로서 근래에 사용되는 액정셀은 통상 트위스크 네마틱(TN) 모드를 채택하고 있으며, 상기 TN 모드는 시야각에 따라 계조 표시에서의 광투과율이 달라지는 특성을 보유하므로 그 대면적화에 제한이 있다.
이러한 문제를 해결하기 위해 평행한 전기장을 이용하는 횡전계 방식(In-Plane-Switching : 이하 IPS) 모드는 종래의 상기 TN 모드에 비해 콘트라스트(contrast), 그레이 인버전(gray inversion), 컬러 시프트(color shift) 등의 시야각 특성을 향상시킬 수 있는 장점이 있다.상기 IPS 모드는 박막트랜지스터 어레이기판 즉, 하부기판 상에 화소전극과 공통전극이 동일 평면 상에 형성되는 형태로, 액정은 상기 하부기판 상에 형성된 상기 화소전극 및 공통전극의 수평 전계에 의해 작동되며, 상부기판은 컬러 필터를 포함하는 기판으로 컬러 필터는 적, 녹, 청의 세가지 색이 순차적으로 배열되어 있고, 안료분산법, 염색법, 전착법 등의 방법으로 제작된다.
도 1은 종래의 IPS 모드 액정표시장치 하부기판의 일부 평면도이다.
도 1을 참조하면, 상기 하부기판에는 다수의 게이트 라인(111)과 데이터 라인(113)이 교차하여 화소영역(P)을 정의하고, 상기 화소영역(P)이 매트릭스 형태로 구비되어 있으며, 상기 게이트 라인(111)과 데이터 라인(113)이 교차하는 지점에는 스위칭 소자인 박막트랜지스터(T)가 구성된다. 상기 박막트랜지스터(T)는 게이트전극(119)과 소스전극(121) 및 드레인전극(123)을 포함한다.
상기 게이트 라인(111)과 데이터 라인(113)이 교차하여 정의되는 화소영역(P) 상에는 공통전극(115)과 화소전극(117)이 각각 핑거 형태로 맞물려 형성되며, 상기 핑커 형태의 공통전극(115)은 다수의 수직 패턴인 수직 공통전극(115a)과 상기 다수의 수직 공통전극을 하나로 일체화하는 수평 패턴인 수평 공통전극(115b)으로 구성되며, 상기 게이트 라인(111)과 소정 간격 이격되어 형성된다.
또한, 상기 공통전극(115)와 맞물려 형성되는 화소전극(117) 역시 상기 다수의 수직 패턴인 수직 화소전극(117a)과 상기 다수의 수직 화소전극(117a)을 하나로 일체화하는 수평 패턴인 수평 화소전극(117b)으로 구성된다.
종래의 경우 상기 공통전극(115)이 게이트 라인(111)과 동일한 재질로 이루어져 상기 게이트 전극(119), 게이트 라인(111)이 형성되는 층에 같이 형성되었으나, 이 경우 상기 공통전극(115)이 유색 금속 재질로 이루어지게 되어 개구율을 낮추게 되는 단점이 있었다.
이에 따라 최근에는 상기 공통전극(115)을 상기 화소전극(117)과 같이 투명한 ITO 전극 등으로 형성하고, 이를 상기 화소전극(117)이 형성되는 층에 같이 형성토록 하여, 개구율을 높이도록 하는 방법이 널리 사용되고 있다.
이하 도 2a 내지 도 2c에서는 상기 공통전극(115)을 투명 도전성 금속으로 형성한 IPS 모드 액정표시장치의 제조공정을 설명토록 한다.
도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅰ, Ⅱ-Ⅱ를 따라 절단한 제조공정 단면도이다.
먼저 도 2a에 도시된 바와 같이 기판(109) 상에 도전성 금속을 증착하고 패터닝하여 게이트 라인(도 1의 111)과 게이트전극(119)을 형성한다.
다음으로 상기 게이트 라인(111) 등이 형성된 기판(109)의 전면에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO2) 등과 같은 무기절연물질 또는 아크릴수지(acryl resin)와 벤조사이클로부텐(BCB) 등과 같은 유기절연물질을 증착하여 게이트 절연층(118)을 형성한다.
다음으로 도 2b에 도시된 바와 같이 상기 게이트 절연막(118)이 형성된 기판 상에 순수 아몰퍼스 실리콘(a-Si)과 불순물이 함유된 아몰퍼스 실리콘(n+a-Si)을 적층한 후, 패터닝하여 액티브층(125)과 오믹콘택층(127)을 형성하고, 상기 오믹콘택층(127)이 형성된 기판 상에 도전성 금속을 증착하고 패터닝하여 데이터 라인(113)과 소스전극(121), 드레인전극(123)을 형성한다.
그 후 상기 드레인전극(123) 등이 형성된 기판의 전면에 저유전물질(129)인 BCB 또는 아크릴 수지를 도포하고 패터닝하여 상기 드레인전극(123)의 상부에 드레인 콘택홀(131)을 형성한다.
도 2c는 공통전극과 화소전극을 형성하는 공정으로서, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성 금속을 증착하고 패터닝하여, 서로 소정 간격 이격하여 맞물린 핑거 형태의 공통전극(115)과 화소전극(117)을 형성한다(도면은 공통전극(115)의 수직 패턴(115a)과 화소전극(117)의 수직 패턴(117a)이다.).
그러나, 이와 같은 종래의 IPS 모드 액정표시장치의 경우, 패널이 대면적화됨에 따라 공통전극에 인가되는 공통전압이 패널이 하단부로 갈수록 지연되어 화질이 저하되는 문제점이 발생한다.
도 3은 도 1에 도시된 IPS 모드 액정표시장치 하부기판을 개략적으로 나타낸 평면도이다.
도 3에 도시된 바와 같이, 상기 도 1에 도시된 화소영역(P)이 하부기판 상에서 매트릭스 형태로 구비되어 있기 때문에, 상기 공통전극(115) 역시 하부기판(300) 상에서 매트릭스 형태로 형성되어 있다.
이와 같은 상기 공통전극(115)에는 동일한 공통전압(Vcom)이 인가되어야 하며, 상기 공통전압(Vcom)은 기판 상의 데이터 패드부(310) 또는 게이트 패드부(320)를 통해 인가된다.
최근 들어 패널의 크기가 대면적화 됨에 따라 상기 하부기판(300)의 크기도 커지고 있다.
그러나, 앞서 설명한 바와 같이 상기 공통전극(115)으로 저항이 높은 ITO 전극 등을 사용하고, 또한 패널의 크기가 대면적화 됨에 따라 공통전극으로 인가되는 공통전압(Vcom)의 지연(delay)되는 현상이 발생하게 되며, 이에 따라 패널의 하단부 영역(A)으로 갈수록 화질이 저하되는 문제점이 발생하게 된다.
본 발명은 ITO로 형성된 공통전극 하부에 저저항의 게이트 금속으로 형성된 보조 공통전극을 형성하고, 패널의 소정 지점에서 상기 공통전극과 보조 공통전극을 전기적으로 접속시킴으로써, 공통전압 지연 현상을 극복하는 횡전계 방식 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 횡전계 방식의 액정표시장치는, 기판 상에 교차하여 매트릭스 형태의 화소영역을 정의하는 다수의 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 박막트랜지스터와; 상기 화소영역 상에 형성되고, 상기 박막트랜지스터와 연결되며 다수의 수직패턴이 구비된 투명 도전성 금속 재질의 화소전극과; 상기 화소전극과 횡전계를 이루며, 상기 게이트 라인, 데이터 라인 및 박막트랜지스터와 중첩되도록 형성된 투명 도전성 금속 재질의 공통전극과; 상기 공통전극 하부에 형성된 게이트 금속 재질의 보조 공통전극과; 상기 기판의 소정 위치에서 상기 공통전극과, 보조 공통전극이 전기적으로 접속되도록 형성된 콘택홀이 포함되는 것을 특징으로 한다.
여기서, 상기 투명 도전성 금속은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 이고, 상기 게이트 금속은 알루미늄 계열(AlNd) 또는 구리(Cu) 또는 몰리브덴(Mo)의 저저항 금속임을 특징으로 한다.
또한, 상기 공통전극은 상기 화소전극의 각 수직패턴과 서로 엇갈리게 배열되는 다수의 수직패턴 및 상기 다수의 수직패턴을 하나로 일체화하는 수평패턴을 포함하며, 상기 보조 공통전극은 상기 공통전극의 수평패턴 하부에 중첩되는 위치에 형성됨을 특징으로 한다.
여기서, 상기 보조 공통전극은 특정의 공통전극 수평패턴의 하부에 하나의 라인으로 형성되거나, 모든 공통전극 수평 패턴의 하부에 각각 대응되는 다수의 라인으로 형성될 수도 있다.
또한, 상기 콘택홀이 형성되는 기판의 소정 위치는, 공통전극으로 인가되는 공통전압에 있어, 상기 공통전압의 지연이 시작되는 지점임을 특징으로 한다.
또한, 본 발명에 의한 횡전계 방식의 액정표시장치 제조 방법은, 기판 상에 게이트 라인 및 보조 공통전극을 형성하는 단계와; 상기 게이트 라인 및 보조 공통전극이 형성된 기판 상에 절연층을 형성하고, 상기 절연층 상부에 데이터 라인을 형성하는 단계와; 상기 데이터 라인이 형성된 기판 상에 보호층을 형성하고, 상기 보호층 상부에 투명 도전성 금속 재질의 화소전극 및 공통전극을 형성하는 단계와; 상기 기판의 소정 위치에서 상기 공통전극과, 보조 공통전극이 전기적으로 접속되는 단계가 포함되는 것을 특징으로 한다.
여기서, 상기 기판의 소정 위치는, 공통전극으로 인가되는 공통전압에 있어, 상기 공통전압의 지연이 시작되는 지점이며, 상기 공통전극 및 보조 공통전극이 전기적으로 접속되는 것은 콘택홀에 의하거나 또는 레이저 용접에 의해 이루어짐을 특징으로 한다.
이와 같은 본 발명에 의하면, ITO 전극으로 이루어진 공통전극의 높은 저항에 관련하여 발생하는 공통전압 지연 문제를 저저항 금속을 적용하는 보조 공통전극의 공통전압 입력을 통하여 전체 디스플레이 영역의 최소 부분에 ITO 공통전극의 지연 보상 콘택홀 또는 레이저 용접을 통하여 대면적 액정표시장치의 휘도 향상과 품위 향상이 가능하며, 향후 액정표시장치의 지속적인 대면적화의 실현을 가능케 한다.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 IPS 모드 액정표시장치 하부기판을 개략적으로 나타내는 평면도이다.
도 4에 도시된 바와 같이, 상기 하부기판(400)에는 공통전극(520)이 매트릭스 형태로 형성되어 있다. 좀 더 상세히 설명하면, 상기 공통전극(520)은 하부기판 (400)상에 서로 수직으로 교차하며 형성된 데이터 라인(미도시) 및 게이트 라인(미도시)의 상부 영역에 형성되고, 또한 상기 게이트 라인 및 데이터 라인에 의해 정의된 화소영역(P)의 중앙부를 가로로 관통하며 형성되어 있다.
종래의 경우 상기 공통전극이 ITO등의 높은 저항을 갖는 투명 도전성 금속으로 이루어져 있기 때문에, 대면적 패널에서 상기 공통전극에 인가되는 공통전압이 지연되는 단점이 있었다.
이러한 단점을 극복하기 위해 본 발명의 경우 도 4에 도시된 바와 같이 상기 공통전극(520) 하부에 저저항의 보조 공통전극(515)이 형성되어 있으며, 보다 상세히 언급하면, 상기 보조 공통전극(515)은 특정의 공통전극(520) 수평패턴의 하부에 하나의 라인으로 형성되거나, 모든 공통전극(520) 수평 패턴의 하부에 각각 대응되는 다수의 라인으로 형성될 수 있다.
도 4는 상기 보조 공통전극(515)이 특정의 공통전극(520') 수평패턴의 하부에 하나의 라인으로 형성된 것을 도시하고 있으나, 이에 한정되지 않으며 앞서 언급한 바와 같이 모든 공통전극(520) 수평 패턴의 하부에 각각 대응되는 다수의 라인으로 형성될 수도 있는 것이다.
상기 공통전극(520) 및 보조 공통전극(515)에는 동일한 공통전압(Vcom)이 인가되며, 상기 공통전압(Vcom)은 기판 상의 데이터 패드부(410) 또는 게이트 패드부(420)를 통해 인가된다.
여기서, 상기 공통전압은 전압이 인가되는 패널의 전단부에 대해서는 상기 공통전극(520) 및 보조 공통전극(515)에 대해서 지연 현상이 크게 발생되지 않으나, 패널의 크기가 대면적화 됨에 따라 패널의 하단부 영역(B)으로 갈수록, 고저항의 공통전극(520)에 인가되는 공통전압이 저저항의 보조 공통전압(515)에 인가되는 공통전압에 비해 지연되는 현상이 발생하게 된다.
본 발명은 상기 공통전압의 지연 현상을 극복하기 위해, 상기 공통전압의 지연이 시작되는 특정 지점(C)에 콘택홀을 형성하거나, 또는 레이저 용접을 이용하여 상기 공통전극(520)과 보조 공통전극(515)을 전기적으로 연결한다.
즉, 도 4에 도시된 한 라인의 보조 공통전극(515)은, 상기 공통전극(520)에 인가되는 공통전압의 지연 현상에 의한 문제를 극복하기 위해 상기 공통전압의 지연이 시작되는 패널 하단부의 특정 지점(C)를 관통하거나, 또는 상기 공통전극과 전기적으로 연결되는 지점 즉, 공통전압의 지연이 시작되는 패널 하단부의 특정 지점(C)까지만 형성될 수 있다.
이를 통해 상기 패널의 하단부 영역에 대해서 저저항의 보조 공통전압을 통해 지연 없이 전달된 신호가 상기 패널 하단부 영역에 인가됨으로써, 종래 대면적 IPS 모드 액정표시장치의 단점 즉, 공통전압의 지연에 따른 화질 저하 문제를 극복할 수 있게 되는 것이다.
도 5는 도 4의 특정 지점(C)을 포함하는 본 발명에 의한 IPS 모드 액정표시장치의 일부 화소 영역을 나타내는 평면도이다.
도 5를 참조하면, 하부기판 상에 게이트 라인(511)과 데이터 라인(513)이 교차하여 형성되며, 상기 게이트 라인(511)과 일 방향으로 평행하게 보조 공통전극 (515)이 형성된다.
이 때 상기 보조 공통전극(515)은 게이트 금속으로 상기 게이트 라인(511)과 같은 층에 동일한 재료로 형성되며, 상기 게이트 금속으로는 알루미늄 계열(AlNd) 또는 구리(Cu) 또는 몰리브덴(Mo) 등의 저저항 금속을 사용한다.
또한, 상기 게이트 라인(511)과 데이터 라인(513)이 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P) 상의 게이트 라인 및 데이터 라인이 교차하는 부분에 이와 연결되는 스위칭 소자로서의 박막트랜지스터(이하 TFT)(517)가 구비된다.
여기서, 상기 화소영역(P) 상에는 ITO 또는 IZO와 같은 투명 도전성 금속 재질의 공통전극(520)과 화소전극(522)이 형성되는데, 상기 화소전극(522)은 상기 TFT(517)의 드레인 전극과 전기적으로 연결되고, 다수의 수직패턴(522a)이 구비되어 있다.
이에 상기 공통전극(520)은 화소영역(P) 상에서 상기 화소전극(522)의 각 수직패턴(522a)과 서로 엇갈리게 배열되는 다수의 수직패턴(520a) 및 상기 다수의 수직패턴(520a)을 하나로 일체화하는 수평패턴이 구비되고, 상기 화소영역(P) 외부의 게이트 라인(511), 데이터 라인(513) 및 TFT(517)와 중첩되는 영역에 형성되어 있다.
이 때, 상기 보조 공통전극(515)은 상기 공통전극의 수평패턴(520b) 하부에 중첩되는 위치에, 상기 공통전극 수평패턴(520b)의 폭보다 좁게 형성함에 그 특징이 있다. 이는 상기 보조 공통전극(515)이 유색 금속으로 형성되므로 개구율의 감소를 최소화하기 위함이다.
상기 화소영역(P) 상에 형성된 공통전극의 수직 패턴(520a) 및 이에 인접한 상기 화소전극의 수직패턴(522a)은 각각에 인가된 전압에 의해 횡전계가 분포하게 되고, 이러한 전계의 세기에 따라 액정의 배열정도가 달라짐으로써 화상을 표시하게 되며, 이와 같이 상기 공통전극 및 화소전극 사이의 영역 즉, 횡전계 인가에 의한 액정 배열 변경으로 빛이 선택적으로 투과되는 영역을 표시영역이라 한다.
이 때 상기 공통전극(520) 및 보조 공통전극(515)에 인가되는 공통전압(Vcom)은 상기 공통전극 및 보조 공통전극에 동일한 크기가 인가되는데, 도 5에 도시된 화소영역(P)은 도 4를 통해 설명한 바와 같이 대면적 패널 상에서 공통전압의 지연 현상이 발생되는 지점에 해당하므로 본 발명의 경우 상기 공통전극과 보조 공통전극이 전기적으로 연결되도록 하는 콘택홀(540)이 형성되어 있다.
즉, 상기 콘택홀(540)이 형성되는 위치는, 공통전극(520)으로 인가되는 공통전압에 있어, 상기 공통전압의 지연이 시작되는 지점에 해당하는 것이다.
또한, 상기 콘택홀(540)은 데이터 라인(513)과 쇼트되지 않도록 데이터 라인과는 소정 간격 이격된 위치에 형성되어야 한다.
여기서, 상기 보조 공통전극(515)은 상기 공통전압의 지연이 시작되는 특정의 공통전극 수평패턴(520b)의 하부에 하나의 라인으로 형성될 수 있으나, 반드시 이에 한정되지 않고 모든 공통전극 수평 패턴의 하부에 각각 대응되는 다수의 라인으로 형성될 수도 있다.
결과적으로 이를 통해 상기 보조 공통전극(515)을 통해 공통전압을 지연 없이 상기 패널의 하단부 영역에 인가할 수 있게 됨으로써, 종래 대면적 IPS 모드 액정표시장치의 단점 즉, 공통전압의 지연에 따른 화질 저하 문제를 극복할 수 있는 것이다.
또한, 상기 실시예의 경우 상기 공통전극 및 보조 공통전극 사이의 보호층(미도시)에 콘택홀(540)을 형성하여 이를 전기적으로 연결하도록 하나, 상기 콘택홀 (540)외에 레이저 용접(welding)을 이용하여 상기 공통전극(520)과 보조 공통전극(515)을 전기적으로 연결할 수도 있다.
도 6a 내지 도 6c는 도 5의 Ⅲ-Ⅲ을 따라 절단한 제조공정 단면도이다.
먼저 도 6a에 도시된 바와 투명한 절연기판(600) 상에 도전성 금속을 증착하고 패터닝하여 게이트 라인(미도시)과 게이트전극(610), 보조 공통전극(612) 등을 형성한다. 이 때 상기 도전성 금속으로는 저저항의 알루미늄 계열(AlNd) 또는 구리(Cu) 또는 몰리브덴(Mo) 등을 사용한다.
다음으로 상기 게이트 전극(610) 등이 형성된 기판(600)의 전면에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO2) 등과 같은 무기절연물질 또는 아크릴수지(acryl resin)와 벤조사이클로부텐(BCB) 등과 같은 유기절연물질을 증착하여 게이트 절연막(620)을 형성한다.
다음으로 도 6b에 도시된 바와 같이 상기 게이트 절연막(620)이 형성된 기판 상에 순수 아몰퍼스 실리콘(a-Si)과 불순물이 함유된 아몰퍼스 실리콘(n+a-Si)을 적층한 후, 데이터 라인 등을 형성하기 위한 도전성 금속을 증착하고, 이를 패터닝하여 액티브층(622)과 오믹콘택층(624)을 형성하고, 데이터 라인(미도시)과 소스전극(626), 드레인전극(628) 등을 형성한다.
도 6c를 참조하면, 그 후 상기 데이터 라인(미도시) 등이 형성된 기판의 전면에 저유전물질인 BCB 또는 아크릴 수지를 도포하여 보호층(630)을 형성하고, 상기 보호층 상부에 투명 도전성 금속 재질의 화소전극 및 공통전극을 형성한다.
즉, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성 금속을 증착하고 패터닝하여, 서로 소정 간격 이격하여 맞물린 핑거 형태의 공통전극(634)과 화소전극(632)을 형성하게 되는 것이다.
이 때, 상기 화소전극(632)은 상기 드레인전극(628) 상부에 형성된 보호층(630)의 콘택홀(640)에 의해 드레인 전극(628)과 전기적으로 접속되며, 또한, 상기 공통전극(634)은 상기 보조 공통전극(612) 상부에 형성된 절연층(620) 및 보호층(630)이 소정 영역 오픈되어 형성된 콘택홀(642)에 의해 전기적으로 접속됨을 특징으로 한다.
여기서, 보조 공통전극(612) 상부에 형성되는 콘택홀(642)의 위치는, 상기 공통전극(634)으로 인가되는 공통전압에 있어, 패널 상에서 상기 공통전압의 지연이 시작되는 지점이 된다.
또한, 상기 콘택홀(642)은 데이터 라인(도 5의 513)과 쇼트되지 않도록 데이터 라인과는 소정 간격 이격된 위치에 형성되어야 한다.
여기서, 상기 보조 공통전극(612)은 도 4 및 도 5를 참조할 때 상기 공통전압의 지연이 시작되는 특정의 공통전극 수평패턴(520b)의 하부에 하나의 라인으로 형성될 수 있으나, 반드시 이에 한정되지 않고 모든 공통전극 수평 패턴의 하부에 각각 대응되는 다수의 라인으로 형성될 수도 있다.
결과적으로 이를 통해 상기 보조 공통전극을 통해 공통전압을 지연 없이 상기 패널의 하단부 영역에 인가할 수 있게 됨으로써, 종래 대면적 IPS 모드 액정표시장치의 단점 즉, 공통전압의 지연에 따른 화질 저하 문제를 극복할 수 있는 것이다.
또한, 상기 실시예의 경우 상기 공통전극 및 보조 공통전극 사이의 보호층에 콘택홀을 형성하여 이를 전기적으로 연결하도록 하나, 상기 콘택홀 외에 레이저 용접(welding)을 이용하여 상기 공통전극과 보조 공통전극을 전기적으로 연결할 수도 있다.
본 발명에 의한 횡전계 방식 액정표시장치 및 그 제조방법에 의하면, ITO 전극으로 이루어진 공통전극의 높은 저항에 관련하여 발생하는 공통전압 지연 문제를 저저항 금속을 적용하는 보조 공통전극의 공통전압 입력을 통하여 전체 디스플레이 영역의 최소 부분에 ITO 공통전극의 지연 보상 콘택홀 또는 레이저 용접을 통하여 대면적 액정표시장치의 휘도 향상과 품위 향상이 가능하며, 향후 액정표시장치의 지속적인 대면적화의 실현을 가능케 한다는 장점이 있다.
도 1은 종래의 IPS 모드 액정표시장치 하부기판의 일부 평면도.
도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅰ, Ⅱ-Ⅱ를 따라 절단한 제조공정 단면도.
도 3은 도 1에 도시된 IPS 모드 액정표시장치 하부기판을 개략적으로 나타낸 평면도.
도 4는 본 발명의 일 실시예에 따른 IPS 모드 액정표시장치 하부기판을 개략적으로 나타내는 평면도.
도 5는 도 4의 특정 지점(C)을 포함하는 본 발명에 의한 IPS 모드 액정표시장치의 일부 화소 영역을 나타내는 평면도.
도 6a 내지 도 6c는 도 5의 Ⅲ-Ⅲ을 따라 절단한 제조공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
400 : 하부기판 520, 634 : 공통전극
642 : 콘택홀 515, 612 : 보조 공통전극

Claims (10)

  1. 기판 상에 교차하여 매트릭스 형태의 화소영역을 정의하는 다수의 게이트 라인 및 데이터 라인과,
    상기 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 박막트랜지스터와,
    상기 화소영역 상에 형성되고, 상기 박막트랜지스터와 연결되며 다수의 수직패턴이 구비된 투명 도전성 금속 재질의 화소전극과,
    상기 화소전극과 횡전계를 이루며, 상기 게이트 라인, 데이터 라인 및 박막트랜지스터와 중첩되도록 형성된 투명 도전성 금속 재질의 공통전극과,
    상기 공통전극 하부에 형성된 게이트 금속 재질의 보조 공통전극과,
    상기 기판의 소정 위치에서 상기 공통전극과, 보조 공통전극이 전기적으로 접속되도록 형성된 콘택홀이 포함되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
  2. 제 1항에 있어서,
    상기 투명 도전성 금속은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 임을 특징으로 하는 횡전계 방식의 액정표시장치.
  3. 제 1항에 있어서,
    상기 게이트 금속은 알루미늄 계열 또는 구리(Cu) 또는 몰리브덴(Mo)의 저저항 금속임을 특징으로 하는 횡전계 방식의 액정표시장치.
  4. 제 1항에 있어서,
    상기 공통전극은 상기 화소전극의 각 수직패턴과 서로 엇갈리게 배열되는 다수의 수직패턴 및 상기 다수의 수직패턴을 하나로 일체화하는 수평패턴을 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.
  5. 제 4항에 있어서,
    상기 보조 공통전극은 상기 공통전극의 수평패턴 하부에 중첩되는 위치에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  6. 제 5항에 있어서,
    상기 보조 공통전극은 특정의 공통전극 수평패턴의 하부에 하나의 라인으로 형성되거나, 모든 공통전극 수평 패턴의 하부에 각각 대응되는 다수의 라인으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  7. 제 1항에 있어서,
    상기 콘택홀이 형성되는 기판의 소정 위치는, 공통전극으로 인가되는 공통전압에 있어, 상기 공통전압의 지연이 시작되는 지점임을 특징으로 하는 횡전계 방식의 액정표시장치.
  8. 기판 상에 게이트 라인 및 보조 공통전극을 형성하는 단계와,
    상기 게이트 라인 및 보조 공통전극이 형성된 기판 상에 절연층을 형성하고, 상기 절연층 상부에 데이터 라인을 형성하는 단계와,
    상기 데이터 라인이 형성된 기판 상에 보호층을 형성하고, 상기 보호층 상부에 투명 도전성 금속 재질의 화소전극 및 공통전극을 형성하는 단계와,
    상기 기판의 소정 위치에서 상기 공통전극과, 보조 공통전극이 전기적으로 접속되는 단계가 포함되는 것을 특징으로 하는 횡전계 방식의 액정표시장치 제조 방법.
  9. 제 8항에 있어서,
    상기 기판의 소정 위치는, 공통전극으로 인가되는 공통전압에 있어, 상기 공통전압의 지연이 시작되는 지점임을 특징으로 하는 횡전계 방식의 액정표시장치 제조 방법.
  10. 제 7항에 있어서,
    상기 공통전극 및 보조 공통전극이 전기적으로 접속되는 것은 콘택홀에 의하거나 또는 레이저 용접에 의해 이루어짐을 특징으로 하는 횡전계 방식의 액정표시장치 제조 방법.
KR1020030090520A 2003-12-12 2003-12-12 횡전계 방식의 액정표시장치 및 그 제조방법 KR101093279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090520A KR101093279B1 (ko) 2003-12-12 2003-12-12 횡전계 방식의 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090520A KR101093279B1 (ko) 2003-12-12 2003-12-12 횡전계 방식의 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050058589A true KR20050058589A (ko) 2005-06-17
KR101093279B1 KR101093279B1 (ko) 2011-12-14

Family

ID=37251928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090520A KR101093279B1 (ko) 2003-12-12 2003-12-12 횡전계 방식의 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101093279B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513521B2 (en) 2012-12-31 2016-12-06 Samsung Display Co., Ltd. Display device
US9691790B2 (en) 2014-10-31 2017-06-27 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN108803059A (zh) * 2018-06-29 2018-11-13 张家港康得新光电材料有限公司 一种2d/3d可切换光学面板及立体显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130490B2 (ja) * 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513521B2 (en) 2012-12-31 2016-12-06 Samsung Display Co., Ltd. Display device
US9791749B2 (en) 2012-12-31 2017-10-17 Samsung Display Co., Ltd. Display device
US9691790B2 (en) 2014-10-31 2017-06-27 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN108803059A (zh) * 2018-06-29 2018-11-13 张家港康得新光电材料有限公司 一种2d/3d可切换光学面板及立体显示装置
CN108803059B (zh) * 2018-06-29 2024-05-28 张家港康得新光电材料有限公司 一种2d/3d可切换光学面板及立体显示装置

Also Published As

Publication number Publication date
KR101093279B1 (ko) 2011-12-14

Similar Documents

Publication Publication Date Title
KR101222955B1 (ko) 액정표시소자 및 그 제조방법
KR100857132B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR100958246B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101071711B1 (ko) 횡전계형 액정표시장치
KR20020055784A (ko) 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
US20060028604A1 (en) Liquid crystal display device
KR101146449B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20060114921A (ko) 액정 표시 장치
KR20060128416A (ko) 멀티도메인 수직 배향 모드 액정표시장치와 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101093279B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
US10802323B2 (en) Liquid crystal display device
KR100919634B1 (ko) 반사투과형 액정표시장치와 그 제조방법
KR101254743B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100607145B1 (ko) 횡전계방식 액정표시장치
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101255274B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR101307945B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20080040478A (ko) 액정 표시 패널 및 그 제조 방법
KR101045183B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20020037554A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20080001213A (ko) 액정표시장치 및 그 제조방법
KR20050068258A (ko) 횡전계형 액정표시장치
KR20050047675A (ko) 컬러필터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9