KR20050056761A - 플래시 메모리, 이를 위한 사상 제어 장치 및 방법 - Google Patents

플래시 메모리, 이를 위한 사상 제어 장치 및 방법 Download PDF

Info

Publication number
KR20050056761A
KR20050056761A KR1020030089817A KR20030089817A KR20050056761A KR 20050056761 A KR20050056761 A KR 20050056761A KR 1020030089817 A KR1020030089817 A KR 1020030089817A KR 20030089817 A KR20030089817 A KR 20030089817A KR 20050056761 A KR20050056761 A KR 20050056761A
Authority
KR
South Korea
Prior art keywords
block
state
sector
data
flash memory
Prior art date
Application number
KR1020030089817A
Other languages
English (en)
Other versions
KR100608602B1 (ko
Inventor
정태선
박형석
정명진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030089817A priority Critical patent/KR100608602B1/ko
Priority to JP2004106982A priority patent/JP3827682B2/ja
Priority to US10/893,344 priority patent/US7287117B2/en
Priority to EP04257479A priority patent/EP1542129A3/en
Priority to CNB2004100984083A priority patent/CN1306414C/zh
Publication of KR20050056761A publication Critical patent/KR20050056761A/ko
Application granted granted Critical
Publication of KR100608602B1 publication Critical patent/KR100608602B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

본 발명은 플래시 메모리, 이를 위한 사상 제어 장치 및 방법에 관한 것으로, 프로세서로부터 요구되는 논리 연산에 의해 변경되는 블록의 상태 정보를 소정의 상태 전이 알고리즘에 따라 플래시 메모리에 기록하고 기록/판독 연산 시 참조하도록 하는 효율적인 플래시 메모리 액세스를 위한 사상 알고리즘을 제공하는 것을 주 목적으로 한다.
이를 위해 본 발명에 따른 플래시 메모리를 위한 사상 제어 장치는 소정의 섹터로 이루어지는 블록을 단위로 영역이 구분되며 상기 블록의 상태를 나타내는 블록 상태 정보를 포함하는 플래시 메모리, 및 플래시 메모리에 대한 소정의 논리 연산이 요구되면 상기 블록 상태 정보를 통해 상기 논리 연산이 수행될 섹터를 결정하고 소정의 상태전이 알고리즘에 따라 상기 블록 상태 정보를 갱신하는 프로세서를 포함하는 것으로서, 플래시 메모리의 특정 논리 블록에 대한 기록 연산 시 요구되는 삭제 연산이 최소화되어 플래시 메모리 시스템의 성능이 최대화될 수 있도록 하는 효과를 제공한다.

Description

플래시 메모리, 이를 위한 사상 제어 장치 및 방법{Flash memory, Mapping controlling apparatus and method for the same}
본 발명은 플래시 메모리, 이를 위한 사상 제어 장치 및 방법에 관한 것으로, 특히 소정의 상태변이 알고리즘을 기반으로 하여 프로세서로부터 요구되는 논리 연산에 따라 변경되는 블록의 상태 정보를 플래시 메모리에 갱신하고 기록/판독 연산 시 참조하도록 함으로써 효율적인 메모리 액세스가 가능하도록 하는 것이다.
플래시 메모리는 데이터의 기록 및 삭제가 자유로운 램(RAM:Random Access Memory)의 장점과 전원 공급 없이도 저장된 데이터를 보존하는 롬(ROM:Read Only Memory)의 장점을 동시에 지니고 있어, 최근 디지털 카메라, PDA, MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
이러한 플래시 메모리는 기존의 RAM이나 비휘발성 저장 장치, 마그네틱 등과 마찬가지로 특정 위치에 저장된 데이터를 임의로 접근할 수 있지만, 데이터를 수정하거나 삭제하는 방법에 있어서는 기존의 저장장치와 다르게 블록(block)을 기본단위로 하여 액세스가 이루어진다.
즉, 이전의 데이터를 수정 또는 삭제하고자 하는 경우, 해당 데이터를 포함하는 블록을 삭제한 후 데이터를 다시 기록해야 하는데, 일 예로, 글자나 알파벳을 하나씩 수정하는 대신 '삭제'키를 눌러 전체 단어를 다 삭제한 후 다시 수정하는 것과 같다.
이하, 사용되는 용어 가운데 물리적으로 연속된 주소를 갖는 바이트들을 섹터라 하는데, 섹터(Sector)는 플래시 메모리에 대한 판독/기록 연산의 기본 단위이고, 다수의 섹터들로 구성되는 블록(Block)은 플래시 메모리에서 한번의 삭제 연산으로 지울수 있는 삭제 연산의 기본 단위이다.
이와 같은 플래시 메모리에서는 기록 전 삭제(erase before write)로 인해 플래시 메모리에 기록된 데이터의 물리 주소(Physical Address)가 변경되어도 동일한 논리 주소(Logical Address)로 플래시 메모리에 기록된 데이터에 접근할 수 있도록 논리-물리 사상(logical-physical mapping) 방법을 지원한다.
즉, 사상 기법은 특정 데이터에 대한 논리 주소와 물리 주소간의 사상 정보를 소정의 사상 테이블(mapping table)을 통해 관리하는 것으로, 크게 섹터 사상 방법, 블록 사상 방법 및 혼합 방법으로 이루어진다.
도 1의 a는 종래의 섹터 사상 방법에 따른 플래시 메모리 액세스 구조를 개략적으로 나타낸 것이다.
도 1의 a에 도시한 바와같이, 섹터 사상 방법은 플래시 메모리의 섹터 단위로 사상 정보를 유지하여 논리 섹터 정보를 이용한 플래시 메모리의 물리 섹터 접근이 가능하도록 하는 것이다.
일 예로, 소정의 데이터에 대해 기록 동작 요구와 함께 논리 섹터 번호(Logical Sector Number:LSN)가 9번으로 지정되면, 플래시 메모리 액세스 장치에서는 사상 테이블을 참조하여 LSN 9번에 상응하는 물리 섹터 번호(Physical Sector Number:PSN)인 PSN 6번을 검색한다.
그 다음, 플래시 메모리의 6번 섹터에 해당 데이터를 기록하는데, 만일, 해당 섹터에 다른 데이터가 기록되어 있으면 플래시 메모리의 비어 있는 물리 섹터에 데이터를 기록하고 사상 테이블에서 LSN 9번에 상응하는 PSN을 변경시킨다.
도 1의 b는 종래의 블록 사상 방법에 따른 플래시 메모리 액세스 구조를 개략적으로 나타낸 것이다.
도 1의 b에 도시한 바와같이, 블록 사상 방법은 플래시 메모리의 블록 단위로 사상 정보를 유지하여 논리 섹터 정보를 논리 블록 정보로 변환시킨 후 논리 블록 정보와 오프셋 정보를 이용한 플래시 메모리의 물리 섹터 접근이 가능하도록 하는 것이다.
일 예로, 소정의 데이터에 대해 기록 동작 요구와 함께 LSN 9번으로 지정되면, 플래시 메모리 액세스 장치에서는 논리 섹터 번호 9번의 논리 블록 번호(Logical Block Number:LBN) 9/4=2를 구한 후 사상 테이블을 참조하여 LBN에 상응하는 물리 블록 번호(Physical Block Number:PBN)를 구한다.
이 때, 논리 블록의 오프셋과 물리 블록의 오프셋을 일치시켜 산출된 PBN인 1번에서 오프셋 1에 상응하는 섹터에 데이터를 기록한다.
만일, 해당 섹터에 다른 데이터가 기록되어 있으면 오프셋을 일치시켜 플래시 메모리의 비어 있는 물리 섹터에 데이터를 기록하고 사상 테이블에서 LBN 2번에 상응하는 PBN을 변경시킨다.
이때 기존 PBN에 남아있는 유효한 데이터를 새로운 PBN에 오프셋을 일치시켜 복사하여야 한다.
도 1의 c는 종래의 혼합 사상 방법에 따른 플래시 메모리 액세스 구조를 개략적으로 나타낸 것이다.
도 1의 c에 도시한 바와같이, 혼합 사상 방법은 블록 사상 방법과 같이 블록 단위의 사상을 수행한 후 물리 블록 안에서 섹터 사상 정보를 저장함으로써 섹터 사상의 성질을 얻는 방법이다.
일 예로, 소정의 데이터에 대해 기록 동작 요구와 함께 LSN 9번으로 지정되면, 플래시 메모리 액세스 장치에서는 논리 섹터 번호 9번의 LBN 9/4=2를 구한 후 사상 테이블을 참조하여 LBN에 상응하는 PBN 1번을 얻는다.
그 다음, PBN 1번의 비어 있는 섹터에 데이터를 기록하고, LSN 9번을 기록한다.
이와 같은 종래의 사상 방법 가운데 섹터 사상 방법은 플래시 메모리의 섹터 단위로 사상 정보를 유지하기 위한 사상 정보가 너무 많아서 실제 플래시 메모리에 응용하기는 어려운 문제점이 있었다.
이에 따라 최근의 기술은 사상 정보를 덜 필요로하는 블록 사상 방법을 기반으로 하고 있다.
그러나, 블록 사상 방법은 오프셋을 일치 시켜야하므로 동일한 섹터에 대한 기록 연산이 자주 일어날 경우 새로운 블록을 할당받아 동일한 섹터에 데이터를 기록해야만 하고 해당 섹터 뿐 아니라 동일 블록의 다른 섹터의 유효한 데이터도 복사하여야 하기 때문에 기록 및 삭제 연산이 자주 일어나게 되어 시스템 성능을 현저히 저하시키는 문제점이 있었다.
또한, 혼합 사상 방법은 블록 사상을 거친 후 섹터 사상 정보를 저장함으로써 오프셋을 일치시키지 않아도 되지만, 섹터 사상정보를 기록하기 위해 소정의 메모리 공간을 확보해야 하기 때문에 블록 사상 기법에 비하여 메모리 요구량이 많아지는 문제점이 있었다.
이와 같은 종래 기술의 문제점을 보완하기 위하여 앞서 제안된 바 있는, 한국 공개특허 제 2002-0092487호(발명의 명칭:플래시 메모리 관리 방법)은 소정의 로그 블록을 할당하여 데이터 갱신 과정에서의 기록 연산이 요구되는 데이터를 로그 블록에 기록하도록 함으로써 데이터 갱신이 잦은 환경에서도 시스템의 성능이 저하되지 않도록 하였으나, 로그 블록에 기록된 데이터를 데이터 블록으로 이동시키는 과정에서의 기록/삭제 연산이 요구되기 때문에 반복적인 기록 연산에 의한 플래시 메모리의 시스템 성능을 저하를 방지하기 위한 방법으로는 역부족이었다.
따라서, 프로세서로부터 요구되는 기록 연산에 따른 기록 및 삭제 연산의 횟수를 줄임으로써 플래시 메모리 시스템의 성능을 향상 시킬 수 있는 플래시 메모리 액세스 방법이 요구되고 있다.
본 발명은 상기한 문제점들을 해결하기 위해 안출된 것으로, 프로세서로부터 요구되는 논리 연산에 의해 변경되는 블록의 상태 정보를 소정의 상태 전이 알고리즘에 따라 플래시 메모리에 기록하고 기록/판독 연산 시 참조하도록 하는 효율적인 플래시 메모리 액세스를 위한 사상 알고리즘을 제공하는 것을 주 목적으로 한다.
또한, 본 발명의 다른 목적은 오프셋 일치 없이도 기존의 블록 사상 알고리즘을 통한 플래시 메모리 액세스 방법을 이용한 플래시 메모리 액세스가 가능하도록 하는 것이다.
또한, 본 발명의 다른 목적은 상태 전이 알고리즘을 이용한 상태 정보를 통해 삭제 연산 과정을 최소화하여 플래시 메모리 시스템의 전체 성능을 높이는 것이다.
본 발명은 블록의 상태를 나타내는 블록 상태 정보를 통해 플래시 메모리에 대한 소정의 논리 연산 수행 시 논리 연산이 수행될 섹터를 결정하고, 결정된 섹터를 액세스하는 것이다.
또한, 결정된 섹터를 액세스한 결과에 따라 변경되는 블록 상태 정보를 소정의 상태 전이 알고리즘에 따라 갱신하는 것이다.
본 발명에 있어서, 상태 전이 알고리즘은 소정의 논리 연산에 따라 변경되는 블록의 상태를 나타내는 것으로, 상태는 블록에 데이터가 기록되어 있지 않은 제 1 상태, 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시켜 기록한 제 2 상태, 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시키지 않고 기록한 제 3 상태, 블록 전체에 상기 제 2 상태의 데이터가 기록된 제 4 상태, 및 제 3 상태 또는 제 4 상태에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않은 제 5 상태를 포함하는 것을 특징으로 한다.
이하, 본 발명의 구성 및 동작을 일 실시 예를 통해 설명을 위하여, 제 1 상태는 프리(Free:이하, F라 칭함), 제 2 상태는 엠(M), 제 3 상태는 엔(N), 제 4 상태는 소스(Source:이하, S라 칭함), 제 5 상태는 올드(Old:이하, O라 칭함)로 정의하고, 각각의 블록 상태 정보를 갖는 블록을 F 블록, M 블록, N 블록, S 블록, O 블록으로 정의한다
이하, 본 발명에 따른 플래시 메모리, 이를 위한 사상 제어 장치 및 방법을 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 일 실시 예에 따른 플래시 메모리는 소정의 섹터로 이루어지는 블록 단위로 영역이 구분되며, 블록의 상태를 나타내고, 논리 연산이 수행될 섹터를 결정하는데 사용되는 블록 상태 정보를 포함하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따른 플래시 메모리를 위한 사상 제어 장치는 소정의 섹터로 이루어지는 블록을 단위로 영역이 구분되며 상기 블록의 상태를 나타내는 블록 상태 정보를 포함하는 플래시 메모리, 및 플래시 메모리에 대한 소정의 논리 연산이 요구되면 상기 블록 상태 정보를 통해 상기 논리 연산이 수행될 섹터를 결정하고 소정의 상태전이 알고리즘에 따라 상기 블록 상태 정보를 갱신하는 프로세서를 포함하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따른 플래시 메모리를 위한 사상 제어 방법은 플래시 메모리의 특정 논리 섹터에 대해 소정의 논리 연산이 요구되면 매핑 테이블을 참조하여 상기 논리 섹터에 해당되는 물리 블록을 검색하는 단계; 물리 블록의 블록 상태 정보를 통해 상기 논리 연산이 수행될 섹터를 결정하는 단계; 및 결정되는 섹터를 액세스하여 상기 논리 연산을 수행하는 단계를 포함하는 것을 특징으로 한다.
우선, 본 발명에 따른 플래시 메모리 및 이를 위한 사상 제어 장치를 포함하는 플래시 메모리 기반 시스템의 구성과 동작을 첨부된 도면을 참조하여 일 실시 예로 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 플래시 메모리 기반 시스템을 개략적으로 나타낸 것이다.
도 2에 도시된 바와 같이, 시스템은 플래시 메모리(100), 시스템 메모리(300), 및 프로세서(500)로 구성된다.
플래시 메모리(100)는 삭제 연산의 기본 단위인 블록으로 구성되고, 각 블록은 기록/판독 연산의 기본 단위인 여러 개의 섹터로 이루어 진다.
또한, 플래시 메모리(100)는 각 블록의 상태를 나타내고, 기록/판독 등의 논리 연산이 수행될 섹터를 결정하는데 사용되는 블록 상태 정보를 포함한다.
블록 상태 정보는 플래시 메모리(100)에 대한 정보를 기록하는 메타헤더 블록(MetaHeader Block)에 기록하거나, 각 블록의 저장 영역 가운데 소정의 영역(일 예로, 여유부(spare))을 할당받아 기록한다.
시스템 메모리(300)는 플래시 메모리 접근을 위한 접근 코드를 포함하는 것으로, RAM(Random Access Memory) 또는 ROM(Read Only Memory)와 같은 현지실행(eXecute-In-Place:XIP)이 가능한 메모리가 사용된다.
프로세서(500)는 시스템 메모리(300)에 기록된 플래시 메모리 접근 코드를 이용하여 플래시 메모리(100)를 액세스하는 것으로, 소정의 논리 연산이 요구되면 논리 섹터 주소를 플래시 메모리 액세스를 위한 물리 블록 주소로 변환하고, 물리 블록 주소를 통해 해당 블록의 블록 상태 정보에 따라 논리 연산이 수행될 섹터를 결정하여 논리 연산을 수행하는 것이다.
또한, 프로세서(500)는 소정의 논리 연산이 요구되면 소정의 상태 전이 알고리즘을 통해 논리 연산에 의해 변경되는 각 블록의 블록 상태 정보를 결정하고, 결정된 블록 상태 정보에 따라 플래시 메모리(100)에 기록된 해당 블록의 블록 상태 정보를 갱신한다.
각 블록 상태 정보에 따라 각 블록은 블록에 데이터가 기록되어 있지 않은 F 블록, F 블록에서 소정의 데이터를 섹터 오프셋을 일치시켜 기록한 M 블록, M 블록에서 소정의 데이터를 섹터 오프셋을 일치시키지 않고 기록한 N 블록, 블록 전체에 M 블록의 데이터가 기록된 S 블록, 및 N 블록 또는 S 블록에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않은 O 블록으로 이루어진다.
상태 전이 알고리즘은 M 블록이 현재 모두 사용중이면 새로 요구되는 기록 연산을 수행하기 위해 F 블록을 더 할당하고, 기존의 M 블록을 S 블록으로 전이시킨 후 새로운 데이터를 F 블록에 기록하는 교체 합병(swap merge) 연산을 수행한다.
또한, 상태 전이 알고리즘은 N 블록이 현재 모두 사용중이면 새로 요구되는 기록 연산을 수행하기 위해 새로운 F 블록을 더 할당하여 기존의 N 블록에 기록된 데이터 가운데 유효한 데이터만을 F 블록에 기록하고, 기존의 N 블록을 O 블록으로 전이시키는 스마트 합병(smart merge) 연산을 수행한다.
이러한 스마트 합병 연산에 따라 새로운 F 블록에 기록되는 데이터는 섹터 오프셋이 일치되어 F 블록은 M 블록으로 전이되고, O 블록은 소정의 삭제 연산을 통해 F 블록으로 전이된다.
도 3은 본 발명의 일 실시 예에 따른 플래시 메모리 기반 시스템의 소프트웨어 구조를 개략적으로 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명에 따른 소프트웨어 구조는 크게 시스템의 파일 시스템에 따라 소정 파일에 대한 논리연산을 수행하는 응용 프로그램 모듈(Applications), 응용 프로그램 모듈에서 수행되는 논리 연산에 따라 요구되는 플래시 메모리의 데이터를 액세스하는 플래시 메모리 사상 제어 장치 모듈, 플래시 메모리 사상 제어 장치 모듈의 액세스 제어에 따라 상응하는 데이터를 기록하거나 판독하는 플래시 메모리 모듈(Flash Memory)로 구성된다.
플래시 메모리 사상 제어 장치 모듈은 응용 프로그램 모듈로부터 요구되는 논리 연산에 따라 플래시 메모리 모듈에 접근하여 플래시 메모리를 액세스하는 파일 시스템, 파일 시스템에서의 플래시 메모리 액세스가 가능하도록 소정의 논리 섹터 번호(LSN)를 플래시 메모리 상의 실제 주소인 물리 주소로 변경시키는 플래시 변환 계층(Flash Translation Layer:FTL)으로 이루어진다.
도 4는 본 발명의 일 실시 예에 따른 상태전이 알고리즘의 상태 전이과정을 개략적으로 나타낸 것이다.
도 4에 도시한 바와 같이, 플래시 메모리(100)의 소정 블록에 대한 상태 전이 과정은 블록에 아무런 데이터도 기록되어 있지 않은 F 블록으로 시작한다.
F 블록에 대한 기록 연산이 프로세서(500)에 의해 요구되면, 프로세서(500)에서는 기록 연산을 수행할 섹터를 결정하고, 기록 연산이 요구되는 데이터의 섹터 오프셋이 일치됨에 따라 프로세서(500)에서는 블록 상태 정보를 F 블록에서 M 블록으로 전이한다(a).
M 블록은 프로세서(500)에 의한 기록 연산에 따라 S 또는 N 블록으로 전이된다.
즉, M 블록에 섹터 오프셋이 일치되는 데이터에 대한 기록 연산이 반복되어 기록 가능한 섹터가 존재하지 않게되면 교체 합병 연산을 수행하여 F 블록을 더 할당하고 M 블록을 S 블록으로 전이한다(b).
또한, M 블록에 이전에 데이터가 기록된 섹터에 대한 기록 연산이 요구되면 프로세서(500)에서는 임의의 섹터를 기록연산이 수행될 섹터로 결정하여 블록 상태 정보를 M 블록에서 N 블록으로 전이하고(c), 결정된 섹터에 데이터를 기록한다.
S 블록의 데이터가 더 이상 유효하지 않게 되면, 프로세서(500)에서는 블록 상태 정보를 S 블록에서 O 블록으로 전이한다(d).
또한, N 블록에 섹터 오프셋이 일치되지 않는 데이터에 대한 기록 연산이 반복되어 기록 가능한 섹터가 존재하지 않게되면 스마트 합병 연산을 수행하여 유효한 데이터만 새로 할당되는 F 블록에 기록하고, 블록 상태 정보를 N 블록에서 O 블록으로 전이한다(e).
O 블록은 프로세서(500)에 의한 소정의 삭제 연산에 따라 F 블록으로 전이한다(f).
참고로, 전술한 본 발명의 일 실시 예에 따른 플래시 메모리 및 이를 위한 사상 제어 장치는 각 모듈이 모두 하드웨어로 구성되거나, 일부 모듈이 소프트웨어로 구성되거나, 또는 전체 모듈이 소프트웨어로 구성될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 플래시 메모리 및 이를 위한 사상 제어 장치가 하드웨어 또는 소프트웨어로 구성되는 것은 본 발명의 사상을 벗어나지 않으며, 본 발명의 사상에서 벗어나지 않으면서 소프트웨어 및/또는 하드웨어로 구성됨에 따른 수정과 변경이 부가될 수 있음은 자명하다.
이와 같은 본 발명에 따른 플래시 메모리 기반 시스템을 이용하여 플래시 메모리를 액세스하는 플래시 메모리 사상 제어 방법을 첨부된 도면을 참조하여 일 실시 예로 상세히 설명한다.
본 발명에 따른 플래시 메모리 사상 제어 과정을 설명함에 있어서, 초기화 과정은 기존의 처리 과정과 동일하므로 이에 따른 설명은 생략한다.
따라서, 먼저 본 발명에 따른 사상 제어 방법을 통한 기록 연산 과정을 설명하고, 사상 제어 방법에 따른 판독 연산 과정을 설명한다.
1. 기록 연산 과정
도 5는 본 발명의 일 실시 예에 따른 기록 연산 과정을 개략적으로 나타낸 것이다.
도 5에 도시된 바와 같이, 먼저 프로세서(500)에서는 소정의 논리 섹터 번호를 갖는 데이터에 대한 기록 연산이 요구되면, 지정된 논리 섹터 번호(이하, 논리 섹터라 칭함)를 통해 논리 블록 번호(이하, 논리 블록이라 칭함)를 산출한다.
그 다음, 프로세서(500)에서는 초기화 과정에서 얻어지는 매핑 테이블을 통해 산출된 논리 블록에 상응하는 물리 블록 번호(이하, 물리 블록이라 칭함)를 검색하고, 해당 물리 블록의 블록 상태 정보를 통해 합병 연산이 필요한지 여부를 판별한다(S1).
즉, 해당 물리 블록에 대한 반복되는 기록 연산으로 인해 해당 물리 블록에 기록 가능한 섹터가 존재하지 않는 경우, 새로운 데이터를 기록할 블록을 할당하기 위해 교체 또는 스마트 합병 연산이 요구되는지 여부를 판단하는 것이다.
판별결과 합병 연산이 필요하면 해당 물리 블록의 특성에 따라 합병 연산을 수행한다(S2).
즉, 프로세서(500)에서는 매핑 테이블에 기록된 해당 물리 블록의 현재 상태가 M 블록이면 M 블록을 S 블록으로 전이하는 교체 합병을 수행하고, 해당 물리 블록의 현재 상태가 N 블록이면 새로 F 블록을 할당한 후 N 블록에서 유효한 데이터만을 검출하여 기록한 후 F 블록을 M 블록으로 전이하는 스마트 합병을 수행한다.
판별결과 합병 연산이 필요하지 않거나 합병연산이 수행되면 프로세서(500)에서는 매핑 테이블을 통해 기록 연산이 요구되는 논리 블록이 M 블록 또는 N 블록을 갖는지 여부를 판별한다(S3).
판별결과 논리 블록이 M 블록 또는 N 블록을 갖는다면, 프로세서(500)는 M 블록 또는 N 블록에서 기록 연산이 요구되는 데이터의 오프셋 정보와 일치하는 섹터를 검색하고, 해당 섹터가 비어있는지 여부를 판별한다(S4).
판별결과 해당 섹터가 비어 있으면 프로세서(500)는 해당 섹터에 기록 연산이 요구된 데이터를 기록하고(S5), 판별결과 해당 섹터가 비어 있지 않으면 해당블록이 M 블록인지 여부를 판별한다(S6).
판별결과 해당 블록이 M 블록이면 해당 물리 블록의 블록 상태 정보를 N 블록으로 전이하고(S7), 판별결과 해당 블록이 M 블록이 아니거나 M블록에서 N 블록으로 전이되면 프로세서(500)는 N 블록에서 임의의 섹터를 선택하여 섹터 오프셋을 일치되지 않는 상태로 데이터를 기록한다(S8).
판별결과 논리 블록이 M 블록 또는 N 블록을 갖지 않는다면, 프로세서(500)는 산출된 논리 블록에 상응하는 물리 블록에 데이터가 전혀 기록되어 있지 않거나 합병 연산이 수행된 것이므로 새로 데이터를 기록할 F 블록을 할당한다(S9).
그 다음, 프로세서(500)는 할당된 F 블록을 M 블록으로 전이하고(S10), M 블록에서 기록 연산이 요구된 데이터를 섹터오프셋이 일치되도록 기록한다(S11).
2. 판독 연산 과정
도 6은 본 발명의 일 실시 예에 따른 판독 연산 과정을 개략적으로 나타낸 것이다.
도 6에 도시된 바와 같이, 먼저 프로세서(500)는 소정의 논리 섹터 번호를 갖는 데이터에 대한 판독 연산이 요구되면, 지정된 논리 섹터를 통해 논리 블록을 산출한다.
그 다음, 프로세서(500)는 초기화 과정에서 얻어지는 매핑 테이블을 통해 산출된 논리 블록에 상응하는 물리 블록을 검색하고, 판독 연산이 요구되는 논리 블록이 M 블록 또는 N 블록을 갖는지 여부를 판별한다(S10).
판별결과 논리 블록이 M 블록 또는 N 블록을 갖지 않는다면, 프로세서(500)는 매핑 테이블을 통해 논리 블록이 S 블록을 갖는지 여부를 판별한다(S11).
판별결과 논리 블록이 S 블록을 갖는다면, 프로세서(500)는 S블록에서 판독 연산이 요구된 데이터의 오프셋 정보와 일치하는 섹터를 검색하고, 해당 섹터에 기록된 데이터를 독출한다(S12).
판별결과 논리 블록이 S 블록을 갖지 않는다면, 프로세서(500)는 판독 연산이 요구된 데이터가 플래시 메모리(100)에 존재하지 않는 것으로 판단하고 판독 오류 메시지를 발생시킨다(S13).
판별결과 논리 블록이 M 블록 또는 N 블록을 갖는다면, 프로세서(500)는 논리 블록에 상응하는 물리 블록이 M 블록을 갖는지 여부를 판별한다(S14).
판별결과 논리 블록에 상응하는 물리 블록이 M 블록을 갖지 않으면, 프로세서(500)는 N 블록에 판독 연산이 요구된 논리 섹터에 해당되는 섹터가 존재하는지 여부를 판별한다(S15).
판별결과 N 블록에 해당 섹터가 존재하면 N블록의 해당 섹터에 기록된 데이터를 독출하고(S16), 판별결과 N 블록에 해당 섹터가 존재하지 않으면 논리 블록에 상응하는 물리 블록이 S 블록을 갖는지 여부를 판별한다(S17).
판별결과 논리 블록에 상응하는 물리 블록이 S 블록을 갖는다면 해당 섹터에 기록된 데이터를 독출하고(S18), 판별결과 논리 블록에 상응하는 물리 블록이 S 블록을 갖지 않는다면 플래시 메모리(100)에 판독 연산이 요구된 데이터가 존재하지 않는 것으로 판단하고 판독 오류 메시지를 발생시킨다(S19).
판별결과 논리 블록에 상응하는 물리 블록이 M 블록이면, 프로세서(500)는 판독 연산이 요구된 섹터가 M 블록에 존재하는지 여부를 판별한다(S20).
판별결과 해당 섹터가 M 블록에 존재하면 M 블록의 해당 섹터로부터 데이터를 독출하고(S21), 판별결과 해당 섹터가 M 블록에 존재하지 않으면 판독 연산이 요구된 논리 블록이 S 블록을 갖는지 여부를 판별한다(S22).
판별결과 논리 블록이 S 블록을 갖지 않는다면, 프로세서(500)는 판독 연산이 요구된 데이터가 플래시 메모리(100)에 존재하지 않는 것으로 판단하고 판독 오류 메시지를 발생시킨다(S23).
판별결과 논리 블록이 S 블록을 갖는다면, 프로세서(500)는 S블록에서 판독 연산이 요구된 데이터의 오프셋 정보와 일치하는 섹터를 검색하고, 해당 섹터에 기록된 데이터를 독출한다(S24).
이와 같이 이루어지는 본 발명의 일 실시 예에 따른 플래시 메모리와 이를 위한 사상 제어 장치 및 방법을 첨부된 도면을 참조하여 일 실시 예를 통해 상세히 설명한다.
도 7은 본 발명의 일 실시 예에 따른 매핑 테이블을 이용하는 기록 연산 과정을 개략적으로 나타낸 것이다.
본 발명에 따른 매핑 테이블에서 논리 블록은 최대 2개 이하의 물리 블록과 대응되며, 2개의 물리 블록은 S 상태의 블록과 M 또는 N 상태의 블록과 조합을 이룰 수 있다.
만일, 도 7에 도시한 바와 같이, 논리 섹터 9(LSN=9)의 데이터에 대한 기록 연산이 요구되면, 프로세서(500)에서는 논리 섹터 9의 논리 블록 및 오프셋 값을 산출한다(LBN: 9/4=2, Offset:1).
이 경우, 프로세서(500)에서는 매핑 테이블을 참조하여 산출된 논리 블록(LBN=2)에 상응하는 물리 블록 및 상태를 검색한다(a).
그 다음, 프로세서(500)에서는 해당 물리 블록의 블록 상태 정보를 통해 합병 연산이 필요한지 여부를 판별한다.
만일, 해당 물리 블록이 1이고, 현재 M 상태로 모든 섹터에 데이터가 기록되어 있다면, 프로세서(500)에서는 M 블록을 S 블록으로 전이하고 데이터 기록을 위한 F 블록을 할당하는 교체 합병을 연산을 수행한다.
교체 합병 연산에 따라 새로운 F 블록으로 물리 블록 2(PBN=2)가 할당되었다면, 프로세서(500)에서는 기록 연산이 요구된 데이터를 새로 할당된 물리 블록 2에 오프셋 값을 일치시켜 기록하고, 매핑 테이블에서 논리 블록(LBN=2)에 상응하는 물리 블록 및 상태 정보를 갱신시킨다.
즉, 프로세서(500)는 매핑테이블에서 논리 블록(LBN=2)에 대한 물리 블록(PBN=1)의 블록 상태를 M->S로, 새로 할당된 물리 블록(PBN=2)의 블록 상태를 F->M으로 갱신한다.
일 예로, 도 8의 a에 도시한 바와 같이, 플래시 메모리(100)의 한 블록이 4개의 섹터로 이루어지는 경우, 프로세서(500)에서는 소정의 논리 섹터에 대한 기록 연산이 섹터 오프셋 0,1,2,3,0의 순으로 요구되면 논리 섹터를 통해 논리 블록을 산출한다.
그 다음, 프로세서(500)는 매핑 테이블을 참조하여 산출된 논리 블록에 해당되는 물리 블록을 검색하고, 검색된 물리 블록의 블록 상태 정보를 확인하여 블록 상태 정보에 따라 기록 연산이 수행될 섹터를 결정한다.
만일, 해당 물리 블록이 F 블록이라면, 프로세서(500)는 오프셋 정보에 따라 해당 물리 블록에 데이터를 기록한다.
즉, 프로세서(500)는 블록 상태 정보를 F 블록에서 M 블록으로 전이한 후 섹터 오프셋 순서에 따라 0,1, 2, 3, 0 순으로 해당 물리 블록의 각 섹터에 데이터를 기록한다.
이 경우, 한 블록이 4개의 섹터로 이루어지기 때문에 0,1,2,3 섹터에 데이터가 기록되면 해당 블록에 기록 가능한 섹터가 존재하지 않게 되므로, 프로세서(500)에서는 교체 합병 연산을 통해 F 블록을 더 할당하고 블록 상태 정보를 M 블록에서 S 블록으로 전이한다(1).
그 다음, 프로세서(500)는 더 할당된 F 블록의 블록 상태 정보를 F 블록에서 M 블록으로 전이시킨 후 섹터 오프셋 0의 데이터를 해당 섹터에 기록한다(2).
또 다른 실시 예로, 도 8의 b에 도시한 바와 같이, 프로세서(500)에서는 소정의 논리 섹터에 대한 기록 연산이 섹터 오프셋 0,1,2,3,0,1,2,3,0의 순으로 요구되면 논리 섹터를 통해 논리 블록을 산출한다.
그 다음, 프로세서(500)는 매핑 테이블을 참조하여 산출된 논리 블록에 해당되는 물리 블록을 검색하고, 검색된 물리 블록의 블록 상태 정보를 확인하여 블록 상태 정보에 따라 기록 연산이 수행될 섹터를 결정한다.
만일, 해당 물리 블록이 F 블록이라면, 프로세서(500)는 오프셋 정보에 따라 해당 물리 블록에 데이터를 기록한다.
즉, 프로세서(500)는 블록 상태 정보를 F 블록에서 M 블록으로 전이한 후 섹터 오프셋 순서에 따라 0,1,2,3,0,1,2,3,0 순으로 해당 물리 블록의 각 섹터에 데이터를 기록한다.
이 경우, 한 블록이 4개의 섹터로 이루어지기 때문에 0,1,2,3 섹터에 데이터가 기록되면 해당 블록에 기록 가능한 섹터가 존재하지 않게 되므로, 프로세서(500)에서는 교체 합병 연산을 통해 F 블록을 더 할당하고 블록 상태 정보를 M 블록에서 S 블록으로 전이한다(1).
그 다음, 프로세서(500)는 더 할당된 F 블록의 블록 상태 정보를 F 블록에서 M 블록으로 전이시킨 후 섹터 오프셋 0,1,2,3의 데이터를 더 할당된 M 블록의 해당 섹터에 기록한다.
그 다음, 프로세서(500)는 해당 블록에 기록 가능한 섹터가 존재하지 않게 되므로, S 블록의 데이터가 더 이상 유효하지 않게 됨에 따라 S 블록의 블록 상태 정보를 S 블록에서 O 블록으로 전이한 후 교체 합병 연산을 통해 F 블록을 더 할당하고 이전에 더 할당된 블록의 블록 상태 정보를 M 블록에서 S 블록으로 전이한다(2).
그 다음, 프로세서(500)는 다시 더 할당된 F 블록의 블록 상태 정보를 F 블록에서 M 블록으로 전이시킨 후 섹터 오프셋 0의 데이터를 해당 섹터에 기록한다(3).
또 다른 실시 예로, 도 8의 c에 도시한 바와 같이, 프로세서(500)에서는 소정의 논리 섹터에 대한 기록 연산이 섹터 오프셋 0,0,0,0,1의 순으로 요구되면 논리 섹터를 통해 논리 블록을 산출한다.
그 다음, 프로세서(500)는 매핑 테이블을 참조하여 산출된 논리 블록에 해당되는 물리 블록을 검색하고, 검색된 물리 블록의 블록 상태 정보를 확인하여 블록 상태 정보에 따라 기록 연산이 수행될 섹터를 결정한다.
만일, 해당 물리 블록이 F 블록이라면, 프로세서(500)는 오프셋 정보에 따라 해당 물리 블록에 데이터를 기록한다.
즉, 프로세서(500)는 블록 상태 정보를 F 블록에서 M 블록으로 전이한 후 섹터 오프셋 순서에 따라 0,0,0,0,1 순으로 해당 물리 블록의 각 섹터에 데이터를 기록한다.
이 경우, 두 번째 기록연산을 수행하는 과정에서 물리 블록의 해당 섹터에 이미 데이터가 기록되어 있으므로, 프로세서(500)는 물리 블록의 블록 상태 정보를 M 블록에서 N 블록으로 전이한 후 임의의 섹터를 선택하여 기록 연산이 요구된 데이터를 기록한다.
이와 같이 섹터 오프셋이 일치되지 않는 기록 연산이 반복되어 해당 물리 블록에 기록 가능한 섹터가 존재하지 않게되면, 프로세서(500)에서는 스마트 합병 연산을 통해 F 블록을 더 할당하고 N 블록을 O 블록으로 전이한다(1).
그 다음, 프로세서(500)는 더 할당된 F 블록의 블록 상태 정보를 F 블록에서 M 블록으로 전이한 후, N 블록에 기록된 데이터 가운데 유효한 데이터만을 검출하여 M 블록의 해당 섹터에 기록한다.
즉, O 블록에 기록된 섹터 오프셋 0의 데이터 가운데 가장 마지막에 기록된 데이터만을 독출하여 더 할당된 M 블록의 섹터 0에 기록하고, 섹터 오프셋 1의 데이터를 해당 섹터에 기록한다(2).
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따르면, 플래시 메모리에 요청되는 논리 섹터에 대한 기록/판독 연산에서 소정의 상태 전이 알고리즘을 통해 해당 연산이 수행될 섹터를 결정함으로써, 플래시 메모리의 특정 논리 블록에 대한 기록 연산 시 요구되는 삭제 연산이 최소화되어 플래시 메모리 시스템의 성능이 최대화될 수 있다.
도 1의 a 내지 c는 종래의 플래시 메모리 액세스 방법을 제어 방법에 따른 연산 과정을 나타내기 위한 플래시 메모리 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 플래시 메모리 기반 시스템을 개략적으로 나타낸 것이다.
도 3은 본 발명의 일 실시 예에 따른 플래시 메모리 기반 시스템의 소프트웨어 구조를 개략적으로 나타낸 것이다.
도 4는 본 발명의 일 실시 예에 따른 상태전이 알고리즘의 상태 전이과정을 개략적으로 나타낸 것이다.
도 5는 본 발명의 일 실시 예에 따른 기록 연산 과정을 개략적으로 나타낸 것이다.
도 6은 본 발명의 일 실시 예에 따른 판독 연산 과정을 개략적으로 나타낸 것이다.
도 7은 본 발명의 일 실시 예에 따른 매핑 테이블을 이용하는 기록 연산 과정을 개략적으로 나타낸 것이다.
도 8의 a 내지 c는 본 발명의 일 실시 예에 따른 플래시 메모리의 블록 전이 과정을 개략적으로 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 플래시 메모리 300 : 시스템 메모리
500 : 프로세서

Claims (27)

  1. 소정의 섹터로 이루어지는 블록 단위로 영역이 구분되며,
    상기 블록의 상태를 나타내고, 논리 연산이 수행될 섹터를 결정하는데 사용되는 블록 상태 정보를 포함하는 것을 특징으로 하는 플래시 메모리.
  2. 제 1항에 있어서,
    상기 블록 상태 정보는 소정의 상태 전이 알고리즘에 따라 결정되는 것을 특징으로 하는 플래시 메모리.
  3. 제 2항에 있어서,
    상기 상태는
    상기 블록에 데이터가 기록되어 있지 않은 제 1 상태,
    상기 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시켜 기록한 제 2 상태,
    상기 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시키지 않고 기록한 제 3 상태,
    상기 블록 전체에 상기 제 2 상태의 데이터가 기록된 제 4 상태, 및
    상기 제 3 상태 또는 제 4 상태에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않은 제 5 상태를 포함하는 것을 특징으로 하는 플래시 메모리.
  4. 제 3항에 있어서,
    상기 상태 전이 알고리즘은
    상기 제 4 상태에서 새로 요구되는 기록 연산을 수행하기 위해 제 1 상태의 블록을 더 할당하는 교체 합병 연산을 수행하는 것을 특징으로 하는 플래시 메모리.
  5. 제 3항에 있어서,
    상기 상태 전이 알고리즘은
    상기 제 3 상태에서 해당 블록의 모든 섹터가 사용중이면 새로 요구되는 기록 연산을 수행하기 위해 제 1 상태의 블록을 더 할당하고, 기존 블록에 기록된 데이터 가운데 유효한 데이터만을 검출하여 상기 할당된 블록에 기록하는 스마트 합병 연산을 수행하는 것을 특징으로 하는 플래시 메모리.
  6. 제 5항에 있어서,
    상기 스마트 합병 연산은
    상기 유효한 데이터가 기록되면 상기 할당된 블록의 블록 상태 정보를 제 1 상태에서 제 2 상태로 전이하고, 기존 블록의 블록 상태 정보를 제 3 상태에서 제 5 상태로 전이시키는 것을 특징으로 하는 플래시 메모리.
  7. 제 3항에 있어서,
    상기 제 5 상태는 삭제 연산을 통해 상기 제 1 상태로 전이되는 것을 특징으로 하는 플래시 메모리.
  8. 제 1항에 있어서,
    상기 블록 상태 정보는
    상기 플래시 메모리에 대한 정보를 기록하는 메타헤더 블록에 기록되거나 상기 각 블록에 기록되는 것을 특징으로 하는 플래시 메모리.
  9. 소정의 섹터로 이루어지는 블록을 단위로 영역이 구분되며 상기 블록의 상태를 나타내는 블록 상태 정보를 포함하는 플래시 메모리, 및
    상기 플래시 메모리에 대한 소정의 논리 연산이 요구되면 상기 블록 상태 정보를 통해 상기 논리 연산이 수행될 섹터를 결정하고 소정의 상태전이 알고리즘에 따라 상기 블록 상태 정보를 갱신하는 프로세서를 포함하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  10. 제 9 항에 있어서,
    상기 블록 상태 정보는
    상기 플래시 메모리에 대한 정보를 기록하는 메타헤더 블록에 기록되거나, 상기 각각의 블록에 기록되는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  11. 제 9항에 있어서,
    상기 프로세서는
    상기 논리 연산에 따라 상기 결정되는 섹터에 소정의 데이터를 기록하거나 상기 섹터로부터 데이터를 판독하며, 상기 갱신되는 블록 상태 정보에 따라 삭제 연산을 통해 유효하지 않은 블록의 데이터를 삭제하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  12. 제 9항에 있어서,
    상기 상태는
    상기 블록에 데이터가 기록되어 있지 않은 제 1 상태,
    상기 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시켜 기록한 제 2 상태,
    상기 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시키지 않고 기록한 제 3 상태,
    상기 블록 전체에 상기 제 2 상태의 데이터가 기록된 제 4 상태, 및
    상기 제 3 상태 또는 제 4 상태에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않은 제 5 상태를 포함하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  13. 제 12항에 있어서,
    상기 상태 전이 알고리즘은
    상기 제 4 상태에서 새로 요구되는 기록 연산을 수행하기 위해 제 1 상태의 블록을 더 할당하는 교체 합병 연산을 수행하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  14. 제 12항에 있어서,
    상기 상태 전이 알고리즘은
    상기 제 3 상태에서 해당 블록의 모든 섹터가 사용중이면 새로 요구되는 기록 연산을 수행하기 위해 제 1 상태의 블록을 더 할당하고, 기존 블록에 기록된 데이터 가운데 유효한 데이터만을 검출하여 상기 할당된 블록에 기록하는 스마트 합병 연산을 수행하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  15. 제 14항에 있어서,
    상기 스마트 합병 연산은
    상기 유효한 데이터가 기록되면 상기 할당된 블록의 블록 상태 정보를 제 1 상태에서 제 2 상태로 전이하고, 기존 블록의 블록 상태 정보를 제 3 상태에서 제 5 상태로 전이시키는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  16. 제 12항에 있어서,
    상기 제 5 상태는 삭제 연산을 통해 상기 제 1 상태로 전이되는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 장치.
  17. 플래시 메모리의 특정 논리 섹터에 대해 소정의 논리 연산이 요구되면 매핑 테이블을 참조하여 상기 논리 섹터에 해당되는 물리 블록을 검색하는 단계;
    상기 물리 블록의 블록 상태 정보를 통해 상기 논리 연산이 수행될 섹터를 결정하는 단계; 및
    상기 결정되는 섹터를 액세스하여 상기 논리 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  18. 제 17항에 있어서,
    상기 논리 섹터에 해당되는 물리 블록을 검색하는 단계는
    상기 논리 섹터를 통해 논리 블록을 산출하는 단계; 및
    상기 산출된 논리 블록에 해당되는 물리 블록을 상기 매핑 테이블을 통해 검색하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  19. 제 17항에 있어서,
    상기 논리 연산이 수행될 섹터를 결정하는 단계는
    상기 물리 블록의 블록 상태 정보에 따라 섹터 오프셋이 일치되는 섹터를 선택하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  20. 제 17항에 있어서,
    상기 논리 연산이 수행될 섹터를 결정하는 단계는
    상기 물리 블록의 블록 상태 정보에 따라 섹터 오프셋이 일치되지 않는 섹터를 선택하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  21. 제 17항에 있어서,
    상기 결정되는 섹터를 액세스하여 상기 논리 연산을 수행하는 단계는
    상기 논리 연산에 따라 변경되는 상기 물리 블록의 블록 상태 정보를 소정의 상태 전이 알고리즘을 통해 결정하는 단계; 및
    상기 결정된 블록 상태 정보에 따라 상기 물리 블록의 블록 상태 정보를 갱신하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  22. 제 21항에 있어서,
    상기 상태는
    상기 블록에 데이터가 기록되어 있지 않은 제 1 상태,
    상기 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시켜 기록한 제 2 상태,
    상기 제 1 상태에서 소정의 데이터를 섹터 오프셋을 일치시키지 않고 기록한 제 3 상태,
    상기 블록 전체에 상기 제 2 상태의 데이터가 기록된 제 4 상태, 및
    상기 제 3 상태 또는 제 4 상태에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않은 제 5 상태를 포함하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  23. 제 22항에 있어서,
    상기 상태 전이 알고리즘은
    상기 제 4 상태에서 새로 요구되는 기록 연산을 수행하기 위해 제 1 상태의 블록을 더 할당하는 교체 합병 연산을 수행하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  24. 제 22항에 있어서,
    상기 상태 전이 알고리즘은
    상기 제 3 상태에서 해당 블록의 모든 섹터가 사용중이면 새로 요구되는 기록 연산을 수행하기 위해 제 1 상태의 블록을 더 할당하고, 기존 블록에 기록된 데이터 가운데 유효한 데이터만을 검출하여 상기 할당된 블록에 기록하는 스마트 합병 연산을 수행하는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  25. 제 24항에 있어서,
    상기 스마트 합병 연산은
    상기 유효한 데이터가 기록되면 상기 할당된 블록의 블록 상태 정보를 제 1 상태에서 제 2 상태로 전이하고, 기존 블록의 블록 상태 정보를 제 3 상태에서 제 5 상태로 전이시키는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  26. 제 22항에 있어서,
    상기 제 5 상태는 삭제 연산을 통해 상기 제 1 상태로 전이되는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
  27. 제 17항에 있어서,
    상기 블록 상태 정보는
    상기 플래시 메모리에 대한 정보를 기록하는 메타헤더 블록에 기록되거나 상기 각 블록에 기록되는 것을 특징으로 하는 플래시 메모리를 위한 사상 제어 방법.
KR1020030089817A 2003-12-10 2003-12-10 플래시 메모리, 이를 위한 사상 제어 장치 및 방법 KR100608602B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030089817A KR100608602B1 (ko) 2003-12-10 2003-12-10 플래시 메모리, 이를 위한 사상 제어 장치 및 방법
JP2004106982A JP3827682B2 (ja) 2003-12-10 2004-03-31 フラッシュメモリ、そのためのマッピング制御装置及び方法
US10/893,344 US7287117B2 (en) 2003-12-10 2004-07-19 Flash memory and mapping control apparatus and method for flash memory
EP04257479A EP1542129A3 (en) 2003-12-10 2004-12-01 Flash memory and mapping control apparatus and method for flash memory
CNB2004100984083A CN1306414C (zh) 2003-12-10 2004-12-10 闪速存储器和闪速存储器的映射控制设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030089817A KR100608602B1 (ko) 2003-12-10 2003-12-10 플래시 메모리, 이를 위한 사상 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050056761A true KR20050056761A (ko) 2005-06-16
KR100608602B1 KR100608602B1 (ko) 2006-08-03

Family

ID=34511209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030089817A KR100608602B1 (ko) 2003-12-10 2003-12-10 플래시 메모리, 이를 위한 사상 제어 장치 및 방법

Country Status (5)

Country Link
US (1) US7287117B2 (ko)
EP (1) EP1542129A3 (ko)
JP (1) JP3827682B2 (ko)
KR (1) KR100608602B1 (ko)
CN (1) CN1306414C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703727B1 (ko) * 2005-01-12 2007-04-05 삼성전자주식회사 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
KR100843133B1 (ko) * 2006-09-20 2008-07-02 삼성전자주식회사 플래시 메모리에서 매핑 정보 재구성을 위한 장치 및 방법
US7783851B2 (en) 2006-10-19 2010-08-24 Samsung Electronics Co., Ltd. Methods of reusing log blocks in non-volatile memories and related non-volatile memory devices

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8607016B2 (en) * 2004-07-21 2013-12-10 Sandisk Technologies Inc. FAT analysis for optimized sequential cluster management
US7395384B2 (en) * 2004-07-21 2008-07-01 Sandisk Corproation Method and apparatus for maintaining data on non-volatile memory systems
KR100684942B1 (ko) * 2005-02-07 2007-02-20 삼성전자주식회사 복수의 사상 기법들을 채용한 적응형 플래시 메모리 제어장치 및 그것을 포함한 플래시 메모리 시스템
US8819088B2 (en) * 2005-07-14 2014-08-26 International Business Machines Corporation Implementing storage management functions using a data store system
KR100801072B1 (ko) * 2005-09-30 2008-02-11 삼성전자주식회사 플래시 메모리, 이를 위한 맵핑 장치 및 방법
KR100843135B1 (ko) * 2006-11-20 2008-07-02 삼성전자주식회사 비휘발성 메모리 관리 방법 및 장치
KR100794312B1 (ko) * 2006-12-27 2008-01-11 삼성전자주식회사 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템
KR101447188B1 (ko) * 2007-07-31 2014-10-08 삼성전자주식회사 플래시 메모리에 최적화된 입출력 제어 방법 및 장치
JP4535117B2 (ja) * 2007-11-06 2010-09-01 ソニー株式会社 メモリ装置、メモリ管理方法、およびプログラム
KR100950281B1 (ko) 2008-02-28 2010-03-31 아주대학교산학협력단 플래시 메모리 시스템 및 플래시 메모리의 데이터 연산방법
TWI370969B (en) 2008-07-09 2012-08-21 Phison Electronics Corp Data accessing method, and storage system and controller using the same
CN101567849B (zh) * 2009-04-30 2011-09-21 炬才微电子（深圳）有限公司 一种数据缓存方法和装置
CN102279815A (zh) * 2010-06-13 2011-12-14 宇瞻科技股份有限公司 以快闪存储器为基础的存储装置及其数据写入方法
CN102541777B (zh) * 2010-12-13 2015-08-19 深圳市硅格半导体有限公司 基于DMA映射的Flash数据传输控制方法及装置
KR102034626B1 (ko) * 2013-06-26 2019-10-21 삼성전자 주식회사 메모리 동작을 제어하는 방법 및 장치
KR102402783B1 (ko) * 2015-05-11 2022-05-27 삼성전자 주식회사 전자 장치 및 이의 페이지 병합 방법
CN106325764B (zh) * 2015-07-08 2021-02-26 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器存储装置
KR20170012629A (ko) * 2015-07-21 2017-02-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180001681A (ko) * 2016-06-27 2018-01-05 에스케이하이닉스 주식회사 메모리 시스템, 이의 어드레스 맵핑 방법 및 억세스 방법
KR20200066882A (ko) * 2018-12-03 2020-06-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
US6014724A (en) * 1995-10-27 2000-01-11 Scm Microsystems (U.S.) Inc. Flash translation layer block indication map revision system and method
US5745418A (en) 1996-11-25 1998-04-28 Macronix International Co., Ltd. Flash memory mass storage system
US5937425A (en) 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
KR100577380B1 (ko) 1999-09-29 2006-05-09 삼성전자주식회사 플래시 메모리와 그 제어 방법
KR100644602B1 (ko) * 2000-10-11 2006-11-10 삼성전자주식회사 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조
US7617352B2 (en) 2000-12-27 2009-11-10 Tdk Corporation Memory controller, flash memory system having memory controller and method for controlling flash memory device
CN1362708A (zh) * 2001-01-02 2002-08-07 吴秀林 一种闪存芯片的读写方法
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
KR100389867B1 (ko) 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
US6948026B2 (en) * 2001-08-24 2005-09-20 Micron Technology, Inc. Erase block management
JP3818130B2 (ja) 2001-11-14 2006-09-06 日本電信電話株式会社 データ管理方法及び装置及びデータ管理プログラム及びデータ管理プログラムを格納した記憶媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703727B1 (ko) * 2005-01-12 2007-04-05 삼성전자주식회사 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
KR100843133B1 (ko) * 2006-09-20 2008-07-02 삼성전자주식회사 플래시 메모리에서 매핑 정보 재구성을 위한 장치 및 방법
US7783851B2 (en) 2006-10-19 2010-08-24 Samsung Electronics Co., Ltd. Methods of reusing log blocks in non-volatile memories and related non-volatile memory devices

Also Published As

Publication number Publication date
EP1542129A3 (en) 2008-08-13
CN1306414C (zh) 2007-03-21
US7287117B2 (en) 2007-10-23
US20050132127A1 (en) 2005-06-16
KR100608602B1 (ko) 2006-08-03
CN1627271A (zh) 2005-06-15
EP1542129A2 (en) 2005-06-15
JP3827682B2 (ja) 2006-09-27
JP2005174279A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100608602B1 (ko) 플래시 메모리, 이를 위한 사상 제어 장치 및 방법
US7702844B2 (en) Address mapping method and mapping information managing method for flash memory, and flash memory using the same
EP0852765B1 (en) Memory management
US7962687B2 (en) Flash memory allocation for improved performance and endurance
US8180955B2 (en) Computing systems and methods for managing flash memory device
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
US7191306B2 (en) Flash memory, and flash memory access method and apparatus
US8473712B2 (en) Method for managing a memory apparatus, and associated memory apparatus thereof
KR20070005730A (ko) 불휘발성 기억장치 및 데이터 기록방법
US20070005929A1 (en) Method, system, and article of manufacture for sector mapping in a flash device
KR100638638B1 (ko) 플래시 메모리의 제어 방법
KR20050078916A (ko) 플래시 메모리의 데이터 관리 장치 및 방법
KR100703727B1 (ko) 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
KR100780963B1 (ko) 메모리 카드 및 메모리 카드의 구동 방법
KR20050102779A (ko) Nand형 플래시 메모리 파일 시스템의 설계 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 13