KR20050055881A - 광강도를 이용한 공정마진 및 디자인 룰 확인방법 - Google Patents

광강도를 이용한 공정마진 및 디자인 룰 확인방법 Download PDF

Info

Publication number
KR20050055881A
KR20050055881A KR1020030088932A KR20030088932A KR20050055881A KR 20050055881 A KR20050055881 A KR 20050055881A KR 1020030088932 A KR1020030088932 A KR 1020030088932A KR 20030088932 A KR20030088932 A KR 20030088932A KR 20050055881 A KR20050055881 A KR 20050055881A
Authority
KR
South Korea
Prior art keywords
light intensity
design rule
process margin
line width
user
Prior art date
Application number
KR1020030088932A
Other languages
English (en)
Other versions
KR100559588B1 (ko
Inventor
도문회
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030088932A priority Critical patent/KR100559588B1/ko
Publication of KR20050055881A publication Critical patent/KR20050055881A/ko
Application granted granted Critical
Publication of KR100559588B1 publication Critical patent/KR100559588B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 광강도를 이용한 공정마진 및 디자인 룰 확인방법에 관한 것으로, 반도체 레이아웃에서 최소 선폭 및 최소 선폭간의 거리를 실제와 유사하게 패턴공정을 대변할 수 있는 OPC 모델을 사용하여 사용자에 의해 정해진 임계(threshold)값을 넘어서면 패스되고, 그렇지 않은 경우에는 사용자에게 알려주도록 한다. 따라서, 레이아웃 설계부터 생길 수 있는 디자인 룰의 바이올레이션(Violation)이나, 포토/에치 바이어스 같은 제작 공정상의 이슈로 인해 패턴공정에서 언더 노광(under exposure)을 함으로써 생길 수 있는 패턴 브릿지 문제들을 사전에 검증하여 제조공정에서 마진확보를 하거나 마스크 재 제작 등의 오류를 막을 수 있다. 이는 원가 절감의 기회를 가져오며, 아울러 수율(Yield) 및 안정성(Reliability)을 향상시킬 수 있는 효과가 있다.

Description

광강도를 이용한 공정마진 및 디자인 룰 확인방법{METHOD FOR CONFIRMING PROCESS MARGIN AND DESIGN RULE BY USING INTENSITY}
본 발명은 광강도를 이용한 공정마진 및 디자인 룰 확인방법에 관한 것으로, 특히 각 레이아웃에서 최소 선폭 및 최소 선폭간의 거리를 실제와 유사하게 패턴공정을 대변할 수 있는 OPC 모델을 사용하여 사용자에 의해 정해진 임계(threshold)값을 넘어서면 패스되고, 그렇지 않은 경우에는 사용자에게 알려주도록 하는 방법에 관한 것이다.
일반적으로, 공정마진 및 디자인 룰 확인방법은 디자인 룰을 근거로 만들어진 룰 테이블을 이용하여 디자인 룰대로 레이아웃(Layout)이 그려졌는지를 도 1에 도시된 바와 같이 우선적으로 검증한다.
이러한 확인 방법은 단순히 디자인 룰에 있는 최소 및 최대 선폭과 선폭간의 거리를 조사하여 이를 어긴 경우에 경고해 주는 방식을 취한다. 이와 같이, 거리 값과 같은 수치에 의해 검증하는 것은 공정마진(Process margin)을 정확하게 확인할 수가 없는 결점을 갖는다.
또한, 제조공정 한계상 패터닝 공정(Patterning process)에서 언더 노광(Under exposure)의 경우, 디자인 룰대로 레이아웃이 그려졌다고 해도 공정 진행시 마진이 부족해지며, 심한 경우 도 2에 도시된 바와 같은 브릿지(bridge) 현상까지 발생하게 되므로, 레이아웃을 수정하여 마스크를 재 제작해야 하는 문제점을 갖는다.
여기서, 언더 노광은 패터닝을 크게 찍기 위해 노광을 약하게 하는 방법으로, 예로, 포토/에치(Photo/etch) 바이어스로 인해 최종 에치 후 설계자가 설계한 선폭과 동일하게 하기 위해 패터닝 상에서 수행한다.
이에, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 그 목적은 각 레이아웃에서 최소 선폭 및 최소 선폭간의 거리를 실제와 유사하게 패턴공정을 대변할 수 있는 OPC 모델(OPC 수행시 사용되는 모델(model)로서 광학적, 수학적 모사(simulation)를 통해 만들어진 모델)을 사용하여 사용자(검사자)에 의해 정해진 임계(threshold)값을 넘어서면 패스되고, 그렇지 않은 경우에는 사용자에게 알려주도록 하는 광강도를 이용한 공정마진 및 디자인 룰 확인방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 광강도를 이용한 공정마진 및 디자인 룰 확인방법은 반도체 레이아웃에서 최소 선폭 및 최소 선폭간의 거리를 실제와 유사하게 패턴공정을 대변할 수 있는 OPC 모델을 사용하여 사용자에 의해 정해진 임계(threshold)값을 넘어서면 패스되고, 그렇지 않은 경우에는 사용자에게 알려주도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작에 대하여 상세히 설명한다.
도 3은 본 발명에 따른 실제 설계자가 설계한 임의의 레이아웃을 보여주고 있는 도면이다.
즉, 도 3의 레이아웃은 디자인 룰 테이블로는 검증이 끝난 상태이며, 패턴 상에 아무런 에러가 발견되지 않은 레이아웃으로서, 이 상태로 마스크가 만들어지면 되는 상황임을 나타낸다.
이중, 도 4는 OPC 모델을 사용한 전사용 모사프로그램(Lithography simulation program)을 적용한 그림이다.
여기서, OPC 모델은 패턴간의 광강도(Intensity) 확인을 위해 모사(simulation)를 사용하기는 하지만, OPC 모델 자체가 실험치 데이터를 사용하여 구현된 것이기 때문에 전사용 모사프로그램 보다 더 신뢰성 있게 광강도(Intensity)를 확인할 수 있다.
그리고, 광강도(Intensity) 값을 보면 같은 선폭간의 거리에서도, 즉 디자인 룰 테이블에 의해서는 패스되었던 부분도, 패터닝(Patterning)이 취약한 부분은 마진(Margin)이 있는 부분에 비해 낮게 나오는 것으로, 디자인 룰 체크만으로는 결코 발견되지 않는 부분이다.
다음으로, 도 6 내지 도 8은 도 5의 일부분을 확대한 도면이다.
즉, OPC 모델을 이용한 모사(Simulation) 결과 중 도 6에 도시된 것은 브릿지(bridge)가 전혀 발견되지 않는 것으로, 디자인 룰 테이블을 이용한 결과와 같다.
도 7을 참조하면, 디자인 룰 테이블을 이용한 검증에서는 에러가 발견되지는 않았던 브리지 등을 도시하고 있으며, 이를 보다 자세히 표현하기 위해 도 7의 특정 이미지에 대하여 모사(Simulation)를 통해 보면, 도 8과 같이 브릿지가 나타남을 알 수 있다.
즉, 도 8의 영역(S1)은 패터닝(Patterning)이 되지 못하고, 패턴간 또는 선폭간 브릿지(Bridge)가 발생된 부분이며, 영역(S2) 및 영역(S3)은 패터닝에 문제가 되지 않음을 나타낸다.
한편, 도 9의 A 및 B의 영역은 디자인 룰 테이블을 이용한 검증과 모사(Simulation) 실험을 이용한 검증에서도 에러가 발견되지 않은 것을 나타내는 부분이다.
그러나, C 및 D의 영역은 디자인 룰 테이블을 이용한 검증에서는 에러가 발견되지 않았으나, 모사(Simulation) 실험을 통한 검증에서는 패턴 또는 선폭간 브릿지가 나타나고 있음을 알 수 있다.
OPC 모델을 이용한 모사 실험에 사용된 광강도를 살펴보면 다음과 같다.
즉, OPC 모델은 DUV(파장 248nm), 렌즈 NA(Numerical Aperture) 0.68, 시그마(sigma) 0.60, 컨벤셔날(Conventional) 타입의 조명계를 가진 스캐너(Scanner) 장비로 패터닝(Patterning) 공정을 진행하여 이 실측치를 토대로 광학적, 수학적 함수식을 이용하여 만들어진 모델이다.
다음으로, 도 10의 광강도 레벨의 정도는 도 9의 A 영역을 의미하며, 도 11 내지 도 13 까지 차례대로 도 9의 B, C, D 영역을 의미한다.
그리고, 도 10 및 도 11을 참조하면, 도 9의 A, B 영역과 동일 한 것으로, 패터닝에 문제가 되지 않는 부분의 광강도(Intensity) 레벨의 정도는 적어도 임계(Threshold) 값 0.4, 즉 광강도 레벨 40%를 넘어서고 있다. 반면에, 도 9의 C, D 영역과 같이, 패터닝에 문제(브릿지)가 발생되고 있는 부분의 광강도 레벨의 임계값이 0.4, 즉 광강도 레벨 40%를 넘지 못하고 있다.
결론적으로, 광강도 레벨을 사용하여 레이아웃을 검증하게 되면, 디자인 룰 테이블에 의거한 검증방법에서는 발견되지 않는 부분까지, 즉 공정마진이 부족한 부분까지 검증을 할 수가 있게되며, 광강도 레벨을 사용하더라도 광강도 레벨 40%를 최소한의 공정마진을 확보할 수 있는 임계점(값)으로 사용하지 못하면 제대로 된 검증을 할 수가 없게 된다.
상기와 같이 설명한 본 발명은 각 레이아웃에서 최소 선폭 및 최소 선폭간의 거리를 실제와 유사하게 패턴공정을 대변할 수 있는 OPC 모델을 사용하여 사용자 의해 정해진 임계(threshold)값을 넘어서면 패스되고, 그렇지 않은 경우에는 사용자에게 알려주도록 함으로써, 디자인 룰을 지켰음에도 불구하고, 레이 아웃 상에서 발생할 수 있는 포토/에치 바이어스 등 제작 공정상의 이슈로 인해 패턴공정에서 언더 노광(under exposure)을 해야하는 등의 패턴 브릿지 문제들을 사전에 검증하여 제조공정에서 마진확보를 하거나 마스크 재 제작 등의 오류를 막을 수 있다. 이는 원가 절감의 기회를 가져오며, 아울러 수율(Yield) 및 안정성(Reliablity)을 향상시킬 수 있는 효과가 있다.
도 1은 공정마진 및 디자인 룰 확인방법을 위해 디자인 룰대로 레이아웃(Layout)이 그려진 도면이고,
도 2는 공정 진행 시 마진이 부족해져 발생되는 브릿지(bridge) 현상을 도시한 도면이며,
도 3은 본 발명에 따른 실제 설계자가 설계한 임의의 레이아웃을 보여주고 있는 도면이며,
도 4는 OPC 모델을 사용한 전사용 모사프로그램을 적용한 그림이며,
도 5는 본 발명에 따른 광강도를 이용한 공정마진 및 디자인 룰 확인방법을 수행하기 위한 레이아웃을 도시한 도면이며,
도 6 내지 도 8은 도 5의 일부분을 확대한 도면이며,
도 9는 모사(Simulation) 실험을 통한 검증에서 패턴 또는 선폭간 브릿지가 나타나고 있음을 도시한 도면이며,
도 10 및 도 11은 임계(Threshold) 값, 즉 광강도 레벨이 40%를 넘어서고 있음을 도시한 도면이며,
도 12 및 도 13은 광강도 레벨의 임계값이 0.4를 넘지 못하고 있음을 도시한 도면이다.

Claims (5)

  1. 반도체 소자 제작을 위한 임의의 레이아웃을 이용한 마스크 제작시,
    상기 마스크롤 통한 패터닝 공정시 최소 선폭 및 최소 선폭간의 거리를 실제와 유사하게 대변할 수 있도록 광강도를 사용한 모사프로그램을 이용하여 상기 마스크 상의 패턴을 보정하는데, 상기 광강도를 이용한 모사프로그램은 OPC 모델을 사용하여 보정됨을
    특징으로 하는 광강도를 이용한 공정마진 및 디자인 룰 확인방법.
  2. 제 1 항에 있어서,
    상기 OPC 모델을 사용한 광강도를 이용한 모사 프로그램은 사용자에 의해 정해진 임계(threshold) 값을 넘어서면 패스되고, 그렇지 않은경우 사용자에게 알려주도록 하는 것을 더 포함하는 것을 특징으로 하는 광강도를 이용한 공정마진 및 디자인 룰 확인방법.
  3. 제 2 항에 있어서,
    상기 광강도(Intensity)는, 디자인 룰 테이블에 의해서는 패스되었던 부분에 대하여 패터닝(Patterning)이 취약한 부분은 마진(Margin)이 있는 부분에 비해 낮게 나오는 것으로, 디자인 룰 체크만으로는 결코 발견되지 않는 부분을 확인하는 것을 특징으로 하는 광강도를 이용한 공정마진 및 디자인 룰 확인방법.
  4. 제 1 항에 있어서,
    상기 OPC 모델은, DUV(파장 248nm), 렌즈 NA(Numerical Aperture) 0.68, 시그마(sigma) 0.60, 컨벤셔날(Conventional) 타입의 조명계를 가진 스캐너(Scanner) 장비로 패터닝(Patterning) 공정을 진행하여 이 실측치를 토대로 광학적, 수학적 함수식을 이용하여 만들어진 모델인 것을 특징으로 하는 광강도를 이용한 공정마진 및 디자인 룰 확인방법.
  5. 제 2 항에 있어서,
    상기 광강도 기준 레벨은, 임계(Threshold) 값 0.4를 검증의 기준으로 하는 것을 특징으로 하는 광강도를 이용한 공정마진 및 디자인 룰 확인방법.
KR1020030088932A 2003-12-09 2003-12-09 광강도를 이용한 공정마진 및 디자인 룰 확인방법 KR100559588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088932A KR100559588B1 (ko) 2003-12-09 2003-12-09 광강도를 이용한 공정마진 및 디자인 룰 확인방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088932A KR100559588B1 (ko) 2003-12-09 2003-12-09 광강도를 이용한 공정마진 및 디자인 룰 확인방법

Publications (2)

Publication Number Publication Date
KR20050055881A true KR20050055881A (ko) 2005-06-14
KR100559588B1 KR100559588B1 (ko) 2006-03-10

Family

ID=37250663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088932A KR100559588B1 (ko) 2003-12-09 2003-12-09 광강도를 이용한 공정마진 및 디자인 룰 확인방법

Country Status (1)

Country Link
KR (1) KR100559588B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694664B1 (ko) * 2006-02-15 2007-03-13 삼성전자주식회사 광 세기 조절 방법과 장치 및 반도체 기판 노광 장치 및방법
KR100742969B1 (ko) * 2006-07-21 2007-07-25 동부일렉트로닉스 주식회사 포토마스크 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881501B1 (ko) 2007-05-02 2009-02-05 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성 방법
KR102592599B1 (ko) 2016-05-12 2023-10-24 삼성전자주식회사 반도체 집적회로 레이아웃의 검증 방법 및 이를 수행하는 컴퓨터 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694664B1 (ko) * 2006-02-15 2007-03-13 삼성전자주식회사 광 세기 조절 방법과 장치 및 반도체 기판 노광 장치 및방법
KR100742969B1 (ko) * 2006-07-21 2007-07-25 동부일렉트로닉스 주식회사 포토마스크 제조 방법

Also Published As

Publication number Publication date
KR100559588B1 (ko) 2006-03-10

Similar Documents

Publication Publication Date Title
US7646906B2 (en) Computer-implemented methods for detecting defects in reticle design data
US6238824B1 (en) Method for designing and making photolithographic reticle, reticle, and photolithographic process
KR101082103B1 (ko) 광 근접효과 보정의 검증방법
KR100673014B1 (ko) 포토 마스크의 제조 방법
US20060228041A1 (en) Optical lithography verification process
US6465138B1 (en) Method for designing and making photolithographic reticle, reticle, and photolithographic process
US8103979B2 (en) System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
KR101068321B1 (ko) 취약 지점 검출 방법
JP4628832B2 (ja) フォトマスクデータベースパターンの不良検査方法
US20090281778A1 (en) Method and system for identifying weak points in an integrated circuit design
KR100559588B1 (ko) 광강도를 이용한 공정마진 및 디자인 룰 확인방법
KR100702794B1 (ko) Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법
US7251806B2 (en) Model-based two-dimensional interpretation filtering
US20090241085A1 (en) System and method for implementing optical rule checking to identify and quantify corner rounding errors
KR100944332B1 (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
CN116184773A (zh) Sraf的风险预测及优化方法
US6413685B1 (en) Method of reducing optical proximity effect
KR20090109349A (ko) 광학 근접 보정 방법
US6844118B2 (en) Method and layout for high density reticle
US20080131788A1 (en) Method to automatically repair trim photomask design rule violations for alternating phase shift lithography
KR100924339B1 (ko) 마스크 레이아웃 보정 방법
US8745547B1 (en) Method for making photomask layout
US20060051680A1 (en) Combining image imbalance compensation and optical proximity correction in designing phase shift masks
KR20070105200A (ko) 광 근접 보정 검증 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee