KR20050054014A - High-sensitivity image sensor and fabrication method thereof - Google Patents
High-sensitivity image sensor and fabrication method thereof Download PDFInfo
- Publication number
- KR20050054014A KR20050054014A KR1020030087286A KR20030087286A KR20050054014A KR 20050054014 A KR20050054014 A KR 20050054014A KR 1020030087286 A KR1020030087286 A KR 1020030087286A KR 20030087286 A KR20030087286 A KR 20030087286A KR 20050054014 A KR20050054014 A KR 20050054014A
- Authority
- KR
- South Korea
- Prior art keywords
- type
- active silicon
- region
- silicon
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 94
- 239000010703 silicon Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 230000035945 sensitivity Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000005457 optimization Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 16
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000002835 absorbance Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 SOI(Silicon On Insulator, 이하 SOI) 기판 상에 형성된 게이트 및 LBT(Lateral Bipolar transistor, 이하 LBT) 현상을 효과적으로 조절하여 빛에 의해 여기된 정공(Hole)을 SOIMOSFET(Silicon On Insulator Metal Oxide Semiconductor Field Effect transistor, 이하 SOIMOSFET)의 부유 바디(Floating Body)에 축적되도록 함으로써 FET의 바디 포텐셜(Body Potential)을 광여기 캐리어에 선형적으로 증가시켜 결국, FET의 문턱 전압을 조절하여 광응답을 전류가 증대시킴으로써 광전변환 효율의 증가와 동시에 고감도, 고집적 이미지센서에 응용할 수 있는 단위 화소 구조의 최적화에 관한 것이다.The present invention effectively regulates a gate formed on a silicon on insulator (SOI) substrate and a latent bipolar transistor (LBT) phenomenon, thereby releasing holes excited by light to a silicon on insulator metal oxide semiconductor (SOIMOSFET). By accumulating in the floating body of the field effect transistor (SOIMOSFET), the body potential of the FET is linearly increased in the photoexcited carrier, which in turn adjusts the threshold voltage of the FET, thus providing a photoresponse current. By increasing the photoelectric conversion efficiency, the present invention relates to an optimization of a unit pixel structure that can be applied to a high sensitivity and highly integrated image sensor.
본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판 상에 마스크를 이용하여 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘을 패턴하여 십자형 활성 실리콘을 형성하는 단계; 상기 십자형 활성 실리콘의 마주보는 두 영역의 소정 부분에 P 형 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상기 P 형 영역이 형성된 영역을 제외한 마주보는 두 영역의 소정 부분에 N 형 이온을 주입하여 N 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상부에 게이트 산화막 및 게이트를 형성하는 단계; 및 상기 십자형 활성 실리콘의 N 형 영역과 상기 기판의 P 형 영역을 연결하는 연결부를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.The high-sensitivity image sensor of the present invention and a method of manufacturing the same may include exposing an N-type lower silicon substrate by etching an active silicon and a buried oxide film of a predetermined region using a mask on an SOI substrate; Implanting P-type ions into the exposed N-type substrate to form a P-type region; Patterning unetched active silicon to form a cross-type active silicon in the exposing the lower silicon substrate; Implanting P-type ions into predetermined portions of two opposing regions of the cruciform active silicon to form a P-type region; Forming an N-type region by implanting N-type ions into predetermined portions of two opposing regions except for the region where the P-type region of the cross-type active silicon is formed; Forming a gate oxide film and a gate over the cruciform active silicon; And forming a connection portion connecting the N-type region of the cross-type active silicon to the P-type region of the substrate.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판을 이용함으로써 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 효과가 있다.Therefore, the high-sensitivity image sensor of the present invention and a method of manufacturing the same can reduce the dark current by using an SOI substrate, reduce the size of a unit element, and reduce parasitic floating capacitance, thereby enabling high-speed operation and light. There is an effect that can be sensitive to.
Description
본 발명은 이미지 센서에 관한 것으로, 보다 자세하게는 SOI(Silicon On Insulator, 이하 SOI)기판 상에 이미지 센서를 형성함으로써 고감도, 고집적을 실현할 수 있는 고감도 이미지센서 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to a high sensitivity image sensor capable of realizing high sensitivity and high integration by forming an image sensor on a silicon on insulator (SOI) substrate, and a manufacturing method thereof.
도 1a는 종래의 이미지센서의 구조를 나타낸 단면도이다. 도에서 보는 바와 같이 이미지센서는 P-형 실리콘 기판(1) 및 P-형 실리콘 기판 상에서 에피택셜 성장한 N-형 실리콘 기판(2)의 적층 구조를 갖는다. 이 적층 구조에서, 포토다이오드, 및 포토다이오드(3)로부터 출력되는 신호를 처리하기 위한 회로인 바이폴라 트랜지스터(4)가 일체형으로 제공된다. N-형 실리콘 기판은 P-형 매립 확산층(5)에 의해 복수 영역으로 분리된다. 포토다이오드와 바이폴라 트랜지스터는 P-형 매립 확산층에 의해 분리된 영역에 각각 제공된다.Figure 1a is a cross-sectional view showing the structure of a conventional image sensor. As shown in the figure, the image sensor has a stacked structure of a P-type silicon substrate 1 and an N-type silicon substrate 2 epitaxially grown on a P-type silicon substrate. In this stacked structure, a photodiode and a bipolar transistor 4 which is a circuit for processing a signal output from the photodiode 3 are provided integrally. The N-type silicon substrate is separated into a plurality of regions by the P-type buried diffusion layer 5. Photodiodes and bipolar transistors are each provided in regions separated by a P-type buried diffusion layer.
포토다이오드는 P-형 실리콘 기판과 N-형 실리콘 기판의 적층 구조로 형성된 PN 접합형으로 되어 있다. 바이폴라 트랜지스터는 그 표면과 인접하여 N-형 실리콘 기판에 형성된 P-형 확산층을 갖는다. N-형 확산층은 P-형 확산층에 형성되어 있다. 또한, N-형 실리콘 기판은 N-형 실리콘 기판의 표면으로부터 N-형 확산층으로 연장되어 있는 N-형 확산층을 포함한다.The photodiode is a PN junction type formed in a laminated structure of a P-type silicon substrate and an N-type silicon substrate. The bipolar transistor has a P-type diffusion layer formed on the N-type silicon substrate adjacent to the surface thereof. The N-type diffusion layer is formed in the P-type diffusion layer. The N-type silicon substrate also includes an N-type diffusion layer extending from the surface of the N-type silicon substrate to the N-type diffusion layer.
산화막층(6)은 N-형 실리콘 기판의 표면 전체에 제공된다. 바이폴라 트랜지스터 영역에서는, N-형 확산층(7)에 연결된 배선 P-형 확산층에 연결된 배선, 및 N-형 확산층(P-형 확산층의 표면 근처에 매립됨)에 연결된 배선이 산화막 층에 제공된다. 이러한 구조를 갖는 이미지센서에서는, 포토다이오드의 감광부에 대한 감광성은 PN 접합부에서의 감광도뿐만 아니라 포토다이오드의 크기 및 두께에 해당하는 흡광량에 따라 달라진다.The oxide layer 6 is provided over the entire surface of the N-type silicon substrate. In the bipolar transistor region, wiring connected to the wiring P-type diffusion layer connected to the N-type diffusion layer 7 and wiring connected to the N-type diffusion layer (embedded near the surface of the P-type diffusion layer) are provided in the oxide film layer. In an image sensor having such a structure, the photosensitivity of the photodiode to the photosensitive portion depends not only on the photosensitivity at the PN junction but also on the amount of absorbance corresponding to the size and thickness of the photodiode.
도 1b는 SOI 웨이퍼가 사용되는 이미지센서를 나타내는 단면도이다. SOI 웨이퍼는 실리콘 기판(11)과 N-형 실리콘 기판(12)을 포함하며, N-형 확산층은 그의 하면에 형성되고 산화막(13)은 그 들 사이에 놓여 있다.1B is a cross-sectional view illustrating an image sensor in which an SOI wafer is used. The SOI wafer comprises a silicon substrate 11 and an N-type silicon substrate 12, an N-type diffusion layer is formed on its lower surface and an oxide film 13 lies between them.
SOI 웨이퍼의 N-형 실리콘 기판은 트렌치형 분리층(14)에 의해 복수의 영역으로 분리된다. 포토다이오드(15)와 바이폴라 트랜지스터(16)는 트렌치형 분리층에 의해 분리된 영역에 각각 제공된다. 트렌치형 분리층은 N-형 확산층을 통해 N-형 실리콘 기판의 표면으로부터 연장되어 산화막(17)에 도달한다.The N-type silicon substrate of the SOI wafer is separated into a plurality of regions by the trench type isolation layer 14. Photodiode 15 and bipolar transistor 16 are each provided in regions separated by a trench isolation layer. The trench isolation layer extends from the surface of the N-type silicon substrate through the N-type diffusion layer and reaches the oxide film 17.
포토다이오드에서는, 활성층으로 작용하는 P-형 확산층이 N-형 실리콘 기판의 표면 근처에 형성된다. N+-형 확산층(18)은 N-형 실리콘 기판의 표면으로부터 N-형 확산층에 연장되도록 제공된다. In the photodiode, a P-type diffusion layer serving as an active layer is formed near the surface of the N-type silicon substrate. An N + -type diffusion layer 18 is provided to extend from the surface of the N-type silicon substrate to the N-type diffusion layer.
종래의 벌크 실리콘 기판을 이용한 CMOS 이미지센서는 감도 및 노이즈 발생에 물리적 한계를 가지고 있으며 빛 조사에 의해 발생되는 광여기 캐리어가 원하지 않는 곳에 임으적으로 발생하기 쉬우며 기생적인 부유 용량의 존재에 의해 노이즈의 증가와 동시에 동적 속도의 저하 등으로 센서의 특성을 저하시키는 원인이 되고 있다. 실리콘 벌크(Bulk) 웨이퍼를 사용시 진성 반도체 부분의 공핍 영역이 기판쪽으로 많이 형성되어 생기는 누설전류 성분인 암 전류(dark current) 성분이 포토 커런트의 잡음 성분으로 작용하게 되어 감도(sensitivity)가 떨어지며, 광 전류의 반응 속도가 느려서 입사된 영상 이미지에 대한 응답 속도가 떨어지게 된다.Conventional CMOS image sensors using bulk silicon substrates have physical limitations in sensitivity and noise generation, and the photoexcited carriers generated by light irradiation tend to occur randomly where they are not desired, and noise is caused by the presence of parasitic stray capacitance. At the same time as the increase of the decrease of the dynamic speed is a cause of deterioration of the characteristics of the sensor. When using a silicon bulk wafer, a dark current component, which is a leakage current component generated by forming a large number of depletion regions of the intrinsic semiconductor portion toward the substrate, acts as a noise component of photocurrent, resulting in low sensitivity. The response speed of the current is slow, and the response speed of the incident image image is reduced.
또한, 종래의 SOI 기판을 이용한 CMOS 이미지센서는 매몰 산화막 상에 형성된 액피텍셜 실리콘의 두께가 얇아서, 고전압의 트랜지스터의 작동이 어렵다는 단점이 있다.In addition, the conventional CMOS image sensor using the SOI substrate has a disadvantage that the thickness of the epitaxial silicon formed on the buried oxide film is difficult, the operation of the high-voltage transistor is difficult.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, SOI 기판 상에 이미지 센서를 형성함으로써, 실리콘 벌크 상에 형성되어 발생하는 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 고감도 이미지센서 및 그 제조방법을 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve the problems of the prior art as described above, by forming an image sensor on the SOI substrate, it is possible to lower the dark current generated on the silicon bulk, and to reduce the size of the unit device In addition, there is an object of the present invention to provide a high-sensitivity image sensor and a method of manufacturing the same that can reduce the parasitic floating capacitance to enable high-speed operation and sensitive to light.
본 발명의 상기 목적은 SOI 기판 상에 마스크를 이용하여 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘을 패턴하여 십자형 활성 실리콘을 형성하는 단계; 상기 십자형 활성 실리콘의 마주보는 두 영역의 소정 부분에 P 형 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상기 P 형 영역이 형성된 영역을 제외한 마주보는 두 영역의 소정 부분에 N 형 이온을 주입하여 N 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상부에 게이트 산화막 및 게이트를 형성하는 단계; 및 상기 십자형 활성 실리콘의 N 형 영역과 상기 기판의 P 형 영역을 연결하는 연결부를 형성하는 단계를 포함하여 이루어진 고감도 이미지 센서의 제조방법에 의해 달성된다.The object of the present invention is to expose an N-type lower silicon substrate by etching the active silicon and buried oxide film of a predetermined region using a mask on the SOI substrate; Implanting P-type ions into the exposed N-type substrate to form a P-type region; Patterning unetched active silicon to form a cross-type active silicon in the exposing the lower silicon substrate; Implanting P-type ions into predetermined portions of two opposing regions of the cruciform active silicon to form a P-type region; Forming an N-type region by implanting N-type ions into predetermined portions of two opposing regions except for the region where the P-type region of the cross-type active silicon is formed; Forming a gate oxide film and a gate over the cruciform active silicon; And forming a connection portion connecting the N-type region of the cruciform active silicon to the P-type region of the substrate.
본 발명의 상기 목적은 N 형의 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판과 PN 접합을 이루고 있는 포토 다이오드영역; 상기 포토 다이오드 영역과 이격되어 십자형으로 형성된 활성 실리콘 단결정; 상기 십자형 활성 실리콘 단결정의 일측의 양끝단에 소오스 및 드레인 영역; 상기 소오스 및 드레인 영역의 타측의 양끝단에 형성된 불순물 주입 영역; 상기 소오스와 드레인 영역 사이의 채널 영역; 상기 채널 영역 상부에 형성된 게이트 산화막 및 게이트 산화막 상부에 형성된 게이트; 및 상기 불순물 주입 영역과 상기 포토 다이오드의 P 형 영역을 연결하는 연결부를 포함하여 이루어진 고감도 이미지센서에 의해서도 달성된다.The object of the present invention is to form a P-type region on the surface portion of the lower substrate of the N-type photodiode region to form a PN junction with the lower substrate; An active silicon single crystal formed in a cross shape spaced apart from the photodiode region; Source and drain regions at both ends of one side of the cruciform active silicon single crystal; An impurity implantation region formed at both ends of the other side of the source and drain regions; A channel region between the source and drain regions; A gate oxide film formed on the channel region and a gate formed on the gate oxide film; And a connection part connecting the impurity implantation region and the P-type region of the photodiode.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
먼저, 도 2는 SOI 기판 상에 마스크를 이용하여 소정 영역의 활성 실리콘(20) 및 매몰 산화막(21)을 식각하여 N 형의 하부 실리콘 기판(22)을 노출시키는 단계이다. 이 때 상기 SOI 기판은 여러 가지 제조 방식으로 제조하여 사용할 수 있는데, 특히 SIMOX(Separation by Implanted Oxygen) 방식으로 제조한 SOI 기판의 경우에는 매몰 산화막 상부에 형성되어 있는 활성 실리콘이 단결정으로 형성되어 있는 것이 특징이다.First, FIG. 2 is a step of etching the active silicon 20 and the buried oxide film 21 in a predetermined region by using a mask on the SOI substrate to expose the N-type lower silicon substrate 22. In this case, the SOI substrate may be manufactured and used by various manufacturing methods. In particular, in the case of the SOI substrate manufactured by the Separation by Implanted Oxygen (SIMOX) method, the active silicon formed on the buried oxide film is formed of a single crystal. It is characteristic.
다음, 도 3은 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역(23)을 형성하여 포토 다이오드를 정의하는 단계이다. P 형의 이온 주입으로 형성된 P 형 영역과 하부기판의 N 형의 접합으로 포토 다이오드를 형성한다. 이 때 P 형의 이온 주입의 깊이는 입사되는 빛이 광전자로 최대한 많은 양이 변환될 수 있는 깊이로 형성한다. 또한, 형성되는 포토 다이오드의 형상은 암전류(dark current)가 최소화될 수 있도록 매립형 포토 다이오드와 같은 형상으로 형성한다.Next, FIG. 3 is a step of defining a photodiode by forming a P-type region 23 by implanting P-type ions into the exposed N-type substrate. The photodiode is formed by the junction of the P-type region formed by the P-type ion implantation and the N-type of the lower substrate. At this time, the depth of the P-type ion implantation is formed so that the incident light can be converted into the maximum amount of photoelectric. In addition, the shape of the formed photodiode is formed in the same shape as the buried photodiode so that dark current can be minimized.
다음, 도 4a 내지 도 4b는 상기 하부 실리콘 기판을 노출 시키는 단계에서 식각 되지 않은 활성 실리콘을 패턴하여 십자형 활성 실리콘(24)을 형성하는 단계이다. 도 4b는 도 4a의 식각되지 않은 매몰 산화막 상부의 활성 실리콘(25)을 보여주는 것으로서, 상기 활성 실리콘을 마스크를 이용하여 십자형으로 패턴하고 식각하여 십자형 활성 실리콘을 형성하는 것을 보여 주는 평면도이다. 즉, 상기 십자형 활성 실리콘의 형상은 상부방향에서 보았을 때 네 개의 가지(branch)가 소정의 길이를 갖는 십자가의 형상을 갖는다.Next, FIGS. 4A to 4B are steps of forming cross-type active silicon 24 by patterning unetched active silicon in exposing the lower silicon substrate. FIG. 4B is a plan view showing the active silicon 25 on the unetched buried oxide layer of FIG. 4A. The active silicon is patterned and etched crosswise using a mask to form cross-type active silicon. That is, the shape of the cruciform active silicon has the shape of a cross with four branches having a predetermined length when viewed from the top direction.
다음, 도 5a는 상기 십자형 활성 실리콘의 마주보는 두 개의 끝단의 가장자리에 P 형 이온을 주입하여 P 형 영역을 형성하는 단계이다. 도 5b는 도 5a의 십자형 활성 실리콘 영역(27)의 평면도로, 마주보는 두 개의 끝단의 가장자리에 P 형 영역이 형성되는 것을 보여 주고 있다. 이 때 상기 두 P 형 영역은 서로 마주 보는 위치에 형성되어 지고, 상기 포토 다이오드의 P 형 영역과 연결되어질 영역이다.Next, FIG. 5A illustrates a step of implanting P-type ions into the edges of two opposite ends of the cruciform active silicon to form a P-type region. FIG. 5B is a plan view of the cruciform active silicon region 27 of FIG. 5A, showing that a P-type region is formed at the edges of two opposite ends. In this case, the two P-type regions are formed at positions facing each other, and are regions to be connected to the P-type region of the photodiode.
다음, 도 6a는 상기 형성된 P 형 영역이 형성된 두개의 끝단을 제외한 두 끝단의 가장자리에 N 형 이온을 주입하여 N 형 영역(28)을 형성하는 단계이다. 도 6b는 십자형 활성 실리콘 영역(27)의 평면도로, 도핑되지 않은 나머지 두 끝단의 가장자리에 N 형의 이온을 주입하여 소오스 및 드레인 영역으로 정의한다.Next, FIG. 6A illustrates a step of forming the N-type region 28 by implanting N-type ions into the edges of the two ends except for the two ends where the P-type region is formed. FIG. 6B is a plan view of the cruciform active silicon region 27, in which N-type ions are implanted at the edges of the remaining two undoped ends to define the source and drain regions.
다음, 도 7은 상기 십자형 활성 실리콘의 상부에 게이트(29)를 형성하는 단계이다. 상기 게이트는 게이트 절연막 및 실리콘을 순차적으로 적층하고, 패턴 및 식각 공정으로 게이트를 형성한다. 이 때 게이트는 십자형 활성 실리콘 영역에서 P 형 영역을 제외한 영역의 너비보다 작은 너비로 형성된다.Next, FIG. 7 is a step of forming a gate 29 on top of the cruciform active silicon. The gate sequentially stacks a gate insulating film and silicon, and forms a gate by a pattern and an etching process. In this case, the gate is formed to have a width smaller than the width of the cross-type active silicon region except for the P-type region.
다음, 도 8은 상기 십자형 활성 실리콘의 P 형 영역과 포토 다이오드의 P 형을 연결하는 연결부(30)를 형성하는 단계이다. Next, FIG. 8 is a step of forming a connection portion 30 connecting the P-type region of the cruciform active silicon and the P-type of the photodiode.
또한, 본 발명에 의한 고감도 이미지 센서의 구조는 도 9에서 보는 바와 같이 N형의 하부 기판(22)의 표면부에 P형 영역(23)이 형성되어 하부 기판과 PN 접합을 이루고 있는 포토 다이오드(Photo Diode)영역을 형성하고 있다. 상기 포토 다이오드 영역과 이격되어 SOI 기판 상에 존재하는 단결정 활성 실리콘을 식각하여 십자형 단결정 활성 실리콘 영역(25)이 형성된다. 이 때 상기 단결정 활성 실리콘은 SOI 기판 상에 존재하는 활성 실리콘으로, SOI 기판을 제조할 때 형성되어져 있는 활성 실리콘이다. 상기 십자형 단결정의 네 끝단 중 마주 보는 두 끝단의 가장자리는 P 형 이온을 주입하여 P 형 영역(26)이 형성되어 있다. 그리고 상기 포토 다이오드의 P 형 영역과 상기 십자형 단결정의 P 형 영역이 각각 연결부(30)로 연결(Tied)되어 있다. 한편, 상기 십자형 단결정의 네 끝단 중 나머지 두 끝단의 가장자리에는 N 형 이온을 이온 주입하여 N 형 영역(28)을 형성하고, 각각 소오스(Source) 및 드레인(Drain)으로 정의된다. 상기 십자형 활성 실리콘 단결정 상부에 게이트 산화막(도시 안함)과 게이트(29)가 형성 되어 있는데, 상기 게이트는 상기 십자형 활성 실리콘 단결정의 네 끝단의 가장 자리에 형성되어져 있는 두 N 형 영역의 간격 및 두 P 형 영역의 간격 보다 작은 길이를 갖는 크기로 형성되어 있다. In addition, in the structure of the high sensitivity image sensor according to the present invention, as shown in FIG. 9, a P-type region 23 is formed on the surface of the N-type lower substrate 22 to form a PN junction with the lower substrate. Photo Diode) area. The cross-type single crystal active silicon region 25 is formed by etching the single crystal active silicon present on the SOI substrate spaced apart from the photodiode region. In this case, the single crystal active silicon is active silicon existing on the SOI substrate, and is active silicon formed when the SOI substrate is manufactured. P-type regions 26 are formed by implanting P-type ions at opposite edges of the four ends of the cross-shaped single crystal. In addition, the P-type region of the photodiode and the P-type region of the cross-shaped single crystal are connected to each other by a connection portion 30. On the other hand, N-type ions are implanted into the edges of the other two ends of the four ends of the cross-shaped single crystal to form an N-type region 28, and are defined as a source and a drain, respectively. A gate oxide film (not shown) and a gate 29 are formed on the cross-type active silicon single crystal, and the gate is formed between two N-type regions and two Ps formed at edges of four ends of the cross-type active silicon single crystal. It is formed to a size having a length smaller than the gap of the mold region.
다음, 도 10은 본 발명의 고감도 이미지센서의 작동방법을 모사한 단면도로, 포토 다이오드 영역에 빛(31)이 조사되고, 이 때 포토 다이오드 영역 이외의 영역에 빛이 조사 되지 않도록 차광막(32)이 형성되어 있다. 상기 차광막의 재료는 알루미늄이 바람직하다. 먼저, 조사된 빛에 의해 포토 다이오드에서 전자-정공(Electron-Hole Pair)가 형성되어져서, 정공은 P 형 영역(23), 연결부(30) 및 십자형 활성 실리콘 단결정의 끝단에 형성되어 있는 P형 영역(26)을 통해서 활성 실리콘 단결정의 중앙부(33)에 축적되고, 전자는 N 형 기판을 따라 활성 실리콘 단결정의 중앙부의 아래있는 매몰 산화막 하부(34)에 축적된다.Next, FIG. 10 is a cross-sectional view illustrating a method of operating the high-sensitivity image sensor of the present invention, wherein light 31 is irradiated to the photodiode region, and the light shielding film 32 is not irradiated to a region other than the photodiode region. Is formed. The material of the light shielding film is preferably aluminum. First, an electron-hole pair is formed in the photodiode by the irradiated light so that the hole is formed at the end of the P-type region 23, the connection portion 30, and the cross-type active silicon single crystal. Through the region 26, the electrons are accumulated in the central portion 33 of the active silicon single crystal, and electrons are accumulated in the buried oxide film lower portion 34 below the central portion of the active silicon single crystal along the N-type substrate.
따라서, 활성 실리콘 단결정의 중앙부에 축적된 정공이 일정량 이상 축적되어지면 수직 방향으로 형성된 소오스, 활성 실리콘 단결정의 중앙부 및 드레인으로 PNP의 LBT(Lateral Bipolar transistor, 이하 LBT)가 형성되어지고, 구동함으로써 트랜지스터가 더욱 효과적으로 작동하게 된다. 즉, 신호 전하를 출력하는 광검출 트랜지스터의 채널 밑부분의 중성 영역에 광여기된 캐리어로 전위 조절할 수 있도록 전극을 임의로 형성시켰으며 충분한 다이나믹 레인지 확보와 입력 색신호의 구현을 극대화시키기 위하여 하부 실리콘에 제작된 포토다이오드 신호를 공급할 수 있도록 제된다. 또한 매몰 산화막 하부에 축적되어진 광여기 소수 캐리어인 전자가 기판 바이어스(Bias)역할을 하게 되어 활성 실리콘 단결정의 중앙부의 포텐셜(Potential)을 상승시킨다. Therefore, when a certain amount of holes accumulated in the center portion of the active silicon single crystal are accumulated in a predetermined amount or more, the source formed in the vertical direction, the center portion and the drain of the active silicon single crystal form a LBT (LBT) of the PNP, and the transistor is driven by driving. Will work more effectively. That is, electrodes are arbitrarily formed in the neutral region at the bottom of the channel of the photodetector transistor that outputs the signal charges so that the potential can be controlled by the photo-excited carrier, and fabricated in the lower silicon to secure sufficient dynamic range and maximize the implementation of the input color signal. The photodiode signal can be supplied. In addition, electrons, which are photo-excited minority carriers accumulated under the buried oxide film, act as substrate biases, thereby increasing the potential of the central portion of the active silicon single crystal.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판을 이용함으로써 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄일 수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 효과가 있다.Therefore, the high-sensitivity image sensor of the present invention and a method of manufacturing the same can reduce the dark current by using the SOI substrate, reduce the size of the unit device, and reduce the parasitic floating capacitance, thereby enabling high-speed operation and light. There is an effect that can be sensitive to.
도 1a 내지 도 1b는 종래기술에 의한 이미지센서.1a to 1b is an image sensor according to the prior art.
도 2 내지 도 8은 본 발명에 의한 고감도 이미지센서의 공정도.2 to 8 is a process diagram of a high sensitivity image sensor according to the present invention.
도 9는 본 발명에 의한 고감도 이미지센서.9 is a high sensitivity image sensor according to the present invention.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0087286A KR100531234B1 (en) | 2003-12-03 | 2003-12-03 | High-sensitivity image sensor and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0087286A KR100531234B1 (en) | 2003-12-03 | 2003-12-03 | High-sensitivity image sensor and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050054014A true KR20050054014A (en) | 2005-06-10 |
| KR100531234B1 KR100531234B1 (en) | 2005-11-28 |
Family
ID=37249396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0087286A KR100531234B1 (en) | 2003-12-03 | 2003-12-03 | High-sensitivity image sensor and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100531234B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190080171A (en) | 2017-12-28 | 2019-07-08 | 광주대학교산학협력단 | High sensitivity image sensor and manufacturing method thereof |
-
2003
- 2003-12-03 KR KR10-2003-0087286A patent/KR100531234B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100531234B1 (en) | 2005-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410568B2 (en) | Integrated photodiode for semiconductor substrates | |
| KR100436067B1 (en) | Image sensor and method of fabricating the same | |
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| US6359293B1 (en) | Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes | |
| KR100815941B1 (en) | Cmos image sensor and method of forming the same | |
| US7851839B2 (en) | High-sensitivity image sensor and fabrication method thereof | |
| KR100261349B1 (en) | Active type solid-state imaging device and method for fabricating the same | |
| KR20060093385A (en) | Image sensor | |
| KR100531234B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| KR100531236B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| US8513753B1 (en) | Photodiode having a buried well region | |
| KR100521807B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| KR20040058692A (en) | CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof | |
| KR100531237B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| KR100531240B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| KR100531243B1 (en) | High sensitivity image sensor using nano size channel and its manufacturing method | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| KR100340059B1 (en) | image sensor with finger type photodiode | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR100318447B1 (en) | pinned photodiode in image sensor and method for fabricating the same | |
| US7061031B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| JP2000286443A (en) | Photodetector and photoelectric conversion device using the same | |
| KR100520466B1 (en) | Image sensor and manufacturing method | |
| KR100298200B1 (en) | Manufacturing Method of Image Sensor with Pinned Photodiode | |
| KR20050079436A (en) | Image sensor improved in crosstalk between pixels and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140708 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 12 |