KR20050050844A - Field emission display device - Google Patents
Field emission display device Download PDFInfo
- Publication number
- KR20050050844A KR20050050844A KR1020030084491A KR20030084491A KR20050050844A KR 20050050844 A KR20050050844 A KR 20050050844A KR 1020030084491 A KR1020030084491 A KR 1020030084491A KR 20030084491 A KR20030084491 A KR 20030084491A KR 20050050844 A KR20050050844 A KR 20050050844A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electron emission
- emitter
- field emission
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0494—Circuit elements associated with the emitters by direct integration
- H01J2329/0497—Resistive members, e.g. resistive layers
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
본 발명은 화소별 에미터의 전자 방출량을 균일하게 제어할 수 있도록 캐소드 전극과 전자 방출원 사이에 저항층을 형성한 전계 방출 표시장치에 관한 것으로서, 임의의 간격을 두고 대향 배치되는 제1 및 제2 기판과; 제1 기판 상에 형성되는 적어도 1의 게이트 전극과; 절연층을 사이에 두고 적어도 1의 게이트 전극 위에 형성되는 복수의 캐소드 전극들과; 각각의 캐소드 전극 상에 위치하는 저항층과; 저항층 위에 형성되는 전자 방출원과; 제2 기판 상에 형성되는 적어도 1의 애노드 전극과; 적어도 1의 애노드 전극 일면에 위치하는 형광막을 포함하는 전계 방출 표시장치를 제공한다.The present invention relates to a field emission display device in which a resistive layer is formed between a cathode electrode and an electron emission source so as to uniformly control the electron emission amount of an emitter for each pixel. 2 substrates; At least one gate electrode formed on the first substrate; A plurality of cathode electrodes formed over at least one gate electrode with an insulating layer therebetween; A resistive layer located on each cathode electrode; An electron emission source formed over the resistive layer; At least one anode electrode formed on the second substrate; A field emission display device including a fluorescent film disposed on at least one anode electrode is provided.
Description
본 발명은 전계 방출 표시장치에 관한 것으로서, 보다 상세하게는 화소별 에미터의 전자 방출량을 균일하게 제어할 수 있도록 캐소드 전극과 전자 방출원 사이에 저항층을 형성한 전계 방출 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display, and more particularly, to a field emission display in which a resistive layer is formed between a cathode electrode and an electron emission source so as to uniformly control an electron emission amount of an emitter for each pixel.
통상의 전계 방출 표시장치(FED; field emission display)는 후면 기판 위에 전자 방출원인 에미터와 더불어 에미터로부터 전자를 방출시키기 위한 전극들, 즉 캐소드 전극과 게이트 전극을 형성하고, 후면 기판에 대향하는 전면 기판의 일면에 전자빔 가속에 필요한 고전압을 인가받는 애노드 전극과 형광막을 형성한 구성으로 이루어진다.A typical field emission display (FED) forms an electrode for emitting electrons from an emitter, in addition to an emitter as an electron emission source on a rear substrate, that is, a cathode electrode and a gate electrode, and oppose the rear substrate. On one surface of the front substrate, an anode electrode to which a high voltage required for electron beam acceleration is applied and a fluorescent film are formed.
도 5는 종래 기술에 의한 전계 방출 표시장치의 일례를 나타낸 부분 단면도이다. 도면을 참고하면, 후면 기판(1) 상에 게이트 전극(3)이 스트라이프 패턴으로 형성되고, 게이트 전극(3)들을 덮으면서 후면 기판(1)의 내면 전체에 절연층(5)이 위치한다. 절연층(5) 위에는 캐소드 전극(8)들이 게이트 전극(3)과 교차하는 방향을 따라 스트라이프 패턴으로 형성되며, 게이트 전극(3)과 캐소드 전극(7)의 교차 영역(이하, 화소 영역이라 명칭한다)마다 캐소드 전극(7)의 일측 가장자리에 에미터(9)가 위치한다.5 is a partial cross-sectional view showing an example of a field emission display device according to the prior art. Referring to the drawings, the gate electrode 3 is formed in a stripe pattern on the rear substrate 1, and the insulating layer 5 is positioned on the entire inner surface of the rear substrate 1 while covering the gate electrodes 3. On the insulating layer 5, the cathode electrodes 8 are formed in a stripe pattern along the direction crossing the gate electrode 3, and the intersection area of the gate electrode 3 and the cathode electrode 7 (hereinafter referred to as a pixel area). The emitter 9 is located at one edge of the cathode electrode 7.
그리고 후면 기판(1)에 대향하는 전면 기판(17)의 일면에는 애노드 전극(13)과 형광막(15)이 형성되고, 전면 기판(17)과 후면 기판(1) 사이에는 에미터(9)에서 방출된 전자들을 집속시키는 그리드 기판(11)이 위치할 수 있다.An anode electrode 13 and a fluorescent film 15 are formed on one surface of the front substrate 17 facing the rear substrate 1, and the emitter 9 is disposed between the front substrate 17 and the rear substrate 1. A grid substrate 11 may be located to focus electrons emitted from the light.
이로서 게이트 전극(3)과 캐소드 전극(7)에 소정의 구동 전압을 인가하면, 두 전극의 전압 차에 의해 에미터(9) 주위에 강한 전계가 인가되어 에미터(9)로부터 전자가 방출된다. 이와 동시에 그리드 기판(11)에 수십∼수백 볼트의 (+)전압을 인가하고, 애노드 전극(13)에 수백∼수천 볼트의 (+)전압을 인가하면, 에미터(9)에서 방출된 전자들이 그리드 기판(11)의 개구부를 통과한 다음, 전면 기판(17)을 향해 가속되어 해당 화소의 형광막(15)에 충돌함으로써 이를 발광시키게 된다.As a result, when a predetermined driving voltage is applied to the gate electrode 3 and the cathode electrode 7, a strong electric field is applied around the emitter 9 due to the voltage difference between the two electrodes, and electrons are emitted from the emitter 9. . At the same time, when a positive voltage of several tens to several hundred volts is applied to the grid substrate 11 and a positive voltage of several hundred to several thousand volts is applied to the anode electrode 13, electrons emitted from the emitter 9 are discharged. After passing through the opening of the grid substrate 11, it is accelerated toward the front substrate 17 to collide with the fluorescent film 15 of the pixel to emit light.
이와 같이 동작하는 전계 방출 표시장치에서, 통상의 경우 페이스트 인쇄로 제작되는 에미터(9)는 화소별로 에미터(9)의 인쇄 상태와 페이스트 자체의 저항이 불균일하여 각각의 에미터(9)에서 방출되는 전자량은 게이트 전압이 일정함에도 불구하고 균일하지 않을 수 있다. 더욱이 표시장치가 대면적화되어 캐소드 전극(7)과 게이트 전극(3)의 길이가 확대되는 경우, 두 전극의 내부 저항에 의해 전압 강하가 발생하여 전압 강하가 일어난 화소의 에미터(9)에서 전자 방출량이 낮아질 수 있다.In the field emission display device operating as described above, the emitter 9 manufactured by paste printing in the usual case is uneven in the printing state of the emitter 9 and the resistance of the paste itself in each pixel. The amount of electrons emitted may not be uniform even though the gate voltage is constant. Furthermore, when the display device becomes large and the lengths of the cathode electrode 7 and the gate electrode 3 are enlarged, electrons are emitted from the emitter 9 of the pixel in which the voltage drop occurs due to the internal resistance of the two electrodes. The amount of release can be lowered.
상기한 원인들 또는 그 이외의 원인들에 의해 종래의 전계 방출 표시장치는 화소별 전자 방출 균일도가 우수하지 못하며, 이러한 문제는 화면의 색순도를 저하시키고, 화소간 밝기 특성을 불균일하게 하는 등, 화면 품질 저하로 이어진다.Due to the above or other causes, the conventional field emission display device does not have excellent electron emission uniformity for each pixel, and this problem reduces the color purity of the screen and uneven brightness characteristics between pixels. Leads to quality deterioration.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 화소별 에미터의 전자 방출량을 균일화하게 제어하여 원하는 계조를 정확하게 표현하고, 화면의 색순도를 높이며, 화소간 밝기 특성을 균일하게 하는 등, 화면 품질을 향상시킬 수 있는 전계 방출 표시장치를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to uniformly control an electron emission amount of an emitter for each pixel to accurately express a desired gray scale, to increase the color purity of a screen, and to uniformly adjust brightness characteristics between pixels. To provide a field emission display that can improve the screen quality, such as.
상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,
임의의 간격을 두고 대향 배치되는 제1 및 제2 기판과, 제1 기판 상에 형성되는 적어도 1의 게이트 전극과, 절연층을 사이에 두고 적어도 1의 게이트 전극 위에 형성되는 복수의 캐소드 전극들과, 각각의 캐소드 전극 상에 위치하는 저항층과, 저항층 위에 형성되는 전자 방출원과, 제2 기판 상에 형성되는 적어도 1의 애노드 전극과, 적어도 1의 애노드 전극 일면에 위치하는 형광막을 포함하는 전계 방출 표시장치를 제공한다. First and second substrates disposed at random intervals, at least one gate electrode formed on the first substrate, a plurality of cathode electrodes formed on the at least one gate electrode with an insulating layer interposed therebetween, And a resistive layer positioned on each cathode electrode, an electron emission source formed on the resistive layer, at least one anode electrode formed on the second substrate, and a fluorescent film positioned on one surface of the at least one anode electrode. A field emission display is provided.
상기 저항층은 제1 기판 상에 설정되는 화소 영역별로 분리 형성되거나, 제1 기판 상에 설정되는 화소 영역들 가운데 적어도 2개의 화소 영역에 걸쳐 형성된다. 상기 전자 방출원은 화소 영역별로 분리 형성되거나, 각각의 화소 영역에서 적어도 2개 이상으로 분할 형성될 수 있다.The resistance layer is formed separately for each pixel region set on the first substrate, or is formed over at least two pixel regions among the pixel regions set on the first substrate. The electron emission source may be separately formed for each pixel area, or may be divided into at least two or more in each pixel area.
상기 저항층은 0.01∼1012Ωcm의 비저항 값을 가지며, 전자 방출원은 0.01∼1010Ωcm의 비저항 값을 갖는다. 상기 전자 방출원은 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C60(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어진다.The resistive layer has a resistivity value of 0.01 to 10 12 Ωcm, and the electron emission source has a resistivity value of 0.01 to 10 10 Ωcm. The electron emission source is made of any one or combination of carbon nanotubes, graphite, diamond, diamond-like carbon, C 60 (fulleren).
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 단면도이다.1 is a partially exploded perspective view of a field emission display device according to an exemplary embodiment of the present invention, and FIG. 2 is a partial cross-sectional view illustrating an assembled state of FIG. 1.
도면을 참고하면, 전계 방출 표시장치는 임의의 간격을 두고 대향 배치되며 진공 용기를 구성하는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)에는 전계 형성으로 전자를 방출하는 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 소정의 이미지를 구현하는 구성이 제공된다.Referring to the drawings, the field emission display device includes a first substrate 2 and a second substrate 4 which are disposed to face each other at arbitrary intervals and constitute a vacuum container. The first substrate 2 is provided with a configuration for emitting electrons by forming an electric field, and the second substrate 4 is provided with a configuration for emitting visible light by the electrons to implement a predetermined image.
보다 구체적으로, 제1 기판(2) 위에는 게이트 전극(6)들이 일방향(도면의 Y 방향)을 따라 스트라이프 패턴으로 형성되며, 게이트 전극(6)들을 덮으면서 제1 기판(2)의 내면 전체에 절연층(8)이 위치한다. 절연층(8) 위에는 게이트 전극(6)과 교차하는 방향(도면의 X 방향)을 따라 캐소드 전극(10)들이 형성되고, 캐소드 전극(10) 위에 저항층(12)과 에미터(14)가 위치한다.More specifically, on the first substrate 2, the gate electrodes 6 are formed in a stripe pattern along one direction (the Y direction in the drawing), and cover the gate electrodes 6 to cover the entire inner surface of the first substrate 2. The insulating layer 8 is located. Cathode electrodes 10 are formed on the insulating layer 8 along a direction crossing the gate electrode 6 (X direction in the drawing), and a resistive layer 12 and an emitter 14 are disposed on the cathode electrode 10. Located.
특히 본 실시예에서 저항층(12)은 캐소드 전극(10) 위, 에미터(14) 아래에 배치되며, 캐소드 전극(10)과 에미터(14) 사이의 저항값을 일정하게 유지시키면서 캐소드 전극(10)과 에미터(14)를 전기적으로 연결시킨다. 저항층(12)은 바람직하게 0.01∼1012Ωcm의 비저항 값을 갖는다.In particular, in the present embodiment, the resistive layer 12 is disposed above the cathode electrode 10 and below the emitter 14, and maintains a constant resistance value between the cathode electrode 10 and the emitter 14 while keeping the cathode electrode constant. (10) and emitter 14 are electrically connected. The resistive layer 12 preferably has a resistivity value of 0.01 to 10 12 Ωcm.
본 실시예에서 전계 방출 표시장치의 화소 영역을 게이트 전극(6)과 캐소드 전극(10)의 교차 영역으로 정의할 때, 각각의 화소 영역에 대응하여 저항층(12)과 에미터(14)가 개별적으로 위치할 수 있다. 이 때, 에미터(14)는 캐소드 전극(10)의 일측 가장자리에 위치하고, 저항층(12)은 에미터(14)의 3면을 둘러싸도록 에미터(14)보다 큰 면적으로 형성되는 것이 바람직하다. 참고로, 도면에서는 저항층(12)과 에미터(14)가 사각 형상인 경우를 도시하였으나, 저항층(12)과 에미터(14)는 도시한 형상에 한정되지 않는다.In the present exemplary embodiment, when the pixel area of the field emission display device is defined as an intersection area between the gate electrode 6 and the cathode electrode 10, the resistive layer 12 and the emitter 14 correspond to each pixel area. Can be located individually At this time, the emitter 14 is located at one edge of the cathode electrode 10, the resistive layer 12 is preferably formed of a larger area than the emitter 14 to surround the three sides of the emitter 14 Do. For reference, although the case in which the resistive layer 12 and the emitter 14 have a rectangular shape is illustrated, the resistive layer 12 and the emitter 14 are not limited to the illustrated shape.
본 발명에서 에미터(14)는 카본계 물질, 가령 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C60(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지며, 바람직하게 에미터(14)는 그 자체가 저항층의 역할을 수행할 수 있도록 0.01∼1010Ωcm의 비저항 값을 갖는다.In the present invention, the emitter 14 is made of any one or combination of carbonaceous materials such as carbon nanotubes, graphite, diamond, diamond-like carbon, C 60 (fulleren), preferably the emitter 14 is It has a specific resistance value of 0.01 ~ 10 10 Ωcm to itself serve as a resistive layer.
그리고 제1 기판(2) 상에는 게이트 전극(6)의 전계를 절연층(8) 위로 끌어올리는 대향 전극(16)이 위치할 수 있다. 대향 전극(16)은 절연층(8)에 형성된 비아 홀(8a)을 통해 게이트 전극(6)과 접촉하여 이와 전기적으로 연결되며, 캐소드 전극(10)들 사이에서 에미터(14)와 임의의 간격을 두고 위치한다. 대향 전극(16)은 에미터(14) 주위로 게이트 전계를 끌어올려 에미터(14)에 보다 강한 전계가 인가되도록 함으로써 에미터(14)로부터 전자들을 양호하게 방출시키는 역할을 한다.In addition, an opposite electrode 16 may be disposed on the first substrate 2 to pull the electric field of the gate electrode 6 over the insulating layer 8. The opposite electrode 16 is in contact with and electrically connected to the gate electrode 6 via a via hole 8a formed in the insulating layer 8, and between the emitter 14 and any of the emitters 10. Located at intervals. The opposite electrode 16 serves to release electrons from the emitter 14 well by raising the gate field around the emitter 14 so that a stronger field is applied to the emitter 14.
한편, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 애노드 전극(18)이 형성되고, 애노드 전극(18)의 일면에 형광막(20)들이 흑색막(22)을 사이에 두고 위치한다. 애노드 전극(18)은 ITO(indium tin oxide)와 같이 광 투과율이 우수한 투명 전극으로 구비되며, 형광막(20)들과 흑색막(22) 표면에는 메탈 백(metal back) 효과에 의해 화면의 휘도를 높이는 금속막(도시하지 않음)이 위치할 수 있다. 이 경우, 투명 전극이 생략되고 금속막이 애노드 전극으로 기능할 수 있다.Meanwhile, an anode electrode 18 is formed on one surface of the second substrate 4 facing the first substrate 2, and the fluorescent films 20 intersect the black film 22 on one surface of the anode electrode 18. Place it in. The anode 18 is provided as a transparent electrode having excellent light transmittance, such as indium tin oxide (ITO), and the brightness of the screen due to the metal back effect on the surfaces of the fluorescent films 20 and the black film 22. A metal film (not shown) that raises the level may be located. In this case, the transparent electrode can be omitted and the metal film can function as the anode electrode.
또한, 제1 기판(2)과 제2 기판(4) 사이에는 전자빔 통과용 개구부(24a)들이 형성된 그리드 기판(24)이 위치할 수 있다. 그리드 기판(24)은 에미터(14)에서 방출된 전자들을 집속시켜 화면의 색순도를 높이고, 아크 방전시 그 피해가 제1 기판(2)에 형성된 부재들에 영향을 미치지 않도록 하여 캐소드 전극(10)과 애노드 전극(18)의 내전압 특성을 높이는 역할을 한다. In addition, a grid substrate 24 in which openings 24a for electron beam passing are formed may be positioned between the first substrate 2 and the second substrate 4. The grid substrate 24 focuses electrons emitted from the emitter 14 to increase the color purity of the screen, and does not affect the members formed on the first substrate 2 during the arc discharge so that the cathode electrode 10 ) And the withstand voltage characteristic of the anode electrode 18.
참고로, 도 2에서 부호 26이 그리드 기판(24)과 제2 기판(4)의 간격을 유지시키는 상부 스페이서를, 부호 28이 제1 기판(2)과 그리드 기판(24)의 간격을 유지시키는 하부 스페이서를 나타내며, 도 1에서는 도면의 간략화를 위해 그리드 기판과 상, 하부 스페이서들은 생략하였다.For reference, in FIG. 2, reference numeral 26 denotes an upper spacer which maintains a distance between the grid substrate 24 and the second substrate 4, and reference numeral 28 denotes an interval between the first substrate 2 and the grid substrate 24. The lower spacers are shown, and in FIG. 1, the grid substrate, upper and lower spacers are omitted for simplicity of the drawings.
이와 같이 구성되는 전계 방출 표시장치는, 외부로부터 게이트 전극(6), 캐소드 전극(10), 그리드 기판(24) 및 애노드 전극(18)에 소정의 전압을 공급하여 구동하는데, 일례로 게이트 전극(6)에는 수∼수십 볼트의 (+)전압이, 캐소드 전극(10)에는 수∼수십 볼트의 (-)전압이, 그리드 기판(24)에는 수십∼수백 볼트의 (+)전압이, 그리고 애노드 전극(18)에는 수백∼수천 볼트의 (+)전압이 인가된다.The field emission display device configured as described above is driven by supplying a predetermined voltage to the gate electrode 6, the cathode electrode 10, the grid substrate 24, and the anode electrode 18 from the outside. 6) a positive voltage of several to several tens of volts, a positive voltage of several to several tens of volts to the cathode electrode 10, a positive voltage of several tens to several hundreds of volts to the grid substrate 24, and an anode A positive voltage of several hundred to several thousand volts is applied to the electrode 18.
이로서 게이트 전극(6)과 캐소드 전극(10)의 전압 차에 의해 에미터(14) 주위에 전계가 형성되어 에미터(14)로부터 전자가 방출되고, 방출된 전자들은 그리드 기판(24)에 인가된 (+)전압에 이끌려 제2 기판(4)으로 향하면서 그리드 기판(24)의 개구부(24a)를 통과한 다음, 애노드 전극(18)에 인가된 고전압에 이끌려 해당 화소의 형광막(20)에 충돌함으로써 이를 발광시켜 소정의 이미지를 구현한다.As a result, an electric field is formed around the emitter 14 due to the voltage difference between the gate electrode 6 and the cathode electrode 10, and electrons are emitted from the emitter 14, and the emitted electrons are applied to the grid substrate 24. Led to the second substrate 4 through the opening 24a of the grid substrate 24, and then led to the high voltage applied to the anode electrode 18, to the fluorescent film 20 of the pixel. By impinging on the light emission it implements a predetermined image.
이와 같이 에미터(14)로부터 전자가 방출될 때에, 캐소드 전극(10)과 에미터(14) 사이에 위치하는 저항층(12)이 화소별 에미터(14)의 전자 방출량을 균일하게 제어하는 역할을 한다.In this way, when electrons are emitted from the emitter 14, the resistive layer 12 positioned between the cathode electrode 10 and the emitter 14 uniformly controls the amount of electron emission of the emitter 14 for each pixel. Play a role.
상기 저항층(12)의 기능을 설명하기 위해 여러 화소의 에미터(14)에서 전자가 방출되는 복수개의 전자방출 사이트가 존재한다고 가정할 때에, 에미터(14)의 형상 불균일 특성과 캐소드 전극(10) 및 게이트 전극(6)의 내부 저항 등에 의해 각각의 전자방출 사이트에서 전자 방출이 불균일하게 일어날 수 있다.To explain the function of the resistive layer 12, assuming that there are a plurality of electron emission sites from which electrons are emitted from the emitter 14 of several pixels, the shape non-uniformity of the emitter 14 and the cathode electrode ( 10) and non-uniform electron emission at each electron emission site due to the internal resistance of the gate electrode 6 and the like.
그러나 본 실시예에서는 캐소드 전극(10)과 에미터(14) 사이에 저항층(12)이 위치함에 따라, 방출 전류가 많은 전자방출 사이트에서는 저항층(12)을 통해 전압 강하가 발생하여 전자 방출량이 줄어드는 반면, 방출 전류가 적은 전자방출 사이트에서는 저항층(12)에서 전압 강하가 발생하지 않거나 적게 발생하여 전자 방출량이 늘어난다. 이로서 방출 전류가 다른 두 전자방출 사이트간 전자 방출량 차이가 감소하여 화소별 전자방출 균일도가 향상된다.However, in this embodiment, as the resistive layer 12 is positioned between the cathode electrode 10 and the emitter 14, a voltage drop occurs through the resistive layer 12 at the electron emission site with a large amount of emission current, thereby causing the electron emission amount. On the other hand, at the electron emission site where the emission current is small, no voltage drop occurs or occurs at the resistance layer 12, thereby increasing the amount of electron emission. As a result, the difference in electron emission amount between two electron emission sites having different emission currents is reduced, thereby improving electron emission uniformity for each pixel.
따라서 본 실시예에 의한 전계 방출 표시장치는 원하는 계조를 정확하게 표현할 수 있고, 화면의 색순도가 높아지며, 화소간 밝기 특성이 균일해지는 등, 화면 품질이 향상되는 장점을 갖는다.Therefore, the field emission display device according to the present exemplary embodiment has an advantage in that the screen quality is improved, such that the desired gray scale can be accurately represented, the color purity of the screen is increased, and the brightness characteristic between pixels is uniform.
다음으로는 도 3∼도 4를 참고하여 본 발명의 실시예에 대한 변형예들에 대해 설명한다.Next, modifications to the embodiment of the present invention will be described with reference to FIGS. 3 to 4.
도 3은 첫번째 변형예로서, 이 경우는 전술한 실시예의 구조를 기본으로 하면서 에미터(30)가 각각의 화소 영역에서 적어도 2개 이상으로 분할되어 위치한다. 이와 같이 에미터(30)가 하나의 화소 영역에 복수개로 형성되면, 저항층(12)과 각 에미터(30)의 비저항 값에 의해 화소별 에미터(30)의 전자 방출량을 보다 균일하게 확보할 수 있다.3 is a first modified example, in which case the emitter 30 is divided into at least two or more positions in each pixel area based on the structure of the above-described embodiment. When the emitter 30 is formed in plural in one pixel area as described above, the electron emission amount of the emitter 30 for each pixel is more uniformly secured by the resistivity values of the resistive layer 12 and each emitter 30. can do.
도 4는 두번째 변형예로서, 이 경우는 전술한 실시예의 구조를 기본으로 하면서 저항층(32)이 적어도 2개의 화소 영역에 걸쳐 형성되며, 바람직하게 적색과 녹색 및 청색의 형광막에 대응하는 3개의 화소 영역에 걸쳐 형성된다.FIG. 4 is a second modification, in which case the resistive layer 32 is formed over at least two pixel areas based on the structure of the above-described embodiment, and preferably corresponds to a red, green, and blue fluorescent film. It is formed over four pixel areas.
한편, 상기에서는 게이트 전극(6)이 스트라이프 형상이고, 애노드 전극(18)이 제2 기판(4)의 내면 전체에 형성되는 구조에 대해 설명하였으나, 게이트 전극(6)이 제1 기판(2)의 내면 전체에 형성되고, 애노드 전극(18)이 캐소드 전극(10)과 교차하는 방향을 따라 스트라이프 패턴으로 형성되는 구조도 가능하다. 후자의 경우, 캐소드 전극과 애노드 전극의 교차 영역이 전술한 화소 영역으로 정의될 수 있다.In the above description, the structure in which the gate electrode 6 has a stripe shape and the anode electrode 18 is formed on the entire inner surface of the second substrate 4 has been described. However, the gate electrode 6 is formed of the first substrate 2. It is also possible to have a structure that is formed over the entire inner surface of the structure, and the anode electrode 18 is formed in a stripe pattern along the direction crossing the cathode electrode 10. In the latter case, the intersection region of the cathode electrode and the anode electrode may be defined as the pixel region described above.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.
이와 같이 본 실시예에 따르면, 캐소드 전극과 에미터 사이에 위치하는 저항층에 의해 화소별 에미터의 전자 방출량을 균일하게 제어할 수 있다. 따라서 본 발명에 의한 전계 방출 표시장치는 원하는 계조를 정확하게 표현할 수 있고, 화면의 색순도가 높아지며, 화소간 밝기 특성이 균일해지는 등, 화면 품질이 향상되는 효과가 있다.As described above, according to the present exemplary embodiment, the electron emission amount of the emitter for each pixel can be uniformly controlled by the resistance layer positioned between the cathode electrode and the emitter. Therefore, the field emission display device according to the present invention can accurately express desired gray scales, increase the color purity of the screen, and uniform the brightness characteristics between pixels.
도 1은 본 발명의 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도이다.1 is a partially exploded perspective view of a field emission display device according to an exemplary embodiment of the present invention.
도 2는 도 1의 조립 상태를 나타내는 부분 단면도이다.2 is a partial cross-sectional view showing the assembled state of FIG.
도 3과 도 4는 각각 본 발명의 실시예에 대한 첫번째와 두번째 변형예를 설명하기 위한 제1 기판의 부분 평면도이다.3 and 4 are partial plan views of the first substrate for explaining the first and second modifications to the embodiment of the present invention, respectively.
도 5는 종래 기술에 의한 전계 방출 표시장치의 부분 단면도이다.5 is a partial cross-sectional view of a field emission display according to the prior art.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084491A KR20050050844A (en) | 2003-11-26 | 2003-11-26 | Field emission display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084491A KR20050050844A (en) | 2003-11-26 | 2003-11-26 | Field emission display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050050844A true KR20050050844A (en) | 2005-06-01 |
Family
ID=38666158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084491A KR20050050844A (en) | 2003-11-26 | 2003-11-26 | Field emission display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050050844A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11776965B2 (en) | 2019-12-31 | 2023-10-03 | Lg Display Co., Ltd. | Light emitting display device comprising anode having at least one opening |
-
2003
- 2003-11-26 KR KR1020030084491A patent/KR20050050844A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11776965B2 (en) | 2019-12-31 | 2023-10-03 | Lg Display Co., Ltd. | Light emitting display device comprising anode having at least one opening |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612493B2 (en) | Electron emission device with improved focusing of electron beams | |
| US7034448B2 (en) | Field emission display | |
| KR20060104659A (en) | Electron emission device | |
| KR20050049842A (en) | Field emission display device | |
| US7508125B2 (en) | Field Emission Display (FED) having electron emission structure to improve focusing characteristics of electron beam | |
| KR20060124332A (en) | Electron emission device | |
| KR20050050844A (en) | Field emission display device | |
| KR20050066758A (en) | Field emission display device with grid plate | |
| KR100889527B1 (en) | Light emission device and display device using the light emission device as light source | |
| KR100778517B1 (en) | Light emission device and display device | |
| KR101107133B1 (en) | Electron emission device and electron emission display device using the same | |
| KR100989419B1 (en) | Field emission display device with dummy electrodes | |
| KR20080043536A (en) | Light emission device and display device | |
| KR20040069581A (en) | Field emission display device | |
| US7750547B2 (en) | Electron emission device with reduced deterioration of screen image quality | |
| KR101009980B1 (en) | Field Emission Display Device | |
| KR101065395B1 (en) | Electron emission device | |
| KR20070044175A (en) | Electron emission element and electron emission device having the same | |
| KR20060037650A (en) | Electron emission device | |
| KR20050087242A (en) | Electron emission display device | |
| KR20050066585A (en) | Field emission display device | |
| KR20050087241A (en) | Electron emission display device | |
| KR20050087243A (en) | Field emission display device | |
| KR20080024899A (en) | Electron emission device and electron emission display | |
| KR20050087244A (en) | Electron emission display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |