KR20050050828A - 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기 - Google Patents
아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기 Download PDFInfo
- Publication number
- KR20050050828A KR20050050828A KR1020030084474A KR20030084474A KR20050050828A KR 20050050828 A KR20050050828 A KR 20050050828A KR 1020030084474 A KR1020030084474 A KR 1020030084474A KR 20030084474 A KR20030084474 A KR 20030084474A KR 20050050828 A KR20050050828 A KR 20050050828A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase error
- aqm
- digital
- modulation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
본 발명은 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서 로컬 신호의 누설과 AQM 변조시에 I 성분과 Q 성분의 위상 차이가 정확히 90°를 이루지 못함으로써 발생되는 에러값을 제거할 수 있는 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기에 관한 것이다. 본 발명에 따른 아날로그 직교 변조시의 위상 에러 제거 방법은, 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서, 다수의 비트의 디지털 신호를 발생시키는 제1단계와; 상기 제1단계에서 발생된 디지털 신호와 상기 Q 신호의 곱셈을 수행하는 제2단계; 및 상기 곱셈에 의한 출력과 상기 I 신호와의 덧셈을 수행하는 제3단계를 포함하여, 아날로그 직교 변조를 위한 DAC(Digital to Analogue Conversion) 전 단계에서 I 신호의 위상을 위상 오차(φ) 만큼 미리 발생시켜 위상 오차를 보상하는 것을 특징으로 한다.
Description
본 발명은 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기에 관한 것이다. 보다 구체적으로는, 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서 로컬 신호의 누설과 AQM 변조시에 I 성분과 Q 성분의 위상 차이가 정확히 90°를 이루지 못함으로써 발생되는 에러값을 제거할 수 있는 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기에 관한 것이다.
특히, 스마트-BTS 기지국 시스템의 출력되는 신호가 다중 채널 송신기(transceiver)에서 AQM을 수행하는 과정에서 로컬(local) 잡음 신호 및 원하지 않는 상측대역(Upper Side Band) 신호가 사용 주파수 대역 내에 발생함으로써 품질을 악화시키는 경우가 있는데, 본 발명은 DAC(Digital to Analogue Conversion) 전에 로컬 신호를 가변적으로 디지털 값으로 변환하여 각각 보상함으로써 상기의 원치 않는 잡음을 제거할 수 있는 방법 및 그 송신기에 관한 것이다.
무선 통신 시스템에서 사용하는 송신기의 구성은 이미 예전부터 많은 이론들이 제안되어 왔으며, 현재 많이 쓰이고 있는 방법은 슈퍼헤테로다인 송신 기술로서 도1에 그 구성 블록도가 도시되어 있다.
도1에 도시된 바와 같이, 종래의 송신기는 기저 대역의 입력 데이터의 크기 및 위상을 변조시키기 위한 변조기(101), 변조된 신호를 중간 주파수 대역으로 변환하기 위한 IF 주파수 상향 변환기(102), IF 주파수를 생성하기 위한 IF 발진기(106), IF 주파수 상향 변환된 신호의 출력에서 신호의 대역만 통과시키는 대역 SAW 필터(103), IF 주파수를 송신 주파수로 변환하는 RF 주파수 상향 변환기(104), 송신용 RF 주파수를 생성하기 위한 RF 발진기 (107), 정해진 출력을 만들기 위해 높은 신호로 증폭하기 위한 종단 증폭기(종단 AMP, 105) 로 구성된다.
종래 기술에 있어서의 단일 채널(1FA)을 갖는 디지털 변조기(101)에서 발생하는 원하는 않는 잡음은 중간 주파수의 SAW 필터(103)에 의해 제거되며 IF 발진기(106), RF 발진기(107)에 의한 로컬 신호는 송신 주파수와 중간 주파수의 차이만큼 차이를 가지므로 RF 상향 변환기(104)의 RF 필터에 의해 제거되어 종단 신호 성분은 일정하게 좋은 상태가 유지될 수 있다.
그러나, 다중 채널 디지털 송신기의 경우에는 로컬 신호 누설(LO leakage)이나 원치 않는 상측대역 신호를 제거하기 위해 송신기 측에서 그 기능을 동작시키기 위한 다양한 회로 요소의 첨가가 요구되기 때문에 원가 측면에서도 별로 이득이 되지 않으며, 또한 회로의 복잡성으로 인하여 송신기의 개발에 어려움이 있었다.
도2는 종래기술에 있어서 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 시에 I 성분과 Q 성분의 위상 차이가 정확히 90°를 이루지 못하는 것과 로컬 신호의 누설로 인하여 발생되는 에러값을 설명하기 위한 도면이다.
도2에 도시된 바와 같이 로컬 신호의 누설이 발생하고 AQM 변조기에서 I 성분과 Q 성분의 위상 차이가 정확히 90°를 이루지 못할 경우에 AQM 변조기의 종단에서는 cos(w2-w1)t + 로컬 신호 누설 + 상측대역 신호가 생성된다. 구체적인 과정은 다음의 수학식1에 의하여 설명될 수 있다.
= cos(w2-w1)t + VosBB*sin(w1t) + φ/2[cos(w1+w2
)t +sin(w1-w2)t]
여기서, cos(w2-w1)t는 원하는 송신 출력이고, VosBB*sin(w1t)는 LO 누설(leakage)이며, φ/2[cos(w1+w2)t +sin(w1-w2)t]는 위상 오차(φ)에 따른 예기치 않은 상측대역 신호이다.
본 발명은 상기한 바와 같은 종래기술에 있어서의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서 로컬 신호의 누설과 AQM 변조시에 I 성분과 Q 성분의 위상 차이가 정확히 90°를 이루지 못함으로써 발생되는 에러값을 제거할 수 있는 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기를 제공하는 것이다.
발명의 개요
본 발명은 상기한 바와 같은 AQM 단계에서의 위상 오차의 발생에 따른 예기치 않은 상측대역 신호의 발생을 방지하기 위하여 DAC(Digital to Analogue Conversion) 전 단계에서 I 신호의 위상을 위상 오차(φ) 만큼 미리 발생시켜 위상 오차를 보상하는 것을 특징으로 한다. 이를 수학식으로 설명하면 다음의 수학식2와 같다.
= cos(w2-w1)t + VosBB*sin(w1t)
즉, I 신호 입력인 sin(w2t)의 위상에 대해 ㆈ 만큼 미리 오차를 발생시켜 결과적으로 원치 않는 상측대역 신호를 제거하는 것이다. 동일한 원리로 LO 누설인 VosBB*sin(w1t)도 미리 I 신호 및 Q 신호의 DC 옵셋(offset)을 조정함으로써 제거할 수 있다.
본 발명의 일 양상으로서, 본 발명에 따른 아날로그 직교 변조시의 위상 에러 제거 방법은, 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서, 다수의 비트의 디지털 신호를 발생시키는 제1단계와; 상기 제1단계에서 발생된 디지털 신호와 상기 Q 신호의 곱셈을 수행하는 제2단계; 및 상기 곱셈에 의한 출력과 상기 I 신호와의 덧셈을 수행하는 제3단계를 포함하여, 아날로그 직교 변조를 위한 DAC(Digital to Analogue Conversion) 전 단계에서 I 신호의 위상을 위상 오차(φ) 만큼 미리 발생시켜 위상 오차를 보상하는 것을 특징으로 한다.
본 발명의 다른 양상으로서, 본 발명에 따른 아날로그 직교 변조 방식 송신기는, 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템의 송신기에서 아날로그 직교 변조를 위한 DAC(Digital to Analogue Conversion) 전단에, 다수의 비트의 디지털 신호를 발생시키는 신호 발생 수단과; 상기 신호 발생 수단에 의해 발생된 디지털 신호와 Q 신호의 곱셈을 수행하는 곱셈기; 및 상기 곱셈기의 출력과 상기 I 신호와의 덧셈을 수행하는 덧셈기를 포함하여 I 신호의 위상을 위상 오차(φ) 만큼 미리 발생시켜 위상 오차를 보상하는 것을 특징으로 한다.
실시예
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다. 도3은 본 발명의 바람직한 실시예의 블록 구성도이고, 도4는 본 실시예의 주요부의 블록 구성도이다.
도3 및 도4에 도시된 실시예는 본 발명에 따른 기술적 사상이 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 다중 채널 송신기에 적용된 예이다. 다만 본 실시예는 예시적인 것을 불과한 것으로서 본 발명의 기술적 범위를 제한하는 용도로 이용되어서는 아니된다.
도3에 도시된 바와 같이, 본 실시예는 채널 합성기 및 CFR(201)과, 전치 왜곡기(predistortor, 202)와, DQDM FPGA(203)와, DAC 및 변조기(204)와, 종단 출력 증폭기(HPA, 205)와, 방향성 결합기(206)와, 안테나(207)와, RF 발진기(208)와, 주파수 하향 변환기 및 ADC(209)와, 시간 지연기(211)와, 전치 왜곡 신호 처리기(210)와, Rotery Hex Switch(212)를 포함하여 구성된다.
또한, 도4는 DQDM FPGA(203)의 송신부의 구성으로서, 레지스터(401, 407)와, FIFO(403, 406)와, 곱셈기(404) 및 덧셈기(403)을 포함한다.
도3과 같이 I 및 Q 신호는 우선 버퍼 역할을 하는 레지스터(401, 407)를 거치며 또한 내부 버퍼 역할을 하는 FIFO(403, 406), 외부에서 로터리 헥스 스위치(Rotery Hex Switch, 212)가 헥스 데이터를 생성한 신호와 Q 신호를 곱셈을 하여 I 및 Q의 위상 차이를 내주는 곱셈기(404), 그 위상 차이와 I 신호와 덧셈을 수행하는 덧셈기로 구성된다.
상기 채널 합성기 및 CFR(201)은 다중 채널의 기저 대역 입력 데이터를 각 채널 별로 합성시키며 또한 각 채널 신호의 데이터를 압축시킴으로써 피크 및 평균(Peak & Average) 특성을 향상시키고, 상기 전치 왜곡기(202)는 고출력 증폭기에서 증폭된 신호의 IMD(Intermodulation Distortion ; 혼변조 왜곡)를 없애기 위해 수행한다.
상기 DQDM FPGA(203)는 전치 왜곡된 각 채널 별 데이터의 I/Q 신호에 상기 헥스 데이터 값을 더하거나 I의 데이터에 I/Q 위상 에러를 합하는 작업 및 수신된 데이터의 신호를 두 배의 대역으로 만들기 위해 데이터 전송률을 2배로 만드는 작업을 수행한다.
상기 DAC/변조기(204)는 전치 왜곡된 각 채널 별 데이터를 DAC를 통해 아날로그 신호로 변환하며 아날로그 신호의 크기 및 위상을 변조하며 채널 주파수로 상향시킨다. 상기 종단 출력 증폭기(HPA, 205)는 주파수 상향 변환된 신호를 규정된 출력으로 증폭하고, 상기 방향성 결합기(206)는 규정 출력 증폭된 신호를 출력 보상시키기 위하여 신호를 추출한다.
상기 안테나(207)는 단말기와 통신하기 위해 자유공간으로 방사하고, 상기 RF 발진기(208)는 송신 RF 주파수를 생성하며, 상기 주파수 하향 변환기/ADC는 송신 규정 출력을 만들기 위하여 추출된 신호를 특정 주파수 대역에서 중간 주파수 대역으로 변환 및 아날로그를 디지털로 변환한다.
상기 시간 지연기(211)는 입력 데이터를 각 채널 별로 시간 지연시키기 위한 구성요소이고, 상기 전치 왜곡 신호 처리기(210)는 DQDM FPGA(203)로부터 각 채널별 기저대역 데이터와 시간 지연된 데이터를 비교하여 전치 왜곡을 위한 계수들을 생성하고 전치 왜곡기(202)로 전송하며, 상기 로터리 헥스 스위치(212)는 송신 신호에 헥스 데이터를 더하거나 곱하기 위해 헥스 데이터를 생성한다. 상기 헥스 스위치(212)는 조작에 따라 128개의 서로 다른 8비트의 데이터열을 출력시킬 수 있다.
도4는 위상 에러를 제거하기 위한 DQDM FPGA(203)의 송신부의 상세 구성도이다. 도4에 도시된 바와 같이, 외부의 로터리 헥스 스위치(212)의 헥스 데이터와 DQDM FPGA(203) 내부 Q 신호와의 곱셈을 통해 I 및 Q의 위상 차이를 생성한 후 I 신호와 덧셈을 수행[I' = I + Q(-sin(φ)]함으로써 I 및 Q 신호의 위상 에러를 외부의 로터리 헥스 스위치(212)의 조작에 의해 가변적으로 제거하게 된다. 즉, 로터리 헥스 스위치(212)를 조작하여 발생되는 헥스 데이터를 가변시켜 위상 오차와 정합시킴으로써 위상 오차로 인한 상측대역 신호를 최소화 하는 것이다.
상기한 바와 같은 동일한 원리가 LO 누설(Local Leakage)의 제거시에도 적용될 수 있다. 즉, DQDM FPGA(203)에서 헥스 데이터와 I 신호 및 Q 신호를 순차적으로 더함으로써 결과적으로 I 및 Q의 DC 옵셋(offset)을 조정하여 LO 누설을 제거하게 된다. 도5는 상기의 알고리즘 이용하여 종단 파형을 만든 후의 신호를 나타낸다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
본 발명에 따르면, 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서 로컬 신호의 누설과 AQM 변조시에 I 성분과 Q 성분의 위상 차이가 정확히 90°를 이루지 못함으로써 발생되는 에러값을 제거할 수 있는 효과가 있다.
특히 다중 채널 송신기에 적용됨으로써 잡음 제거를 위한 회로의 복잡도를 줄일 수 있으며 각 RF 블록의 간편성으로 인해 원가 절감을 혁신적으로 할 수 있는 효과가 있다.
도1은 종래기술에 있어서의 송신기의 블록 구성도임.
도2는 AQM 변조시 LO 누설 및 상층대역신호의 발생 원리를 설명하기 위한 도면임.
도3은 본 발명의 바람직한 일 실시예의 블록 구성도임.
도4는 본 발명의 일 실시예의 DQDM FPGA 및 DAC/변조기의 상세 구성도임.
도5는 본 발명을 적용한 후의 신호를 도시한 도면임.
<도면 주요부호의 설명>
201 채널 합성기/CFR, 202 전치왜곡기, 203 DQDM FPGA, 204 DAC/변조기, 205 HPA, 207 안테나, 208 RF 발진기, 209 주파수 하향 변환/ADC, 210 전치 왜곡 신호 처리기, 211 시간 지연기, 212 로터리 헥스 스위치
Claims (7)
- 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템에 있어서, 아날로그 직교 변조를 위한 DAC(Digital to Analogue Conversion) 전 단계에서,다수의 비트의 디지털 신호를 발생시키는 제1단계;상기 제1단계에서 발생된 디지털 신호와 상기 Q 신호의 곱셈을 수행하는 제2단계; 및상기 곱셈에 의한 출력과 상기 I 신호와의 덧셈을 수행하는 제3단계에 의해 I 신호의 위상을 위상 오차(φ) 만큼 미리 발생시켜 위상 오차를 보상하는 것을 특징으로 하는 아날로그 직교 변조시의 위상 에러 제어 방법.
- 제1항에 있어서,상기 디지털 신호와 상기 I 신호 및 Q 신호의 덧셈을 수행하여 상기 I 신호 및 Q 신호의 DC 옵셋(offset)을 조정함으로써 LO 누설(LO leakage)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 아날로그 직교 변조시의 위상 에러 제거 방법.
- 아날로그 직교 변조(Analogue Quadrature Modulation, AQM) 방식을 사용하는 통신 시스템의 송신기에서 아날로그 직교 변조를 위한 DAC(Digital to Analogue Conversion) 전단에,다수의 비트의 디지털 신호를 발생시키는 신호 발생 수단;상기 신호 발생 수단에 의해 발생된 디지털 신호와 Q 신호의 곱셈을 수행하는 곱셈기; 및상기 곱셈기의 출력과 상기 I 신호와의 덧셈을 수행하는 덧셈기를 포함하여, I 신호의 위상을 위상 오차(φ) 만큼 미리 발생시켜 위상 오차를 보상하는 것을 특징으로 하는 아날로그 직교 변조 방식 송신기.
- 제3항에 있어서, 상기 신호 발생 수단은,다수의 서로 다른 디지털 신호를 발생시켜 상기 위상 오차를 정합시키는 것을 특징으로 하는 아날로그 직교 변조 방식 송신기.
- 제3항 또는 제4항에 있어서,상기 신호 발생 수단은 헥스(hex) 데이터를 출력하는 로터리 헥스 스위치(rotery hex switch)인 것을 특징으로 하는 아날로그 직교 변조 방식 송신기.
- 제3항에 있어서,상기 I 신호 및 Q 신호의 DC 옵셋(offset)을 조정하는 수단을 추가로 포함하여 LO 누설(LO leakage)을 제거하는 것을 특징으로 하는 아날로그 직교 변조 방식 송신기.
- 제6항에 있어서,상기 DC 옵셋 조정 수단은, 상기 디지털 신호와 상기 I 신호 및 Q 신호의 덧셈을 수행하는 덧셈기인 것을 특징으로 하는 아날로그 직교 변조 방식 송신기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084474A KR20050050828A (ko) | 2003-11-26 | 2003-11-26 | 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084474A KR20050050828A (ko) | 2003-11-26 | 2003-11-26 | 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050050828A true KR20050050828A (ko) | 2005-06-01 |
Family
ID=38666145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084474A KR20050050828A (ko) | 2003-11-26 | 2003-11-26 | 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050050828A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100737747B1 (ko) * | 2006-08-25 | 2007-07-10 | (주)카이로넷 | 송신기의 미스매치를 보상하는 방법 및 장치 |
-
2003
- 2003-11-26 KR KR1020030084474A patent/KR20050050828A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100737747B1 (ko) * | 2006-08-25 | 2007-07-10 | (주)카이로넷 | 송신기의 미스매치를 보상하는 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11095326B2 (en) | Wide bandwidth digital predistortion system with reduced sampling rate | |
| US6934341B2 (en) | Method and apparatus for plurality signal generation | |
| US8626082B2 (en) | Polar feedback receiver for modulator | |
| US6647073B2 (en) | Linearisation and modulation device | |
| US6549067B1 (en) | Method and apparatus for linearizing an output signal | |
| US6973139B2 (en) | Base station transmitter having digital predistorter and predistortion method thereof | |
| EP1204216B1 (en) | Method and apparatus for distortion compensation of radio device | |
| KR100421145B1 (ko) | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 | |
| US6947713B2 (en) | Amplitude- and frequency- or phase-modulated radio frequency signal generator and the transmitter incorporating same | |
| KR100548763B1 (ko) | 피드포워드 방식의 선형화기를 갖는 기지국 송신장치 | |
| WO2001008293A1 (en) | Feed forward distortion reduction system | |
| EP2143209A1 (en) | Digital hybrid mode power amplifier system | |
| CN101167325A (zh) | 极性调制发射机电路和通信设备 | |
| KR20050041481A (ko) | 아날로그 구적 변조 에러 보상 장치 및 방법 | |
| US7289575B1 (en) | Signal processing means | |
| Austin et al. | Digital predistortion of power amplifier non-linearities for full-duplex transceivers | |
| CN101442511A (zh) | 提高零中频发信机射频指标的方法及装置 | |
| WO2002017586A1 (en) | Multicarrier transmitter circuit arrangement with predistortion linearisation method | |
| JP2003347945A (ja) | ベースバンドから導き出されるプレディストーションを組み込む送信機及び送信方法 | |
| US6904267B2 (en) | Amplifying device | |
| KR20070009229A (ko) | 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법 | |
| KR100266795B1 (ko) | 무선통신시스템의전력증폭기를적응적사전왜곡방식에의해선형화시키기위한장치및방법 | |
| KR20050050828A (ko) | 아날로그 직교 변조시의 위상 에러 제거 방법 및 그 송신기 | |
| KR101069781B1 (ko) | 전송 신호를 생성하는 방법 | |
| JP2012175708A (ja) | プリディストーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |