KR20050045201A - Ending method and apparatus for transmitting direct memory access - Google Patents

Ending method and apparatus for transmitting direct memory access Download PDF

Info

Publication number
KR20050045201A
KR20050045201A KR1020030079172A KR20030079172A KR20050045201A KR 20050045201 A KR20050045201 A KR 20050045201A KR 1020030079172 A KR1020030079172 A KR 1020030079172A KR 20030079172 A KR20030079172 A KR 20030079172A KR 20050045201 A KR20050045201 A KR 20050045201A
Authority
KR
South Korea
Prior art keywords
dma
data
transfer
termination
pattern
Prior art date
Application number
KR1020030079172A
Other languages
Korean (ko)
Inventor
이종승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030079172A priority Critical patent/KR20050045201A/en
Publication of KR20050045201A publication Critical patent/KR20050045201A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 직접 메모리 액세스(DMA; direct memory access) 데이터 전송시 DMA 전송의 마지막임을 알려주는 패턴을 부가함으로써 전송해야 할 데이터의 양(또는 개수, 숫자)을 모르는 경우에도 데이터를 고속으로 효율적으로 전송할 수 있도록 하는 DMA 전송종료 방법 및 장치에 관한 것이다. The present invention adds a pattern indicating the end of a DMA transfer in direct memory access (DMA) data transfer to efficiently and efficiently transfer data even when the amount (or number or number) of data to be transmitted is unknown. The present invention relates to a DMA transfer termination method and apparatus.

이를 위한 본 발명은, DMA 개수의 인지(認知)가 가능한지의 여부를 판단하는 판단단계와; DMA 개수가 인지되지 않으면 DMA의 마지막임을 알려주는 DMA 종료 패턴이 있는지를 확인하는 단계; 및 상기 DMA 종료 패턴이 확인되면, 상기 DMA를 종료하는 단계를 포함하는 것을 특징으로 한다. 이로써, 본 발명은 총 DMA를 해야 할 개수를 알 수 없어도 DMA의 마지막임을 알리는 비교 패턴을 통해 DMA 전송이 가능토록 함으로써 데이터 전송속도를 향상시킬 수 있다. To this end, the present invention includes a determination step of determining whether or not the number of DMAs is possible; Checking whether there is a DMA termination pattern indicating that the DMA is the last if the number of DMAs is not recognized; And when the DMA termination pattern is confirmed, terminating the DMA. Thus, the present invention can improve the data transfer rate by enabling DMA transfer through a comparison pattern indicating that the end of DMA is not known even if the total number of DMAs is unknown.

Description

직접 메모리 액세스 전송종료 방법 및 장치{Ending method and apparatus for transmitting direct memory access}Ending method and apparatus for transmitting direct memory access

본 발명은 직접 메모리 액세스(DMA; Direct Memory Access) 전송종료 방법 및 장치에 관한 것으로서, 더 상세하게는 직접 메모리 액세스 컨트롤러(DMAC; DMA Controller)가 전송해야 할 데이터의 양을 모르는 경우에도 데이터를 전송할 수 있도록 하는 직접 메모리 액세스 전송종료 방법 및 장치에 관한 것이다. The present invention relates to a method and apparatus for terminating a direct memory access (DMA) transfer, and more particularly, to transmit data even when the direct memory access controller (DMAC) does not know the amount of data to be transmitted. And a direct memory access transfer termination method and apparatus.

잘 알려져 있는 바와 같이, DMA(Direct Memory Access)는 메모리에 들어 있는 데이터를 외부 주변기기(예; 입출력 장치, 다른 메모리 등)에 전달할 때 CPU를 거치지 않고 직접 메모리를 액세스하여 전송하는 방법을 일컫는 것으로서, 이 방법을 사용하면 CPU가 부담해야 하는 작업량이 경감된다. 즉, DMA를 사용하면, 컴퓨터 하드디스크나 CD-ROM 드라이브, 프린터 등을 사용할 때, CPU가 부담해야 하는 작업량이 크게 낮추어지기 때문에 CPU는 그동안 다른 작업을 수행할 수 있게 된다. As is well known, direct memory access (DMA) refers to a method of directly accessing and transferring memory without passing through a CPU when transferring data contained in the memory to an external peripheral device (for example, an input / output device or another memory). This method reduces the workload of the CPU. In other words, when DMA is used, the amount of work that the CPU must bear when using a computer hard disk, a CD-ROM drive, a printer, or the like is greatly reduced, allowing the CPU to perform other tasks in the meantime.

상기 DMA는 소위 DMA 컨트롤러(DMAC; DMA Controller)의 제어에 의해 수행된다. DMAC는 메모리와 입출력 기기 사이에서, 또는 메모리와 메모리 사이에서 CPU의 간섭없이 데이터 전송이 직접 이루어지도록 한다. 상기 DMAC를 포함하는 통상적인 시스템을 도 1에 나타내 보였다. The DMA is performed by the control of a so-called DMA controller (DMAC). DMAC allows data transfer directly between memory and input and output devices, or between the memory and the memory without CPU intervention. A typical system including the DMAC is shown in FIG.

도 1을 참조하면, DMAC를 포함하는 시스템은 데이터를 임시 저장하는 데이터 버퍼(10)와, 상기 데이터 버퍼(10)와 시스템 버스를 통해 연결된 외부 주변기기(20) 및 메모리(30)와, 상기 데이터 버퍼(10)와 로컬 버스를 통해 연결되며 프로세서 버스를 통해서 중앙처리장치(CPU; 40)와 연결되는 DMAC(50)로 이루어진다. Referring to FIG. 1, a system including a DMAC includes a data buffer 10 temporarily storing data, an external peripheral 20 and a memory 30 connected to the data buffer 10 through a system bus, and the data. The buffer 10 is connected to a local bus and is connected to a central processing unit (CPU) 40 through a processor bus.

상기한 DMAC(50)는 중앙처리장치(40)와는 독립적으로 외부 주변기기(20)에서 데이터 버퍼(10)로, 데이터 버퍼(10)에서 외부 주변기기(20)로, 데이터 버퍼(10)에서 메모리(30)로, 메모리(30)에서 데이터 버퍼(10)로 데이터를 직접 전송함으로써 중앙처리장치(40)의 처리능력을 향상시키는 기능을 수행한다. The DMAC 50 is independent of the central processing unit 40 from the external peripheral 20 to the data buffer 10, from the data buffer 10 to the external peripheral 20, the data buffer 10 in the memory ( 30, by directly transferring data from the memory 30 to the data buffer 10, a function of improving the processing capacity of the CPU 40 is performed.

도 2를 참조하면, DMA 수행 과정은 DMA 아이들(idle) 단계(S11)와, DMA 시작 여부를 확인하는 단계(S13)와, DMA 요청을 대기하는 단계(S15) 및 DMA 요청 여부를 확인하는 단계(S17), DMA를 서비스하는 단계(S19), DMA 카운트를 차감시키고 상기 DMA 카운트가 제로(0) 인지를 확인하는 단계(S21)(S23), 및 DMA를 종료하는 단계(S25)를 포함하여 이루어진다.Referring to FIG. 2, the DMA execution process includes a step of DMA idle (S11), a step of checking whether DMA is started (S13), a step of waiting for a DMA request (S15), and a step of checking whether the DMA is requested. (S17), servicing the DMA (S19), subtracting the DMA count and checking whether the DMA count is zero (S21) (S23), and terminating the DMA (S25), Is done.

DMA의 종래기술에 의하면, DMA의 종료는 통상적으로 정해진 양(또는 개수, 숫자)의 데이터를 전송한 후에 이루어진다. 즉, DMA의 종래기술은 어느 정도 양의 DMA를 해야 하는지를 미리 알고 있어야 하고, 미리 알고 있는 값을 DMAC에 설정하면, DMAC는 정해진 양(또는 개수) 만큼 DMA를 하고 종료하여 인터럽트를 발생시켜 DMA 종료사실을 중앙처리장치(CPU)에 알린다. According to the prior art of DMA, termination of the DMA typically occurs after transferring a predetermined amount (or number, number) of data. In other words, the prior art of DMA must know in advance how much DMA to be performed, and if the known value is set in DMAC, DMAC DMAs by a predetermined amount (or number) and terminates to generate an interrupt to terminate DMA. Inform the CPU.

그런데, 상기한 DMA의 종래기술에 의하면, 미리 전송해야 할 데이터의 양을 알아야 하고, 이것을 미리 DMAC에 알려주어야 하기 때문에, 전송해야 할 데이터의 양을 모르고 많은 양의 데이터를 고속으로 전송하고자 할 때, 사용할 수 없는 문제점이 있었다. 즉, 전송해야 할 데이터의 양을 알아야 하고 이것을 미리 DMAC에 알려 주어야 하는 DMA의 종래기술은 전송해야 할 데이터 양을 모르는 경우 DMAC를 사용할 수 없는 문제점이 있었다. However, according to the prior art of the DMA described above, since the amount of data to be transmitted must be known in advance and the DMAC must be informed in advance, when a large amount of data is to be transmitted at high speed without knowing the amount of data to be transmitted. There was a problem that could not be used. That is, the prior art of DMA, which needs to know the amount of data to be transmitted and informs DMAC in advance, has a problem that DMAC cannot be used when the amount of data to be transmitted is not known.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 문제점을 해결하기 위한 것으로서, DMA 데이터 전송시 DMA 전송의 마지막임을 알려주는 종료 패턴을 부가함으로써 전송해야 할 데이터의 양(또는 개수, 숫자)을 모르는 경우에도 데이터를 효율적으로 전송할 수 있도록 하는 DMA 전송종료 방법 및 장치를 제공하는데 그 목적이 있다. Accordingly, the technical problem to be achieved by the present invention is to solve the above problems, and when the amount (or number, number) of data to be transmitted is unknown by adding an end pattern indicating the end of the DMA transfer during DMA data transfer. An object of the present invention is to provide a method and device for terminating a DMA transfer which can efficiently transmit data.

상기 목적을 달성하기 위하여 본 발명에 따른 DMA 전송종료 방법은, DMA 개수의 인지(認知)가 가능한지의 여부를 판단하는 판단단계와; DMA 개수가 인지되지 않으면 DMA의 마지막임을 알려주는 DMA 종료 패턴 데이터가 있는지를 확인하는 단계; 및 상기 DMA 종료 패턴 데이터가 확인되면, 상기 DMA를 종료하는 단계를 포함하는 것을 특징으로 한다. In order to achieve the above object, a DMA transfer termination method according to the present invention includes: a determination step of determining whether or not the number of DMAs is possible; Checking whether there is DMA end pattern data indicating the end of the DMA if the number of DMAs is not recognized; And when the DMA termination pattern data is confirmed, terminating the DMA.

본 발명 방법의 바람직한 실시예에 있어서, 상기 판단단계에서 상기 DMA 개수가 인지되면, 인지된 개수만큼 DMA 데이터를 전송하고 DMA 전송을 종료하는 단계를 포함한다. In a preferred embodiment of the method of the present invention, if the number of DMAs is recognized in the determining step, the method includes transmitting DMA data by the recognized number and ending DMA transfer.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 DMA 전송종료 장치는, DMA 데이터 전송을 제어하기 위한 DMA 컨트롤러와; DMA 관련 데이터를 임시 저장하기 위한 DMA 데이터 버퍼; 및 상기 DMA 설정시 DMA의 마지막임을 알려주는 DMA 종료 패턴을 설정하기 위한 DMA 종료 패턴 설정수단을 포함하여 된 것을 특징으로 한다. In addition, a DMA transfer termination device according to the present invention for achieving the above object comprises: a DMA controller for controlling DMA data transfer; A DMA data buffer for temporarily storing DMA related data; And DMA end pattern setting means for setting a DMA end pattern indicating the end of DMA when the DMA is set.

본 발명 장치의 바람직한 실시예에 있어서, 상기 DMA 데이터 전송시 상기 DMA 종료 패턴 설정수단에 의해 설정된 DMA 종료 패턴을 상기 DMA 컨트롤러가 인식할 때 DMA 데이터 전송을 종료한다. In a preferred embodiment of the apparatus of the present invention, the DMA data transfer ends when the DMA controller recognizes the DMA termination pattern set by the DMA termination pattern setting means during the DMA data transfer.

본 발명 장치의 바람직한 실시예에 있어서, 상기 DMA 컨트롤러는 DMA 동작중에 상기 DMA 종료 패턴의 크기 만큼 가장 최근의 데이터를 계속 저장하고 이를 상기 DMA 종료 패턴과 비교한다. In a preferred embodiment of the device of the present invention, the DMA controller continues to store the most recent data by the size of the DMA termination pattern during DMA operation and compares it with the DMA termination pattern.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 DMA 전송종료 방법 및 장치의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the DMA transfer termination method and apparatus according to the present invention. In the following description of the present invention, when it is determined that detailed descriptions of related well-known technologies or configurations may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of a user or an operator. Therefore, the definition should be made based on the contents throughout the specification.

한편, 이하의 설명에 있어서, 종래기술에 따른 구성부재와 본 발명에 의한 구성부재가 동일한 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다.In the following description, when the member according to the prior art and the member according to the present invention are the same, the same reference numerals used in the prior art are used as they are, and detailed description thereof will be omitted.

도 3은 본 발명에 따른 DMA 데이터 전송종료 장치의 구성도이고, 도 4는 본 발명에 따른 DMA 데이터 전송종료 방법의 흐름도, 도 5는 본 발명에 따른 DMA 데이터 전송종료를 설명하기 위한 개념도이다. 3 is a configuration diagram of a DMA data transfer termination apparatus according to the present invention, FIG. 4 is a flowchart of a DMA data transfer termination method according to the present invention, and FIG. 5 is a conceptual diagram for explaining DMA data transfer termination according to the present invention.

도 3을 참조하면, 본 발명의 DMA 전송종료 장치는 도 1의 종래기술과 마찬가지로 데이터를 임시 저장하는 데이터 버퍼(10)와, 상기 데이터 버퍼(10)와 시스템 버스를 통해 연결된 외부 주변기기(20) 및 메모리(30)와, 상기 데이터 버퍼(10)와 로컬 버스를 통해 연결되며 프로세서 버스를 통해 중앙처리장치(CPU; 40)와 연결되는 DMAC(50)를 포함하는 이외에 본 발명의 주요 특징 구성요소로서 DMA 설정시 DMA의 마지막임을 알려주는 DMA 종료 패턴을 설정하기 위한 DMA 종료 패턴 설정부(70)를 포함한다. Referring to FIG. 3, the DMA transfer termination device of the present invention, like the prior art of FIG. 1, includes a data buffer 10 temporarily storing data and an external peripheral 20 connected to the data buffer 10 through a system bus. And a DMAC 50 connected to a memory 30, to the data buffer 10 via a local bus, and to a central processing unit (CPU) 40 via a processor bus. As an example, a DMA termination pattern setting unit 70 for setting a DMA termination pattern indicating the end of DMA at the time of DMA setting is included.

본 발명에서 DMAC(50)는, 종래기술에서 수행하는 기능 이외에 도 5에 도시한 바와 같이 DMA 데이터 버퍼(10)의 DMA 전송 데이터와 중앙처리장치(40)에 의한 비교 패턴 데이터를 비교하여 DMA의 종료 여부를 결정하는 역할을 수행한다. In the present invention, the DMAC 50 compares the DMA transfer data of the DMA data buffer 10 with the comparison pattern data of the central processing unit 40 as shown in FIG. 5 in addition to the functions performed in the prior art. It decides whether to terminate.

이하, 도 3 내지 도 5를 참조하면서 본 발명의 작용을 설명한다. 3 to 5, the operation of the present invention will be described.

먼저, 본 발명은 DMAC(50)를 사용하여 DMA 전송을 수행할 때 총 DMA를 해야 할 개수(숫자)는 모르지만, 마지막임을 나타내는 패턴 데이터가 있을 경우에 이 패턴 데이터를 인식하여 DMA를 종료하고, DMA 종료 결과를 중앙처리장치에 알려줌으로써 전술한 종래기술의 문제점을 해결한다. 즉, 본 발명은 도 4에 도시한 바와 같이 어플리케이션(application)에 따라 DMA 숫자를 알 경우에는 도 1에서 설명한 바와 같이 종래기술의 방법으로 DMA를 수행하고(S11 S25), DMA 숫자를 모르지만 DMA의 마지막임을 알려주는 DMA 종료 패턴이 있는 비교 패턴 데이터를 DMA 데이터 버퍼(10)의 DMA 전송 데이터와 비교함으로써(S20, S22), DMA의 종료를 결정한다. 상기 DMA 종료 패턴은 도 3의 DMA 종료 패턴 설정부(70)에 의해 설정되고, 도 5에 도시한 바와 같은 상기 비교 패턴 데이터는 중앙처리장치(40)에 의해서 DMAC(50)에 인가된다. First, the present invention does not know the number (number) of total DMAs when performing DMA transfer using the DMAC 50, but when there is pattern data indicating that it is the last, it recognizes this pattern data and terminates the DMA. The above-mentioned problem of the related art is solved by informing the central processing unit of the result of DMA termination. That is, when the DMA number is known according to the application as shown in FIG. 4, the present invention performs the DMA by the conventional method as described in FIG. 1 (S11 S25), but does not know the DMA number. The end of DMA is determined by comparing the comparison pattern data with the DMA end pattern indicating the end with the DMA transfer data of the DMA data buffer 10 (S20, S22). The DMA termination pattern is set by the DMA termination pattern setting unit 70 of FIG. 3, and the comparison pattern data as shown in FIG. 5 is applied to the DMAC 50 by the central processing unit 40.

도 5에 도시한 바와 같이, DMA 종료 패턴이 포함된 비교 패턴 데이터를 이용하여 DMA를 할 경우, DMAC(50)는 DMA 시작 시점에 DMA 마지막임을 알려주는 상기 종료 패턴을 미리 알려준다. 또한, DMAC(50)는 DMA 동작중에 상기 비교 패턴 데이터의 크기 만큼 가장 최근의 DMA 전송 데이터를 계속 저장하고 이를 상기 비교 패턴 데이터와 비교하여 상기 종료 패턴이 상기 DMA 전송 데이터에 있는 경우 DMA 종료를 하고, DMA 종료에 따라 인터럽트를 중앙처리장치(40)에 알려준다. As shown in FIG. 5, when DMA is performed using the comparison pattern data including the DMA end pattern, the DMAC 50 notifies in advance of the end pattern indicating the end of the DMA at the DMA start time. In addition, the DMAC 50 continuously stores the most recent DMA transfer data as much as the size of the comparison pattern data during the DMA operation and compares it with the comparison pattern data to terminate DMA when the termination pattern is in the DMA transfer data. In response to the end of the DMA, the CPU 40 notifies the CPU 40 of the interrupt.

이로써, 본 발명은 총 DMA를 해야 할 개수를 알 수 없어도 DMA의 마지막임을 알리는 비교 패턴 데이터를 통해 DMA 전송이 가능토록 함으로써 데이터 전송속도를 향상시킬 수 있다. Thus, the present invention can improve the data transfer rate by enabling DMA transfer through the comparison pattern data indicating that the end of the DMA, even if the total number of DMAs are unknown.

이상에서 설명한 바와 같이 본 발명에 따른 DMA 전송종료 방법 및 장치는, DMA 데이터 전송시 DMA 전송의 마지막임을 알려주는 비교 패턴을 부가함으로써 전송해야 할 데이터의 양, 개수 또는 숫자를 모르는 경우에도 데이터를 효율적으로 고속으로 전송할 수 있도록 하는 이점을 제공한다. As described above, the DMA transfer termination method and apparatus according to the present invention add a comparison pattern that indicates the end of the DMA transfer during DMA data transfer, so that even when the amount, number or number of data to be transmitted is unknown, It offers the advantage of enabling high-speed transmission.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains may make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Therefore, changes in the future embodiments of the present invention will not be able to escape the technology of the present invention.

도 1은 종래기술에 의한 DMA 전송종료 장치의 구성도.1 is a block diagram of a conventional DMA transfer termination device.

도 2는 종래기술에 의한 DMA 전송종료 방법의 흐름도.2 is a flowchart of a DMA transfer termination method according to the prior art.

도 3은 본 발명에 따른 DMA 전송종료 장치의 구성도.3 is a block diagram of a DMA transfer termination device according to the present invention.

도 4는 본 발명에 따른 DMA 전송종료 방법의 흐름도.4 is a flowchart of a DMA transfer termination method according to the present invention;

도 5는 본 발명에 따른 DMA 전송종료를 설명하기 위한 개념도.5 is a conceptual diagram illustrating termination of a DMA transfer according to the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 데이터 버퍼 20 : 외부 주변기기10: data buffer 20: external peripheral device

30 : 메모리 40 : 중앙처리장치(CPU)30: memory 40: central processing unit (CPU)

50 : DMA 컨트롤러(DMAC) 70 : DMA 종료패턴 설정부50: DMA controller (DMAC) 70: DMA termination pattern setting unit

Claims (5)

DMA 전송종료 방법에 있어서, In the DMA transfer termination method, DMA 개수의 인지(認知)가 가능한지의 여부를 판단하는 판단단계;A determination step of determining whether the number of DMAs is possible or not; DMA 개수가 인지되지 않으면 DMA의 마지막임을 알려주는 DMA 종료 패턴 데이터가 있는지를 확인하는 단계;Checking whether there is DMA end pattern data indicating the end of the DMA if the number of DMAs is not recognized; 상기 DMA 종료 패턴 데이터가 확인되면, 상기 DMA를 종료하는 단계를 포함하는 것을 특징으로 하는 DMA 전송종료 방법. Terminating the DMA when the DMA termination pattern data is confirmed. 제1항에 있어서, 상기 판단단계에서 상기 DMA 개수가 인지되면, 인지된 개수만큼 DMA 데이터를 전송하고 DMA 전송을 종료하는 단계를 포함하는 것을 특징으로 하는 DMA 전송종료 방법. The method as claimed in claim 1, further comprising, if the number of DMAs is recognized in the determining step, transmitting DMA data by the recognized number and terminating the DMA transfer. DMA 전송종료 장치에 있어서,In the DMA transfer termination device, DMA 데이터 전송을 제어하기 위한 DMA 컨트롤러;A DMA controller for controlling DMA data transfer; DMA 관련 데이터를 임시 저장하기 위한 DMA 데이터 버퍼; 및A DMA data buffer for temporarily storing DMA related data; And DMA의 마지막임을 알려주는 DMA 종료 패턴을 설정하기 위한 DMA 종료 패턴 설정수단을 포함하여 된 것을 특징으로 하는 DMA 전송종료 장치. And a DMA end pattern setting means for setting a DMA end pattern indicating the end of the DMA. 제3항에 있어서, 상기 DMA 데이터 전송시 상기 DMA 종료 패턴 설정수단에 의해 설정된 DMA 종료 패턴을 상기 DMA 컨트롤러가 인식할 때 DMA 데이터 전송을 종료하는 것을 특징으로 하는 DMA 전송종료 장치.4. The DMA transfer termination device according to claim 3, wherein the DMA data transfer is terminated when the DMA controller recognizes the DMA termination pattern set by the DMA termination pattern setting means during the transfer of the DMA data. 제3항에 있어서, 상기 DMA 컨트롤러는 DMA 동작중에 상기 DMA 종료 패턴의 크기 만큼 가장 최근의 데이터를 계속 저장하고 이를 상기 DMA 종료 패턴과 비교하도록 된 것을 특징으로 하는 DMA 전송종료 장치. 4. The apparatus of claim 3, wherein the DMA controller is configured to continuously store the most recent data by the size of the DMA termination pattern and compare it with the DMA termination pattern during a DMA operation.
KR1020030079172A 2003-11-10 2003-11-10 Ending method and apparatus for transmitting direct memory access KR20050045201A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030079172A KR20050045201A (en) 2003-11-10 2003-11-10 Ending method and apparatus for transmitting direct memory access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079172A KR20050045201A (en) 2003-11-10 2003-11-10 Ending method and apparatus for transmitting direct memory access

Publications (1)

Publication Number Publication Date
KR20050045201A true KR20050045201A (en) 2005-05-17

Family

ID=37244921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079172A KR20050045201A (en) 2003-11-10 2003-11-10 Ending method and apparatus for transmitting direct memory access

Country Status (1)

Country Link
KR (1) KR20050045201A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158780B1 (en) * 2006-08-24 2012-06-22 마이크로칩 테크놀로지 인코포레이티드 Direct memory access controller and microcontroller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158780B1 (en) * 2006-08-24 2012-06-22 마이크로칩 테크놀로지 인코포레이티드 Direct memory access controller and microcontroller

Similar Documents

Publication Publication Date Title
US5819111A (en) System for managing transfer of data by delaying flow controlling of data through the interface controller until the run length encoded data transfer is complete
US6983337B2 (en) Method, system, and program for handling device interrupts
US11397675B2 (en) Storage device, computer system, and operation method of storage device configured to arbitrarily stop garbage collection
US7046628B2 (en) Apparatus and method for just-in-time transfer of transmit commands to a network interface
KR20010041519A (en) Trigger points for performance optimization in bridges
KR102523419B1 (en) Method for status monitoring of acceleration kernels in a storage device and storage device employing the same
US6067591A (en) Method and apparatus for avoidance of invalid transactions in a bus host controller
JPH04211855A (en) Apparatus and method for controlling communication bus in data processing system
US6789142B2 (en) Method, system, and program for handling interrupt requests
KR20180049340A (en) Storage device and link state control method thereof
KR20180116717A (en) Electronic system having serial system bus interface and direct memory access controller and method of operating the same
KR20050045201A (en) Ending method and apparatus for transmitting direct memory access
US20100106869A1 (en) USB Storage Device and Interface Circuit Thereof
JP2005258509A (en) Storage device
WO2004003757A2 (en) Direct transaction mode for peripheral devices
KR20220099399A (en) Interrupt controller using peripheral device information prefetch and interrupt handling method using the same
JPH02129746A (en) Input/output channel equipment
EP2141606B1 (en) Apparatus and method for processing high speed data using hybrid DMA
JP2006018642A (en) Dma transfer controller
JP2003330873A (en) Information processor, input output method, and program
JP2000010910A (en) Unit and method for data transfer control and recording medium
KR100259585B1 (en) Dma controller
KR20230104625A (en) System and Method for Modem Stabilization When Waiting for AP Powered Link Recovery
KR19990061480A (en) Interrupt handling method in local interrupt controller
KR0157253B1 (en) Parrallel interface controlling method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application