KR20050043972A - 전기화학적 보조 ｃｍｐ에서 제거 프로파일의 제어 - Google Patents

전기화학적 보조 ｃｍｐ에서 제거 프로파일의 제어 Download PDF

Info

Publication number
KR20050043972A
KR20050043972A KR1020057004529A KR20057004529A KR20050043972A KR 20050043972 A KR20050043972 A KR 20050043972A KR 1020057004529 A KR1020057004529 A KR 1020057004529A KR 20057004529 A KR20057004529 A KR 20057004529A KR 20050043972 A KR20050043972 A KR 20050043972A
Authority
KR
South Korea
Prior art keywords
substrate
regions
electrode
pad
bias
Prior art date
Application number
KR1020057004529A
Other languages
English (en)
Inventor
리즈홍 선
리앙-유 첸
시이 네오
펭 큐. 리유
알라인 듀보우스트
스탠 디. 타사이
라시드 에이. 마빌리브
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/244,697 external-priority patent/US6991526B2/en
Priority claimed from US10/244,688 external-priority patent/US6848970B2/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20050043972A publication Critical patent/KR20050043972A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/046—Lapping machines or devices; Accessories designed for working plane surfaces using electric current
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00—Combined machining
    • B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00—Combined machining
    • B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B23H5/08—Electrolytic grinding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명의 측면들은 일반적으로 전기화학적 증착 기술을 이용하여 기판을 폴리싱하는 방법 및 장치를 제공한다. 일 측면에서, 기판(104)을 폴리싱하는 장치는 상대 전극(166) 및 기판(104)과 상대 전극(166) 사이에 위치된 패드(160)를 포함한다. 상대 전극(166) 및/또는 패드(160) 각각은 다수의 절연 영역(924, 926, 628, 424, 426, 428)을 포함한다. 전기 커넥터가 각각의 전도성 요소에 별도로 결합된다. 별도의 바이어스가 절연 영역 각각에 인가될 수도 있다. 재료층을 구비한 기판이 상대 전극(166), 패드(160), 또는 이들 모두로부터 상대 이동하도록 이동될 수도 있다. 별도의 바이어스를 결정하는 단계는 재료층의 하나 이상의 부분이 상대 전극(166)의 각각의 영역과 관련되는 시간을 결정하는 단계를 포함할 수도 있다.

Description

전기화학적 보조 ＣＭＰ에서 제거 프로파일의 제어 {CONTROL OF REMOVAL PROFILE IN ELECTROCHEMICALLY ASSISTED CMP}
본 발명의 실시예들은 기판의 표면을 평탄화하는 방법 및 장치에 관한 것이며, 보다 구체적으로는 기판 표면 상에 배치된 재료의 제거 속도 및 전기화학적으로 보조된 화학적 기계 폴리싱에서 제거 또는 폴리싱 프로파일을 제어하는 방법에 관한 것이다.
화학적 기계 폴리싱(CMP)은 기판을 평탄화하는데 사용되는 일반적인 기술이다. CMP는 기판으로부터 재료를 선택적으로 제거하기 위해 화학적 조성물, 일반적으로 슬러리 또는 다른 유체 매체를 이용한다. 종래의 CMP 기술에서, 기판 캐리어 또는 폴리싱 헤드는 캐리어 조립체에 장착되고 CMP 장치에서 폴리싱 패드와 접촉하도록 위치된다. 캐리어 조립체는 기판에 제어가능한 압력을 제공하여 폴리싱 패드에 대해 기판을 가압시킨다. 패드는 외부 구동력에 의해 기판에 대해서 이동된다. CMP 장치는 화학적 활성 및/또는 기계적 활성과 그 결과 기판 표면으로부터 재료의 제거를 수행하는 폴리싱 조성물을 분산시키는 동시에 기판의 표면과 폴리싱 패드 사이의 폴리싱 또는 마찰 이동을 수행한다.
집적 회로 제조에 점차 확대 이용되고 있는 일 재료는 바람직한 전기적 특성을 갖는 구리이다. 그러나, 구리 자체는 특수한 제조상의 문제점을 갖고 있다. 구리 재료는 기판 표면의 상이한 표면 형상을 따라 상이한 제거 속도로 제거되며, 이는 기판 표면으로부터의 구리 재료의 효율적인 제거 및 기판 표면의 평탄화를 어렵게 한다.
구리를 폴리싱하는 일 해결책은 전기화학적 기계 폴리싱(ECMP) 기술에 의해 구리를 폴리싱하는 것이다. ECMP 기술은 종래의 CMP 프로세스에 비해 기계적 마찰이 감소된 상태에서 기판을 폴리싱하는 동시에 전기화학적 용해에 의해 기판 표면으로부터 전도성 재료를 제거한다. 전기화학적 용해는 주변 전해질 내에서 기판 표면으로부터 전도성 재료를 제거하기 위해 전극과 기판 표면 사이에 전기적 바이어스를 인가함으로써 수행된다. 전기화학적 용해 중에, 기판은 일반적으로 기판 표면으로부터 재료의 제거를 향상시키기 위해 폴리싱 패드에 대해 이동하도록 위치된다. ECMP 시스템의 일 실시예에서, 전기적 바이어스는 기판 캐리어 헤드와 같은 기판 지지 장치에서 기판 표면과 전기적으로 연결되는 전도성 접촉 링에 의해 인가된다. 다른 ECMP 시스템에서, 바이어스는 기판 표면과 접촉하고 있는 전도성 패드와 전극 사이에 인가된다. 불행히도, 이들 종래의 ECMP 시스템은 ECMP 프로세스 중에 폴리싱되는 기판의 표면을 가로질러 폴리싱 프로파일을 조절 및 제어하는 방법을 제공할 수 없다.
결과적으로, ECMP 중에 폴리싱 프로파일(즉, 폴리싱 속도) 및 제거 속도를 제어하는 방법 및 장치가 필요하다.
도 1a는 본 발명의 측면들을 수행하는데 사용될 수도 있는 프로세싱 셀의 일 실시예의 단면도이며,
도 1b는 본 발명의 실시예들을 수행하는데 사용될 수도 있는 프로세싱 셀의 다른 실시예의 단면도이며,
도 2는 상대 전극의 일 실시예의 저면도이며,
도 3은 유전체 인서트의 일 실시예의 저면도이며,
도 4는 전해질 흐름에 노출된 도 3의 유전체 인서트의 개략적 횡단면도이며,
도 5는 다양한 영역의 개폐 상태를 도시하는 유전체 인서트의 개략적 횡단면도이며,
도 6은 본 발명의 실시예들을 수행하는데 사용될 수도 있는 전도성 패드의 일 실시예의 저면 사시도이며,
도 7은 본 발명의 실시예들을 수행하는데 사용될 수도 있는 전도성 패드의 또다른 실시예의 일부를 도시한 저면 사시도이며,
도 8은 도 6의 전도성 패드의 횡단면도이며,
도 9는 본 발명의 실시예들을 수행하는데 사용될 수도 있는 전도성 패드의 또다른 실시예의 저면도이며,
도 10은 도 8의 전도성 패드의 횡단면도이며,
도 11a 및 도 11b는 본 발명의 프로세싱 셀의 실시예들의 단면도이며,
도 12a 및 도 12b는 본 발명의 실시예들과 일치되게, 제거 속도 및 인가된 바이어스 사이의 관계를 개선하기 위해 폴리싱될 수도 있는 재료층을 구비한 기판의 상부 사시도이며,
도 13a 및 도 13b는 본 발명의 실시예들을 이용하여 발생될 수도 있는 2개의 상이한 제거 속도 프로파일을 도시하며,
도 14는 본 발명의 실시예들을 사용하여 폴리싱될 수도 있는 재료층의 개략적인 횡단면도이다.
본 발명의 측면들은 일반적으로 전기화학적 증착 기술, 전기화학적 용해 기술, 폴리싱 기술, 및/또는 이들의 조합을 이용하여 기판 상의 층을 폴리싱하는 방법 및 장치를 제공한다. 일 측면에서, 기판으로부터 재료를 제거 또는 기판에 재료를 증착시키는 장치는 상대 전극 및 기판과 상대 전극 사이에 위치된 기판 접촉 표면을 갖는 패드를 포함하며, 상기 패드는 다수의 패드 영역(zone)을 구비하며 전극은 다수의 전극 영역을 구비할 수도 있다.
본 발명의 또다른 측면에서, 전도성 층을 포함하는 기판을 폴리싱하는 방법이 제공되며, 상기 방법은 전도성 층과 다수의 전극 영역 사이에 다수의 바이어스를 별도로(separately) 인가하는 단계를 포함한다. 전극은 일반적으로 재료 층에 대해 상대 전극이며 유전성 재료에 의해 분리되는 다수의 전도성 요소를 포함할 수도 있다.
또다른 측면에서, 전도성 층을 구비한 기판을 프로세싱하는 장치가 제공되며, 상기 장치는 기판 지지부, 전극, 및 기판 지지부와 전극 사이에 위치된 패드를 포함하며, 상기 패드는 기판 지지부 상에 배치된 기판과 전극 사이에 조절가능한 전류 밀도를 다수의 영역 중 하나 이상의 영역에 제공하도록 구성된 다수의 영역을 포함한다.
또다른 측면에서, 전도성 층을 구비한 기판을 프로세싱하는 장치가 제공되며, 상기 장치는 기판 지지부, 전극, 및 기판 지지부와 전극 사이에 위치된 패드를 포함하며, 상기 패드는 기판 지지부 상에 배치된 기판과 전극 사이에 조절가능한 전류 밀도를 다수의 영역 중 하나 이상의 영역에 제공하도록 구성된 다수의 영역을 포함한다. 폴리싱 패드는 제 1 기준 전극과 제 2 기준 전극을 포함할 수도 있다. 본 발명의 방법은 제 1 기준 전극과 전도성 층 사이에 제 1 바이어스를 인가하는 단계를 포함할 수도 있다. 제 1 바이어스는 제 1 기준 전극과 기판 사이에 인가된다. 제 2 바이어스는 제 2 기준 전극과 기판 사이에 인가된다. 제 2 바이어스는 제 1 바이어스의 인가 중에 인가될 수도 있다.
또다른 측면에서, 내부에 전극을 구비한 프로세싱 챔버 내의 기판에 패드를 접촉시키는 단계, 전극과 기판 사이에 전해질을 유동시키는 단계, 각각의 패드 영역과 각각의 전극 영역 사이에 별도의 바이어스를 인가하는 단계, 및 금속층의 일부분 이상을 제거하는 단계를 포함하는 기판 프로세싱 방법이 제공되며, 상기 패드는 각각의 패드 영역에서 별도로 바이어스를 제어하도록 구성된 다수의 패드 영역을 포함하며 전극은 각각의 전극 영역에서 별도로 바이어스를 제어하도록 구성된 다수의 전극 영역을 포함한다.
일 측면에서, 다수의 영역을 구비한 전극과 폴리싱 패드를 포함하는 프로세스 장치 내에 전도성 재료층을 구비한 기판을 배치시키는 단계, 기판과 폴리싱 패드를 접촉시키는 단계, 기판의 일부분 이상이 전극의 다수의 영역 중 하나 이상의 영역을 통과하도록 전극의 다수의 영역에 대해 기판을 이동시키는 단계, 전극의 다수의 영역 각각에 바이어스를 인가하는 단계, 및 전도성 재료층으로부터 전도성 재료를 제거하는 단계를 포함하는 기판 프로세싱 방법이 제공되며, 전극의 다수의 영역 각각에 인가되는 바이어스는 기판 층의 하나 이상의 부분이 전극의 하나 이상의 영역과 관련되는 시간에 의해 조절된다.
또다른 측면에서, 다수의 영역을 구비한 전극과 전극의 다수의 영역에 대응하는 다수의 영역을 갖는 폴리싱 패드를 포함하는 프로세스 장치 내에 전도성 재료층을 구비한 기판을 배치시키는 단계, 폴리싱 패드와 기판 사이에 상대 이동을 제공하는 단계, 및 폴리싱 패드의 다수의 영역과 전극의 다수의 영역 각각에 바이어스를 별도로 인가하는 단계를 포함하는, 재료층 표면 프로세싱 방법이 제공되며, 각각의 바이어스는 전도성 재료층으로부터 전도성 재료가 폴리싱 패드의 다수의 영역 각각에 대해 변하는 속도로 제거되도록 한다.
상기에서 간략히 요약된 본 발명의 보다 상세한 설명은 첨부 도면에 도시된 본 발명의 실시예들을 참조한다. 그러나, 첨부 도면은 단지 본 발명의 일반적인 실시예를 도시할 뿐, 본 발명을 제한하고자 함이 아니며, 본 발명이 다른 동일 효과의 실시예에도 적용됨을 주목해야 한다.
이해를 용이하게 하기 위해, 도면에 걸쳐 공통된 동일 소자에 대해서는 가능한 한 동일한 도면 부호를 사용하였다.
본원에서 사용된 용어들은 달리 정의되지 않는 한 당업자에게 일반적이고 통상적인 의미로 주어진다. 화학적 기계 폴리싱은 광범위하게 해석되어야 하며 화학적 활성, 기계적 활성 또는 화학적 및 기계적 활성의 조합에 의해 기판 표면을 마모시키는 것을 포함하나, 이에 한정되지 않는다. 전해연마는 광범위하게 해석되어야 하며 전기화학적 활성을 적용함으로써 기판을 평탄화하는 것을 포함하나, 이에 한정되지 않는다. 전기화학적 기계 폴리싱(ECMP)은 광범위하게 해석되어야 하며 기판 표면으로부터 재료를 제거하기 위해 전기화학적 활성, 또는 전기화학적 및 기계적 활성의 조합을 적용함으로써 기판을 평탄화하는 것을 포함하지만, 이에 한정되지 않는다. 전기화학적 기계 도금 프로세스(ECMPP)는 광범위하게 해석되어야 하며 기판 상에 재료를 전기화학적으로 증착시키고 동시에 전기화학적 활성, 또는 전기화학적 및 기계적 활성의 조합을 적용함으로써 증착된 재료를 평탄화하는 것을 포함하지만, 이에 한정되지 않는다.
양극 용해(anodic dissolution)는 광범위하게 해석되어야 하며, 주변 전해질 용액 내에서 기판 표면으로부터 전도성 재료의 제거를 야기하는 양극 바이어스를 기판에 직접 또는 간접적으로 인가하는 것을 포함하지만, 이에 한정되지 않는다. 어퍼쳐(aperture)는 광범위하게 해석되어야 하며, 대상물을 부분적으로 또는 완전히 관통해 형성된 천공부, 홀, 개구, 그루브, 채널, 또는 통로를 포함하지만, 이에 한정되지 않는다. 추가적으로, 용어 "평탄(planar)"을 조절하는데 사용되는 용어 "실질적으로(substantially)"는 거시적 또는 글로벌 차원에서 표면을 설명하는 것이지 표면 조도(surface roughness)를 설명하는 것은 아니다.
도 1a는 도금 및 폴리싱, 또는 이들의 조합을 포함하는 하나 이상의 프로세스가 수행될 수도 있는 프로세스 셀(100)의 일 실시예의 횡단면도를 도시한다. 프로세스 셀(100)은 전기화학적 기계 폴리싱(ECMP)을 수행하는데 사용될 수도 있다. 프로세스 셀(100)은 양극 용해 프로세스를 통해 웨이퍼 기판 상에 형성된 전도성 층과 같은 전도성 층을 포함하는 기판을 폴리싱하는데 사용될 수도 있다. 양극 용해 프로세스에서, 양극 바이어스가 기판에 직접 또는 간접적으로 인가되어, 전도성 재료가 주변 전해질 내의 기판 표면으로부터 제거된다. 프로세스 셀(100)은 또한 기판 상에 재료를 전기화학적으로 증착시키는데 사용될 수도 있다. 전기화학적 증착은 기판을 폴리싱하는데 사용되는 다양한 형태의 활성의 적용과 동시에 발생할 수도 있다. 동시에 발생하는 활성은, 전기화학적 기계 도금 프로세스(ECMPP)에서 사용되는 것과 같은 전기화학적 활성, 기계적 활성, 또는 이들의 조합일 수도 있다.
일반적으로, 프로세스 셀(100)은 베이신 조립체(basin assembly; 152)와 폴리싱 헤드(106)를 포함한다. 프로세싱 과정중에, 상기 베이신 조립체(152) 내부에는 정면이 위를 향한 상태(예를 들어, 배면이 아래를 향한 상태)로 기판(104)이 유지된다. 프로세싱 과정중에, 기판(104)의 주면(feature side)(표면)(138) 위로 전해액이 흐르게 된다. 상기 폴리싱 헤드(106)는 기판(104)과 접촉되어 위치되며, 상기 폴리싱 헤드(106)와 기판은 서로에 대해 상대적으로 움직임으로써 폴리싱 운동을 제공한다. 일반적으로, 폴리싱 운동은 여러 운동중에서 궤도, 회전, 선형 또는 곡선 운동 또는 그들의 조합에 의해 한정된 하나 이상의 운동을 포함한다. 상기 폴리싱 운동은 폴리싱 헤드(106) 및 베이신 조립체(152)중 어느 하나 또는 둘 모두를 움직임으로써 구현될 수 있다.
일반적으로, 상기 베이신 조립체(152)는 베이신(102)을 포함하며, 상기 베이신은 그 내부에 배치된 기판 지지체 또는 캐리어(116)를 구비한다. 일반적으로, 상기 캐리어(116)는 프로세싱 과정중에 베이신(102) 내부에 기판(104)을 지지한다. 일반적으로, 상기 베이신(102)은 비전도성이며, 플루오로폴리머, TEFLON 폴리머, 퍼플루오로알콕시 레진, PFA, 폴리에틸렌 기반 플라스틱, PE, 설포네이티드 폴리페닐에테르 설폰, PES 또는, 전기도금 또는 전해연마에 사용될 수 있는 전해액 합성물과 융화될 수 있거나 반응하지 않는 기타 다른 물질과 같은 플라스틱으로 제조된 보울형(bowl shaped) 부재일 수 있다. 일반적으로, 상기 베이신(102)은 측벽(108)과 바닥(110)을 포함하며, 이들은 전해액과 같은 전도성 유체를 수용할 수 있는 컨테이너 또는 전해액 셀을 형성한다. 일반적으로, 상기 바닥(110)은 베이신(102)의 바닥으로부터 유체를 용이하게 제거할 수 있는 드레인(142)을 포함하며, 일반적으로, 상기 측벽(108)은 프로세싱 과정중에 베이신(102)으로부터 여분의 전해액을 용이하게 제거할 수 있는 출구(140)를 포함한다.
상기 베이신(102)은 기판(104)과 폴리싱 헤드(106)간의 상대 운동의 적어도 일부를 제공하도록 정지되거나 구동될 수 있다. 도 1a에 도시된 실시예에서, 옵션형 샤프트(112)가 베이신(102)의 바닥(110)에 연결되며, 구동 시스템(미도시)에 연결됨으로써, 베이신(102)에 회전, 궤도, 편향(sweep) 운동 또는 그들의 조합으로 이루어진 운동을 제공한다. 상기 샤프트(112)는 접지선(144) 및 베이신(102)의 내외부로 연결된 기타 다른 제어선 또는 공급선을 위한 도관을 추가적으로 제공한다. 상기 샤프트(112)에 의해 베이신(102)이 회전하게 되는 실시예에서, 상기 드레인(142)은 샤프트(112)를 통해서 연결될 수도 있다.
상기 베이신(102)의 바닥(110)에는 스페이서(114)가 배치된다. 통상적으로, 상기 스페이서(114)는 환형이며, 프로세스 화학물과 융화될 수 있는 물질로 구성된다. 일 실시예에서, 상기 스페이서(114)는 베이신(102)과 동일한 물질로 제조된다. 선택적으로, 상기 스페이서(114)는 베이신(102)과 단일 부재로서 일체로 제조될 수 있다.
일반적으로, 상기 캐리어(116)는 베이신(102) 내부에 배치되며, 스페이서(114)에 의해 지지된다. 통상적으로, 상기 캐리어(116)는 폴리머 또는 세라믹 물질과 같은 유전물질로 제조된다. 일반적으로, 상기 캐리어(116)는 제 1 측부(118)과 제 2 측부(120)를 포함한다. 상기 제 1 측부(118)는 돌출된 중앙부(124)를 실질적으로 둘러싼 플랜지(122)를 포함한다. 상기 플랜지(122)는 스페이서(114)상에 배치되며, 베이신(102)의 바닥(110) 위에 캐리어(116)를 지지한다. 상기 중앙부(124)는 스페이서(114) 내에 한정된 개방영역으로 돌출하여 베이신(102) 내에서 캐리어(116)의 위치를 설정하며, 프로세싱 과정중에 캐리어(116)의 움직임을 방지한다.
상기 캐리어(116)의 제 2 측부(120)는 베이신(102)의 상부를 향하여 연장된 돌출 지지면(126)을 포함한다. 일반적으로, 상기 지지면(126)은 프로세싱 과정중에 기판(104)을 지지한다. 상기 지지면(126)은 그 내부에 형성된 하나 이상의 진공포트(132)를 포함하며, 상기 진공포트는 캐리어(116)를 관통하는 진공통로(128)에 연결된다. 상기 진공통로(128)는 샤프트(112)를 통하여 진공원(146)에 유체 연결된다. 상기 진공포트(132)를 통해 유입된 진공은 프로세싱 과정중에 지지면(126)상에 기판(104)을 유지한다. 선택적으로, 상기 지지면(126)은 기판(104)과 지지면(126)간의 진공 분배를 강화함으로써 기판(104)이 캐리어(116)측으로 균일하게 당겨지도록 하는 형상을 포함할 수 있다.
상기 캐리어(116)를 관통하는 각각의 홀에는 다수의 리프트 핀(154)(간명함을 위하여 단지 1개만 도시됨)이 배치된다. 캐리어(116)와 챔버 바닥(110) 사이에 배치된 리프트 플레이트(156)는 액츄에이터 로드(158)에 연결된다. 상기 액츄에이터 로드(158)는 샤프트(112)를 통하여 리프트 메카니즘(미도시)에 연결된다. 상기 리프트 메카니즘은 로드(158)와 리프트 플레이트(156)를 캐리어(116)측으로 움직이도록 작동될 수 있다. 상기 리프트 플레이트(156)는 핀(154)과 접촉하여 핀(154)이 캐리어(116)의 지지면(126) 위로 연장되도록 함으로써, 캐리어(116)에 대해 기판(104)이 이격되도록 하여 기판 운반장치(미도시)에 의한 기판(104)으로의 접근을 용이하게 한다.
일반적으로, 상기 캐리어(116)의 플랜지(122)상에는 환형 유지링(130)이 배치된다. 일반적으로, 상기 유지링(130)은 지지면(126)을 편안하게 둘러싸며 지지면의 평면 위로 연장된다. 상기 유지링(130)의 두께는 유지링(130)의 상면(136)이 처리될 기판(104)의 주면(138)과 실질적으로 동일 평면(즉, 약 ±1 mil 이내)상에 놓이도록 구성된다. 일반적으로, 상기 측벽(108)은 유지링(130) 위로 연장하여 프로세싱 영역(150)을 형성한다. 통상적으로, 상기 출구(140)는 유지링(130)의 상면(136) 높이 부근에서 측벽(108)에 위치됨으로써, 프로세싱 도중 또는 프로세싱 후에 프로세싱 영역(150)으로부터 전해액이 제거될 수 있도록 한다.
통상적으로, 상기 유지링(130)의 상면(136)은 당해 상면(136)과 주기적으로 접촉하는 폴리싱 헤드(106)에 악영향을 주지 않는 물질로 제조된다. 일 실시예에서, 상기 유지링(130)은 프로세싱 화학물과 융화될 수 있는 물질, 예를 들면, 여러 다른 폴리머중에서 폴리페닐렌 설파이드(PPS)와 같은 열가소성 물질로 제조된다. 상기 유지링(130)은 샤프트(112)를 통하여 프로세스 셀(110)로부터 연장된 접지선(144)에 의해 접지될 수 있다. 상기 유지링(130)이 열가소성 물질 또는 기타 다른 유전물질인 경우, 이는 전기적 절연체이므로 접지될 필요가 없다.
대안적으로, 상기 링(130)은 웨이퍼(특히 기판의 엣지)에서의 균일성을 조장하기 위하여 금속성일 수 있다. 예를 들어, 전기장 프로세싱 과정에서 기판과 동일한 전위를 갖는 접지되지 않은 구리 유지링(130)이 사용될 수 있다.
일반적으로, 상기 폴리싱 헤드(106)는 패드(160), 옵션형 영역 제어 삽입체(165), 옵션형 멤브레인(162), 지지 디스크(164) 및 하우징(168)에 연결된 카운터 전극(166)을 포함한다. 일반적으로, 상기 패드(160)는 폴리싱 헤드(102)의 바닥에 노출되며, 프로세싱 과정중에 기판(104) 및 일부 실시예에서는 유지링(130)과 접촉한다. 상기 패드(160)는 그 내부에 형성된 하나 또는 그 이상의 전도성 엘리먼트를 가질 수 있다. 상기 멤브레인(162)은 패드(160)와 지지 디스크(164) 사이에 샌드위치된다. 상기 카운터 전극(166)은 하우징(168)의 내부와 지지 디스크(164) 사이에 배치된다. 상기 패드(160), 멤브레인(162), 디스크(164) 및 카운터 전극(166)은 투과성이 있거나, 다공성이거나, 관통하여 형성된 통로를 포함함으로써, 폴리싱 헤드(102)에 대해 전해액이 유입 및 유출할 수 있도록 한다.
상기 폴리싱 헤드(106)는 기판(104)과 폴리싱 헤드(106)간의 상대 운동의 적어도 일부를 제공하도록 정지되거나 구동될 수 있다. 도 1a에 도시된 실시예에서, 상기 하우징(168)은 컬럼(170)에 의해 구동 시스템(미도시)에 연결된다. 상기 구동 시스템은 컬럼(170)을 움직임으로써, 폴리싱 헤드(106)에 회전, 궤도, 편향운동 또는 그들의 조합으로 이루어진 운동을 제공한다. 상기 컬럼(170)은 전기선 및 폴리싱 헤드(106)의 내외부로 연결된 기타 다른 제어선 또는 공급선을 위한 도관을 추가적으로 제공한다.
일반적으로, 상기 하우징(168)은 프로세스 화학물과 융화될 수 있는 강성 물질로 제조된다. 일반적으로, 상기 하우징(168)은 컬럼(170)에 연결된 상부(178)와 그로부터 연장된 측부(180)를 포함한다. 통상적으로, 상기 측부(180)는 지지 디스크(164)에 연결되어 하우징(168) 내부에 카운터 전극(166)을 둘러싸게 된다. 일반적으로, 다수의 이격부재(미도시)가 상부(178)로부터 하우징(168)의 내부로 연장된다. 상기 이격부재는 상부(178)에 대하여 카운터 전극(166)을 이격하여 유지시킨다. 일반적으로, 상기 이격부재는 기판(104)의 표면과 평행한 방위로 카운터 전극(166)을 지지한다. 상기 이격부재는 하우징(168)내에서 유체가 측방향으로 흐를 수 있도록 구성된다.
상기 카운터 전극(166)은 전기적 전도성 물질을 포함한다. 상기 카운터 전극(166)과 기판(104)은 그들 사이에서 전기적 바이어스(예를 들어, 전위차)가 생성되는 영역을 형성한다. 상기 바이어스는 기판(104)의 표면(138)과 접촉하여 위치된 패드(160) 및 카운터 전극(166) 사이에 인가될 수 있다. 상기 패드(160)는 적어도 부분적으로 전도성일 수 있으며, 전기화학적 증착 및 화학기계적 폴리싱 또는 전기화학적 용해를 포함하는 전기화학적 기계적 도금 프로세스(ECMPP)와 같은 전기화학적 프로세스 과정에서 기판(104)과 함께 전극으로서 작용할 수 있다. 상기 카운터 전극(166)은 카운터 전극(166)과 패드(160) 사이에 인가된 양의 바이어스(아노드) 또는 음의 바이어스(캐소드)에 따라 아노드 또는 캐소드일 수 있다.
예를 들면, 전해액으로부터 기판 표면으로 물질이 증착될 때, 상기 카운터 전극(166)은 아노드로서 작용하며, 상기 기판 표면 및/또는 전도성 패드(160)는 캐소드로서 작용한다. 상기 캐소드에서 이루어지는 반응은 상기 물질이 기판 표면상에 증착되도록 한다. 기판 표면으로부터 물질을 제거할 때, 상기 카운터 전극(166)은 캐소드로서 작용하며, 상기 기판 표면 및/또는 패드(160)는 아노드로서 작용한다. 이러한 제거의 원인은, 전기적 바이어스의 인가로 인하여 기판 표면상의 물질이 주변 전해액으로 용해되기 때문이다.
상기 베이신(102)내에서 전해액의 수위는 프로세싱 과정에서 카운터 전극(166)이 전해액에 침지될 수 있도록 보장하는 수준으로 유지된다. 상기 카운터 전극(166)은 전해액 및 가스에 대해 투과성이 있으며, 판형 부재, 관통하는 다수의 홀을 가진 플레이트 또는 투과성 멤브레인 또는 컨테이너내에 배치된 다수의 카운터 전극편일 수 있다.
통상적으로, 상기 카운터 전극(166)은 구리, 알루미늄, 금, 은, 텅스텐 및 상기 기판(104)상에 전기화학적으로 증착될 수 있는 기타 다른 물질과 같이 증착되거나 제거될 물질로 구성된다. 양극 용해와 같은 전기화학적 제거 프로세스에 있어서, 상기 카운터 전극(166)은 구리 용해용 플레티늄과 같은 증착 물질 이외의 물질로 이루어진 비소모성 전극을 포함할 수 있다. 상기 비소모성 전극은 전기화학적 증착 및 제거이 모두 통합되어 있는 평탄화 프로세스에 사용된다.
도 2는 본원에 개시된 본 발명의 실시예와 부합하는 카운터 전극(166)의 저면도이다. 상기 카운터 전극은 일반적으로 폴리싱될 금속층(105)의 표면(138)과 마주하도록 배치된 표면(990)을 갖는다. 상기 카운터 전극(166)은 다수의 독특한 영역을 갖는 것으로 특정될 수 있다. 3개의 영역, 즉 외부 영역(924), 중간 영역(926) 및 내부 영역(928)이 도 2에 예로서 도시되어 있다(영역(924,926,928)은 도 2에 가상선으로 도시된 영역 경계부(980)에 의해 분할되어 있다).
일반적으로, 상기 카운터 전극(166)의 각 영역은 다른 영역의 전도성 엘리먼트로부터 전기적으로 절연된 하나 이상의 전도성 엘리먼트(도 2에는 3개의 전도성 엘리먼트(950,952,954)가 예로서 도시되어 있음)를 포함한다. 각각의 전도성 엘리먼트는, 예를 들면, 링 또는 방사상으로 위치된 전도성 엘리먼트일 수 있다. 대안적으로, 선형, 곡선형, 동심형, 나선형 곡선 또는 기타 다른 형상 및 방위와 같은 다른 형상 및 방위가 전도성 엘리먼트에 대하여 가능하다. 상기 전도성 엘리먼트는 하나의 영역으로부터 다음 영역까지 실질적으로 동일한 크기 및 형상일 수 있으며, 또는 그 크기 및 형상은 당해 특정 영역에 좌우되어 변할 수 있다. 상기 영역들이 개별적으로 바이어스될 수 있도록, 상기 전도성 엘리먼트는 고체, 액체 또는 기체(예를 들어, 공기) 유전물질 또는 그들의 조합과 같은 절연 물질에 의해 분할된다. 상기 카운터 전극(166)은 카운터 전극(166)을 통하여 전해액이 용이하게 흐를 수 있도록 하는 통공(960)을 가질 수 있다.
상기 지지 디스크(164)는 천공되거나 전해액 및 가스에 대해 투과성이 있다. 상기 지지 디스크(164)는 폴리싱에 악영향을 주지 않으며 전해액과 융화될 수 있는 물질로 제조된다. 상기 지지 디스크(164)는 전기 비전도성 폴리머, 예를 들어, 플루오로폴리머, TEFLON 폴리머, 퍼플루오로알콕시 레진, PFA, 폴리에틸렌 기반 플라스틱, PE, 설포네이티드 폴리페닐에테르 설폰, PES 또는, 전기도금 또는 전해연마에 사용될 수 있는 전해액 합성물과 융화될 수 있거나 반응하지 않는 기타 다른 물질과 같은 플라스틱으로 제조될 수 있다. 통상적으로, 상기 지지 디스크(164)는 접착제, 패스너 또는 상기 지지 디스크(164) 및 캐리어(116)의 평행을 실질적으로 보장하는 기타 다른 장치 및 방법을 이용하여 폴리싱 헤드(106)의 하우징(168)내에 고정된다. 상기 지지 디스크(164)는 카운터 전극(166)으로부터 이격되어 넓은 프로세스 윈도우를 제공함으로써, 기판 표면으로부터 카운터 전극(166) 차원으로의 증착 물질과 제거 물질의 민감도를 줄이게 된다.
일 실시예에서, 상기 지지 디스크(164)는 그 내부에 형성된 다수의 통공 또는 채널(미도시)을 포함한다. 상기 채널의 크기 및 밀도는 지지 디스크(164)를 통하여 기판(104)으로 전해액의 균일한 분배를 제공하도록 선택된다. 일 양태에서, 상기 지지 디스크(164)는 약 0.5㎜ 내지 약 10㎜의 직경을 가진 채널을 포함한다. 상기 채널은 폴리싱 매체의 약 30% 내지 약 80%의 밀도를 가질 수 있다. 약 50%의 채널 밀도가 폴리싱 프로세스에 최소의 악영향을 미치는 전해액 유동을 제공하는 것으로 관찰되었다. 일반적으로, 상기 지지 디스크(164)의 채널과 패드(160)는 지지 디스크(164)와 패드(160)를 통하여 기판 표면으로 충분한 전해액 질량 유동을 제공하도록 정렬될 수 있다.
상기 카운터 전극(166)과 패드(160) 사이에 유전체 인서트(165)가 위치될 수 있다. 도 3은 유전체 인서트(165)의 일 실시예의 저면도이고, 도 4는 도 3의 4-4선을 따라 취한 유전체 인서트(165)의 단면도이다. 유전체 인서트와 관련하여 하기된 설명은 원형 삽입체에 대한 것이지만, 본 발명은 유전체 인서트가 사각형과 같은 다른 형상 및 기하학적 구조를 가질 수 있음을 고려한 것이다.
도 3을 참조하면, 상기 유전체 인서트(165)는 원형의 외표면 또는 직경(500)(가상선으로 도시됨)을 가질 수 있다. 상기 직경(500)은 그 부근에 배치된 패드(160)의 직경보다 더 크거나 더 작을 수 있다. 일 실시예에서, 일반적으로, 상기 유전체 인서트(165)는 패드(160)의 직경에 대응하는 직경(500)을 갖는다. 상기 직경(500)을 포함하는 유전체 인서트의 외측부 또는 영역(504)은 전해액에 노출되며 전해액이 통과하여 유동할 수 있도록 허용한다. 상기 유전체 인서트(165)의 직경(500)은 그 내부에 배치된 장치의 부분의 직경 또는 폭보다 작음으로써, 패드(160)로부터 카운터 전극(166)으로 또는 카운터 전극(166)으로부터 패드(160)로 전해액이 그 주변으로 흐를 수 있도록 한다.
또한, 유전체 인서트(165)는 프로세스 셀(100)을 통한 흐름 방지에 사용하기 위해 필요한 두께(크기는 도시되지 않음)를 가질 수 있다. 예를 들어, 유전체 인서트는 약 0.1mm 내지 5mm 사이의 두께를 가질 수 있다. 추가로, 유전체 인서트(165) 부분의 두께는 유전체 인서트(165) 전체에 걸쳐 다양할 수 있다. 예를 들어, 유전체 인서트(165)는 요구되는 제거 프로파일을 위해서 혹은 프로세싱 셀(100) 내의 인접 요소와 조화를 이루기 위해 오목 또는 볼록 형상을 가질 수 있다.
유전체 인서트(165)는 패드(160)와 카운터 전극(166) 사이의 전해액의 흐름을 변형 또는 변경, 즉 방해 또는 촉진할 수 있는 단면적을 갖는다. 예를 들어, 유전체 인서트(165)는 흐름 제어 인서트로서 이용될 수 있으며, 상기 유전체 인서트(165)의 하나 이상의 부분을 통한 전해액 흐름(전해액의 흐름 방향을 나타내기 위해 도 4에 화살표가 이용됨)을 감소 혹은 방해할 수 있다. 또한, 유전체 인서트(165)는 기계적 또는 다른 수단에 의해, 동일한 공정 동안 상이한 공정 혹은 상이한 시간에 대한 전해액의 양을 제어하는 융통적인 단면적을 가질 수 있다.
일 측면에서, 유전체 인서트(165)는 다수의 영역을 포함할 수 있다. 예를 들어, 상기 영역은 도 2에서 도시된 것처럼 동심 원형 또는 환형 세그먼트이거나, 그 외 다른 형상적 구성을 가질 수 있다. 예를 들어, 3개 영역, 즉 외부 영역(504), 중간 영역(506), 및 내부 영역(508)이 도 3 및 4에 예로서 도시된다.
인서트(165)는 인서트(165) 각각의 영역이 완전 또는 100% 전해액 흐름과 같은 개방 전해액 흐름 상태와 약 0% 전해액 흐름과 같은 폐쇄 혹은 봉쇄 전해액 흐름 상태 사이, 혹은 예를 들어 50% 전해액 흐름과 같은 50% 폐쇄 혹은 봉쇄 상태와 같은 몇몇 전해액 흐름 상태 또는 투과성을 가질 수 있는 능력을 갖추어 전환될 수 있다. 50% 전해액 흐름을 초과하는 것은 고 전해액 흐름 상태 또는 고 투과성 상태로 간주되며, 50% 이하의 전해액 흐름은 저 전해액 흐름 또는 저 투과성 상태로 간주된다. 예를 들어, 도 4에서, 모든 영역은 개방되며 양극적으로 용해된 물질은 기판(104)의 외부 영역(514), 중간 영역(516), 및 내부 영역(518)으로부터 자유롭게 흐르도록 허용된다.
인서트(165)의 각각의 영역의 상태는 다양한 방법에 의해 봉쇄된 개방 상태 사이에서 조절될 수 있다. 예를 들어, 인서트(165)는 이러한 영역들이 개방 또는 폐쇄되도록 다수의 인입식, 회전식 또는 미끄럼식 플레이트를 포함할 수 있다. 또 다른 실시예에서, 인서트(165)는 특정 영역을 개방 혹은 봉쇄하기 위해 선택적으로 제거 또는 위치될 수 있는 하나 이상의 분리 가능한 동심형 링을 포함한다. 이와달리, 유전체 인서트(165)는 전해액에 대해 조절식 투과성을 가지는 일련의 멤브레인을 포함할 수 있다. 하나 이상의 실시예에서, 인서트(165)는 일 상태로부터 다른 상태로 하나 이상의 영역의 조절을 용이하게 하기 위해 폴리싱 헤드(106)로부터 분리 가능하다. 도 2 내지 4가 2개의 개별 상태(즉, 봉쇄 또는 개방 상태) 중 어느 하나의 상태에서의 영역을 도시하지만, 일 영역이 전술된 것과 같이 다수의 부분적으로 봉쇄 또는 부분적으로 투과성 상태 사이에서 전환된다는 것은 본 발명의 범주 내에 해당된다.
또한, 각각의 영역을 통한 전해액 흐름의 제한은 전류 밀도이 감소와 상응한다. 전해액이 예를 들어, 저 전해액 흐름 상태(저 투과성 상태)에 의해 흐름을 방해받는 경우, 상응하는 전류 밀도는 감소하고 전기 도금 또는 전해 연마와 같은 소정의 전기화학적 활성은 감소된다. 개방 또는 고 투과성 상태에서, 상기 영역은 저 전기 저항 및/또는 전해액에 대한 고 투과성을 갖춘 물질에 의해 채워지거나, 전해액이 방해 받지 않고 통과하고, 전류 밀도는 제한된 흐름 또는 제한된 전류 밀도를 갖춘 영역보다 더 높도록 억제되지 않게된다.
또한, 유전체 인서트(165) 각각의 영역에 배치되는 유전 물질의 양 또는 두께는 카운터 전극(166)과 패드(160) 혹은 물질층(105) 사이의 전기 저항의 증가에 의해 상기 영역을 통한 전류 밀도를 감소시키기 위해 증가될 수 있다. 또한, 유전체 인서트(165)는 카운터 전극과 패드 혹은 기판 사이에서 전해액 흐름을 제어하는 것과 유사한 방식으로 상기 인서트의 상이한 부분 혹은 영역을 위해 상이한 유전 물질의 적용에 의해 하나 이상의 부분 혹은 영역을 통한 전류 밀도를 제어할 수 있다.
유전체 인서트는 예를 들어, 플루오르폴리머, 테플론(등록상표)(TEFLON®)폴리머, 퍼플루오르알콕시 수지, PFA, 폴리에틸렌 기반 플라스틱, PE, 술포네이티드 폴리페닐레더 술포네스, PES, 또는 폴리우레탄과 같은 종래의 폴리싱 패드에 사용되는 유전 물질과 같은 전기 도금 또는 전해 연마에 사용될 수 있는 전해 구성요소를 갖춘 비-반응성 또는 호환성의 그 외 다른 물질과 같은 플라스틱을 포함하는 비-전기 전도성 폴리머와 같은 전기 저항 물질을 포함할 수 있다. 유전체 인서트(165)는 전체 유전체 인서트의 요구되는 유전성을 제공하기 위해 또는 각 영역의 요구되는 유전적 혹은 전기적 특성을 제공하기 위해 하나 이상의 전해 물질을 포함할 수 있다.
도 5는 예를 들어, 기판(104)의 내부 영역(518)으로부터 양극적으로 용해된 물질과 같은 전류/전해액이 인서트(165)의 내부 영역(508)을 관통하여 흐를 수 있도록 개방 또는 투과성의 내부 영역(508)(예를 들어, 개구)를 갖는다. 유사하게, 인서트(165)는 기판(104)의 외부 영역(514)으로부터 물질이 인서트(165)의 외부 영역(506)을 관통하여 흐를 수 있도록 하는 개방 외부 영역(504)을 갖는다. 인서트(165)는 인서트(165)의 중간 영역(506)을 통해 기판(104)의 중간 영역(516)을 가로질러 이동하는 전류를 감소 또는 방해하는 봉쇄 중간 영역(506)을 갖는다.
도 4 및 5는 기판(104)의 직경과 거의 동일한 크기인 직경(530)을 갖는 인서트(165)를 도시하며, 상기 인서트(165)의 직경은 기판(104)의 직경보다 크거나 작을 수 있다. 일 실시예에서, 인서트(165)는 기판(104)의 직경보다 약 3배 내지 약 5배 정도 큰 직경을 갖는다.
폴리싱 균일성을 용이하게 제어하기 위해, 도 4에 도시된 것처럼, 마이크로프로세서 제어기(194)는 프로세스 셀(100)의 다양한 구성요소 및 광학적 유전체 인서트(165)에 전기적으로 결합될 수 있어 폴리싱 공정의 제어가 보다 용이하게 된다. 제어기(196)는 중앙 프로세싱 유닛(CPU, 244), 메모리(242), 및 CPU(244)용 보조 회로(246)를 포함한다. CPU(244)는 다양한 공정 설비 및 부-프로세서를 제어하기 위한 산업 시설에 사용될 수 있는 범용 컴퓨터 프로세서의 소정의 형태 중 하나일 수 있다. 메모리(242)는 CPU(244)에 결합될 수 있다. 메모리(242), 또는 컴퓨터-판독식 매체는 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 플로피 디스크, 하드 디스크 또는 소정의 다른 형태의 로컬 또는 원격 디지털 저장 장치와 같은 하나 이상의 용이하게 이용 가능한 메모리일 수 있다. 보조 회로(246)는 종래의 방식으로 프로세서를 보조하기 위해 CPU(244)에 결합된다. 이러한 회로는 캐쉬, 전원 공급 장치, 클록 회로, 입력/출력 회로 및 하부시스템 등을 포함한다. 폴리싱 프로세스는 일반적으로 소프트웨어 루틴으로서 메모리(242)에 저장된다. 또한, 소프트웨어 루틴은 CPU(244)에 의해 제어되는 하드웨어로부터 원격 위치되는 제 2 CPU(도시되지 않음)에 의해 저장 및/또는 실행될 수 있다.
소프트웨어 루틴은 기판이 프로세스 셀(100)에 위치된 후에 실행된다. CPU(244)에 의해 실행될 때, 소프트웨어 루틴은 범용 컴퓨터를 폴리싱 프로세스가 실행되도록 프로세스 셀(100)을 제어하는 특정 목적의 컴퓨터(제어기)(196)로 변환시킨다. 비록, 본 발명의 공정이 소프트웨어 루틴으로서 실행되는 것으로 설명되고 있지만, 본 원에 개시된 방법의 여러 단계 중 일부는 소프트웨어 제어기에 의해서 뿐 아니라 하드웨어 내에서도 실행될 수 있다. 이와 같이, 본 발명은 컴퓨터 시스템 상에서의 실행시 소프트웨어에서 실행될 수 있으며, 특정 집적회로 또는 다른 유형의 하드웨어 실행 혹은 소프트웨어와 하드웨어의 결합체로서 하드웨어에서 실행될 수 있다.
멤브레인(162)은 일반적으로 투과성이며, 이에 따라 전기장 라인, 전해액 및 다른 액체 및 가스들이 관통하여 흐를 수 있다. 멤브레인(162)은 일반적으로 카운터 전극(166)으로부터 방출된 입자 혹은 슬러지가 기판(104)에의 접촉 및 전해액을 관통하여 흐르는 것을 방지한다. 멤브레인(162)은 통상적으로 공정 화학물과 융화될수 있으며 셀 저항을 증가시키지 않는 폴리머 또는 다공성 세라믹으로 제조된다. 예를 들어, 스펀본디드 폴리올레핀[델러웨어 주 윌밍턴 소재의 E.I. 듀퐁 드 네무어 社로부터 이용 가능한 TYVEK(등록상표)]가 이용될 수 있다.
패드(160)는 유체 환경 및 프로세싱 사양에 융화가능한 물질 벨트, 웨브 또는 패드일 수 있다. 도 1a에 도시된 일 실시예에서, 패드(160)는 원형이며 폴리싱 헤드(106)의 하우징(168)의 맞은편에 있는 폴리싱 헤드(106)의 바닥에서 멤브레인(162) 또는 광학적 유전 인서트(165)에 접착 또는 유지된다. 패드(160)는 프로세싱 동안, 기판(104)의 특징면(135)과 접촉하기 위해 하나 이상의 전도성 요소(도 1a에 도시되지 않음)를 포함할 수 있다. 배면 물질(도시되지 않음)은 멤브레인(162)과 패드(160) 사이에 배치되어 프로세싱 동안 패드(160)의 경도계 및/또는 컴플라이언스를 제작할 수 있다. 본 발명의 장점이 포함할 수 있는 전도성 패드의 예들이 본 원의 청구항의 관점 및 명세서와 불일치 하지 않는 범위로 문단(41-157)이 본 원에 참조되며, 2001년 12월 27일에 출원된 미국 특허 출원 제 10/033,732호에 개시된다.
도 6은 본 원에 설명된 실시예들을 실행하기 위해 사용될 수 있는 패드의 일 실시예에 대한 바닥 사시도를 도시한다. 패드(400)는 프로세싱 동안 기판과 접촉하는 폴리싱 표면(402)을 가지는 바디부(406)를 포함하는 전도성 패드이다. 폴리싱 표면(402)은 다수의 전도성 요소(414)을 가지며, 전도성 요소 각각은 폴리싱 표면(402) 내의 포켓(404) 내에 형성될 수 있다. 전도성 요소(414)는 일반적으로 폴리싱 표면(402)에 의해 한정되는 평면 위로 연장할 수 있는 접촉면(408)을 구비한다. 접촉면(408)은 통상적으로 스크래칭 없이 기판과 전기적으로 접촉하는 것을 극대화한다. 폴리싱 동안, 기판은 일반적으로 폴리싱 표면(402)에 공동-평면인 위치로 접촉면(408)을 촉진시키는 바이어스 힘(bias force)을 제공한다.
바디부(406)는 일반적으로 내부에 형성된 다수의 채널 또는 천공(410)에 의해 전해액에 대해 투과성을 갖는다. 다수의 천공(410)으로 인해, 전해액이 프로세싱 동안 기판(104)의 표면과 접촉할 수 있으며, 바디부(406)를 관통하여 흐를 수 있다. 전도성 패드(400)에 형성되는 천공(410)은 바디부(406) 내에 구멍, 채널 또는 틈새를 포함할 수 있다. 틈새 크기 및 밀도는 전도성 패드(400)를 통해 기판 표면으로 전류 분포 뿐 아니라 전해액의 균일한 분포를 제공하기 위해 선택된다.
전도성 패드(400)의 바디부(406)는 일반적으로 유전 물질로 제조된다. 바디부(406)에 사용하기에 적합한 물질의 예들은 폴리우레탄, 폴리카아보네이트, 폴리페닐렌 설파이드(PPS)와 같은 중합 물질 또는 이들과 폴리싱 표면에 사용되는 세라믹 물질과 같은 다른 폴리싱 물질의 혼합물로 구성되는 종래의 폴리싱 물질을 포함한다. 종래의 폴리싱 매질은 통상적으로 폴리우레탄 및/또는 필러 함유 폴리우레탄을 포함한다. 프로이덴베르그 에프엑스 9(Freudenberg FX 9)와 같은 종래의 폴리싱 매질은 아리조나 주 피닉스에 소재하는 로델 社(Rodel Inc)로부터 상업적으로 이용 가능한 IC-1000 패드 또는 독일 바인하임 소재의 프로이덴베르그 & 컴파니(Freudenberg & Company)로부터 이용 가능하다. 예를 들어, 아리조나 주 피닉스에 소재하는 로델 社(Rodel Inc)로부터 상업적으로 이용 가능한 수바 Ⅳ(Suba Ⅳ) 폴리싱 패드에서처럼, 우레탄에서 리칭되는 압축성 물질 층과 같은 다른 종래을 폴리싱 물질들 역시 바디부(406)를 위해 이용될 수 있다.
포켓(404)은 일반적으로 프로세싱 동안 전도성 요소(414)를 유지하기 위해 구성되고 따라서, 형상 및 방향이 다양화될 수 있다. 도 5에 도시된 실시예에서, 포켓(404)은 직사각형 단면적을 갖는 그루브이며 전도성 패드(160)의 둘레 상에 2 점을 연결하는 폴리싱 표면(402) 전반에 배치된다. 이와 달리, 포켓(404)[및 상기 포켓 내에 배치되는 전도성 요소(414)]은 불규칙적은 간격으로 배치될 수 있으며, 반경 방향으로, 수직하게 지향되며, 추가로, 선형, 만곡형, 동심형, 인벌류트형 곡선 또는 다른 방향일 수 있다.
통상적으로, 전도성 요소(414)는 전도성 폴리머, 전도성 물질를 구비한 폴리머 구성요소, 전도성 금속 또는 폴리머, 전도성 필러, 흑연 물질 또는 전도성 도핑 물질, 또는 이들의 혼합물을 포함할 수 있다. 전도성 요소(214)는 일반적으로 약 10 Ω-cm 또는 그 이하의 벌크 표면 저항(bulk surface resistivity) 또는 벌크 저항을 갖는다.
패드(400)는 외부 영역(424), 중간 영역(426), 및 내부 영역(428)과 같은 다수의 분별 영역(도 5에 예로서, 투시도로 도시된 3개의 영역)을 갖는 것을 특징으로 할 수 있다. 이러한 영역(424)은 도 5에서 도시된 것처럼, 선형 경계(430)를 가질 수 있다. 이와 달리, 상기 영역(424)은 반경 방향 경계(430), 또는 다른 형상의 경계(430)를 가질 수 있다.
하나 이상의 커넥터(412)는 전도성 요소(414)를 프로세싱 동안 전도성 요소(414)를 전기적으로 바이어싱 시키기 위해 전원 공급원(190)(또는 이와 달리, 일정 전위기)에 연결된다. 커넥터(412)는 일반적으로 와이어, 테이프 또는 프로세스 유체와 융화가능한 또는 프로세스 유체로부터 상기 커넥터(412)를 보호하는 덮개 또는 코팅을 가지는 다른 전도체이다. 커넥터(412)는 솔더링, 스택킹, 브레이징, 클램핑, 크림핑, 리벳팅, 패스닝, 전도성 접착 또는 다른 방법이나 장치에 의해 전도성 요소(414)에 연결될 수 있다. 커넥터(412)에 사용될 수 있는 물질에 대한 실례들은 절연 구리, 흑연, 티타늄, 금, 및 그 외 다른 물질 중에서 헤스텔로이(등록 상표)(HASTELOY®)를 포함한다. 커넥터(412)는 예를 들어, 폴리머로 도포될 수 있다. 도 5에 도시된 실시예에서, 하나의 커넥터(412)가 전도성 패드(400)의 둘레부에 각각의 전도성 요소(414)에 연결된다. 이와 달리, 커넥터(412)는 전도성 패드(400)의 바디부(406)를 통해 배치될 수 있다.
도 7은 전도성 패드(300)의 또 다른 실시예에 대한 3차원 바닥 사시도이며, 도 8은 도 7의 라인 8-8을 따라 취한 도 7의 패드(300)에 대한 단면도이다. 패드(300)는 천공된 베이스(306)를 포함하는 지지체(302)를 포함한다. 천공된 베이스(306)는 접촉면(338) 맞은편에 있는 대응면(358) 및 접촉면(338)을 갖는다. 지지체(302)는 일반적으로 도 5를 참조하여, 바디부(406) 위에 도시된 유전 물질과 유사한 유전 물질로 구성된다. 천공된 베이스(306)를 통해 형성된 천공(312)의 틈새로 인해 전해액 유체와 같은 유체가 패드(300)를 통해 흐를 수 있다.
패드(300)는 천공된 베이스(306)의 표면(338)으로부터 연장하는 다수의 포스트(308)에 배치되는 하나 이상의 기준 전극을 더 포함할 수 있다. 포스트는 베이스부(309) 및 접촉부(311)를 포함한다. 전도성 물질을 포함하는 접촉 패드(304)는 각각의 포스트(308)의 접촉부(311) 상에 형성된다. 접촉 패드(304)는 폴리싱 패드(330)의 바닥면 상에서 모든 접촉 패드(304)들 중에서 실질적으로 균일한 영역을 가질 수 있다. 와이어 또는 다른 전도성 수단과 같은 전도성 요소(310)는 각각의 접촉 패드(304) 및 하나 이상의 외부 전원 공급원과 전기적인 접촉을 제공하는 각각의 포스트(308)를 통해 형성된다. 각각의 와이어(310) 및 이에 부착되는 접촉 패드(304)는 패드(300)를 통해 지속적인 전도성 경로를 형성한다. 다수의 포스트(308)는 다수의 링 내에 형성될 수 있으며, 또는 반경 방향으로, 선형으로, 만곡되어, 동심적으로, 인벌류트식으로 또는 이들의 결합 형식으로 지향된다.
설명된 포스트는 예시적이며, 본 발명은 사각 또는 원추형 베이스와 같은 상이한 지오메트리, 상이한 높이, 상이한 두께 및 상이한 개수의 전도성 엘리먼트의 포스트가 고려되었다.
전도성 패드(300)는 하나 이상의 다수의 포스트(308)를 포함하는 도 6을 참조하여 상술된 바와 같은 다수의 영역을 더 포함할 수 있다. 영역은 포스트의 동일한 또는 상이한 개수, 포스트의 동일한 또는 상이한 밀도, 또는 포스트의 동일한 또는 가변 높이를 포함할 수 있다. 영역은 전기 소스(electrical source)로부터 절연되는 포스트 또는 전도성 엘리먼트를 갖지 않는 포스트(308)를 더 포함할 수 있다. 각각의 영역에서 포스트의 형상 및 개수는 변화되거나 각각의 영역에서 개별 포스트(308)용 전기 바이어스의 목표 양을 제공하거나 전체 영역을 위한 목표 전기 바이어스를 제공하도록 적용될 수 있다.
영역은 전도성 패드(300)의 중앙(380)으로부터 반지름방향으로 지향될 수 있다(즉, 영역은 패드(300)의 중앙으로부터 특정한 거리 범위내에 있는 패드의 부분으로서 형성될 수 있다). 다수의 영역은 또한 다수의 링으로 형성될 수도 있거나 방사형으로, 선형으로, 만곡형으로, 동심적형으로, 나선형으로 또는 이들의 조합으로 지향될 수 있다.
전기 커넥터(316)가 예를 들면 땜납에 의해 전도성 엘리먼트(310)에 부착될 수 있어, 전도성 엘리먼트에 전기 연결될 수 있다. 각각의 영역은 일반적으로 일정 전위기 또는 동력 공급원(190)으로 전기적으로 연결되는 하나 이상의 커넥터(316)를 포함한다.
도 9는 접촉면(838) 및 개방면(859)을 가지는 전도성 패드(804)의 또 다른 실시예의 저면도이다. 도 10은 라인 10-10을 통하여 얻은 도 9의 전도성 패드(804)의 단면도이다. 기판(104)과 접촉하기 위한 다수의 접촉 엘리먼트가 패드(804)에 형성될 수 있다. 접촉 엘리먼트는 도 9 및 도 10에 도시된 바와 같이(제 1 접촉 엘리먼트(854), 제 2 접촉 엘리먼트(856) 및 제 3 접촉 엘리먼트(858)가 예를 들면 도 9 및 도 10에 도시되어 있다) 또는 다른 형상으로, 동심원과 같은 패턴에 배치될 수 있다. 접촉 엘리먼트의 개수는 가변적이며 패드(804)와 기판(104) 사이의 전기 접촉을 촉진하도록 선택될 수 있다.
다수의 기준 엘리먼트(reference elements)는 또한 전도성 패드(804)(제 1 기준 엘리먼트(864), 제 2 기준 엘리먼트(866) 및 제 3 기준 엘리먼트(868)가 예를들면 도 9 및 도 10에 도시되어 있다)에 형성된다. 도 9 및 도 10이 유사한 패턴(즉, 동심원)으로 배치되는 접촉 엘리먼트 및 기준 엘리먼트가 도시되어 있지만, 패턴이 유사하지 않을 수 있다. 기준 엘리먼트 각각은 전도성 재료를 포함한다. 각각의 기준 엘리먼트는 일정 전위기(190)에 커넥터(816)에 의해 일반적으로 개별적으로 연결되어 패드의 두께(815)를 가로질러 그리고 각각의 영역에서 개별 바이어스의 적용을 용이하게 한다. 각각의 기준 엘리먼트는 패드(804)에 있는 천공부(810)에 근접하게 위치될 수 있어 전해액의 흐름 및 패드(804)의 두께(815)에 걸쳐 개별 바이어스의 설정을 용이하게 한다.
더욱이, 도 1a는 기판(104)의 직경 보다 더 큰 직경을 가지는 패드(160)가 도시되어 있지만, 패드(160)는 이와 달리 기판(104)에 비해 크기가 작거나 또는 실질적으로 작은 직경을 가진다. 본 발명의 일 실시예에서, 패드(160) 및 카운터 전극(166)은 기판(104) 및 기판(104)의 재료 층(105)의 직경의 3배 내지 5배의 범위에 있는 직경을 가진다.
도 1a에서 위에 설명된 폴리싱 장치(polishing apparatus)가 "페이스 업(face-up)" 폴리싱 장치가 도시되어 있지만, 본 발명의 범위내에서 기판이 폴리싱 패드 위에 정면이 아래로 향하도록 지지되는 페이스 다운(face-down) 폴리싱 장치를 이용한다.
도 1b는 "페이스 다운" 프로세스 셀(200)의 일 실시예를 도시한 단면도이다. 프로세스 셀(200)은 일반적으로 베이신(204) 및 폴리싱 헤드(202)를 포함한다. 기판(208)은 폴리싱 헤드(202)에 유지되어 정면이 아래로 향하는(즉 배면이 위로 향하는) 방위에서 프로세싱 동안 베이신(204)으로 낮추어진다. 전해액은 베이신(204)으로 흘러서 기판 표면과 접촉하고 폴리싱 헤드(202)는 패드 조립체(222)와 접촉하는 기판(208)에 배치된다. 베이신(204)에 배치되는 기판(208) 및 패드 조립체(222)는 서로에 대해 이동하여 폴리싱 운동(또는 도금 균일도를 강화하는 운동)을 제공한다. 폴리싱 운동은 일반적으로 다른 운동들 중에서, 궤도형, 회전식, 선형 또는 곡선 운동 또는 이들의 조합 운동에 의해 형성된 하나 이상의 운동을 포함한다. 폴리싱 운동은 폴리싱 헤드(202)와 베이신(204) 중 어느 하나 또는 둘다 이동함으로써 이루어진다. 폴리싱 헤드(202)는 폴리싱 헤드(202)에 의해 유지되는 기판(208)과 베이신(204) 사이의 상대적인 운동의 적어도 일 부분에 제공하도록 고정 또는 구동될 수 있다. 도 1b에 도시된 실시예에서, 폴리싱 헤드(202)는 구동 시스템(210)에 결합된다. 구동 시스템(210)은 적어도 회전형, 궤도형, 편향(sweep) 운동 또는 이들의 조합 운동으로 폴리싱 헤드(202)를 이동시킨다.
폴리싱 헤드(202)는 일반적으로 프로세싱 동안 기판(208)을 유지한다. 일 실시예에서, 폴리싱 헤드(202)는 블래더(216)를 둘러싸는 하우징(214)을 포함한다. 블래더(216)는 기판과 접촉할 때 수축되어 블래더와 기판 사이에 진공을 형성하여, 기판을 폴리싱 헤드(202)에 고정한다. 블래더(216)는 베이신(204)에 유지되는 패드 조립체(222)와 접촉하는 기판을 가압하도록 부가적으로 팽창될 수 있다. 유지 링(238)은 하우징(214)에 결합되어 프로세싱 동안 기판이 폴리싱 헤드(202)로부터 외측으로 미끄러지는 것을 방지하도록 기판(208)을 둘러싼다. 본 발명이 이익을 주도록 적용되는 하나의 폴리싱 헤드는 미국 캘리포니아 산타 클라라에 소재한 어플라이드 머티리얼스 인코포레이티드로부터 입수가능한 타이탄 헤드(TITAN HEAD)(등록 상표) 캐리어 헤드이다. 본 발명이 이익을 주도록 적용되는 폴리싱 헤드의 또 다른 예는 본 명세서에서 전체적으로 참조되고 2001년 12월 12일에 발행된 미국 특허 제 6,159,079호에 설명되어 있다.
베이신(204)은 일반적으로 플루오르폴리머, 테플론(TEFLON)(등록상표) 폴리머, 퍼플루오르알콕시 레진, PFA, 폴리에틸렌 기재 플라스틱, PE, 설포네이티드 폴리페닐에테르 술폰, PES, 또는 전기도금 또는 전기연마에서 이용될 수 있는 전해액 합성물과 융화되거나 비 반응성인 다른 재료로 제조된다. 베이신(204)은 패드 조립체(222)를 수용하는 컨테이너를 형성하는 측벽(246) 및 바닥(244)을 포함한다.
측벽(246)은 베이신(204)으로부터 전해액의 제거를 허용하도록 베이신을 관통하여 형성되는 포트(218)를 포함한다. 포트(218)는 베이신(204)에 전해액을 선택적으로 배출하거나 유지하도록 밸브(220)에 결합된다.
베이신(204)은 베어링(234)에 의해 베이신(206) 위에 회전가능하게 지지된다. 구동 시스템(236)은 프로세싱 동안 베이신(204)에 결합되고 베이신(204)을 회전시킨다. 캐치 베이신(228)은 베이신(206)에 배치되고 프로세싱 동안 및/또는 프로세싱 후 베이신(204)을 통하여 배치되는 포트(218)로부터 흘러 나가는 전해액과 같은 프로세싱 유체를 수집하도록 베이신(204)을 둘러싼다.
전해액 전달 시스템(232)은 일반적으로 베이신(204)에 인접하여 배치된다. 전해액 전달 시스템(232)은 전해액 소스(242)에 결합되는 노즐 또는 아웃렛(230)을 포함한다. 아웃렛(230)은 전해액 소스(242)로부터 베이신(204)으로 전해액 또는 다른 프로세싱 유체가 유동한다. 프로세싱 동안, 전해액은 일반적으로 기판(208)을 바이어싱하고 기판(208) 상에 재료를 제거 및/또는 증착하도록 전기 화학적 프로세스를 구동하기 위한 전기 통로를 제공한다. 이와 달리, 전해액 전달 시스템은 프로세스 셀의 바닥(244)을 통하여 전해액을 제공하여 유전체 인서트(207)를 포함하는 패드 조립체를 통하여 전해액이 흐를 수 있어, 폴리싱 패드와 기판이 접촉한다.
컨디셔닝 장치(250)은 베이신(204) 근방에 제공될 수 있어 패드 조립체(222)를 주기적으로 조절하거나 재생할 수 있다. 통상적으로, 컨디셔닝 장치(250)는 패드 조립체(222)를 가로질러 컨디셔닝 장치(258)의 위치를 결정하고 편향시키도록 적용되는 스탠쳔(stanchion; 254)에 결합되는 아암(252)을 포함한다. 컨디셔닝 엘리먼트(258)는 샤프트(256)에 의해 아암(258)에 결합되어 아암(252)과 베이신(204)의 측벽(246) 사이의 공차를 허용하며 컨디셔닝 엘리먼트(258)는 패드 조립체(222)와 접촉하도록 낮추어진다. 컨디셔닝 엘리먼트(258)는 통상적으로 프로세스 균일도를 강화하는 예비결정된 표면 컨디션/상태로 패드 조립체(222)의 표면 작업을 강화하도록 패턴화될 수 있는 다이아몬드 또는 실리콘 카바이드 디스크이다. 본 발명이 이익을 주도록 적용되는 하나의 컨디셔닝 엘리먼트(258)는 본원의 청구범위, 양태 및 상세한 설명이 일치하지 않는 정도로 참조되고 리(Li) 등에 의해 2000년 9월 28일에 출원된 미국 특허 출원 제 09/676,280호에 설명되어 있다.
동력 소스(224)는 전기 리드(212)(212a 내지 212b)에 의해 패드 조립체(222)에 결합된다. 동력 소스(224)는 전기 바이어스를 패드 조립체(222)로 인가하여 추가로 후술되는 바와 같이 전기화학적 프로세스를 수행한다. 리드(212)는 베이신(204) 아래 배치되는 슬립 링(226)을 통해 연장된다. 슬립 링(226)은 베이신(204)이 회전할 때 동력 소스(224)와 패드 조립체(222) 사이의 연속적인 전기 연결을 용이하게 한다. 리드(212)는 통상적으로 와이어, 테이프 또는 프로세스 유체로부터 리드(212)를 보호하는 커버링 또는 코팅을 가지는 또는 프로세스 유체와 융화가능한 다른 전도체이다. 리드(212)에서 이용될 수 있는 재료의 예는 다른 재료 중에서 절연 구리, 흑연, 티타늄, 백금, 금 및 하스텔로이(HASTELOY)(등록상표)이다. 리드(212) 주위에 배치되는 코팅은 플루오르카본, PVC, 폴리아미드 등과 같은 폴리머를 포함할 수 있다.
패드 조립체(222)가 전기화학적 셀의 아노드 및 캐소드 둘다를 포함하는 엘리먼트를 포함할 때, 아노드 및 캐소드 둘다 베이신(204)으로부터 이용된 패드 조립체(222)를 간단히 제거하고 베이신(204)으로 새로운 전기 성분을 구비한 새로운 패드 조립체(222)를 삽입함으로써 동시에 교체될 수 있다.
설명된 패드 조립체(222)는 배면(207)에 결합되는 전도성 패드(203)를 포함한다. 배면(207)은 전극(209)으로 결합될 수 있다. 상술된 바와 같은 유전체 인서트(205)는 폴리싱 패드(203)와 배면(207) 또는 전극(209) 사이에 배치될 수 있다. 통상적으로, 전도성 패드(203), 배면(207), 선택적으로 유전체 인서트(205), 및 전극(209)이 서로 고정되어 단일 몸체를 형성하여 베이신(204)으로부터 패드 조립체(222)의 제거 및 교체를 용이하게 한다. 통상적으로, 전도성 패드(203), 배면(207), 선택적으로 유전체 인서트(205), 및 전극(209)이 서로 부착 또는 본딩된다. 이와 달리, 전도성 패드(202), 배면(207), 선택적으로 유전체 인서트(205), 및 전극(209)이 박음질, 바인딩, 히트 스테이킹(heat staking), 리벳팅, 나사결합 및 클램핑 등을 포함하는 다른 방법들 또는 이들의 조합에 의해 결합될 수 있다.
페이스 다운 폴리싱 장치는 패러그래프 25 내지 81이 본 명세서에서 청구범위, 양태 및 상세한 설명이 일치하지 않는 정도로 참조되고 일반 양도되고 2002년 5월 16일에 출원되고 제목이 "기판 폴리싱을 위한 방법 및 장치"인 미국 특허 출원 번호 제 10/151,538호에 충분히 공개되어 있다. 페이스 업 폴리싱과 유사하게, 상대적인 운동이 기판과 전극 및/또는 패드 사이에 제공된다.
폴리싱 방법
본 명세서에 설명된 실시예를 이용하여, ECMP 프로세스의 폴리싱 균일도가 기판과 전극의 특정한 영역 사이의 전류 밀도를 선택적으로 조정함으로써 개선될 수 있다. 도 1 내지 도 5를 참조하면, 기판(104)은 통상적으로 리프트 핀 보조 이송 작업에서 캐리어(116)의 지지 기판(126)으로 이송된다. 폴리싱 헤드(106)는 베이신(102)으로 낮추어져 패드(160)에 접촉하거나 또는 적어도 패드에 근접하여 기판(104)이 배치된다. 전해액은 베이신(102)에 공급되어 전해액이 카운터 전극(166), 패드(160), 및 선택적인 인서트(165)와 접촉할 수 있는 레벨로 공급된다. 이와 달리, 기판(104)이 기판(104) 아래 배치되는 패드(106)와 접촉할 수 있도록 기판9104)이 페이스 다운 폴리싱 장치에 위치한다.
기판(104)을 프로세싱하는데 이용되는 전해액은 구리, 알루미늄, 텅스텐, 금, 은 또는 기판(104)으로부터 전기화학적으로 제거되거나 기판에 전기화학적으로 배치될 수 있는 다른 재료와 같은 금속을 포함할 수 있다. 전해액 용액은 상업적으로 이용가능한 전해액을 포함할 수 있다. 예를 들면, 구리 함유 재료 제거에서, 전해액은 황산 기재 전해액 또는 인산칼륨(K3PO4), 인산 또는 이들의 조합물과 같은 인산 기재 전해액의 체적 또는 중량의 약 2 내지 약 30 %를 포함할 수 있다. 부가적으로, 본 발명은 전기도금 도는 전기연마 프로세스에서 종래에 이용되는 전해액 합성물을 이용하는 것이 고려된다.
전해액은 하나 이상의 킬레이트제, 하나 이상의 부식 억제제, 및 하나 이상의 pH 조정제를 포함할 수 있다. 킬레이트제는 아민 그룹, 아미드 그룹, 카르복실레이트 그룹, 다이카르복실레이트 그룹, 트리카르복실레이트 그룹, 및 이들의 조합물, 예를 들면 에틸렌디아민으로 이루어지는 그룹으로부터 선택된다. 킬레이트제는 체적 또는 볼륨의 약 0.1 % 내지 약 15 %의 농도로 존재할 수 있다.
하나 이상의 부식 억제제는 벤조트리아졸, 메르캅토벤조트리아졸 및 5-메틸-1-벤조트리아졸을 포함하는 아졸 그룹(azole group)을 가지는 유기 화합물을 포함할 수 있다. 전해액 혼합물은 아졸 그룹을 가지는 유기 화합물의 체적 또는 볼륨의 약 0.01% 내지 약 2.0%를 포함할 수 있다.
pH 조정제는 약 3 내지 약 10의 pH를 제공하도록 산, 예를 들면, 초산, 시트르산, 옥살산, 인 함유 화합물, 수산화 칼륨(KOH)과 같은 염기, 또는 이들의 조합물일 수 있다. 전해액 혼합물은 예를 들면 하나 이상의 pH 조정제의 체적 또는 중량의 약 0.2% 내지 약 25%를 포함할 수 있다. 혼합물은 억제제, 증강제(enhancer), 레벨러(leveler), 방지제, 브라이트너(brightener), 킬레이트제, 및 스트리핑제(stripping agent)의 그룹으로부터 선택된 최고 15%의 하나 이상의 첨가제롤 더 포함할 수 있다. 적절한 전해액의 일 예는 본 명세서에서 패러그래프 14 내지 40이 청구범위, 양태 및 상세한 설명이 일치하지 않는 정도로 참조되며, 2001년 12월 21일에 출원된 미국 특허 출원 제 10/032,275호에서 충분히 설명된다.
전해액 유량은 통상적으로 일정하며 예를 들면 약 0.1 GPM(gallons per minute) 내지 약 20 GPM 사이이지만, 조작자의 의도에 따라 변경될 수 있다. 부가적으로, 본 발명은 전해액이 기판 표면의 부분 위에 가변 전해액 유량을 제공하도록 다중 인렛으로부터 유입될 수 있다는 것이 고려된다.
도 11a는 본 발명의 실시예와 일치하는 폴리싱 방법을 실시하기 위해 이용될 수 있는 프로세스 셀(100)의 단면도이다. 도 11a 내지 도 1a를 참조하면, 기판 지지부(126)에 배치되는 기판(104) 및 패드(160)는 기판(104)의 기판(138)을 연마하도록 서로에 대해 운동(예를 들면, 회전운동, 병진운동, 궤도 운동 등)할 수 있다. 카운터 전극(166)은 일반적으로 패드(160)를 따라 이동한다. 카운터 전극(166)은 다수의 영역을 포함할 수 있다. 외측 영역(1014), 중간 영역(1016), 및 내부 영역(1018)은 도 11에서 예를 들어 도시되어 있다. 카운터 전극(166)은 선택적인 천공부(960)가 형성되어 있다. 카운터 전극(166)은 예를 들면 폴리싱 동안 패드(160)에 근접하여 위치한다.
포텐시오스탯(potentiostat) 또는 전력 소스(190)로부터의 전력은 그 사이에 바이어스가 제공되는 전기적 리드를 통하여 패드(160) 및 카운터 전극(166)에 인가될 수 있다. 카운터 전극(166)의 각각의 영역(924, 926, 928)에 연결된 3개의 리드들(192a,192b, 192c) 및 전력 소스(190)가 도 11a에서 예시적으로 도시된다. 리드(199)가 패드(160)안에 형성된 하나 이상의 전도성 소자(1090)를 통해 패드(160)에 접속된다. 각각의 전도성 소자(1090)가 개별적인 리드를 구비할 수 있고, 일련의 전도성 소자들은 작동자에 의해서 요구되는 대로 동일한 리드에 접속될 수 있다. 하나 이상의 전도성 소자(1090)들은 실질적으로 상기 패드(160)의 폴리싱 표면(1098)과 동일평면인 표면을 구비할 수 있다. 전도성 소자(1090)들은 도 7-8에 도시된 것과 같은 포스트 전도성 소자들을 포함할 수 있거나 또는 도 9에 도시된 것과 같은 동심 링 소자들을 포함할 수 있다.
전력 소스(190)에 대한 본 명세서에서의 설명은 하나의 전력 소스를 지시하고 있으나, 본 발명은 다수의 전력 소스가 처리 셀(100, 200) 내의 각각의 리드 또는 전도상 소자에 대하여 개별적인 전력 소스를 포함하도록 사용될 수 있다는 것도 의도하고 있다.
폴리싱 운동이 전기적 바이어스의 적용 전에, 후에 또는 그와 동시에 적용될 수 있다. 기판(104)의 표면(138)에 접속할 때, 패드(160)는 전형적으로 약 0.01 psi 및 0.5 psi 사이와 같은 약 2 psi 또는 그 이하의 압력, 예를 들어 약 0.2 psi의 압력을 기판 표면에 가한다. 패드(160)와 기판(104)사이의 상대 운동은 선회, 선형 또는 곡선 운동, 오비탈 운동 또는 다른 운동들 사이에서의 그 조합들을 포함할 수 있다.
양극 용해(anodic dissolution)에서, 바이어스는 음극으로서 형성되는 카운터 전극(counter electrode)(166)과 양극으로서 형성되는 (전도성 패드가 사용되는 실시에서는 전도성 패드 뿐 아니라) 기판(104)에 인가될 수 있다. 바이어스의 적용은 기판 표면으로부터 증착된 소재를 제거하도록 한다.
일반적으로 바이어스는 약 0.1 밀리암페어/㎠ 및 약 50 밀리암페어/㎠ 사이 또는 200㎜의 기판에 대하여 약 0.1 암페어에서 20 암페어사이의 전류 밀도를 제공하도록 적용된다. 카운터 전극(166)의 각각의 영역과 기판(104)의 사이에 적용되는 바이어스를 변형시킴으로써, 기판 표면(138)으로부터 제거되는 소재의 비율이 변할 수 있다. 예를 들어, 기판(104)의 표면에 약 2 볼트 및 약 6 볼트 사이를 포함하는, 1 볼트 및 15볼트 사이와 같은 약 15볼트 이하의 전압의 바이어스가 20㎜ 및 300㎜ 기판에 대하여 본 명세서에서 설명되는 처리과정에 사용될 수 있다. 추가적으로, 각각의 바이어스는 위치 또는 모든 평면화 처리에 대하여 제로 또는 "오프"일 수 있다. 추가적으로, 본 명세서에서 설명되는 저압은 어떠한 기계적 폴리싱 전에 적용되는 전압일 수 있으며, 하기에서 설명하는 것과 같은 기계적 폴리싱동안 적용되는 전압일 수 있다.
양극 용해 처리를 수행하기 위해 적용되는 바이어스는 기판 표면으로부터 소재를 제거하는데 사용자의 필요에 따라 전력 및 실시예에서 변형될 수 있다. 예를 들어, 시간 변화 양극 포텐셜이 패드(160)에 적용될 수 있다. 펄스는 약 0.1 초에서 약 20초의 범위에서 펄스 폭을 가질 수 있다. 시간 변화 포텐셜은 약 -10볼트로부터 10 볼트의 범위일 수 있다. 예시적으로, 펄스는 0 볼트 및 3볼트 사이에서 순환할 수 있다. 양극 포텐셜은 예를 들어, 약 1 사이클로부터 약 100 사이클 이상의 다수의 사이클 범위에 대하여 반복될 수 있다.
물리적 측면에 따른 바이어스 변경
일 실시예에서, 전류 밀도는 공간적으로 폴리싱되는 소재 층(105)의 표면 과 카운터 전극(166) 사이에서 변형된다. 전류 밀도는 기판(104) 및 카운터 전극(166)사이의 전기적 저항을 변화시킴으로써 변형된다. 전기적 저항의 변형은 기판(104) 및 카운터 전극(166) 사이의 전해액의 투과성 또는 유동을 조절함으로써 달성될 수 있다. 투과성에서의 이러한 조절은 전류 밀도에서의 변화로 바뀌는데, 이는 카운터 전극(166) 및 기판(104) 상의 전류 밀도 및 기판(104)으로부터의 양극 용해의 비율이 직접 기판(104) 및 카운터 전극(166) 사이의 전하 운반자(예컨대, 구리 이온)의 운동과 관련되기 때문이다. 카운터 전극(166) 및 기판(104) 사이에 전해액의 투과성의 증가된 균일함을 제공함으로써, 그 결과 전류 밀도 및 기판(104)으로부터 소재 제거의 비율은 기판(104)을 통하여 더욱 균일하여 진다. 대안적으로, 전기적 저항은 카운터 전극(166) 및 기판(104) 사이의 전해액의 투과성을 변형시킴없이 폴리싱되는 표면(138)에 걸쳐 변형될 수 있다.
카운터 전극(166) 및 기판(104) 사이의 전기적 저항은 도 3-5와 관련하여 상기에서 서술한 유전체 인서트(165)와 같은, 하나 이상의 인서트를 사용하여 조절될 수 있다. 유전체 인서트(165)의 하나 이상의 영역의 투과성은 기판(104)의 모든 영역의 사이에서의 전해액의 유동에서 증가된 균일함을 제공하도록 조절된다. 예를 들어, 제 1 폴리싱 기간동안, 유전체 인서트(165)는 카운터 전극(166) 및 기판(104)사이에 삽입되지 않는다. 대안적으로, 유전체 인서트(165)는 삽입될 수 있으나, 모든 영역은 전해액 유동에 대하여 개방되거나 비제한적이다. 예를 들어, 구리가 기판(104)의 다른 영역 보다 더 빠른 비율로 기판(104)의 중간 매개 영역(516)으로부터 제거되는 것은 명백할 것이다. 유동 컨트롤(165)이 카운터 전극(166) 및 기판 사이에 삽입되거나 그렇지 않다면 유전체 인서트(154)의 중간 매개 영역(516)을 통하여 전해액의 투과성을 감소시키기 위해 조절될 것이다. 이는 인서트(165)의 중간 매개 영역(506)을 통한 기판(104)의 중간 매개 영역(516)으로부터 전류 밀도 및 유전체의 유동을 감소시키고, 그 결과, 중간 매개 영역(516) 내의 구리 제거 비율이 다른 영역에서의 구리 제거 비율에 가깝도록 만든다.
상기 설명은 전해액의 유동 비율을 변형시키기 위해 유전체 인서트를 사용하는 것을 자세히 하였으나, 유전체 인서트(165)는 다른 메커니즘을 통해 변형가능한 전류 밀도를 운반할 수 있다. 예를 들어, 유전체 인서트(165)는 다른 영역에 서로다른 유전체 상수를 갖는 유전체 소재와 구별되는 일 영역에 유전 상수를 갖는 유전체 소재를 구비할 수 있고, 그 결과, 인서트(165)의 변형되는 영역을 통해 전류 밀도가 변형되는 결과를 가져온다. 대안적으로, 영역에서 유전체 소재의 두께는 또한 전류 밀도를 제어하기 위해 영역의 소재의 유전체 상수를 조절하도록 사용될 수 있다. 추가적으로, 영역의 모양은 또한 그를 통과하여 지나는 전해액 유동 또는 전류 밀도를 조절하도록 수정될 수 있다.
상기 설명은 ECMP과정에서 자주 관찰되는 비균일 패턴의 일 실시예를 상세히 하고, 여기에서 중간 매개 영역(516)은 다른 영역보다 빠른 제거 비율을 나타낸다. 다른 관찰되는 비균일 패턴이 또한 인정될 수 있다. 예를 들어, 소재가 중간 매개 영역(516)에 대하여 내측 영역(518) 및 외측 영역(514)에서 더 빨리 제거되는 것이 관찰될 수 있다. 또다른 비균일 패턴에서, 내측 영역(518)은 중간 매개 영역(156) 또는 외측 영역(514) 중 어느 하나보다 더 늦은 제거를 수행할 수 있다. 다른 비균일 패턴들이 또한 가능하다. 이러한 비균일 패턴들의 어떤 것들은 평면화된 기판 표면을 야기하도록 제거 프로파일을 제공하기 위해 유전체 인서트(165)의 적합한 영역을 통해 전해액의 유동 비율을 조절하는 기술을 사용하도록 인정될 수 있다.
본 발명의 또다른 실시예에서, 전해액의 유동 비율을 조절하기 위해서 선택적인 유전체 인서트(165)를 사용하는 대신에, 전해액의 유동 비율이 전도성 패드(400) 내의 천공(410)과 같은 천공 패턴을 바꿈으로써 조절될 수 있다. 특별하게, 전도성 패드(400)는 그를 통과하도록 형성되는 다수의 천공(410)을 구비할 수 있고, 상기 천공들은 패드(400)의 영역(424, 426, 428)과 같은 하나 이상의 영역에 위치한다. 예를 들어, 패드(400)의 외측 영역(424)을 통과하는 전해액의 유량 비율은 예를 들어 외측 영역(424)에서 유동을 줄이기 위해 하나 이상의 천공들(410)을 플러깅하거나 밀봉함으로써 바뀌어진다. 천공(410)들의 플러깅은 예를 들어 천공(410)안으로 유전체 소재의 플러그를 삽입함으로써 수행될 수 있다. 대안적으로, 전해액의 유동 비율은 영역(424) 안의 패드(400)를 통하여 하나 이상의 새로운 천공(410)들을 추가함으로써 패드의 영역(424)을 통하여 바뀌어질 수 있다. 천공(410)의 추가 또는 플러깅의 과정은 패드(400)의 다른 영역에 대하여도 반복될 수 있다. 예를 들어, 패드(400)의 영역(424) 천공(410)의 수를 바꿈으로써, 영역(424)을 통하는 유동 비율이 바뀌고, 그 결과 영역(424) 안에서 패드(400)의 폴리싱 비율이 변한다.
상기에서 설명된 패드(160) 및 인서트(165)이 전기화학적-기계적 폴리싱(ECMP)과정의 내용 안에서 설명되는 반면, 본 발명은 전기화학적 활성을 포함하는 다른 제조 과정에서 패드(160) 및 인서트(165)를 사용하는 것을 고려한다. 전기화학적 활성을 사용하는 그러한 과정의 실시예들은 패드(160)가 전도성 소재를 증착하기 위하여 기판 표면에 바이어스를 적용하기 위해 사용되는 전기화학 증착, 그리고 전기화학적 증착 및 화학 기계적 폴리싱의 조합을 포함하는 전기화학적 기계적 플레이팅 과정(ECMPP)을 포함한다.
프로세스 적용에 의한 바이어스 변경
다른 예시적인 폴리싱 과정에서, 기판과 전극의 영역들 사이의 전류 밀도는 카운터 전극(166)과 같은 전극의 일 영역 및 기판(104) 사이의 포텐셜 차이와 같은 바이어스를 적용함으로써 조절된다. 제 2 바이어스가 독립적으로 카운터 전극(166)의 제 2 영역 및 기판(104) 사이에 적용된다. 제 2 바이어스는 제 1 바이어스와 동일하지 않을 수 있다. 제 3 영역, 제 4 영역 등과 같은 추가 영역이 독립적으로 또한 바이어스될 수 있다.
전력 적용 과정의 일 실시예에서, 제 1 바이어스(V1)가 음극을 형성하는 카운터 전극(166)의 외측 영역(924)과 양극을 형성하는 패드(160)의 사이에 포텐시오스탯 또는 전력 소스(190)을 통해 인가된다. 유사하게, 제 2 바이어스(V2)가 카운터 전극(166)의 중간 매개 영역(926)과 패드(160)의 사이에 인가된다. 제 3 바이어스(V3)가 카운터 전극(166)의 내부 영역(928)과 패드(160)사이에 인가된다. 제 1 바이어스(V1), 제 2 바이어스(V2), 및 제 3 바이어스(V3)의 실시예들은 소재 층의 표면(137)로부터 소재의 제거를 촉진한다. 각각의 바이어스(V1, V2, 및 V3)들은 기판(104)의 표면(138)에 약 10볼트 이하의 전압을 적용하는 것을 포함한다.
독립적인 바이어스들은 기판 표면(138)의 효과적인 평탄화를 제공하기 위해 사용될 수 있다. 예를 들어, 도 11a를 참고하면, 구리 층으로부터의 소재가 외측 영역(514) 및 내측 영역(518) 보다 기판(104) 위의 소재 층(105)의 중간 매개 영역(516)에서 보다 빠르게 제거된다면(폴리싱된다면), 제 1 바이어스(V1)는 전력 소스 또는 포텐시오스탯(190)을 사용하여 기판(104)의 외측 영역(514) 및 카운터 전극(166) 사이에 인가될 수 있다. 바이어스는 카운터 전극(166)의 외측 영역(924) 안에 형성된 제 1 전도성 소자(850) 및 예를 들어, 패드(160) 안에 형성된 전도성 소자(1090) 사이에 바이어스(V1)를 제공하는 커넥터(192a-c, 199)를 사용하여 인가될 수 있다. V1보다 작은 크기를 갖는 바이어스(V2)가 카운터 전극(168)의 중간 매개 영역(926)과 패드(160) 사이에 별개로 적용될 수 있다. 내측 영역(928) 안에 제 3 전도성 소자(854)에 인가되는, 바이어스(V3)는 유사한 바이어스를 유지하기 위해 예를 들어, 외측 영역(1014)과 소재 층(105)사이에 인가된 바이어스와 유사한 값으로 설정될 수 있다.
기판(104)에 대하여 카운터 전극(166)의 서로 다른 영역의 별개의 바이어싱은 기판(104)의 두 영역 사이의 이전에 존재하여 왔던 동일하지 않은 소재 제거 비율의 문제를 수정하도록 한다. 별개의 바이어스들(V1, V2, V3)은 동시에 인가되거나, 스태거되건, 오버래핑되거나, 또는 제 시각에 오버래핑되지 않는 방식으로 인가될 수 있다. 도 11a의 화살표가 카운터 전극(166)에 대한 기판(104) 및 패드(160) 사이에 제공될 수 있는 선형, 회전형, 오비탈형, 스윕형 및 다른 형태의 상대 운동을 가리킨다는 점을 주목하라. 바이어스들(V1, V2, V3)의 적용을 용이하게 하기 위해서, 패드(160)들이 기판(104) 및 카운터 전극(166) 사이에서 전해액이 유동하도록 허용하는 천공(1026)을 구비할 수 있다.
도 11b에 관하여, 또 다른 예시적인 실시예에서, 기판의 영역과 전극의 사이에 전류 밀도는 도 11a에 관하여 상기에서 설명한 것과 같은 유사한 방식으로 조절될 수 있다. 그러나, 포텐셜 차이는 다중 전극 형상을 사용함으로써 적용된다. 다중 기준 전극(3개의 기준 전극들(1034, 1036, 1038)이 도 11b에 예시적으로 도시된다.)이 예를 들어 전도성 패드(1000)를 구비할 수 있다. 대안적으로, 기준 전극들은 패드(1000)로부터 분리될 수 있다. 이 실시예에서, 카운터 전극(166)은 도 2에서 인용된 것과 같은 유전체 소재에 의해 서로 다른 영역으로 분리되지 않는 연속적인 전도성 소재일 수 있다.
예를 들어, 만일 구리가 기판(104)의 외측 영역(514) 및 내측 영역(518) 보다 중간 매개 영역(516) 안에서 더 빨리 제거되는 것이 명백하다면, 제 1 바이어스(V1)는 패드(1000)의 외측 영역(1114) 안의 제 1 기준 전극(1034) 및 기판(104)사이에 적용될 수 있다. 포텐셜 차이(V1)는 포텐시오스탯(190)을 사용하여 적용될 수 있다. 예를 들어, 기판과의 전기적 접속이 기판(104)을 접속하기 위해 접속 링 또는 다른 장치에 결합되는 전기적 커넥터(1080)를 사용하여 이루어질 수 있다. 커넥터(1080)는 대안적으로 기판(104)을 접속하도록 채용되고 패드(1000) 안에 형성되는, 도 6에서의 접속 소자(854, 856, 858)과 같은 하나 이상의 전도성 요소에 의해 기판(104)에 전기적으로 결합될 수 있다.
제 1 바이어스(V1)는 예를 들어, 패드(1000)의 외측 영역(1114) 안에 제 1 기준 전극(1034) 및 포텐시오스탯(190) 사이에 연결된 커넥터(1072)를 사용하여 기판(104) 및 제 1 기준 전극(1034) 사이에 적용될 수 있다. 제 2 바이어스(V2)는 패드(160)의 중간 매개 영역(1116) 안의 제 2 기준 전극(1036) 및 기판(104) 사이에 별개로 적용될 수 있다. 제 3 바이어스(V3)는 패드(160)의 내측 영역(1118) 안의 제 3 기준 전극(1038) 및 기판(104) 사이에 적용된다. 제 3 바이어스(V3)는 외측 영역(1114) 및 내측 영역(1118) 사이의 유사한 포텐셜을 유지하기 위해서 V1과 크기에 있어 유사할 수 있다.
상기 상세한 설명은 기판(104) 또는 소재 층(105)을 균일하게 폴리싱하는 것(즉, 실질적으로 폴리싱되는 표면을 가로질러 폴리싱 비율이 변하지 않도록 함)을 참고하였으나, 대안적으로 바이어스들은 폴리싱되는 표면(138)을 가로질러 균일하지 않은 제거 비율 또는 폴리싱 비율을 생성하도록 카운터 전극(166)의 서로 다른 영역 또는 패드(160)에 적용될 수 있다. 이러한 대안적인 실시예에서, 바이어스들은 예를 들어, 폴리싱되는 표면 또는 소재 층(105)에서 존재할 수 있는 두께에서의 비균일성을 수정하도록 하기 위해 적용될 수 있다. 일반적으로, 본 발명의 실시예를 사용하여, 폴리싱되는 기판을 가로지르는 폴리싱 비율(즉, 제거 프로파일)이 제어될 수 있다.
카운터 전극(166)의 영역들에 인가되는 또는 그 대신에 다수의 기준 전극들에 인가되는 개별적인 바이어스들은 경험적으로, 즉 연마 속도가 보다 균일해지도록 또는 연마 속도가 미리 정해진 프로파일에 일치되도록 다수의 물질 층(105)을 연마하고 개별적인 바이어스들을 조절함으로써, 결정될 수 있다. 그 대신에, 연마되는 물질 층(105)의 여러 부분들, 지점들, 또는 영역들이 패드(160)의 여러 영역들과 관련되는 연마 프로세스 중에 시간량을 결정하는 알고리즘을 이용하여 바이어스들이 선택될 수도 있다. 이러한 방식에서, 물질 층의 영역들로부터의 제거 속도가 최적화될 것이다.
시간당 바이어스를 인가하는 프로세스의 일 측면에서, V1, V2, 및 V3에 대한 적절한 값의 선택은 연마되는 기판 표면(138)으로부터 물질이 제거되는 속도와 카운터 전극(166) 및 기판 표면 간에 인가되는 바이어스 사이의 관계에 의해 결정될 것이다. 그러한 관계는 함수 관계와 같은 수학적 또는 통계학적 관계가 될 것이다.
제거 속도와 바이어스 사이의 관계는 경험적으로, 예를 들어 프로세스 셀(100)과 같은 프로세스 셀을 이용하여 다수의 테스트 물질 층(105)을 연마함으로써, 결정될 수 있다. 테스트 물질 층(105)은 소프트웨어를 통해 제어부(194)와 소통되는 특정 명령어 세트에 따라 연마될 것이다. 제어부(194)는 명령어 세트를 프로세스 셀(100)의 성분들로 전달한다. 명령어 세트는 패드(160)와 기판(104) 사이의 상대적인 운동을 제공하는 것을 포함할 것이다. 상대적인 운동은, 예를 들어, 선형, 회전형, 궤도형(orbital), 또는 그 조합일 수 있다. 테스트 바이어스(Vt)는 테스트 물질 층(105)과 카운터 전극(166) 사이에 인가된다. 연마되는 표면(138)과 관련하여 카운터 전극(166)에 걸쳐 실질적으로 일정한 전위차(potential)가 생성되도록, 테스트 바이어스(Vt)가 인가될 것이다. 바이어스는, 예를 들어 전술한 패드(160)와 같은 패드를 이용하여, 테스트 물질 층(105)에 인가될 것이다.
예를 들어, 도 12a를 참조하면, 제 1 테스트 물질 층(605)이 상부에 형성된 기판(604)의 사시도가 도시되어 있다. 유사하게, 도 12b에는 제 2 테스트 물질 층(705)이 상부에 형성된 제 2 기판(704)이 도시되어 있다. 제 1 테스트 물질 층(605)은, 테스트 물질 층(605)에 걸친 균일한 테스트 바이어스와 같은 제 1 테스트 바이어스를 카운터 전극(166)에 인가함으로써, 연마된다.
미리-정해진 시간(제 1 연마 시간)동안 테스트 물질 층(605)을 연마한 후에, 기판(604)은, 예를 들어, 프로세스 셀(100)로부터 제거되고 이어서 테스트 물질 층(605)으로부터 제거된 물질의 양이 측정된다. 제거된 물질의 양은, 예를 들어, 시이트 저항(Rs) 측정과 같은 통상적인 층 두께 측정 방법을 이용하여, 결정된다. 그 대신에, 제거된 물질의 양은 전자 현미경, 또는 물질 층의 조성 및 두께를 분석하기 위한 유사한 방법을 이용하여 측정될 수 있다. 연마 전에 테스트 물질 층(605)의 두께(680)를 측정하고 연마 후에 두께(680)를 측정함으로써, 제거된 물질을 결정할 수 있다. 두께(680)는 제 1 지점(620)에서 측정될 수 있다. 물질 제거에 대한 통계학적인 표시 값을 얻기 위해, 제 1 테스트 물질 층(605)의 추가적인 두께 측정이 하나 이상의 추가적인 지점(622)에서 이루어질 수도 있다.
그 대신에, 두께 이외의 다른 특성이 측정될 수도 있다. 예를 들어, 제거된 물질의 중량 또는 물질 제거 속도가 직접적으로 또는 간접적으로 측정될 수 있다. 테스트 물질 층(605)상의 하나 이상의 추가적인 지점(622)이 비교적 균일한 속도로 연마(물질 제거)되는 테스트 물질 층(605)의 영역 또는 지역내에 놓이도록, 그 지점들이 선택될 것이다. 예를 들어, 제 1 지점(620) 및 추가적인 지점(622) 모두가 테스트 물질 층(605)의 중간 지역(616)내에 위치되도록, 그 지점들이 선택될 수 있다. 그 대신에, 제 1 지점(620) 및 추가적인 지점(622) 각각이 테스트 물질 층(605)의 중심(630)으로부터 실질적으로 서로 동일한 거리 만큼 위치되도록, 그 지점들이 선택될 수도 있다. 제 1 물질 제거 속도는, 예를 들어, 제거된 물질의 중량 또는 두께를 제 1 연마 시간으로 나눔으로써, 결정될 수 있다.
제 2 테스트 물질 층(705)은 제 1 테스트 물질 층(605)의 연마에서와 같은 기하학적 형상 및 형태의 셀(100)을 이용하여 연마될 것이다. 제 2 테스트 물질 층(705)은 제 2 테스트 물질 층(705)에 제 2 바이어스를 인가함으로써 연마될 것이다. 그 후에, 제 2 테스트 물질 층(705)상의 하나 이상의 지점(720)에 대한 물질 제거 결정 단계가 실시될 것이다. 또한, 필요한 경우에, 제거 속도 결정 프로세스는 추가적인 테스트 물질 층들(도시 안 됨)에 대해 반복될 수 있다.
테스트 물질 층(705)상의 하나 이상의 지점(720)은 물질 층(705)의 중간 지역(716)과 같은 지역내에 위치될 것이다. 중간 지역(716)은, 중심(630)에 대한 중간 영역(616)에 의해 규정되는 바와 같이, 물질 층(705)의 중심(730)으로부터 유사한 거리 범위를 규정할 것이고 유사한 형상을 가질 것이다.
각 테스트 물질 층(605, 705)으로부터의 물질 제거를 테스트 물질 층에 인가되는 대응 바이어스에 매칭(matching)시킴으로써, 물질 제거의 속도와 바이어스 사이의 수학적 관계와 같은 관계가 결정될 것이다. 그렇게 결정된 관계는, 특정 연마 조성, 특정 물질 층 조성, 및 프로세스 셀(100)의 특정 형상과 관련될 것이다. 따라서, 물질 제거와 바이어스 사이의 관계는 테스트 물질 층(605, 705)을 연마하기 위해 사용된 프로세스 셀(100)과 유사한 기하학적 형상/연마 조성을 가지는 프로세스 셀을 이용하여 물질 층을 연마할 때 인가되는 최적의 바이어스 전압을 결정하는데 사용될 수 있다. 물질 제거 속도와 인가된 바이어스 사이에서 결정되었을 때, 그러한 관계는 선형 관계, 지수함수적 관계, 또는 기타 수학적 관계일 수 있다. 수학적 관계는 또한 프로세스가 실행될 때 프로세싱 셀의 한계(limitations), 타입, 형태, 또는 기하학적 형상의 영향을 보상하기 위해 개선 또는 조절될 수 있을 것이다.
도 12a 및 도 12b를 다시 참조하면, 바이어스와 물질 제거 속도 사이의 관계를 결정한 후, 물질 층(105)과 카운터 전극(166)들의 영역(924, 926, 928)들 사이에 바람직하게 인가되는 바이어스 세트(V1, V2, V3)가 결정된다. 미리 결정된 제거 프로파일을 생성하기 위해, 즉 물질 층(105)의 여러 지역들에 대한 각각의 물질 제거 속도를 생성하기 위해, 희망하는(desirable) 바이어스 세트(V1, V2, V3)가 선택될 것이다. 예를 들어, 도 13a에는 바람직하게 생성될 수 있는 제거 프로파일(900)의 일 예가 도시되어 있다. 그 제거 프로파일(900)은 연마되는 물질 층(105)에 걸쳐 실질적으로 균일하다(예를 들어, 도 5a에 도시된 바와 같이 테스트 물질 층(105)의 중심(630)과 같은 중심으로부터의 거리에 걸쳐 변화되는 것과 같이, 물질 층(105)의 표면(138)을 가로질러 변화되지는 않는다).
본 발명의 다른 실시예에서, 도 13b에 도시된 바와 같이, 바이어스 세트(V1, V2, V3)는 연마되는 표면(138)에 걸쳐 변화되는 제거 프로파일(902)을 생성하도록 선택된다. 예를 들어, 기판(104)의 표면(138) 및/또는 물질 층(105)이 불규칙적인 경우에(예를 들어, 기판(104) 또는 물질 층(105)이 휘어지거나, 뒤틀리거나, 수평이 아니거나, 편평하지 않거나, 또는 두께가 가변적인 경우), 도 13b에 도시된 다른 실시예가 채용될 수도 있다. 예를 들어, 도 14는 물질 층(1105)이 상부에 형성된 기판(104)의 단면을 도시하고 있는데, 이때 상기 물질 층(1105)은 연마되는 표면(1138)에 걸쳐 상당히 변화되는 두께(1180)를 가진다. 비-균일 제거 프로파일(902)을 생성하는 바이어스를 인가함으로써, 예를 들어 물질 층(1105)의 중심 지역(1128) 보다 엣지 지역(1124)에서 보다 빨리 물질이 제거될 수 있다.
인가된 바이어스와 제거 속도 사이의 미리 결정된 관계를 이용하여, 카운터 전극(166)의 영역에 인가된 공지된 바이어스 세트(V1, V2, V3)에 대해, 대응 제거 속도 세트(R1, R2, R3)가 설정되고, 계산되며, 또는 모델링될 수 있다. 카운터 전극(166)의 영역들과 관련된 제거 속도(R1, R2, R3)를 이용하여 연마되는 물질 층에서 발생될 수 있는 제거 속도를 결정할 수 있다. 바이어스(V1, V2, V3)에 대한 최적의 값은 이하에서 설명하는 기술을 이용하여 결정될 수 있다.
예를 들어, 제어부(194)를 이용하여 미리 결정된 명령어 세트를 프로세스 셀(100)의 성분에 제공함으로써, 물질 층(105)이 연마된다. 미리 결정된 명령어 세트는 패드(160)와 기판(104) 사이의 상대적인 운동의 특정 시퀀스를 규정한다. 적절한 알고리즘을 이용하여, 패드(160)에 대한 시간의 함수로서 물질 층(105)상의 임의 지점의 위치를 계산할 수 있다. 또한, 물질 층(105)상의 임의 지점이 카운터 전극(166)의 각 영역과 관련되는 시간량도 알고리즘에 의해 결정될 수 있을 것이다. 패드(160)의 각 영역이 그 영역에 인가되는 바이어스를 함수로하는 제거 속도를 가지기 때문에, 물질 층(105)상의 임의 지점이 각 제거 속도와 관련되는 시간량을 결정할 수 있다. 이어서, 물질 층(105)상의 임의 지점에 대한 제거 속도는, 예를 들어 각 영역의 제거 속도의 평균으로서, 계산될 수 있으며, 이때 상기 평균은 물질 층(105)상의 지점이 각 영역에서 소비한 시간의 분율(fraction) 또는 양에 의해 가중(weighted)된다. 일반적으로, 물질 층(105)은 테스트 물질 층(605, 705)을 연마하는데 사용된 프로세스 셀(100)내에서 연마될 것이다. 그 대신에, 물질 층(105)은 유사한 기하학적 형상(예를 들어, 카운터 전극(166)에서 실질적으로 유사한 크기 및 형상, 카운터 전극(166)과 기판(104) 사이의 실질적으로 유사한 거리, 등)을 가지는 프로세스 셀내에서 연마될 수도 있다.
예시적인 연마 방법
카운터 전극(166)과 같은 카운터 전극이 5개의 영역 즉: 내측 영역, 내측-중앙 영역, 중앙 영역, 외측-중앙 영역 및 외측 영역(Z1, Z2, Z3, Z4 및 Z5)으로 분할되었다. 그러한 영역들은 도 2에 도시된 카운터 전극(166)에 대해 도시된 영역들과 유사하게 동심적(同心的)인 원형 방식으로 배치된다. 각 영역들은 연마되는 물질 층과 관련하여 개별적인 바이어스를 수용할 수 있다. 물질 층상의 여러 위치들의 넓은 샘플링을 나타내는 121개의 지점들이 선택되었다. 카운터 전극(166)(및 패드(160))과 물질 층(105) 사이의 상대적인 운동의 시퀀스를 인코딩하는 미리 정해진 명령어 세트(즉, 연마 프로그램)가 제어부(194)에 제공되었다. 연마 프로세스를 통한 시간을 함수로하여 물질 층(105)과 카운터 전극(166) 사이의 상대적인 위치의 시퀀스를 결정하기 위해, 연마 프로그램을 기초로 한 알고리즘이 사용되었다. 알고리즘은 총 2400 가지 경우의 각각에 대해 카운터 전극(166)의 5개 영역들에 대한 각 지점의 위치를 적시(in time)에 계산하였다(시간 단계들).
알고리즘은 또한 각 지점들이 5개 영역의 각각과 관련되는 시간 단계들의 개수를 계산한다(예를 들어, 지점들이 카운터 전극(166)의 영역 각각의 하부에 위치하거나 마주하는 횟수). 프로세스 셀(100)이 패드(160)를 포함하는 실시예의 경우에, 물질 층(105)상의 지점이 패드(160)내의 천공부(410)와 마주할 때 물질 층(105)상의 지점에만 바이어스가 인가된다는 것을 주지하여야 한다. 만약, 그 지점이 패드(160)내의 천공부(410)와 마주하지 않는다면, 물질 층(105)상의 그 지점에는 바이어스가 인가되지 않을 것이다.
물질 층을 연마하기 위해 사용되는 프로그램을 기초로, 알고리즘은 물질 층의 중심내의 제 1 지점이 1080 시간 단계들(즉, 시간 단계들의 총 수의 45%) 동안 Z2 와 관련되고, 0 의 시간 단계들 동안 Z1, Z3, Z4, Z5 와 관련되며, 나머지 1320 시간 단계들 동안 어떠한 영역들과도 관련되지 않는다(즉, 지점이 패드내의 천공부(960) 아래쪽에 있지 않으며, 그에 따라 지점에 영(zero)의 바이어스가 인가된다). 따라서, 시간의 45% 동안, 지점(A)은 Z2와 관련되고, 예상되는 제거 속도는 0.45 X R2 가 될 것이다.
알고리즘으로부터, 물질 층의 중심으로부터 떨어져 있는 제 2 지점(B)이 570 시간 단계(또는 총 시간 단계 개수의 23.75%) 동안 Z2와 관련되고, 774 시간 단계(또는 총 시간 단계 개수의 32.35%) 동안 Z3와 관련되며, 1056 시간 단계 동안 어떠한 영역과도 관련되지 않는다(즉, 패드내의 천공부 아래쪽에 있지 않는다)는 것이 추가적으로 결정되었다. 그에 따라, 지점(B)에 대한 예상 제거 속도는 각 영역내에서 소요된 시간의 백분율에 의해 가중치가 부여된 Z1, Z2, Z3, Z4, 및 Z5 에 대한 제거 속도의 평균에 의해 주어진다. 수학적으로 표현하면, 지점(B)에 대한 예상 제거 속도는 수학식 [.2375 x R2] + [.3235 x R3]로 주어진다.
유사한 방식으로, 알고리즘은 물질 층 상의 121 지점들의 나머지에 대해 예상 제거 속도를 계산하였다. 특히, 각 지점에 대한 예상 제거 속도는 [A1 X R1] + [A2 X R2] + [A3 X R3] + [A4 X R4] + [A5 X R5]로 계산되었다. A1, A2, A3, A4, 및 A5 는 특정 지점이 영역(Z1, Z2, Z3, Z4 및 Z5)들과 각각 관련된 시간들의 백분율이다.
연마될 물질 층은 연마되어야 하는 비-균일 표면을 가진다. 비-균일 표면(138)을 보상하기 위해, 희망(desired) 제거 프로파일은 도 13b에 도시된 제거 프로파일(902)과 유사하다. 연마후의 물질 층(105)의 제거 프로파일이 희망 제거 프로파일에 거의 일치되도록, 최소-제곱 회귀(least-squares regression)를 실시하여 R1, R2, R3, R4, 및 R5 에 대한 값들을 최적화시켰다. 이어서, 제거 속도와 바이어스 사이의 미리 결정된 (선형) 관계(특히, 볼트 단위의 바이어스는 분당(per minute) 수천 옹스트롬의 제거 속도와 같다)를 이용하여, 각 영역에 인가될 최적의 바이어스들이 결정된다. 바이어스 및 제거 속도 사이의 선형 관계의 추정(assumption) 및 회귀의 결과로, 2.0222 볼트의 V1 값, 1.8569 볼트의 V2 값, 2.0028 볼트의 V3 값, 3.7398 볼트의 V4 값, 및 6.7937 볼트의 V5 값이 얻어졌다. 이러한 바이어스를 이용하여 물질 층(105)이 연마되었고, 결과적인 제거 프로파일은 희망하는 제거 프로파일과 유사하였다.
도 11a 및 도 11b가 물질 층(105)에 대해 개별적으로 각각 바이어스될 수 있는 3개의 방사상 영역들로 분할된 카운터 전극(166)을 사용한 상태를 도시하고 있지만, 다른 패드 구성도 가능하다. 카운터 전극(166)은 1 보다 큰 어떠한 개수의 영역으로도 분할될 수 있을 것이다. 유사하게, 카운터 전극(166)의 영역들이 도 11a에 도시된 바와 같은 방사상 형태를 반드시 가져야할 필요는 없다. 영역들은, 예를 들어, 선형 섹션들과 같은 어떠한 기하학적 형상도 가질 수 있다.
또한, 카운터 전극(166)에 더하여, 하나 이상의 기준 전극을 사용하여 물질 층(105)에 개별적인 바이어스를 인가할 수도 있다. 연마될 물질 층과 하나 이상의 전극 사이에 다수의 바이어스를 인가하기 위해 이용될 수 있는 방법의 예가 교차-참조되고(cross-referenced), 동시에 계류중이며, 본 출원인에게 양도된 "전기화학적으로 CMP내에서의 제거 프로파일 제어(Control Of Removal Profile In Electrochemically Assisted CMP)"라는 명칭의 미국특허출원에 기재되어 있다.
전술한 방법은 전기화학적-기계적 연마(ECMP) 프로세스와 관련하여 설명되었지만, 본 발명은 전기화학적 활성(activity)을 포함하는 다른 제조 프로세스의 방법에도 이용될 수 있다. 전기화학적 활성을 이용하는 그러한 프로세스의 예는 전기화학적 증착 및 전기화학적 기계적 도금 프로세스(ECMPP)를 포함하는데, 상기 전기화학적 증착은 엣지 접촉부와 같은 통상적인 바이어스 인가 장치의 이용 없이 전도성 물질을 증착하기 위해 기판 표면에 균일한 바이어스를 인가하는데 사용되는 패드(160)를 포함하며, 상기 전기화학적 기계적 도금 프로세스는 전기화학적 증착 및 화학적 기계적 연마의 조합을 포함한다.
이상에서, 본 발명의 여러 가지 실시예들을 설명하였지만, 첨부된 청구범위에 의해 결정되는 본 발명의 범위 및 자체의 기본적인 범위내에서 본 발명의 기타 실시예들 및 추가적인 실시예들이 얻어질 수 있을 것이다.

Claims (32)

  1. 전도체층을 갖는 기판의 처리 장치로서,
    기판 지지대와,
    전극, 및
    상기 기판 지지대와 상기 전극 사이에 위치되며 복수의 영역을 가지는 패드를 포함하며,
    상기 패드의 복수의 영역은 상기 복수의 영역 중 하나 이상의 영역에 대한 전류 밀도를 상기 전극과 상기 기판 지지대 위에 배열되는 기판 사이에 제공하는,
    전도체층을 갖는 기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 복수의 영역은 반경 방향, 직선, 곡선, 동심, 나선형 또는 이들의 조합형태로 지향된 복수의 링으로 구성되는,
    전도체층을 갖는 기판 처리 장치.
  3. 제 1 항에 있어서,
    상기 복수의 영역의 각각의 영역은 각각의 영역에 별도의 바이어스를 제공하는 하나 이상의 기준 전극을 포함하는,
    전도체층을 갖는 기판 처리 장치.
  4. 제 3 항에 있어서,
    상기 복수의 기준 전극은 반경 방향, 직선, 곡선, 동심, 나선형 또는 이들의 조합형태로 지향된 복수의 링으로 구성되는,
    전도체층을 갖는 기판 처리 장치.
  5. 제 1 항에 있어서,
    상기 전극은 각각의 영역에 대한 별도의 바이어스 컨트롤을 제공하는 복수의 영역을 포함하는,
    전도체층을 갖는 기판 처리 장치.
  6. 제 5 항에 있어서,
    상기 전극의 각각의 영역은 절연 재료에 의해 인접 영역에 배열된 전도체 소자와 전기 절연된 전도체 소자를 포함하는,
    전도체층을 갖는 기판 처리 장치.
  7. 제 6 항에 있어서,
    상기 전도체 소자는 링, 반경방향으로 지향된 전도체 소자, 또는 이들의 조합체를 포함하는,
    전도체층을 갖는 기판 처리 장치.
  8. 제 7 항에 있어서,
    상기 전도체 소자는 동심으로 배열되는,
    전도체층을 갖는 기판 처리 장치.
  9. 제 1 항에 있어서,
    상기 패드의 복수의 영역은 상기 패드와 상대 전극 사이에 유전체 인서트를 위치시킴으로써 형성되며, 상기 유전체 인서트는 복수의 영역을 포함하며, 상기 유전체 인서트의 복수의 영역은 상기 복수의 영역 중 하나 이상의 영역에 대한 조절가능한 전류 밀도를 상기 전극과 기판 사이에 제공하는,
    전도체층을 갖는 기판 처리 장치.
  10. 제 9 항에 있어서,
    상기 유전체 인서트는 하나 이상의 동심 링 또는 환형 링을 포함하는,
    전도체층을 갖는 기판 처리 장치.
  11. 제 9 항에 있어서,
    상기 유전체 링은 상기 복수의 영역에 대한 투자율을 변경시키고, 상기 복수의 영역에 대한 유전체 재료를 변경하고, 상기 복수의 영역에 대한 유전체 재료의 두께를 변경시키고, 그리고 상기 복수의 영역에 대한 형상을 변경시킴으로써, 상기 복수의 영역 각각 영역에 대한 전류 밀도를 조절하는,
    전도체층을 갖는 기판 처리 장치.
  12. 상부에 형성된 금속층을 갖는 기판 처리 방법으로서,
    내부에 배열되는 전극을 갖춘 프로세싱 챔버 내부의 기판에 패드를 접촉시키는 단계와,
    상기 전극과 기판 사이에 전해액을 유동시키는 단계와,
    각각의 패드 영역과 각각의 전극 영역 사이에 별도의 바이어스를 인가하는 단계, 및
    상기 기판으로부터 금속층의 적어도 일부분을 제거하는 단계를 포함하며,
    상기 패드는 각각의 패드 영역 내에 별도의 바이어스 컨트롤을 갖는 복수의 패드 영역과, 상기 전극은 각각의 전극 영역 내에 별도의 바이어스 컨트롤을 갖는 복수의 전극 영역을 포함하는,
    상부에 형성된 금속층을 갖는 기판 처리 방법.
  13. 제 12 항에 있어서,
    상기 패드는 3 개의 동심 패드 영역을 포함하며, 상기 전극은 3 개의 동심 전극 영역을 포함하며, 상기 3 개의 동심 패드 영역은 상기 3 개의 동심 전극 영역에 인접 배열되는,
    상부에 형성된 금속층을 갖는 기판 처리 방법.
  14. 제 12 항에 있어서,
    상기 기판과 상기 전극, 상기 패드, 또는 상기 전극 및 상기 패드 사이의 상대 운동을 제공하는 단계를 더 포함하는,
    상부에 형성된 금속층을 갖는 기판 처리 방법.
  15. 제 13 항에 있어서,
    상기 별도의 바이어스를 인가하는 단계는,
    제 1 동심 패드 영역과 제 1 동심 전극 영역 사이에 제 1 바이어스를 인가하는 단계와, 제 2 동심 패드 영역과 제 2 동심 전극 영역 사이에 제 2 바이어스를 인가하는 단계, 및 제 3 동심 패드 영역과 제 3 동심 전극 영역 사이에 제 3 바이어스를 인가하는 단계를 포함하는,
    상부에 형성된 금속층을 갖는 기판 처리 방법.
  16. 제 15 항에 있어서,
    상기 제 1, 제 2 및 제 3 바이어스는 기판 표면 전체에 걸쳐서 불균일한 제거율을 제공하도록 인가되는,
    상부에 형성된 금속층을 갖는 기판 처리 방법.
  17. 기판 처리 방법으로서,
    복수의 영역을 갖는 전극 및 폴리싱 패드를 포함하는 처리 장치 내에 전도체 재료층을 갖춘 기판을 배열하는 단계와,
    상기 기판을 상기 폴리싱 패드와 접촉시키는 단계와,
    상기 기판의 적어도 일부분이 상기 전극의 복수 영역 중 하나 이상의 영역을 통과하도록 상기 전극의 복수의 영역과 관련하여 상기 기판을 이동시키는 단계와,
    상기 전극의 복수 영역 각각에 대해 바이어스를 인가하는 단계, 및
    상기 전도체 재료층으로부터 전도체 재료를 제거하는 단계를 포함하며,
    상기 복수의 영역 각각에 대한 바이어스는 상기 기판 층이 적어도 일부분이 상기 전극의 하나 이상의 영역과 관련되어 있는 시간에 의해 변경되는,
    기판 처리 방법.
  18. 제 17 항에 있어서,
    상기 전극의 복수 영역 각각에 대한 하나 이상의 테스트 바이어스의 인가에 따른 상기 전극의 복수의 영역 각각에 대한 제거율을 결정함으로써 기판 제거율을 결정하는 단계를 더 포함하는,
    기판 처리 방법.
  19. 제 18 항에 있어서,
    상기 전극의 복수 영역 각각에 대한 하나 이상의 테스트 바이어스의 인가에 따른 상기 전극의 복수의 영역 각각에 대한 제거율을 결정함으로써 기판 제거율을 결정하는 단계는 재료 제거, 재료 제거율, 층 두께, 및 이들의 조합으로 구성되는 그룹으로부터 선택되는 하나 이상의 폴리싱된 테스트 재료 층의 특성을 측정함으로써 달성되는,
    기판 처리 방법.
  20. 제 18 항에 있어서,
    상기 바이어스는 상기 전극의 복수 영역 각각에 대해 변화하는 비율로 전도체 재료를 제거하는 상기 기판 제거율에 의해 변경되는,
    기판 처리 방법.
  21. 제 20 항에 있어서,
    상기 바이어스는 실질적으로 불균일한 제어 프로파일 또는 실질적으로 균일한 제거 프로파일을 제공하여 상기 기판 표면을 평탄화하도록 상기 전극의 복수의 영역 각각에 대해 변화하는 비율로 전도체 재료를 제거하는 상기 기판 제거율에 의해 변경되는,
    기판 처리 방법.
  22. 제 20 항에 있어서,
    상기 기판 제거율은 상기 기판 상의 재료 층의 두께 편차, 또는 상기 기판의 두께 편차, 또는 상기 두 편차를 모두 보상하는,
    기판 처리 방법.
  23. 제 17 항에 있어서,
    상기 기판은 약 0.5 psi 이하의 압력으로 폴리싱 패드와 접촉하는,
    기판 처리 방법.
  24. 재료층 표면의 처리 방법으로서,
    복수의 영역을 갖는 전극 및 상기 전극의 복수의 영역에 대응하는 복수의 영역을 갖는 폴리싱 패드를 포함하는 처리 장치 내에 전도체 재료를 갖춘 기판을 배열하는 단계와,
    상기 폴리싱 패드와 상기 기판 사이에 상대 운동을 제공하는 단계, 및
    상기 폴리싱 패드의 복수의 영역 및 상기 전극의 복수의 영역 각각에 바이어스를 별도로 인가하는 단계를 포함하며,
    상기 각각의 바이어스는 상기 폴리싱 패드의 복수 영역 각각에 대해 변화하는 비율로 상기 전도체 재료층으로부터 전도체 재료가 제거되게 하는,
    재료층 표면의 처리 방법.
  25. 제 24 항에 있어서,
    상기 복수의 영역 각각에 대한 바이어스는 실질적으로 균일한 제거 프로파일 또는 실질적으로 불균일한 제거 프로파일을 제공하여 상기 기판 표면을 평탄화하도록 상기 복수의 영역 각각에 대해 변화하는 비율로 전도체 재료를 제거하는,
    재료층 표면의 처리 방법.
  26. 제 24 항에 있어서,
    상기 폴리싱 패드는 관통 형성되는 복수의 천공을 가지는,
    재료층 표면의 처리 방법.
  27. 제 24 항에 있어서,
    상기 폴리싱 패드의 복수 영역 중 각각의 영역과 상기 상대 전극의 복수의 영역 중 각각의 영역 사이에 바이어스를 인가하는 것에 의해 상기 재료층의 두께 편차, 또는 상기 기판의 두께 편차, 또는 상기 두 편차를 보상하여 상기 기판 표면을 평탄하는,
    재료층 표면의 처리 방법.
  28. 제 24 항에 있어서,
    상기 전도체 재료층의 적어도 일부분이 상기 전극의 복수 영역 중 각각, 또는 상기 폴리싱 패드의 복수의 영역 중 각각, 또는 이들 모두와 관련된 시간을 결정하는 단계를 더 포함하는,
    재료층 표면의 처리 방법.
  29. 제 28 항에 있어서,
    상기 폴리싱 패드의 복수 영역 중 각각의 영역과 상기 상대 전극의 복수의 영역 중 각각의 영역 사이에 바이어스를 인가하는 것에 의해 상기 전도체 재료층의 적어도 일부분이 상기 전극의 복수 영역 중 각각, 또는 상기 폴리싱 패드의 복수의 영역 중 각각, 또는 이들 모두와 관련된 시간 편차를 보상하여 상기 기판 표면을 평탄화하는,
    재료층 표면의 처리 방법.
  30. 제 24 항에 있어서,
    상기 전도체 재료층의 적어도 일부분이 상기 전극의 복수 영역 중 각각, 또는 상기 폴리싱 패드의 복수의 영역 중 각각, 또는 이들 모두와 관련된 시간의 분포를 결정하는 단계를 더 포함하는,
    재료층 표면의 처리 방법.
  31. 제 30 항에 있어서,
    상기 폴리싱 패드의 복수 영역 중 각각의 영역과 상기 상대 전극의 복수의 영역 중 각각의 영역 사이에 바이어스를 인가하는 것에 의해 상기 전도체 재료층의 적어도 일부분이 상기 전극의 복수 영역 중 각각, 또는 상기 폴리싱 패드의 복수의 영역 중 각각, 또는 이들 모두와 관련된 시간 분포의 편차를 보상하여 상기 기판 표면을 평탄화하는,
    재료층 표면의 처리 방법.
  32. 제 24 항에 있어서,
    상기 기판을 약 0.5 psi 이하의 압력으로 상기 폴리싱 패드에 의해 접촉시키는 단계를 더 포함하는,
    재료층 표면의 처리 방법.
KR1020057004529A 2002-09-16 2003-09-15 전기화학적 보조 ｃｍｐ에서 제거 프로파일의 제어 KR20050043972A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/244,697 2002-09-16
US10/244,688 2002-09-16
US10/244,697 US6991526B2 (en) 2002-09-16 2002-09-16 Control of removal profile in electrochemically assisted CMP
US10/244,688 US6848970B2 (en) 2002-09-16 2002-09-16 Process control in electrochemically assisted planarization

Publications (1)

Publication Number Publication Date
KR20050043972A true KR20050043972A (ko) 2005-05-11

Family

ID=31996748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004529A KR20050043972A (ko) 2002-09-16 2003-09-15 전기화학적 보조 ｃｍｐ에서 제거 프로파일의 제어

Country Status (4)

Country Link
JP (1) JP2005539384A (ko)
KR (1) KR20050043972A (ko)
TW (1) TW200409225A (ko)
WO (1) WO2004024394A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200072631A (ko) * 2018-12-12 2020-06-23 주식회사 포스코 연마장치
KR20220025234A (ko) * 2016-03-24 2022-03-03 어플라이드 머티어리얼스, 인코포레이티드 화학적 기계적 연마를 위한 조직화된 소형 패드

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842169B2 (en) 2003-03-04 2010-11-30 Applied Materials, Inc. Method and apparatus for local polishing control
WO2006086265A2 (en) * 2005-02-07 2006-08-17 Applied Materials, Inc. Method and composition for polishing a substrate
US20070158201A1 (en) * 2006-01-06 2007-07-12 Applied Materials, Inc. Electrochemical processing with dynamic process control
CN110411344B (zh) * 2019-08-06 2021-07-20 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种校准方法、校准装置、校准系统及电子设备
WO2022029862A1 (ja) * 2020-08-04 2022-02-10 株式会社 東芝 電極評価方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797623B2 (en) * 2000-03-09 2004-09-28 Sony Corporation Methods of producing and polishing semiconductor device and polishing apparatus
US7160176B2 (en) * 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220025234A (ko) * 2016-03-24 2022-03-03 어플라이드 머티어리얼스, 인코포레이티드 화학적 기계적 연마를 위한 조직화된 소형 패드
KR20200072631A (ko) * 2018-12-12 2020-06-23 주식회사 포스코 연마장치

Also Published As

Publication number Publication date
WO2004024394A1 (en) 2004-03-25
TW200409225A (en) 2004-06-01
JP2005539384A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
US7294038B2 (en) Process control in electrochemically assisted planarization
US6991526B2 (en) Control of removal profile in electrochemically assisted CMP
US6776693B2 (en) Method and apparatus for face-up substrate polishing
US7186164B2 (en) Processing pad assembly with zone control
US7842169B2 (en) Method and apparatus for local polishing control
KR200331354Y1 (ko) 전기화학적 기계적 연마를 위한 전도성 연마 부품
US20080051009A1 (en) Endpoint for electroprocessing
US7655565B2 (en) Electroprocessing profile control
US7628905B2 (en) Algorithm for real-time process control of electro-polishing
US20030054729A1 (en) Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US20030213703A1 (en) Method and apparatus for substrate polishing
KR20060111651A (ko) 전기화학적 기계식 프로세싱용 패드 조립체
KR100882050B1 (ko) 전압 모드 전류 제어
KR20050043972A (ko) 전기화학적 보조 ｃｍｐ에서 제거 프로파일의 제어
US20040072445A1 (en) Effective method to improve surface finish in electrochemically assisted CMP
US6863794B2 (en) Method and apparatus for forming metal layers
KR20080058514A (ko) 전도성 부분을 구비하는 리테이닝 링
US20070215488A1 (en) Methods and apparatus for electroprocessing with recessed bias contact
KR200331353Y1 (ko) 전기화학적 기계적 연마를 위한 전도성 연마 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application