KR20050040335A - The method for fabricating the lcd device - Google Patents

The method for fabricating the lcd device Download PDF

Info

Publication number
KR20050040335A
KR20050040335A KR1020030075509A KR20030075509A KR20050040335A KR 20050040335 A KR20050040335 A KR 20050040335A KR 1020030075509 A KR1020030075509 A KR 1020030075509A KR 20030075509 A KR20030075509 A KR 20030075509A KR 20050040335 A KR20050040335 A KR 20050040335A
Authority
KR
South Korea
Prior art keywords
pad
gate
forming
data
liquid crystal
Prior art date
Application number
KR1020030075509A
Other languages
Korean (ko)
Other versions
KR100971396B1 (en
Inventor
남승희
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030075509A priority Critical patent/KR100971396B1/en
Publication of KR20050040335A publication Critical patent/KR20050040335A/en
Application granted granted Critical
Publication of KR100971396B1 publication Critical patent/KR100971396B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 AP 플라즈마에 의한 패드 오픈 공정시 패드 이외의 영역에 있어서 데미지를 최소화하는 액정표시소자의 제조방법에 관한 것으로, 특히, 본 발명에 의한 액정표시소자의 제조방법은 하부기판 상에 게이트배선 및 데이터배선 그리고, 복수개씩 패드 유닛을 이루는 게이트 패드 및 데이터 패드를 구비한 박막 어레이를 형성하는 단계와, 상부기판에 칼라필터층을 형성하는 단계와, 상기 상,하부 기판을 대향합착하는 단계와, 상기 합착된 상기 상,하부 기판을 셀 단위로 절단하는 단계와, 상기 합착된 상기 게이트 패드 및/또는 데이터 패드를 패드 유닛별로 오픈하는 단계를 포함함을 특징으로 한다.The present invention relates to a method of manufacturing a liquid crystal display device that minimizes damage in a region other than a pad during a pad opening process by an AP plasma. In particular, the method of manufacturing a liquid crystal display device according to the present invention provides a gate wiring on a lower substrate. And forming a thin film array including data wirings and gate pads and data pads forming a plurality of pad units, forming a color filter layer on an upper substrate, and opposing-adhering the upper and lower substrates; And cutting the bonded upper and lower substrates in cell units, and opening the bonded gate pad and / or data pad for each pad unit.

Description

액정표시소자의 제조방법{The Method for Fabricating the LCD Device} The method for fabricating the LCD device

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 액정표시소자 패드부의 오픈공정을 포함한 액정표시소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly, to a method for manufacturing a liquid crystal display device including an open process of a liquid crystal display device pad portion.

평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.BACKGROUND ART Liquid crystal display devices, which have recently been spotlighted as flat panel display devices, have been actively researched due to their high contrast ratio, suitable for gradation display or moving picture display, and low power consumption.

특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.In particular, it can be manufactured with a thin thickness so that it can be used as an ultra-thin display device such as a wall-mounted TV in the future, and is light in weight and consumes significantly less power than a CRT CRT. It is being used as a next generation display device.

이와 같은 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터와 화소전극이 형성된 박막 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.Such a liquid crystal display device generally includes a thin film array substrate having a thin film transistor and a pixel electrode formed in each pixel region defined by gate wiring and data wiring, a color filter substrate having a color filter layer and a common electrode formed therebetween, It is composed of an interposed liquid crystal layer, by applying a voltage to the electrode to rearrange the liquid crystal molecules of the liquid crystal layer to adjust the amount of light transmitted to display an image.

이 때, 상기 컬러필터 기판과 박막 어레이 기판은 에폭시 수지와 같은 씨일제에 의해 합착되며, PCB(Printed Circuit Board) 상의 구동회로는 TCP(Tape Carrier Package)를 통해 박막 어레이 기판에 연결된다.At this time, the color filter substrate and the thin film array substrate are bonded by a sealant such as an epoxy resin, and the driving circuit on the printed circuit board (PCB) is connected to the thin film array substrate through a tape carrier package (TCP).

상기 박막 어레이 기판은 도 1에서와 같이, 게이트 배선(112) 및 데이터 배선(115)에 의해 각 화소가 정의된 액티브 영역과 게이트 패드(122) 및 데이터 패드(125)에 의해 외부 구동회로와 연결되는 패드부 영역으로 구분된다.As illustrated in FIG. 1, the thin film array substrate is connected to an external driving circuit by an active region in which each pixel is defined by the gate line 112 and the data line 115, and a gate pad 122 and a data pad 125. The pad portion is divided into areas.

구체적으로, 액티브 영역의 유리 기판 상에는 복수개의 게이트 배선(112) 및 데이터 배선(115)이 교차 형성되어 있고, 상기 게이트 배선(112)과 데이터 배선(115)의 교차 부위에는 스위칭 소자로서 박막트랜지스터(TFT : Thin Film Transistor, 도시하지 않음)가 형성되어 있다.Specifically, a plurality of gate wirings 112 and data wirings 115 are formed on the glass substrate in the active region, and a thin film transistor (A) as a switching element is formed at the intersection of the gate wirings 112 and the data wirings 115. TFT: Thin Film Transistor (not shown) is formed.

그리고, 패드부 영역에는 게이트 드라이버의 게이트 구동신호를 상기 각 게이트 배선(112)에 인가하기 위한 복수개의 게이트 패드(122)와, 데이터 드라이버의 데이터 신호를 상기 각 데이터 배선(115)에 인가하기 위한 복수개의 데이터 패드(125)가 형성되어 있다. In the pad region, a plurality of gate pads 122 for applying a gate driving signal of a gate driver to each of the gate lines 112 and a data signal of a data driver to the data lines 115 are provided. A plurality of data pads 125 are formed.

상기 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성된 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성된 데이터 패드(125)가 형성되어 각각 외부 구동회로와 전기적 신호를 인터페이싱한다. A gate pad 122 extending from the gate wiring 112 and a data pad 125 extending from the data wiring 115 are formed in the pad portion region to interface an electrical signal with an external driving circuit, respectively.

즉, 액정표시장치를 구동하기 위해서는 상기의 게이트 패드(122) 및 데이터 패드(125)를 오픈하여 구동신호를 공급하는 구동회로와 접속하는데, 상기 구동회로에서 공급하는 데이터 입력신호를 자체의 제어신호에 따라 분리하여 각 화소에 전달한다. That is, in order to drive the liquid crystal display device, the gate pad 122 and the data pad 125 are opened and connected to a driving circuit for supplying a driving signal. The data input signal supplied from the driving circuit is connected to its own control signal. Separate and pass to each pixel.

이하, 첨부된 도면을 참조로 종래 기술의 액정표시소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a liquid crystal display device according to the related art will be described with reference to the accompanying drawings.

도 2a 내지 도 2d는 액정표시소자의 제작과정을 나타낸 공정단면도이다.2A through 2D are cross-sectional views illustrating a manufacturing process of a liquid crystal display device.

우선, 도 2a에서와 같이, 투명 유리기판(111)상에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 스퍼터링 방법으로 증착하고 포토식각기술로 패터닝하여 패드부 영역에 게이트 패드(122)를 형성한다.First, as shown in FIG. 2A, a low-resistance metal material such as aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), chromium (Cr), or the like is deposited on the transparent glass substrate 111 by a sputtering method. Patterning is performed to form the gate pad 122 in the pad portion region.

이 때, 상기 게이트 패드(122)와 동시에 액티브 영역의 게이트 배선(미도시) 및 게이트 전극(112)을 형성한다.At this time, a gate wiring (not shown) and a gate electrode 112 of an active region are formed simultaneously with the gate pad 122.

다음, 상기 게이트 패드(122)를 포함한 전면에 절연 내압 특성이 좋은 무기물인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등을 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 2000Å 두께의 게이트 절연막(113)을 형성한다. Next, silicon oxide (SiOx) or silicon nitride (SiNx), which is an inorganic material having good insulation voltage characteristics, is deposited on the entire surface including the gate pad 122 by a plasma-enhanced chemical vapor deposition method. To form.

이후, 상기 게이트 절연막(113) 상에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 SiH4 와 H2 혼합가스를 이용한 플라즈마 화학기상증착 방법으로 증착하고 패터닝하여, 상기 게이트 전극(112) 상에 섬(island) 모양으로 반도체층(114)을 형성한다.Subsequently, amorphous silicon (a-Si: H) is deposited and patterned on the gate insulating layer 113 by plasma chemical vapor deposition using SiH 4 and H 2 mixed gas, and then patterned on the gate electrode 112. The semiconductor layer 114 is formed in an island shape.

계속하여, 도 2b에서와 같이, 상기 반도체층(114)을 포함한 상기 게이트 절연막(113) 상에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 스퍼터링 방법으로 증착하고 포토식각기술로 패터닝하여 패드부 영역에 데이터 패드(125)를 형성한다. Subsequently, as shown in FIG. 2B, a low resistance metal such as aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), chromium (Cr), or the like is formed on the gate insulating layer 113 including the semiconductor layer 114. The material is deposited by a sputtering method and patterned by photolithography to form a data pad 125 in the pad region.

이 때, 상기 데이터 패드(125)와 동시에 액티브 영역의 데이터 배선(미도시) 및 소스/드레인 전극(115a,115b)을 형성한다.At this time, data lines (not shown) and source / drain electrodes 115a and 115b in the active region are formed at the same time as the data pad 125.

다음, 도 2c에서와 같이, 상기 데이터 패드(125)를 포함한 전면에 실리콘 질화물 또는 실리콘 산화물 등의 무기절연물질을 증착하거나 또는 BCB(Benzocyclobutene)또는 아크릴계 물질과 같은 유기 절연물질을 도포하여 보호막(116)을 형성한다.Next, as shown in FIG. 2C, an inorganic insulating material such as silicon nitride or silicon oxide is deposited on the entire surface including the data pad 125, or an organic insulating material such as benzocyclobutene (BCB) or an acrylic material is coated to form a protective film 116. ).

이어서, 포토식각기술로서 상기 보호막(116)을 식각하여 액티브 영역의 드레인 전극(115b)이 노출되는 콘택홀(171)을 형성하고, 패드부 영역의 각 게이트 패드(122) 및 데이터 패드(125)들이 노출되도록 상기 보호막(116) 및 게이트 절연막(113)을 선택적으로 제거하여 패드오픈영역(181a,181b)을 형성한다.Subsequently, the passivation layer 116 is etched to form a contact hole 171 through which the drain electrode 115b of the active region is exposed by photo etching, and the gate pad 122 and the data pad 125 of the pad portion region are exposed. Pad opening regions 181a and 181b are formed by selectively removing the passivation layer 116 and the gate insulating layer 113 so that the light may be exposed.

이 때, 패드부 영역의 게이트 패드(122)를 오픈하기 위해서는 게이트 패드 상의 게이트 절연막(113)과 보호막(116)의 적층막을 에칭한다.At this time, in order to open the gate pad 122 in the pad portion region, the laminated film of the gate insulating film 113 and the protective film 116 on the gate pad is etched.

이후, 상기 패드오픈영역(181a,181b)을 통해서 상기 게이트 패드(122) 및 데이터 패드(125)와 각각 접속하도록 상기 보호막(116) 상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxie) 등의 투명한 도전 물질을 증착하고 패터닝한다. 이 때 액티브 영역내 화소 전극(117)과 패드부 영역내 투명도전막(127)을 동시에 형성된다. Thereafter, indium tin oxide (ITO) or indium zinc oxide (IZO) or the like is formed on the passivation layer 116 so as to be connected to the gate pad 122 and the data pad 125 through the pad open regions 181a and 181b, respectively. The transparent conductive material of is deposited and patterned. At this time, the pixel electrode 117 in the active region and the transparent conductive film 127 in the pad portion region are simultaneously formed.

이후, 상기 투명도전막(127)과 접속한 상기 각 게이트 패드(115) 및 데이터 패드(125)는 테스트(Test)를 위해 MPS라인(Mass Production System Line)에 연결된다. Thereafter, the gate pads 115 and the data pads 125 connected to the transparent conductive film 127 are connected to a mass production system line (MPS line) for a test.

상기와 같이 구성된 박막 어레이 기판은 컬러필터 기판과 합착되기 전에, 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 불량을 테스트하기 위해 MPS(Mass Production System) 테스트 공정을 거치게 된다. The thin film array substrate configured as described above undergoes a Mass Production System (MPS) test process to test defects such as line defects and point defects before bonding to the color filter substrate.

테스트 검사는 액티브 영역의 게이트 배선과 연결된 게이트 패드와 데이터 배선과 연결된 데이터 패드를 통해 신호전압을 인가하여 기판의 불량 유무를 판정하는 형식으로 이루어진다.The test test is performed by applying a signal voltage through a gate pad connected to the gate line of the active region and a data pad connected to the data line to determine whether the substrate is defective.

그러나, 상,하부 기판의 대향 합착전에 패드부를 오픈하게 되면, 합착하거나 또는 합착을 재보정할 때까지 패드부에 이물이 침투하여 신호불량이 생기게 되는 문제점이 발생한다. However, if the pad portion is opened before the opposing bonding of the upper and lower substrates, foreign matter penetrates into the pad portion until bonding or re-adhering the bonding occurs.

또한, 저마스크 공정에서, 화소전극과 드레인 영역의 콘택이 불필요한 경우, 상기 게이트 패드 및 데이터 패드를 오픈하기 위해 별도의 콘택홀 형성 공정을 수행해야 하므로 공정 단순화에 한계가 있다. In addition, in the low mask process, when the contact between the pixel electrode and the drain region is unnecessary, a separate contact hole forming process must be performed to open the gate pad and the data pad, thereby limiting the process simplification.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 박막 어레이 기판 제작시 패드를 오픈시키지 않고, 상,하부 기판 합착 후 한번에 패드를 오픈시킴으로써 공정을 단순화한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, to provide a method of manufacturing a liquid crystal display device by simplifying the process by opening the pad at once after bonding the upper and lower substrates, without opening the pad when manufacturing the thin film array substrate. The purpose is.

본 발명의 목적을 달성하기 위한 액정표시소자의 제조방법은 하부기판 상에 게이트배선 및 데이터배선 그리고, 복수개씩 패드 유닛을 이루는 게이트 패드 및 데이터 패드를 구비한 박막 어레이를 형성하는 단계와, 상부기판에 칼라필터층을 형성하는 단계와, 상기 상,하부 기판을 대향합착하는 단계와, 상기 합착된 상기 상,하부기판을 셀 단위로 절단하는 단계와, 상기 합착된 상기 게이트 패드 및/또는 데이터 패드를 패드 유닛별로 오픈하는 단계를 포함함을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: forming a thin film array including a gate wiring and a data wiring on a lower substrate, and a plurality of gate pads and data pads forming a plurality of pad units; Forming a color filter layer on the substrate, opposing-adhering the upper and lower substrates, cutting the bonded upper and lower substrates in cell units, and forming the bonded gate pad and / or data pad. And opening the pad unit by pad unit.

이하, 첨부된 도면을 참조로 하여 본 발명에 의한 액정표시소자의 제조방법을 살펴보면 다음과 같다.Hereinafter, a manufacturing method of a liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 의한 액정표시소자의 제작순서를 나타낸 순서도이고, 도 4는 일반적인 액정표시소자의 사시도이며, 도 5는 본 발명의 AP 플라즈마 장치를 이용한 패드부 오픈공정을 나타낸 공정단면도이다.3 is a flow chart showing a manufacturing procedure of the liquid crystal display device according to the present invention, FIG. 4 is a perspective view of a general liquid crystal display device, and FIG. 5 is a process sectional view showing a pad opening step using the AP plasma device of the present invention.

액정표시소자는 전술한 바와 같이, 색상구현을 위한 컬러필터층이 형성된 컬러필터 기판과, 액정분자의 배열 방향을 변환시킬 수 있는 스위칭 소자가 형성된 액티브 영역과 외부 구동회로와 접속되는 패드부 영역으로 구분되는 박막 어레이 기판과, 상기 두 기판 사이에 형성된 액정층으로 구성되는바, 상기 액정표시소자의 제조방법을 살펴보면 다음과 같다.As described above, the liquid crystal display device is divided into a color filter substrate on which a color filter layer for color realization is formed, an active region in which a switching element for changing the arrangement direction of liquid crystal molecules is formed, and a pad portion region connected to an external driving circuit. The thin film array substrate and the liquid crystal layer formed between the two substrates, the manufacturing method of the liquid crystal display device as follows.

먼저, 도 3의 순서도에서와 같이, 박막 어레이 기판 및 컬러필터 기판을 제작한다(S1,S2).First, as shown in the flowchart of FIG. 3, a thin film array substrate and a color filter substrate are manufactured (S1 and S2).

즉, 박막 어레이 기판의 액티브 영역에는 게이트 배선 및 데이터 배선을 교차 형성하여 화소 영역을 정의하고, 각 화소 영역에 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극의 적층막인 박막트랜지스터를 형성한 뒤, 상기 박막트랜지스터의 드레인 전극에 접속하는 화소전극을 형성한다. That is, a pixel region is defined by crossing gate lines and data lines in an active region of a thin film array substrate, and a thin film transistor, which is a stacked layer of a gate electrode, a gate insulating film, a semiconductor layer, and a source / drain electrode, is formed in each pixel region. Subsequently, a pixel electrode connected to the drain electrode of the thin film transistor is formed.

이 때, 박막 어레이 기판의 패드부 영역에는 게이트 패드와 데이터 패드를 형성한다.In this case, a gate pad and a data pad are formed in the pad region of the thin film array substrate.

구체적으로, 기판 상에 게이트용 금속층을 증착하고 패터닝하여 일직선 상의 게이트 배선과, 상기 게이트 배선에서 분기되는 게이트 전극과, 패드부 영역내에서 상기 게이트 배선에서 연장되는 게이트 패드를 형성한다.Specifically, a gate metal layer is deposited and patterned on a substrate to form a gate line in a straight line, a gate electrode branched from the gate line, and a gate pad extending from the gate line in a pad portion region.

이후, 상기 게이트 배선을 포함한 전면에 실리콘 질화물 또는 실리콘 산화물을 증착하여 게이트 절연막을 형성하고, 상기 게이트 전극 상부의 게이트 절연막 상에 비정질 실리콘의 반도체층을 형성한다.Thereafter, silicon nitride or silicon oxide is deposited on the entire surface including the gate wiring to form a gate insulating film, and a semiconductor layer of amorphous silicon is formed on the gate insulating film on the gate electrode.

다음, 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선에서 분기되어 상기 반도체층 상에 형성되는 소스/드레인 전극과, 패드부 영역내에서 상기 데이터 배선에서 연장되는 데이터 패드를 형성한다.Next, a data line crossing the gate line, a source / drain electrode branched from the data line and formed on the semiconductor layer, and a data pad extending from the data line in a pad portion region are formed.

이어서, 상기 드레인 전극과 연결되는 투명한 도전물질층인 화소전극을 형성한 뒤, 상기 화소전극을 포함한 전면에 보호막을 형성한다.Subsequently, a pixel electrode which is a transparent conductive material layer connected to the drain electrode is formed, and then a protective film is formed on the entire surface including the pixel electrode.

따라서, 상기 게이트 패드 상에는 게이트 절연막 및 보호막의 절연층이 적층되어 있고, 상기 데이터 패드 상에는 상기 보호막이 도포되어 있다. 이러한 패드 상의 절연층은 후공정을 통해 오픈되어 외부 구동회로와 접속하게 된다. Therefore, an insulating layer of a gate insulating film and a protective film is laminated on the gate pad, and the protective film is coated on the data pad. The insulating layer on the pad is opened through a later process to connect with an external driving circuit.

한편, 컬러필터 기판에는 블랙 매트릭스를 형성한 뒤, 상기 블랙 매트릭스 사이에 색상을 구현하기 위한 R,G,B의 컬러필터층을 형성하고 상기 컬러필터층을 포함한 전면에 투명한 도전물질층인 공통전극을 형성한다.Meanwhile, after forming a black matrix on the color filter substrate, a color filter layer of R, G, and B is formed between the black matrices, and a common electrode, which is a transparent conductive material layer, is formed on the entire surface including the color filter layer. do.

상기와 같이, 박막 어레이 기판 및 컬러필터 기판을 제작한 후에는 상기 두 기판을 대향합착한다(S3).As described above, after the thin film array substrate and the color filter substrate are manufactured, the two substrates are opposed to each other (S3).

즉, 상기 박막 어레이 기판에 접착제 역할을 하는 엑포시 수지의 씨일제를 액정주입구를 제외한 나머지 영역에 형성하고, 상기 컬러필터 기판 내측면에 스페이서를 골고루 형성한 뒤, 상기 박막 어레이 기판과 컬러필터 기판을 대향 합착시킨다.That is, the sealing agent of the epoxy resin serving as an adhesive on the thin film array substrate is formed in the remaining regions except for the liquid crystal inlet, and evenly formed spacers are formed on the inner surface of the color filter substrate, and then the thin film array substrate and the color filter substrate. To oppose.

이후, 상기에서와 같이 합착된 두 기판에 높은 압력을 가하여 기판 사이의 간격을 일정하게 유지시키면서 상기 씨일제를 경화시켜 두 기판을 완전히 접착시킨다.Thereafter, high pressure is applied to the two bonded substrates as described above, thereby curing the sealant while keeping the gap between the substrates constant, thereby completely bonding the two substrates.

다음, 합착된 두 기판은 스크라이브(Scribe) 공정과 브레이크(Break) 공정을 거쳐 원하는 제품크기로 절단된다(S4,S5). Next, the two bonded substrates are cut into desired product sizes through a scribe process and a break process (S4 and S5).

즉, 완전히 접착된 상기 두 기판을 필요한 크기로 절단하기 위해서 상기 컬러필터 기판 표면에 일정한 압력과 속도를 가진 스크라이브 휠(scribe wheel)을 이용하여 클랙(crack)을 형성하는 스크라이브 공정을 행한다. 이 때, 상기 스크라이브 휠은 투명 유리기판보다 경도가 높은 재질로 한다.That is, a scribe process is performed to form a crack using a scribe wheel having a constant pressure and speed on the surface of the color filter substrate in order to cut the two bonded substrates to the required size. In this case, the scribe wheel is made of a material having a higher hardness than the transparent glass substrate.

이어서, 상기 액정 패널을 반전하여 상기 클랙이 형성된 부위를 따라 박막 어레이 기판 상에서 브레이크 바(break bar)를 이용하여 직접적인 충격을 가함으로써 원하는 액정패널의 크기의 셀로 분리한다. Subsequently, the liquid crystal panel is inverted and subjected to direct impact using a break bar on the thin film array substrate along the portion where the crack is formed, thereby separating the liquid crystal panel into cells having a desired size of the liquid crystal panel.

상기에서와 같이 절단된 상기 두 기판 사이에 상기 액정주입구를 통해 액정을 주입하고 봉입함으로써 필요한 크기의 액정패널을 얻는다(S6).A liquid crystal panel having a required size is obtained by injecting and encapsulating a liquid crystal through the liquid crystal inlet between the two substrates cut as described above (S6).

즉, 접착된 액정 셀을 진공조 내부로 인입하여 액정주입구를 액정쟁반에 담그고 셀 내부를 진공 탈기한 후 불활성 가스를 공급하면서 진공조를 대기압 분위기로 만든다. 이 때, 액정셀 내부와 진공조의 대기압 차이에 의해 기판 사이에 액정이 주입된다. 상기 불활성 가스로는 질소(N2) 가스를 많이 사용하며 가스 공급 속도에 의해 액정주입 속도가 결정된다.That is, the bonded liquid crystal cell is introduced into the vacuum chamber to immerse the liquid crystal inlet in the liquid crystal tray, vacuum degassing the inside of the cell, and supply the inert gas to make the vacuum chamber at atmospheric pressure. At this time, the liquid crystal is injected between the substrate due to the difference in the atmospheric pressure between the liquid crystal cell and the vacuum chamber. Nitrogen (N 2 ) gas is used as the inert gas, and the liquid crystal injection rate is determined by the gas supply rate.

최근에는, 액정표시소자가 대형화됨에 따라 상기의 액정주입 방식에 의하지 않고, 기판 대향합착전 기판 내측면에 액정을 적하하고 골고루 퍼지게 함으로써 액정층을 형성하는 액정적하 방식에 의하기도 한다.In recent years, as the liquid crystal display device is enlarged in size, the liquid crystal dropping method does not depend on the above-mentioned liquid crystal injection method, but also the liquid crystal dropping method of forming a liquid crystal layer by dropping and spreading the liquid crystal evenly on the inner surface of the substrate before the substrate opposing bonding.

계속하여, 스크라이브/브레이크 공정에서의 액정패널의 절단면 및 모서리를 일정 메쉬(mesh)를 가진 연마 숫돌을 사용하여 그라인딩(grinding) 해준다(S7). 이것은 이후 액정 모듈의 조립 및 세트 장착을 할 때 액정패널의 절단면의 깨짐을 방지하기 위한 공정이다.Subsequently, the cutting surface and the edge of the liquid crystal panel in the scribing / breaking process are ground using a grinding wheel having a predetermined mesh (S7). This is a process for preventing breakage of the cut surface of the liquid crystal panel when assembling and mounting the liquid crystal module.

이와같이 형성된 액정표시소자는 도 4에 도시된 바와 같다.The liquid crystal display device thus formed is as shown in FIG. 4.

도 4에서 게이트 패드(222) 및 데이터 패드(225)가 노출되어 있는 영역이 패드부 영역에 해당하며, 전술한 바와 같이, 상기 게이트 패드(222) 상에는 게이트 절연막 및 보호막의 절연층이 적층되어 있고, 상기 데이터 패드(225) 상에는 보호막이 도포되어 있다. In FIG. 4, an area where the gate pad 222 and the data pad 225 are exposed corresponds to a pad area. As described above, an insulating layer of a gate insulating film and a protective film is stacked on the gate pad 222. The protective film is coated on the data pad 225.

따라서, 상기 게이트 패드(222) 및 데이터 패드(225)를 오픈하기 위해서는 상기 게이트 절연막 및 보호막을 제거하여야 한다.Therefore, in order to open the gate pad 222 and the data pad 225, the gate insulating film and the protective film should be removed.

한편, 상기 게이트 패드(222) 및 데이터 패드(225)는 도 4에서와 같이, 복수개의 패드가 패드유닛(230)을 이룬다. Meanwhile, in the gate pad 222 and the data pad 225, as shown in FIG. 4, a plurality of pads form the pad unit 230.

미설명 부호인 211은 박막 어레이 기판이고, 231은 컬러필터기판이다.Reference numeral 211 denotes a thin film array substrate, and 231 denotes a color filter substrate.

마지막으로, 상기 게이트 패드(222) 및 데이터 패드(225) 상부의 절연층을 제거하기 위해 패드오픈공정을 수행한다(S7). 상기 패드오픈공정을 위해서는 AP 플라즈마(Atmospheric Pressure Plasma) 장치를 사용한다.Finally, a pad opening process is performed to remove the insulating layers on the gate pad 222 and the data pad 225 (S7). An AP plasma (Atmospheric Pressure Plasma) device is used for the pad opening process.

상기 AP 플라즈마 장치는 패드 유닛(230)의 위치에 상응하는 노즐 유닛(500)과, 상기 노즐 유닛(500)에 소속되고 애노드 전극(anode electrode) 및 캐소드 전극(cathode electrode)이 구비되어 플라즈마를 방사하는 복수개의 노즐(501)과, 상기 노즐(501)의 애노드 전극에 연결되는 애노드 전극선(543)과, 상기 노즐(501)의 캐소드 전극에 연결되는 캐소드 전극선(544)과, 플라즈마가 발생하는 플라즈마 방전 영역(미도시)으로 구성된다.The AP plasma apparatus includes a nozzle unit 500 corresponding to the position of the pad unit 230, an anode electrode, and a cathode electrode belonging to the nozzle unit 500 and having an anode electrode and a cathode electrode to radiate the plasma. A plurality of nozzles 501, an anode electrode line 543 connected to an anode electrode of the nozzle 501, a cathode electrode line 544 connected to a cathode electrode of the nozzle 501, and a plasma in which plasma is generated It consists of a discharge area (not shown).

이 때, 상기 애노드 전극은 고주파(RF ; Radio frequency) 전원에 접속되고, 상기 애노드 전극과 캐소스 전극은 동일 접지된다.In this case, the anode electrode is connected to a radio frequency (RF) power source, and the anode electrode and the cathode electrode are grounded to the same ground.

한편, 상기 노즐 유닛(500)은 패드 유닛(230) 사이즈와 같거나 3㎝ 정도 더 큰 것으로 하는데, 액정패널의 모델이 다양하고 각 모델의 패드 유닛의 간격이 서로 상이하므로 적절하게 조절하여 적용할 수 있는 것으로 한다.On the other hand, the nozzle unit 500 is equal to or larger than the size of the pad unit 230, and the size of the liquid crystal panel is different, the pad unit of each model is different from each other because the distance between the pad unit of each model is appropriately adjusted and applied We shall be able to.

이것은, 패드부 전 영역에 대해 노즐을 구비한 종래의 AP 플라즈마 장치와 차별화한 것이다. This is a differentiation from the conventional AP plasma apparatus provided with nozzles for the entire pad portion area.

따라서, 종래의 AP 플라즈마 장치를 사용하였을 경우에는, 패드 유닛(230)과 패드 유닛(230) 사이에도 플라즈마가 방사되어 패드 이외의 영역에 데미지가 발생하였는데, 본 발명에 의한 AP 플라즈마 장치를 사용하면 그러한 문제점이 미연에 방지된다. Therefore, when the conventional AP plasma apparatus is used, plasma is radiated between the pad unit 230 and the pad unit 230 to cause damage to areas other than the pad. Such a problem is prevented in advance.

상기 AP 플라즈마 노즐은 도 6의 리모트 타입(remote type)과 도 7의 디렉트 타입(direct type) 등 다양하다.The AP plasma nozzles may vary from the remote type of FIG. 6 and the direct type of FIG. 7.

도 6은 본 발명의 제 1 실시예에 의한 패드부 오픈공정을 나타낸 공정단면도이고, 도 7은 본 발명의 제 2 실시예에 의한 패드부 오픈공정을 나타낸 공정단면도이다.6 is a process sectional view showing a pad opening step according to a first embodiment of the present invention, Figure 7 is a process sectional view showing a pad opening step according to a second embodiment of the present invention.

구체적으로, 상기 리모트 타입은 도 6에서와 같이, 플라즈마 소스인 애노드 전극(553)과 캐소드 전극(554)이 서로 대향하여 배치되되, 두 전극 모두 액정표시소자의 하부기판(211) 상부에 위치하는 타입이다. 이와같은 타입은 애노드 전극(553)과 캐소드 전극(554) 사이에서 발생하는 플라즈마(550)가 하부기판(211)의 패드부에 간접적으로 방사되는 것을 특징으로 한다.Specifically, in the remote type, as shown in FIG. 6, the anode electrode 553 and the cathode electrode 554, which are plasma sources, are disposed to face each other, and both electrodes are positioned on the lower substrate 211 of the liquid crystal display device. Type. This type is characterized in that the plasma 550 generated between the anode electrode 553 and the cathode electrode 554 is indirectly radiated to the pad portion of the lower substrate 211.

한편, 상기 디렉트 타입은 도 7에서와 같이, 애노드 전극(553)과 캐소드 전극(554)이 서로 대향하여 배치되되, 상기 애노드 전극(553)은 액정표시소자의 하부기판(211) 상부에 위치하고 캐소드 전극(554)은 하부기판(211) 하부에 각각 위치하는 타입이다. 이와같은 디렉트 타입은 상기 플라즈마(550)가 캐소드 전극(554) 위에 배치된 하부기판(211)과 직접적으로 충돌하여 패드부의 절연막을 오픈시키는 것을 특징으로 한다. In the direct type, as shown in FIG. 7, the anode electrode 553 and the cathode electrode 554 are disposed to face each other, and the anode electrode 553 is positioned above the lower substrate 211 of the liquid crystal display device. The electrode 554 is a type which is located under the lower substrate 211, respectively. Such a direct type is characterized in that the plasma 550 directly collides with the lower substrate 211 disposed on the cathode electrode 554 to open the insulating film of the pad portion.

다만, 상기 리모트 타입 및 디렉트 타입에 있어서도, 애노드 전극(553) 및 캐소드 전극(554)이 포함되는 노즐의 크기는 하부기판(211)의 패드 유닛과 같거나 3㎝ 큰 것으로 하고, 그 위치는 패드 유닛의 위치와 상응하도록 하며, 그 수는 패드 유닛의 수와 동일한 것으로 한다.However, even in the remote type and the direct type, the size of the nozzle including the anode electrode 553 and the cathode electrode 554 is equal to or larger than the pad unit of the lower substrate 211, and the position thereof is the pad. The number of units is to be the same as the number of pad units.

이 때, 미설명 부호인 570은 하부기판(211)을 전 단계에서 다음 단계로 반송하는 반송롤러이다.In this case, reference numeral 570 denotes a conveying roller for conveying the lower substrate 211 from the previous step to the next step.

이로써, 게이트 패드 상부의 게이트 절연막 및 보호막을 제거하여 게이트 패드를 오픈하고, 데이터 패드 상부의 보호막을 제거하여 데이터 패드를 오픈한다.As a result, the gate insulating film and the protective film on the gate pad are removed to open the gate pad, and the protective film on the data pad is removed to open the data pad.

상기와 같은 AP 플라즈마 장치로 게이트 패드 및/또는 데이터 패드를 오픈할 경우에는, 박막 어레이 기판 제작공정에서 오픈 공정을 진행하였던 종래와 달리, 상,하부기판 합착후 셀 단위로 분리시킨 후에 한번에 오픈 공정을 수행함으로써 기판 제작공정을 단순화시킬 수 있다. When the gate pad and / or data pad is opened by the AP plasma apparatus as described above, unlike the conventional process in which the open process is performed in the thin film array substrate fabrication process, the upper and lower substrates are bonded and then separated by cell units, and then opened at once. It is possible to simplify the substrate fabrication process.

마지막으로, 상기 완성된 액정표시소자의 패드 오픈 부분에 탭을 부착하여 액정표시소자 배선의 단락 여부를 검사하고, 검사가 끝난 후에는 상기의 탭을 다시 떼어내고 나머지 장치를 부착·조립하여 액정표시소자를 완성한다(S8).Finally, a tab is attached to the pad open portion of the completed liquid crystal display device to check whether the liquid crystal display device wiring is short-circuited, and after the inspection is completed, the tab is removed again and the remaining devices are attached and assembled to display the liquid crystal display. The device is completed (S8).

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같은 본 발명의 액정표시소자의 제조방법은 다음과 같은 효과가 있다. The manufacturing method of the liquid crystal display device of the present invention as described above has the following effects.

첫째, AP 플라즈마 장치로 게이트 패드 및/또는 데이터 패드를 오픈할 경우에는, 상,하부기판 합착후 셀 단위로 분리시킨 후에 한번에 오픈 공정을 수행함으로써 기판 제작공정을 단순화시킬 수 있다. First, in the case of opening the gate pad and / or data pad with the AP plasma device, the substrate manufacturing process may be simplified by performing the open process once after the upper and lower substrates are bonded and separated by cell units.

둘째, 액정패널의 모델이 다양하고 각 모델의 패드 유닛의 간격이 서로 상이한데, 본 발명에 사용되는 AP플라즈마 장치는 모델에 따라 적절하게 조절하여 적용할 수 있으므로 장비의 효율성이 크다.Second, there are various models of the liquid crystal panel and the spacing of the pad units of each model is different from each other. Since the AP plasma device used in the present invention can be appropriately adjusted and applied according to the model, the efficiency of the equipment is high.

셋째, 플라즈마가 해당 패드 유닛에만 방사되므로, 패드 유닛과 패드 유닛 사이에 플라즈마 방사에 의해 발생했던 각종 패턴의 데미지가 방지된다. Third, since plasma is emitted only to the pad unit, damage of various patterns generated by plasma radiation between the pad unit and the pad unit is prevented.

도 1은 일반적인 액정표시소자의 하부기판 평면도.1 is a plan view of a lower substrate of a general liquid crystal display device.

도 2a 내지 도 2d는 액정표시소자의 제작과정을 나타낸 공정단면도.2A through 2D are cross-sectional views illustrating a manufacturing process of a liquid crystal display device.

도 3은 본 발명에 의한 액정표시소자의 제작순서를 나타낸 순서도.3 is a flow chart showing a manufacturing procedure of the liquid crystal display device according to the present invention.

도 4는 일반적인 액정표시소자의 사시도.4 is a perspective view of a general liquid crystal display device.

도 5는 본 발명의 AP 플라즈마 장치를 이용한 패드부 오픈공정을 나타낸 공정단면도.5 is a process cross-sectional view showing a pad opening step using the AP plasma apparatus of the present invention.

도 6은 본 발명의 제 1 실시예에 의한 패드부 오픈공정을 나타낸 공정단면도.6 is a process cross-sectional view showing a pad opening step according to a first embodiment of the present invention.

도 7은 본 발명의 제 2 실시예에 의한 패드부 오픈공정을 나타낸 공정단면도.7 is a process cross-sectional view showing a pad opening step according to a second embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

211 : 하부기판 231 : 상부기판 211: lower substrate 231: upper substrate

213 : 게이트 절연막 216 : 보호막 213: gate insulating film 216: protective film

230 : 패드 유닛 222 : 게이트 패드 230: pad unit 222: gate pad

225 : 데이터 패드 500 : 노즐 유닛 225: data pad 500: nozzle unit

501 : 노즐 553 : 애노드 전극 501: nozzle 553: anode electrode

554 : 캐소드 전극 550 : 플라즈마554 cathode electrode 550 plasma

Claims (11)

하부기판 상에 게이트배선 및 데이터배선 그리고, 복수개씩 패드 유닛을 이루는 게이트 패드 및 데이터 패드를 구비한 박막 어레이를 형성하는 단계;Forming a thin film array including a gate line and a data line on the lower substrate and a gate pad and a data pad forming a plurality of pad units; 상부기판에 칼라필터층을 형성하는 단계; Forming a color filter layer on the upper substrate; 상기 상,하부 기판을 대향합착하는 단계; Opposing the upper and lower substrates; 상기 합착된 상기 상,하부기판을 셀 단위로 절단하는 단계; Cutting the bonded upper and lower substrates in cell units; 상기 합착된 상기 게이트 패드 및/또는 데이터 패드를 패드 유닛별로 오픈하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법. And opening the bonded gate pad and / or data pad for each pad unit. 제 1 항에 있어서, 상기 패드 유닛별로 오픈하는 단계는 AP 플라즈마 장치를 사용하여 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 1, wherein the opening of each pad unit is performed by using an AP plasma apparatus. 제 2 항에 있어서, 상기 AP 플라즈마 장치는,The method of claim 2, wherein the AP plasma device, 플라즈마 방전 영역과,A plasma discharge region, 상기 플라즈마 방전 영역과 연결되고 상기 패드 유닛 위치에 상응하는 노즐 유닛과;A nozzle unit connected to the plasma discharge region and corresponding to the pad unit position; 상기 노즐 유닛에 소속되고 애노드 전극 및 캐소드 전극이 구비된 복수개의 노즐로 구성되는 것을 특징으로 하는 액정표시소자의 제조방법. And a plurality of nozzles belonging to the nozzle unit and provided with an anode electrode and a cathode electrode. 제 3 항에 있어서, 상기 노즐 유닛은 패드 유닛 사이즈와 동일하거나 3㎝ 더 큰 것을 특징으로 하는 액정표시소자의 제조방법.4. A method according to claim 3, wherein the nozzle unit is equal to or larger than the pad unit size. 제 3 항에 있어서, 상기 노즐 유닛은 패드 유닛의 수와 동일한 것을 특징으로 하는 액정표시소자의 제조방법.4. The method of claim 3, wherein the nozzle unit is equal to the number of pad units. 제 3 항에 있어서, 상기 애노드 전극은 하부기판 상부에 위치시키고, 상기 캐소드 전극은 하부기판 하부에 위치시켜 서로 대향하도록 한후, 플라즈마를 방사하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 3, wherein the anode electrode is positioned above the lower substrate, and the cathode electrode is positioned below the lower substrate so as to face each other, and then emit plasma. 제 3 항에 있어서, 상기 애노드 전극 및 캐소드 전극은 하부기판 상부에서 서로 대향하도록 위치시켜 플라즈마를 방상하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 3, wherein the anode electrode and the cathode electrode are positioned on the lower substrate so as to face each other to form a plasma. 제 1 항에 있어서, 상기 하부기판에 형성된 게이트 패드나 데이터 패드를 오픈하는 단계 전 또는 후에 상기 상,하부 기판 사이에 액정층을 형성하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법. The method of claim 1, further comprising forming a liquid crystal layer between the upper and lower substrates before or after opening the gate pad or the data pad formed on the lower substrate. . 제 1 항에 있어서, 상기 박막 어레이를 형성하는 단계는,The method of claim 1, wherein the forming of the thin film array comprises: 상기 하부기판 상에 게이트 배선, 게이트 전극 및 게이트 패드를 형성하는 단계와, Forming a gate wiring, a gate electrode, and a gate pad on the lower substrate; 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the entire surface including the gate wiring; 상기 게이트 전극의 게이트 절연막 상에 반도체층을 형성하는 단계; Forming a semiconductor layer on the gate insulating film of the gate electrode; 상기 반도체층 상에 소스/드레인 전극을 형성하고 그와 동시에 데이터 배선 및 데이터 패드를 형성하는 단계; Forming a source / drain electrode on the semiconductor layer and simultaneously forming a data line and a data pad; 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계; Forming a protective film on the entire surface including the data line; 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a pixel electrode connected to the drain electrode. 제 9 항에 있어서, 상기 게이트패드를 오픈하는 공정은, The method of claim 9, wherein the step of opening the gate pad, 상기 게이트 패드 유닛 상부에 AP 플라즈마 장치의 노즐 유닛을 위치시켜 상기 게이트 패드 상부의 상기 게이트 절연막 및 보호막을 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.And arranging a nozzle unit of an AP plasma apparatus over the gate pad unit to remove the gate insulating film and the protective film over the gate pad. 제 9 항에 있어서, 상기 데이터 패드를 오픈하는 공정은, The method of claim 9, wherein the step of opening the data pad, 상기 데이터 패드 유닛 상부에 AP 플라즈마 장치의 노즐 유닛을 위치시켜 상기 데이터 패드 상부의 상기 보호막을 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.And arranging a nozzle unit of an AP plasma apparatus above the data pad unit to remove the passivation layer on the data pad.
KR1020030075509A 2003-10-28 2003-10-28 The Method for Fabricating the LCD Device KR100971396B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030075509A KR100971396B1 (en) 2003-10-28 2003-10-28 The Method for Fabricating the LCD Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030075509A KR100971396B1 (en) 2003-10-28 2003-10-28 The Method for Fabricating the LCD Device

Publications (2)

Publication Number Publication Date
KR20050040335A true KR20050040335A (en) 2005-05-03
KR100971396B1 KR100971396B1 (en) 2010-07-21

Family

ID=37242173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075509A KR100971396B1 (en) 2003-10-28 2003-10-28 The Method for Fabricating the LCD Device

Country Status (1)

Country Link
KR (1) KR100971396B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103349B1 (en) * 2009-10-22 2012-01-05 (주)에스이피 Atmospheric Plasma Etching Device for Opening Of Pad Region On TFT Substrate, And Plasma Etching Method Using The Same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141766B1 (en) * 1994-04-18 1998-06-15 구자홍 Manufacturing method of liquid crystal display elements
JP3590433B2 (en) * 1995-03-17 2004-11-17 セイコーエプソン株式会社 Liquid crystal panel manufacturing method
KR100537020B1 (en) * 1997-03-03 2006-03-03 삼성전자주식회사 Manufacturing Method of Liquid Crystal Display Device for IPS Mode Thin Film Transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103349B1 (en) * 2009-10-22 2012-01-05 (주)에스이피 Atmospheric Plasma Etching Device for Opening Of Pad Region On TFT Substrate, And Plasma Etching Method Using The Same

Also Published As

Publication number Publication date
KR100971396B1 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
US8780310B2 (en) Display device having higher-layer wiring that does not overlap connection portion
US8558983B2 (en) Liquid crystal display device and manufacturing method thereof
TWI525375B (en) Manufacturing method for thin film electronic devices
US7115913B2 (en) Array substrate used for a display device and a method of making the same
WO2012147322A1 (en) Display device, electronic equipment including same, and method for manufacturing same
JP2004163951A (en) Substrate for liquid crystal display device
US20040017520A1 (en) Method for fabricating liquid crystal display panel
KR20090114722A (en) Liquide crystal display device and method for fabricating the same
KR100763169B1 (en) Structure of vacuum chuck for adsorbing substrate
KR101832270B1 (en) Liquid crystal display device and method of fabricating thereof
KR20040061292A (en) A method of fabricating liquid crystal display device
US20090270008A1 (en) Method for producing display element
KR100971396B1 (en) The Method for Fabricating the LCD Device
KR20090070308A (en) Display device array substrate and method for fabricating of the same
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR100394028B1 (en) Liquid crystal display device and method for manufacturing the same
KR101140020B1 (en) Liquid crystal display device for preventing electrostatic and fabrication method thereof
KR101641356B1 (en) Method of fabricating liquid crystal display panel
KR100577301B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR101747721B1 (en) Liquid crystal display device and manufacturing method thereof
KR101192749B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR101096715B1 (en) Liquid Crystal Display Device
KR100798311B1 (en) Wire structure of display device and liquid crystal display device
KR20070008854A (en) Liquid crystal display device and method of manufacturing the same
KR20050054280A (en) Liquid crystal display device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10