KR20050035023A - Method for fabricating passivation of semiconductor device - Google Patents
Method for fabricating passivation of semiconductor device Download PDFInfo
- Publication number
- KR20050035023A KR20050035023A KR1020030070850A KR20030070850A KR20050035023A KR 20050035023 A KR20050035023 A KR 20050035023A KR 1020030070850 A KR1020030070850 A KR 1020030070850A KR 20030070850 A KR20030070850 A KR 20030070850A KR 20050035023 A KR20050035023 A KR 20050035023A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- protective film
- teos
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 제조 공정에 있어서, 일정한 공정까지 완료한 후, 하부의 소자를 전기적, 화학적, 기계적으로 보호하기 위해 보호막을 형성하게 되는데, 일반적으로 이용되는 질화막의 경우, 자체 스트레스가 매우 커서 질화막 자체뿐만 아니라 하부의 다른 층까지도 들뜨게 하는 들뜸 현상을 일으키게 되는데, 이러한 보호막의 들뜸 현상을 억제하는 반도체 소자의 보호막 형성 방법에 관한 것이다.In the present invention, in the semiconductor manufacturing process, after completion of a certain process, a protective film is formed to protect the lower device electrically, chemically, and mechanically. In the case of a commonly used nitride film, the nitride film itself has a very high self stress. In addition, the lifting of the other layers of the lower layer is caused to be raised, and relates to a method of forming a protective film of a semiconductor device that suppresses the lifting of the protective film.
본 발명의 반도체 소자의 보호막 형성 방법은 소정의 소자가 형성된 기판상에 500 내지 5000 Å의 두께로 제1 TEOS-산화막을 형성하는 단계; 상기 TEOS-산화막에 500 내지 6000 Å의 두께로 질화막을 형성하는 단계; 및 상기 질화막 상부에 500 내지 5000 Å의 두께로 제2 TEOS-산화막을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.A method of forming a protective film of a semiconductor device of the present invention comprises the steps of: forming a first TEOS oxide film with a thickness of 500 to 5000 kPa on a substrate on which a predetermined device is formed; Forming a nitride film on the TEOS-oxide film with a thickness of 500 to 6000 GPa; And forming a second TEOS-oxide film on the nitride film with a thickness of 500 to 5000 kPa.
따라서, 본 발명의 반도체 소자의 보호막 형성 방법은 보호막층, 하부의 산화막 또는 금속박막의 들뜸 현상을 억제할 수 있어, 보호막층의 효과를 더 유지할 수 있고, 소자의 신뢰성 및 제품의 품질을 향상시킬 수 있는 효과가 있다.Therefore, the protective film forming method of the semiconductor device of the present invention can suppress the lifting phenomenon of the protective film layer, the oxide film or the metal thin film of the lower layer, it is possible to further maintain the effect of the protective film layer, improve the reliability of the device and the product quality It can be effective.
Description
본 발명은 반도체 소자의 보호막 형성 방법에 관한 것으로, 보다 자세하게는 소정의 소자가 형성된 기판상에 제1 TEOS-산화막을 형성하고, 상기 TEOS-산화막에 질화막을 형성하고, 제2 TEOS-산화막을 형성하여 반도체 소자의 보호막 형성하는 방법에 관한 것이다.The present invention relates to a method for forming a protective film of a semiconductor device, and more particularly, to form a first TEOS oxide film on a substrate on which a predetermined device is formed, to form a nitride film on the TEOS oxide film, and to form a second TEOS oxide film. To form a protective film for a semiconductor device.
일반적으로 반도체 장치는 기판상에 형성된 다수의 능동 구성요소들로 구성되며, 1 또는 2 레벨의 폴리실리콘(Poly Silicon), 실리사이드(Silicide) 또는 그들의 조합층뿐만 아니라 여러가지 유전체로 절연된 1 또는 2레벨의 상호접속층을 포함한다. 이 때, 여러가지 형태의 수분 및 이온은 상기 소자의 성능 및 신뢰도에 매우 나쁜 영향을 제공한다. CMOS 트랜지스터는, 나트륨(Na+), 리튬(Li+), 칼륨(K+), 수소(H+), 하이드로늄(H3O+), 및 수산기(OH -) 이온들이 게이트 산화물 영역에 접근될 때 문턱 전압 불안정성을 나타내게 된다.In general, a semiconductor device is composed of a plurality of active components formed on a substrate, one or two levels of polysilicon, silicide, or a combination thereof, as well as one or two levels, insulated with various dielectrics. It includes the interconnect layer of. At this time, various types of moisture and ions provide a very bad effect on the performance and reliability of the device. In CMOS transistors, sodium (Na + ), lithium (Li + ), potassium (K + ), hydrogen (H + ), hydronium (H 3 O + ), and hydroxyl (OH − ) ions approach the gate oxide region Threshold voltage instability.
수소, 하이드로늄(hydronium) 및 수산기 이온은 수분 이온화로부터 발생된다. 알루미늄 합금 및 티타늄을 기초로 한 내화금속 및 그 화합물등과 같은 상호접속 재료는 전기적으로 분극되고 수분에 노출될 경우 부식하게 된다. 이 갈바니 반응은 염소이온(Cl-)등과 같은 촉매이온이 미량 수준으로 존재할 경우 또는 구리와 같은 원소들이 알루미늄 합금에 사용될 경우 더욱 빨라진다.Hydrogen, hydronium and hydroxyl ions arise from water ionization. Interconnect materials such as refractory metals and compounds thereof based on aluminum alloys and titanium are electrically polarized and corrode when exposed to moisture. This galvanic reaction is much faster when catalytic ions such as chlorine ions (Cl − ) are present in trace levels or when elements such as copper are used in aluminum alloys.
유전체는 수분에 의해 전기적으로 영향을 받는다. 예를 들면 부피저항 감소, 전기적 분극, 고온전자 효과 및 느린 트랩핑 저하가 그것이다. 유전체는 또한 수분흡수시 압축성 스트레스를 가지게 된다는 점에서 기계적인 영향도 받는다. 유전체는, 특히 붕소 및 인과 함께 합금화될 경우 화학적으로 부식될 수도 있게 된다. 결과적으로 붕산 및 인산으로의 분해는 주변의 상호접속 재료의 부식을 발생시킨다.The dielectric is electrically affected by moisture. Examples are volume resistivity reduction, electrical polarization, high temperature electron effects and slow trapping degradation. Dielectrics are also mechanically affected in that they have compressive stress when absorbed. The dielectric may be chemically corroded, especially when alloyed with boron and phosphorus. As a result, decomposition into boric acid and phosphoric acid causes corrosion of the surrounding interconnect material.
소자 내의 수분형성 및 이온침투를 방지하기 위하여, 소자의 표면에 보호막을 형성하는 것이 공지되어 있다. 상기 보호막은 일반적으로 결합 와이어가 연결되는 결합 패드에 개구부가 형성되도록 패턴화된다.In order to prevent moisture formation and ion permeation in the device, it is known to form a protective film on the surface of the device. The protective film is generally patterned such that an opening is formed in a bonding pad to which the bonding wire is connected.
보호막은 또한 도전성 입자 및 흠들이 상단 상호접속부를 단락되게 하는 것을 방지한다. 상기 보호막은, 예를들면, 대기압 화학기상 증착(APCVP), 저압화학기상증착(LPCVD), 플라즈마 화학기상증착(PECVD), 레이저 이용 화학기상증착(LACVD), 광 이용 화학기상증착(PACVD), 또는 전자 사이클로트론 공명 화학기상증착(ECRCVD)에 의하여, 실리콘, 산소, 질소, 인 및/또는 또다른 금속 원소를 포함하는 가스로부터 증착될 수 있다. 이 층은 실리콘, 및/또는 실리콘 질화막(silicon nitride) 및/또는 실리콘 산화막(oxide), 및/또는 실리콘 질화산화막(oxinitride) 타켓으로부터, 산소, 질소 또는 임의의 다른 반응성 가스를 사용하거나 또는 사용하지 않고, 스퍼터링, 반응성 스퍼터링, 바이어스 스퍼터링 또는 반응성 바이어스 스퍼터링에 의하여 증착될 수 있다. 또한 이들 기술들의 임의의 조합에 의해 증착될 수도 있다. 증착된 필름은 인, 또는 다른 금속 원소, 실리콘 니트라이드, 실리콘 옥시니트라이드, 또는 그들의 조합으로 합금될 수 있는 실리콘 옥사이드로 구성된다.The protective film also prevents conductive particles and flaws from shorting the top interconnects. The protective film may include, for example, atmospheric pressure chemical vapor deposition (APCVP), low pressure chemical vapor deposition (LPCVD), plasma chemical vapor deposition (PECVD), laser chemical vapor deposition (LACVD), light chemical vapor deposition (PACVD), Or by electron cyclotron resonance chemical vapor deposition (ECRCVD), from a gas containing silicon, oxygen, nitrogen, phosphorus and / or another metal element. This layer may or may not use oxygen, nitrogen, or any other reactive gas, from silicon, and / or silicon nitride and / or silicon oxide, and / or silicon oxynitride targets. And may be deposited by sputtering, reactive sputtering, bias sputtering or reactive bias sputtering. It may also be deposited by any combination of these techniques. The deposited film is composed of silicon oxide which can be alloyed with phosphorus or other metal elements, silicon nitride, silicon oxynitride, or a combination thereof.
보호막은 증기 상태로부터 또는 스터퍼링에 의하여 증착되기 때문에, 표면 커버리지(coverage)는 커버에 대한 표면의 노출된 입체각에 의해 크게 영향을 받는다. 큰 노출 입체각을 특징으로 하는 상부 토포그래피(topography)는 더 많은 보호막 재료를 수용하며, 따라서 상부 토포그래피는 증기에 노출된 작은 입체각만을 가지는 보호막이 성장하는 리세스 영역보다 두꺼운 보호막이 형성된다. 그 결과 상기 상부 토포그래피는 하부의 토포그래피와 함께 변화하고, 많은 주름(seams), 갭, 보이드(void) 및 다른 약한 부분을 가지는 보호막 표면 커버리지가 형성되게 된다.Since the protective film is deposited from the vapor state or by stuffing, surface coverage is greatly affected by the exposed solid angle of the surface relative to the cover. Top topography, which is characterized by a large exposed solid angle, accommodates more protective film material, so that the top topography forms a thicker protective film than the recessed region where the protective film grows with only a small solid angle exposed to steam. As a result, the top topography changes with the bottom topography, resulting in a protective surface coverage with many seams, gaps, voids and other weak areas.
도 1a 내지 도 1b는 종래 기술로 제조된 보호막을 나타내는 단면도이다.1A to 1B are cross-sectional views showing a protective film manufactured in the prior art.
먼저, 도 1a는 기판의 상부까지 일정한 공정을 완료 후, 상기 기판(11)상의 최상부의 금속박막(12)이 형성되고, 상기 금속박막의 상부에 TEOS(TetraEthOxySilane, 이하 TEOS)-산화막(13)이 증착되고 다시 그 상부에 실리콘 질화막(14)이 증착된다. 보호막으로는 상기 TEOS-산화막과 실리콘 질화막이 함께 사용되는데 경우에 따라서는 실리콘 질화막만 사용되기도 한다.First, FIG. 1A illustrates a top metal thin film 12 formed on the substrate 11 after completion of a predetermined process up to the top of the substrate, and a TEOS (TetraEth OxySilane) -oxide film 13 formed on the top of the metal thin film. The silicon nitride film 14 is then deposited on top of it. As the protective film, the TEOS-oxide film and the silicon nitride film are used together. In some cases, only the silicon nitride film may be used.
다음, 도 1b는 기판의 내부 일정 영역에만 소자로 사용가능한 패턴이 만들어지는 패턴부(15)와 패턴부 이외의 영역인 패턴외부(16)로 나누어짐을 도시한 것인데 거의 대부분의 소자는 이와 같이 패턴부와 패턴외부로 나누어 진다. 산화막 등이 누적 증착되면서 스트레스가 가중되는데 패턴부에서는 금속막이나 산화막등이 필요에 의하여 일정 부분만 남고 나머지는 제거되므로 패턴외부에는 패턴부보다 더 많은 스트레스가 가해지게 된다. 스트레스가 너무 과도하게 가해질 경우는 실리콘 질화막이나 하부의 산화막 또는 심할 경우 금속박막까지도 들뜨는 들뜸현상이 발생하게 되는데 일반적으로 실리콘 질화막의 스트레스가 산화막의 스트레스보다 거의 2배 이상의 스트레스값을 가지므로 상기와 같은 들뜸 현상이 발생하게 된다. 또한, 보호막으로 사용되는 실리콘 질화막은 보호막으로의 역할을 제대로 수행하려면 두께가 약 6000Å 이상이 되어야 하는데 두께가 두꺼울수록 스트레스가 커져서 들뜸 현상이 발생할 가능성이 높아진다.Next, FIG. 1B illustrates a pattern part 15 in which a pattern usable as an element is formed only in a predetermined region of the substrate, and a pattern outer part 16 which is an area other than the pattern part. It is divided into parts and patterns. As the oxide film is accumulated and stressed, the stress is increased. In the pattern part, only a portion of the metal film or oxide film is left as necessary, and the rest is removed. Therefore, more stress is applied to the outside of the pattern than the pattern part. If the stress is excessively applied, the excitation phenomenon of the silicon nitride film or the lower oxide film or even the metal thin film is raised. In general, the stress of the silicon nitride film has a stress value almost twice that of the oxide film. Lifting phenomenon will occur. In addition, the silicon nitride film used as the protective film must have a thickness of about 6000 kPa or more in order to function properly as a protective film. The thicker the thickness, the greater the stress and the higher the possibility of lifting.
한국공개특허 제1998-025616호는 반도체 소자의 보호막을 열산화막/질화막/열산화막으로 형성하는 방법을 제시하였으나, 상기 두 열산화막에 의해 스트레스가 발생하는 단점이 있나 본원에서는 산화막을 증착하여 형성함으로써, 열산화에 의한 스트레스가 발생하지 않는다. 미합중국 등록특허 제5,976,993호는 고밀도 플라즈마막의 고유 스트레스를 감소시킬 수 있는 장치와 방법을 제시하고 있다.Korean Laid-Open Patent Publication No. 1998-025616 discloses a method of forming a protective film of a semiconductor device as a thermal oxide film / nitride film / thermal oxide film, but there is a disadvantage in that stress is caused by the two thermal oxide films. No stress caused by thermal oxidation. US Patent No. 5,976,993 discloses an apparatus and method that can reduce the inherent stress of a high density plasma film.
그러나, 상기와 같은 종래의 반도체 소자의 보호막은 보호막을 형성할 때 발생하는 스트레스가 보호막뿐만 아니라 하부의 금속막을 들뜨게 하여 소자의 신뢰성 및 보호막의 효과를 오랫동안 유지하지 못하는 문제점이 있다.However, the protective film of the conventional semiconductor device as described above has a problem that the stress generated when forming the protective film excites not only the protective film but also the lower metal film so that the reliability of the device and the effect of the protective film cannot be maintained for a long time.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 소정의 소자가 형성된 기판상에 제1 TEOS-산화막을 형성하고, 상기 TEOS-산화막에 질화막을 형성하고, 제2 TEOS-산화막을 형성하여 반도체 소자의 보호막을 형성함으로써 보호막층, 하부의 산화막 또는 금속박막의 들뜸 현상을 억제할 수 있어, 보호막층의 효과를 더 유지할 수 있고, 소자의 신뢰성 및 제품의 품질을 향상시킬 수 있는 방법을 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve the problems of the prior art as described above, forming a first TEOS oxide film on a substrate on which a predetermined element is formed, forming a nitride film on the TEOS oxide film, and a second TEOS oxide film. By forming a protective film of the semiconductor device by forming a protective film, it is possible to suppress the lifting phenomenon of the protective film layer, the oxide film or the metal thin film of the lower layer, it is possible to further maintain the effect of the protective film layer, to improve the reliability of the device and product quality It is an object of the present invention to provide a method.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 500 내지 5000 Å의 두께로 제1 TEOS-산화막을 형성하는 단계; 상기 TEOS-산화막에 500 내지 6000 Å의 두께로 질화막을 형성하는 단계; 및 상기 질화막 상부에 500 내지 5000 Å의 두께로 제2 TEOS-산화막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 보호막 형성 방법에 의해 달성된다.The object of the present invention is to form a first TEOS-oxide film having a thickness of 500 to 5000 Å on a substrate on which a predetermined element is formed; Forming a nitride film on the TEOS-oxide film with a thickness of 500 to 6000 GPa; And forming a second TEOS-oxide film on the nitride film with a thickness of 500 to 5000 GPa.
또한, 본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 500 내지 5000 Å의 두께로 제1 TEOS-산화막을 형성하는 단계; 상기 TEOS-산화막에 500 내지 6000 Å의 두께로 질화막을 형성하는 단계; 상기 질화막 상부에 500 내지 5000 Å의 두께로 제2 TEOS-산화막을 형성하는 단계; 및 상기 제2 TEOS-산화막 상부에 500 내지 2000Å의 두께로 질화막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 보호막 형성 방법에 의해도 달성된다.In addition, the object of the present invention is to form a first TEOS-oxide film with a thickness of 500 to 5000 상 에 on a substrate on which a predetermined element is formed; Forming a nitride film on the TEOS-oxide film with a thickness of 500 to 6000 GPa; Forming a second TEOS-oxide film on the nitride film with a thickness of 500 to 5000 GPa; And forming a nitride film having a thickness of 500 to 2000 kPa over the second TEOS-oxide film.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2b는 본 발명에 의한 반도체 소자의 보호막 형성 방법에 관한 단면도이다.2A to 2B are cross-sectional views of a method for forming a protective film of a semiconductor device according to the present invention.
먼저, 도 2a는 본 발명에 의한 반도체 소자의 보호막 형성 방법에 관한 단면도이다. 소정의 소자가 형성된 기판상(21)에 금속 배선을 위한 금속박막(22)을 증착하고, 상기 금속박막 상부에 제1 TEOS-산화막(23)을 500 내지 5000Å의 두께로 증착하고, 상기 제1 TEOS-산화막 상부에 질화막(24)을 500 내지 6000Å의 두께로 증착한 다음, 상기 질화막 상부에 제2 TEOS-산화막을 500 내지 6000Å의 두께로 증착함으로써, 반도체 소자에 형성된 보호막이 결과적으로 제1 TEOS-산화막, 질화막 및 제2 TEOS-산화막의 순으로 형성되어 산화막/질화막/산화막의 적층구조를 갖는 보호막이 되도록 한다. First, FIG. 2A is a cross-sectional view of a method of forming a protective film of a semiconductor device according to the present invention. A metal thin film 22 for metal wiring is deposited on a substrate 21 on which a predetermined element is formed, and a first TEOS-oxide film 23 is deposited on the metal thin film to a thickness of 500 to 5000 Å, and the first thin film is deposited. By depositing a nitride film 24 on the TEOS-oxide film with a thickness of 500 to 6000 mW, and then depositing a second TEOS-oxide film on the nitride film with a thickness of 500 to 6000 mW, the protective film formed on the semiconductor device is consequently the first TEOS. -An oxide film, a nitride film, and a second TEOS-oxide film are formed in this order to form a protective film having a laminated structure of an oxide film / nitride film / oxide film.
다음, 도 2b는 본 발명에 의한 반도체 소자의 보호막 형성 방법의 또 다른 실시예에 관한 단면도이다. 상기와 같은 방법으로 제1 TEOS-산화막, 질화막 및 제2 TEOS-산화막을 순차적으로 형성하고, 상기 제2 TEOS-산화막 상부에 500 내지 2000Å의 두께로, 바람직하게는 1000Å의 두께로 최상부 질화막을 증착하여, 제1 TEOS-산화막, 질화막, 제2 TEOS-산화막 및 최상부 질화막(25)을 형성하여 산화막/질화막/산화막/질화막의 적층구조를 갖는 보호막을 형성한다. 상기 최상부 질화막은 외부에서 유입되는 불순물을 더욱 효과적으로 억제하기 위해서 증착된다. Next, FIG. 2B is a sectional view of still another embodiment of a method of forming a protective film of a semiconductor device according to the present invention. The first TEOS oxide film, the nitride film, and the second TEOS oxide film are sequentially formed in the same manner as described above, and the uppermost nitride film is deposited on the second TEOS oxide film with a thickness of 500 to 2000 mm 3, preferably 1000 mm 3. Thus, the first TEOS oxide film, the nitride film, the second TEOS oxide film, and the uppermost nitride film 25 are formed to form a protective film having a laminated structure of an oxide film / nitride film / oxide film / nitride film. The top nitride film is deposited to more effectively suppress impurities introduced from the outside.
상기 제1 및 제2 TEOS-산화막은 바람직하게는 2000Å의 두께를 갖도록 하고, 상기 질화막은 증착시 스트레스를 가급적 낮추기 위하여, 바람직하게는 약 3000Å의 두께를 갖도록 한다. 또한 상기 질화막 및 최상부 질화막은 실리콘 질화막이 바람직하며 형성 온도는 200 내지는 500℃로, 바람직하게는 약 400℃이고, 증착시 인가되는 전력은 100 내지 1000W, 바람직하게는 500W가 되도록 하고, 증착 압력은 2 내지 3Torr, 바람직하게는 2.5Torr가 유지되도록 한다. 상기의 산화막/질화막/산화막 및 산화막/질화막/산화막/질화막의 적층구조를 갖는 보호막의 총 두께는 1500 내지 16000Å의 두께를 갖도록 하고, 바람직하게는 6000 내지 10000Å의 두께를 갖도록 한다. 또한 질화막의 스트레스가 산화막의 스트레스보다 두 배가 더 크므로 되도록이면 얇게 형성하여, 보호막의 스트레스를 낮추어서, 보호막의 들뜸 현상을 억제할 수 있도록 한다.The first and second TEOS-oxide films preferably have a thickness of 2000 kPa, and the nitride film preferably has a thickness of about 3000 kPa in order to lower the stress during deposition as much as possible. In addition, the nitride film and the top nitride film are preferably a silicon nitride film, and the forming temperature is 200 to 500 ° C., preferably about 400 ° C., and the power applied during deposition is 100 to 1000 W, preferably 500 W, and the deposition pressure is 2-3 Torr, preferably 2.5 Torr is maintained. The total thickness of the protective film having the stacked structure of the oxide film / nitride film / oxide film and the oxide film / nitride film / oxide film / nitride film is 1500 to 16000 kPa, and preferably has a thickness of 6000 to 10000 kPa. In addition, since the stress of the nitride film is twice as large as that of the oxide film, the thin film is formed as thin as possible, so that the stress of the protective film is lowered, so that the lifting phenomenon of the protective film can be suppressed.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 반도체 소자의 보호막 형성 방법은 반도체 소자의 보호막을 산화막/질화막/산화막 또는 산화막/질화막/산화막/질화막의 구조로 형성함으로써 보호막층, 하부의 산화막 또는 금속박막의 들뜸 현상을 억제할 수 있어, 보호막층의 효과를 더 유지할 수 있고, 소자의 신뢰성 및 제품의 품질을 향상 시킬 수 있는 효과가 있다.Therefore, the protective film forming method of the semiconductor device of the present invention can suppress the lifting phenomenon of the protective film layer, the oxide film or the metal thin film by forming the protective film of the semiconductor device in the structure of oxide film / nitride film / oxide film or oxide film / nitride film / oxide film / nitride film. It is possible to further maintain the effect of the protective film layer, there is an effect that can improve the reliability and product quality of the device.
도 1a는 종래기술에 의한 반도체 소자의 보호막 형성 방법의 단면도.1A is a cross-sectional view of a method for forming a protective film of a semiconductor device according to the prior art.
도 1b는 종래기술에 의한 반도체 소자의 패턴부와 패턴외부를 나타내는 평면도.1B is a plan view showing a pattern portion and a pattern outer portion of a semiconductor device according to the prior art;
도 2a 내지 도 2b는 본 발명에 의한 반도체 소자의 보호막 형성 방법에 관한 단면도.2A to 2B are cross-sectional views of a method for forming a protective film of a semiconductor device according to the present invention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0070850A KR100526482B1 (en) | 2003-10-11 | 2003-10-11 | Method for fabricating passivation of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0070850A KR100526482B1 (en) | 2003-10-11 | 2003-10-11 | Method for fabricating passivation of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050035023A true KR20050035023A (en) | 2005-04-15 |
| KR100526482B1 KR100526482B1 (en) | 2005-11-08 |
Family
ID=37238679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0070850A KR100526482B1 (en) | 2003-10-11 | 2003-10-11 | Method for fabricating passivation of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100526482B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749633B1 (en) * | 2006-08-28 | 2007-08-14 | 동부일렉트로닉스 주식회사 | Method of fabricating semiconductor devices |
| KR100792412B1 (en) * | 2006-12-27 | 2008-01-09 | 주식회사 하이닉스반도체 | Semiconductor device having multi hardmask with reverse stress and method for fabricating the same |
| CN111584613A (en) * | 2019-02-19 | 2020-08-25 | 松下知识产权经营株式会社 | Semiconductor device with a plurality of semiconductor chips |
-
2003
- 2003-10-11 KR KR10-2003-0070850A patent/KR100526482B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749633B1 (en) * | 2006-08-28 | 2007-08-14 | 동부일렉트로닉스 주식회사 | Method of fabricating semiconductor devices |
| KR100792412B1 (en) * | 2006-12-27 | 2008-01-09 | 주식회사 하이닉스반도체 | Semiconductor device having multi hardmask with reverse stress and method for fabricating the same |
| US7781347B2 (en) | 2006-12-27 | 2010-08-24 | Hynix Semiconductor Inc. | Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same |
| US7986049B2 (en) | 2006-12-27 | 2011-07-26 | Hynix Semiconductor Inc. | Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same |
| CN111584613A (en) * | 2019-02-19 | 2020-08-25 | 松下知识产权经营株式会社 | Semiconductor device with a plurality of semiconductor chips |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100526482B1 (en) | 2005-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225642B1 (en) | Method for formation of contact plug of semiconductor device using Ｈ2 remote plasma treatment | |
| US7400045B2 (en) | Semiconductor device and method for fabricating the same | |
| US8053374B2 (en) | Method of manufacturing a metal wiring structure | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| US8183109B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6849959B2 (en) | Method of fabricating semiconductor device | |
| KR20040087406A (en) | Fabricating method of semiconductor device | |
| JP2004349474A (en) | Semiconductor device and its manufacturing method | |
| US20080003766A1 (en) | Method for manufacturing semiconductor device free from layer-lifting between insulating layers | |
| KR100526482B1 (en) | Method for fabricating passivation of semiconductor device | |
| JP4578471B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5943599A (en) | Method of fabricating a passivation layer for integrated circuits | |
| US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
| JP2008147300A (en) | Semiconductor device and manufacturing method therefor | |
| JP7343407B2 (en) | Metal wiring formation method and metal wiring structure | |
| KR100814602B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR100453956B1 (en) | Method for manufacturing metal line of semiconductor device | |
| KR100332122B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| KR100477835B1 (en) | Ferroelectric Capacitor Formation Method | |
| JP2005057087A (en) | Semiconductor device and its manufacturing method | |
| KR100881749B1 (en) | Method for fabrication of semiconductor device | |
| CN118785693A (en) | Method for preparing semiconductor structure and semiconductor structure | |
| JP2007013203A (en) | Semiconductor device | |
| KR20070031278A (en) | Semiconductor device and its fabricating process | |
| KR20030052806A (en) | Method For Manufacturing Semiconductor Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080930 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |