KR20050030433A - 박막 태양전지 및 그 제조 방법 - Google Patents

박막 태양전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20050030433A
KR20050030433A KR1020030066885A KR20030066885A KR20050030433A KR 20050030433 A KR20050030433 A KR 20050030433A KR 1020030066885 A KR1020030066885 A KR 1020030066885A KR 20030066885 A KR20030066885 A KR 20030066885A KR 20050030433 A KR20050030433 A KR 20050030433A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
solar cell
thin film
film solar
Prior art date
Application number
KR1020030066885A
Other languages
English (en)
Inventor
이은주
김대원
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030066885A priority Critical patent/KR20050030433A/ko
Publication of KR20050030433A publication Critical patent/KR20050030433A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

박막 태양전지의 후면 재결합 손실 및 저항 손실을 감소시켜 태양전지의 효율을 향상시키는 것을 목적으로 한다. 이를 위해 본 발명에서는 제1도전형을 가지는 반도체 활성층; 반도체 활성층의 전면에 형성되고 반도체 활성층과 도전형이 반대인 제2도전형의 반도체층; 제2도전형의 반도체층 상에 형성된 이미터 컨택; 반도체 활성층의 후면에 국부적으로 형성된, 금속과 반도체의 공존층; 금속과 반도체의 공존층을 제외한 반도체 활성층의 후면에 형성된 후면 패시베이션층; 후면 패시베이션층 상에 형성되고 금속과 반도체의 공존층과 연결되는 베이스 컨택을 포함하는 구조의 박막 태양전지를 제공한다.

Description

박막 태양전지 및 그 제조 방법{Thin film solar cell and fabrication method thereof}
본 발명은 박막 태양전지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 전면에 이미터 전극을 형성하고 후면에 베이스 전극을 형성하는 구조의 박막 태양전지에서 후면에 금속 유도 결정화(metal induced crystallization : MIC)법을 이용하여 Si 활성층(active layer) 성장을 위한 씨드층(seed layer)과 후면 컨택층을 동시에 형성하는 박막 태양전지 제조 방법에 관한 것이다.
일반적으로 박막 실리콘 태양전지는 실리콘 활성층의 두께가 50㎛ 이하인 태양전지이다. 종래의 박막 실리콘 태양전지 구조는 도 4에 도시된 바와 같이, 반도체 또는 세라믹 등의 기판(1) 위에 화학기상증착(CVD) 방법이나 액상에피택시(LPE) 방법을 적용하여 p형의 Si 활성층(2)을 25-30㎛ 정도의 두께로 형성하고 그 위에 n층(3), 반사방지막(4), 이미터 전극(5), 및 베이스 전극(6) 등을 형성하여 소자를 만드는 것이 일반적이다.
이러한 구조의 종래 박막 실리콘 태양전지에서는 이미터 전극(5) 및 베이스 전극(6)이 모두 기판(1)의 전면에 형성되어 있는데, 이와 같이 베이스 전극이 수광면인 전면 쪽에 위치하면 광손실이 크다는 문제점이 있다.
또한, 이러한 구조의 종래 박막 실리콘 태양전지에서는 두껍고 무거운 기판(1)을 전체 셀 공정 진행시 그대로 사용하므로 번거로운 문제점이 있다.
구리고, 이러한 구조에서는 기판의 후면에 패시베이션층인 후면필드(BSF : back surface field)층이나 후면반사체(BSR : back surface reflector)층을 형성하는 것이 어렵기 때문에, 후면 패시베이션이 되지 않고 따라서 후면에서의 재결합 손실이 크다는 문제점이 있었다.
또한 이러한 구조에서는 베이스 전극(6)이 활성층(2)에 바로 접하지 못하므로, 기판(1)을 지나 흐르는 전류의 저항 손실 및 재결합 손실이 크다는 문제점이 있었다.
이러한 문제점들을 해결하기 위해, 기판의 전면에 이미터 전극을 형성하고 하면에 베이스 전극을 형성하는 구조의 박막 태양전지가 개발된 바 있으나, 이 경우 후면 구조는 보통 베이스 전극이 p층과 직접적으로 전체 면적에 걸쳐서 접촉하는 형태이므로 실리콘과 금속 간의 접촉저항이 크고 후면에서의 재결합 손실이 크다는 문제점이 있다.
또한, 후면 컨택과 씨드층을 동시에 형성하는 것은 불가능하고 이들을 각각 별도의 공정으로 형성해야 하므로 번거로운 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 기판의 전면 및 후면에 각각 이미터 전극 및 베이스 전극을 형성하는 구조의 박막 태양전지에서 기판의 후면에 활성층 성장을 위한 씨드층과 후면 컨택을 동시에 형성하는 것이다.
본 발명의 다른 목적은 기판의 전면 및 후면에 각각 이미터 전극 및 베이스 전극을 형성하는 구조의 박막 태양전지에서 후면 재결합 손실 및 저항 손실을 감소시켜 태양전지의 효율을 향상시키는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 제1도전형을 가지는 반도체 활성층; 반도체 활성층의 전면에 형성되고 반도체 활성층과 도전형이 반대인 제2도전형의 반도체층; 제2도전형의 반도체층 상에 형성된 이미터 컨택; 반도체 활성층의 후면에 국부적으로 형성된, 금속과 반도체의 공존층; 금속과 반도체의 공존층을 제외한 반도체 활성층의 후면에 형성된 후면 패시베이션층; 후면 패시베이션층 상에 형성되고 금속과 반도체의 공존층과 연결되는 베이스 컨택을 포함하는 구조의 박막 태양전지를 제공한다.
이 때, 이미터 컨택은 제2도전형의 반도체층 상에 국부적으로 형성되고, 이미터 컨택을 제외한 제2도전형의 반도체층 상에는 전면 패시베이션층이 형성되는 것이 바람직하다.
또한, 본 발명에 따른 박막 태양전지의 제조 방법은, 반도체 기판 상에 금속과 반도체의 공존층 및 반도체 씨드층을 형성하는 단계; 반도체 씨드층 상에 제1도전형을 가지는 반도체 활성층을 형성하는 단계; 반도체 활성층의 전면에, 반도체 활성층과 도전형이 반대인 제2도전형의 반도체층을 형성하는 단계; 제2도전형의 반도체층 상에 이미터 컨택을 형성하는 단계; 반도체 기판을 제거하여 반도체 활성층의 후면에 금속과 반도체의 공존층을 노출시키는 단계; 금속과 반도체의 공존층을 선택적으로 식각하여 소정폭으로 남기는 단계; 금속과 반도체의 공존층을 제외한 반도체 활성층의 후면 상에 후면 패시베이션층을 형성하는 단계; 후면 패시베이션층 상에 금속과 반도체의 공존층과 연결되는 베이스 컨택을 형성하는 단계를 포함하여 이루어진다.
이 때, 금속과 반도체의 공존층 및 반도체 씨드층을 형성할 때에는, 반도체 기판 상에 금속층과 반도체층을 순차 형성한 후 열처리하는 금속유도결정화법(metal induced crystallization : MIC)을 수행하여, 금속층을 금속과 반도체의 공존층으로 만들고, 반도체층을 결정질인 반도체 씨드층으로 만드는 것이 바람직하다.
본 발명에서는 박막 실리콘 태양전지의 후면 구조를 개선하여 후면 재결합 손실 감소 및 저항손실 감소 효과를 얻기 위한 방법을 제안하였으며, 이에 대한 상세한 설명은 다음과 같다.
일반적으로, 실리콘 활성층의 두께가 50㎛ 이하인 실리콘 박막 태양전지의 경우 광 흡수율을 높여 효율을 향상시키기 위해서는 전면과 후면 모두에 패시베이션층을 형성할 것과 전극 형성 시 접촉저항을 줄이는 것이 매우 중요하다.
도 1은 본 발명의 일 실시예에 따른 박막 태양전지를 도시한 사시도이고, 도 2는 도 1에서 II-II' 방향으로 잘라서 본 단면도이다. 도 3a 내지 3g는 도 1에서 III-III' 방향으로 잘라서 본 단면도로서, 본 발명에 따른 박막 태양전지의 제조 방법을 그 공정 순서에 따라 도시한 것이다.
이들 도면에 도시된 바와 같이, 본 발명의 일 실시예에 따른 박막 태양전지에서는 반도체 활성층으로서 1-50㎛ 두께를 가지는 p형 Si층(17)을 사용한다.
이러한 p형 Si층(17)은, Si 웨이퍼 위에 금속유도결정화법에 의해 형성된 다결정실리콘층을 씨드층으로 사용하여 LPE 또는 CVD 방법으로 형성된 것이다. 이렇게 형성된 p형 Si층(17)을 태양전지의 활성층으로 사용하여 태양전지를 제조하고, Si 웨이퍼는 태양전지 제조과정 중에 제거된 상태이다.
활성층인 p형 Si층(17)의 전면은 광흡수를 높이기 위해 텍스처링되어 있고, 그 위에는 n형 Si층(18)이 형성되어 있다.
n형 Si층(18) 상에는 국부적으로 이미터 컨택(20)이 형성되어 있고, 이미터 컨택(20)을 제외한 n형 Si층(18) 상에는 입사된 태양광에 의해 생성된 소수 캐리어가 재결합하는 것을 방지하는 전면 패시베이션층(19)이 형성되어 있다.
이 때, 이미터 컨택(20)은 Ti, Pd, Ag, Ni, Cu 중의 어느 한 물질로 이루어질 수 있고, 전면 패시베이션층(19)은 SiO2 또는 SiNx이다.
이미터 컨택(20)에는 Al 전극(21)이 연결되어 있다.
이미터 컨택(20) 및 Al 전극(21)을 포함하여 반도체 활성층(17)의 전면 상부에는 수지(30)를 매개로 하여 유리 또는 카보네이트와 같은 투광판(22)이 접착되어 있다.
활성층인 p형 Si층(17)의 후면에는 Al과 Si의 공존층(이하, Al+Si층이라 칭함)(15)이 국부적으로 형성되어 있고, Al+Si층(15)을 제외한 p형 Si층(17)의 후면 상에는 후면 패시베이션층(23)이 형성되어 있다.
이 때, Al+Si층(15)은, 앞에서 설명한 p형 Si층(17) 형성을 위한 금속유도결정화법을 수행하는 중에 형성된 것이다. 이를 보다 구체적으로 설명하자면, Si 웨이퍼 위에 Al과 Si을 순차 형성한 후 열처리하면 하부의 Al은 상부의 Si으로 이동하고 상부의 Si은 하부의 Al으로 이동하여, 결과적으로 하부에는 Al과 Si이 공존하는 Al+Si층이 형성되고, 상부의 Si은 결정화된 다결정 Si이 되는데, 이 다결정 Si을 씨드층으로 사용하여 p형 Si층(17)을 형성한 것이다.
이렇게 형성된 Al+Si층(15)은 후면전극과 Si 활성층과의 접촉저항을 낮추어 주는 역할을 하며, 후면 패시베이션층(23)은 재결합 손실을 방지하는 역할을 한다.
후면 패시베이션층(23)으로는 SiO2 또는 SiNx이 0.01-10 ㎛의 두께로 형성되어 있다.
후면 패시베이션층(23)은 선택적으로 식각되어 금속과 반도체의 공존층(15)이 소정영역 노출되고, 그 위에 베이스 컨택(24)이 형성되어 베이스 컨택(24)은 금속과 반도체의 공존층(15)과 연결된다. 이 때 베이스 컨택(24)과 접촉하는 금속과 반도체의 공존층의 노출 영역은 반도체 활성층 후면의 전체면적에 대해 10% 이내를 차지하는 것이 바람직하다.
베이스 컨택(24)은 Al으로 이루어진다.
그러면, 상술한 바와 같은 구조를 가지는 본 발명의 일 실시예에 따른 박막 태양전지를 제조하는 방법에 대해 설명한다.
먼저, 도 3a에 도시된 바와 같이, Si 웨이퍼(11)의 표면에 다공성 Si층(12)을 형성하고, 다공성 Si층(12) 위에 Al(13) 및 Si(14)을 차례로 증착한 후 열처리한다. 이렇게 형성된 Si(14)은 비정질 상태이다.
이 때, 다공성 Si층(12)은 이후 Si 웨이퍼를 제거를 용이하게 도와주기 위해 선택적으로 형성하는, 일종의 희생막으로서 다공성 Si으로 한정될 필요는 없고, 식각이 용이하고 식각 후 잔류물이 없이 깨끗하게 제거되는 물질이면 사용 가능하다.
열처리하면, Al(13)은 Si(14)으로 이동하고, Si(14)은 Al(13)으로 이동하면서 하부의 Al(13)층은 Al과 Si이 공존하는 Al+Si(15)이 되고, 상부의 Si(14)은 다결정질이 된다.
이러한 열처리 결과를 도 3b에 도시하였는데, 이에 도시된 바와 같이, 다공성 Si층(12) 표면에 Al+Si층(15)이 존재하고 그 위에 다결정 Si층(16)이 형성되어 있다.
이 때, Al+Si층(15)은 이후 베이스 전극과 접하는 층으로서 금속과 Si과의 접촉저항을 낮추어주는 역할을 하게 되고, 다결정 Si층(16)은 Si 활성층을 형성하기 위한 씨드층의 역할을 하게 된다.
다음, 도 3c에 도시된 바와 같이, 다결정 Si층(16)을 씨드층으로 사용하여 그 위에 LPE 또는 CVD 등의 방법으로 활성층으로 사용될 결정질의 p형 Si층(17)을 형성한다.
이 때 p형 Si층(17)은 약 1-50㎛의 두께로 형성한다.
다음, 도 3d에 도시된 바와 같이, 광흡수를 향상시키기 위해 p형 Si층(17)의 표면을 화학적 또는 기계적인 방법으로 텍스처링(texturing)한다.
이어서, p형 Si층(17) 표면에 연속적으로 고농도의 n형 Si층(18)을 형성한 후, 그 위에 SiO2 또는 SiNx를 증착하여 전면 패시베이션층(19)을 형성하여 활성층과 절연시킨다. 이 때, n형 Si층(18)은 연속적인 박막성장 또는 확산 방법으로 형성할 수 있다.
다음, 도 3e에 도시된 바와 같이, 전면 패시베이션층(19)을 선택적으로 식각하여 n형 Si층(18)을 소정영역 노출시킨 후 그 위에 이미터 컨택(20)을 형성한다. 그러면 이머터 컨택(20)은 노출된 소정영역의 n형 Si층(18)과 접촉하면서 형성된다.
이미터 컨택(20)으로는 Ti, Pd, Ag, Ni, 및 Cu 중의 한 금속을 형성한다.
다음, Ag 전극(21)으로서 Al 호일(foil)을 이미터 컨택(20)에 연결한다. 이어서, 수지(30) 등을 유리 또는 카보네이트와 같은 투광판(22)를 접착시킨다.
다음, 도 3f에 도시된 바와 같이, 다공성 Si층(12)을 식각하여 태양전지 소자와 Si 웨이퍼(11)를 분리한다.
다음, 소자의 후면에 노출된 Al+Si 층(15)을 선택적으로 식각하여 국부적으로 남긴다.
이어서, Al+Si층(15)을 포함하여 활성층의 후면 전체에 SiO2 또는 SiNx을 0.01-10 ㎛의 두께로 적층하여 후면 패시베이션층(23)을 형성한다.
다음, 도 3g에 도시된 바와 같이, 후면 패시베이션층(23)을 선택적으로 식각하여 베이스 전극과 접촉할 Al+Si층 영역을 노출시킨 후, 그 위에 베이스 전극(24)으로서 Al을 형성한다.
이 때, 베이스 전극(24)과 접촉하는 Al+Si층 영역은 반도체 활성층 후면의 전체면적에 대해 10% 이내를 차지하도록 한다.
이와 같이 Al+Si 층(15)은 베이스 전극과 접촉하면서 접촉저항을 낮추게 되고, 국부적인 Al+Si 층(15) 사이 및 상부에 형성된 후면 패시베이션(23)은 재결합을 방지하는 등 후면 BSF층의 역할을 하게 된다.
상기한 바와 같이, 본 발명에서는 박막 실리콘 태양전지의 후면에 패시베이션층을 형성하여 후면 재결합 손실을 줄임과 동시에 Al+Si층과 베이스 전극의 금속을 국부적으로 접촉시킴으로써 저항손실을 줄이는 효과가 있다.
따라서, 태양전지의 변환효율을 향상시키는 효과가 있다.
그리고, 본 발명에서는 MIC 방법을 이용하여 Si 활성층(active layer) 성장을 위한 씨드층(seed layer)과 후면 패시베이션(passivation)층을 동시에 형성하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 박막 태양전지를 도시한 사시도이고,
도 2는 도 1에서 II-II' 방향으로 잘라서 본 단면도이며,
도 3a 내지 3g는 도 1에서 III-III' 방향으로 잘라서 본 단면도로서, 본 발명에 따른 박막 태양전지의 제조 방법을 그 공정 순서에 따라 도시한 것이다.
도 4는 종래 박막 실리콘 태양전지 구조를 도시한 단면도이다.

Claims (28)

  1. 제1도전형을 가지는 반도체 활성층;
    상기 반도체 활성층의 전면에 형성되고 상기 반도체 활성층과 도전형이 반대인 제2도전형의 반도체층;
    상기 제2도전형의 반도체층 상에 형성된 이미터 컨택;
    상기 반도체 활성층의 후면에 국부적으로 형성된, 금속과 반도체의 공존층;
    상기 반도체 활성층 후면의 일부 상에 형성된 후면 패시베이션층;
    상기 후면 패시베이션층 상에 형성되고 상기 금속과 반도체의 공존층과 연결되는 베이스 컨택
    을 포함하는 박막 태양전지.
  2. 제 1 항에 있어서,
    상기 이미터 컨택은 상기 제2도전형의 반도체층 상에 국부적으로 형성되고,
    상기 이미터 컨택을 제외한 제2도전형의 반도체층 상에는 전면 패시베이션층이 형성된 박막 태양전지.
  3. 제 2 항에 있어서,
    상기 전면 패시베이션층은 산화막 또는 질화막인 박막 태양전지.
  4. 제 1 항에 있어서,
    상기 베이스 컨택과 접촉하는 상기 금속과 반도체의 공존층 영역은 상기 반도체 활성층 후면의 전체면적에 대해 10% 이내를 차지하는 박막 태양전지.
  5. 제 1 항에 있어서,
    상기 후면 패시베이션층은 산화막 또는 질화막인 박막 태양전지.
  6. 제 1 항에 있어서,
    상기 후면 패시베이션층은 0.01-10 ㎛의 두께를 가지는 박막 태양전지.
  7. 제 1 항에 있어서,
    상기 제1도전형의 반도체 활성층 및 상기 제2도전형의 반도체층은 Si으로 이루어지는 박막 태양전지.
  8. 제 1 항에 있어서,
    상기 반도체 활성층은 두께가 1-50㎛인 박막 태양전지.
  9. 제 1 항에 있어서,
    상기 반도체 활성층의 전면은 텍스처링되어 있는 박막 태양전지.
  10. 제 1 항에 있어서,
    상기 금속과 반도체의 공존층은 Al과 Si의 공존층인 박막 태양전지.
  11. 제 1 항에 있어서,
    상기 이미터 컨택은 Ti, Pd, Ag, Ni, Cu 중의 어느 한 물질로 이루어지는 박막 태양전지.
  12. 제 1 항에 있어서,
    상기 이미터 컨택에는 Al 전극이 연결되는 박막 태양전지.
  13. 제 1 항에 있어서,
    상기 반도체 활성층의 전면 상부에는 수지를 매개로 하여 투광판이 접착되어있는 박막 태양전지.
  14. 제 11 항에 있어서,
    상기 투광판은 유리 또는 카보네이트인 박막 태양전지.
  15. 제 1 항에 있어서,
    상기 베이스 컨택은 Al으로 이루어진 박막 태양전지.
  16. 반도체 기판 상에 금속과 반도체의 공존층 및 반도체 씨드층을 형성하는 단계;
    상기 반도체 씨드층 상에 제1도전형을 가지는 반도체 활성층을 형성하는 단계;
    상기 반도체 활성층의 전면에, 상기 반도체 활성층과 도전형이 반대인 제2도전형의 반도체층을 형성하는 단계;
    상기 제2도전형의 반도체층 상에 이미터 컨택을 형성하는 단계;
    상기 반도체 기판을 제거하여 상기 반도체 활성층의 후면에 상기 금속과 반도체의 공존층을 노출시키는 단계;
    상기 금속과 반도체의 공존층을 선택적으로 식각하여 소정폭으로 남기는 단계;
    상기 금속과 반도체의 공존층을 제외한 상기 반도체 활성층의 후면 상에 후면 패시베이션층을 형성하는 단계;
    상기 후면 패시베이션층 상에 상기 금속과 반도체의 공존층과 연결되는 베이스 컨택을 형성하는 단계
    를 포함하는 박막 태양전지의 제조 방법.
  17. 제 16 항에 있어서,
    상기 금속과 반도체의 공존층 및 반도체 씨드층을 형성할 때에는, 상기 반도체 기판 상에 금속층과 반도체층을 순차 형성한 후 열처리하는 금속유도결정화법(metal induced crystallization : MIC)을 수행하여, 상기 금속층을 상기 금속과 반도체의 공존층으로 만들고, 상기 반도체층을 결정질인 반도체 씨드층으로 만드는 박막 태양전지의 제조 방법.
  18. 제 17 항에 있어서,
    상기 반도체 기판 상에 금속층을 형성하기 전에 식각이 용이한 희생막을 형성하는 단계를 추가하고, 상기 희생막 상에 금속층을 형성하며,
    상기 반도체 기판을 제거할 때, 상기 희생막을 식각하여 상기 반도체 활성층의 후면에 상기 금속과 반도체의 공존층을 노출시키는 박막 태양전지의 제조 방법.
  19. 제 16 항에 있어서,
    상기 반도체 활성층을 형성하는 단계에서는, 액상에피택시(LPE : liquid phase epitaxy) 또는 화학기상증착(CVD : chemical vapor deposition) 방법을 이용하여 반도체 씨드층 상에 제1도전형을 가지는 반도체 활성층을 1-50㎛ 두께로 형성하는 박막 태양전지의 제조 방법.
  20. 제 19 항에 있어서,
    상기 금속층으로는 Al을 형성하고, 상기 반도체층 및 반도체 활성층으로는 Si을 형성하는 박막 태양전지의 제조 방법.
  21. 제 16 항에 있어서,
    상기 이미터 컨택은 상기 제2도전형의 반도체층 상에 국부적으로 형성하고,
    상기 이미터 컨택을 제외한 제2도전형의 반도체층 상에는 전면 패시베이션층을 형성하는 박막 태양전지의 제조 방법.
  22. 제 21 항에 있어서,
    상기 이미터 컨택으로는 Ti, Pd, Ag, Ni, Cu 중의 어느 한 물질을 형성하는 박막 태양전지의 제조 방법.
  23. 제 21 항에 있어서,
    상기 전면 패시베이션층 및 후면 패시베이션층으로는 산화막 또는 질화막을 으로는 산화막 또는 질화막을 형성하는 박막 태양전지의 제조 방법.
  24. 제 16 항에 있어서,
    상기 베이스 컨택 형성 단계에서는, 상기 후면 패시베이션층을 선택적으로 식각하여 상기 금속과 반도체의 공존층을 오프닝시킨 후, 상기 베이스 컨택으로서 Al을 형성하는 박막 태양전지의 제조 방법.
  25. 제 24 항에 있어서,
    상기 금속과 반도체의 공존층을 오프닝시킬 때에는, 상기 오프닝된 영역이 상기 반도체 활성층 후면의 전체면적에 대해 10% 이내를 차지하도록 하는 박막 태양전지의 제조 방법.
  26. 제 16 항에 있어서,
    상기 후면 패시베이션층은 0.01-10 ㎛의 두께로 형성하는 박막 태양전지의 제조 방법.
  27. 제 16 항에 있어서,
    상기 반도체 활성층을 형성 단계와, 상기 제2도전형의 반도체층 형성 단계 사이에, 상기 반도체 활성층의 전면을 텍스처링하는 단계를 더 포함하는 박막 태양전지의 제조 방법.
  28. 제 16 항에 있어서,
    상기 이미터 컨택을 형성한 후, 상기 반도체 기판을 제거하기 전에,
    상기 이미터 컨택에 Al 전극을 연결하는 단계; 및
    상기 반도체 활성층의 전면 상부에 수지를 매개로 하여 유리 또는 카보네이트로 이루어진 투광판을 접착하는 단계
    를 더 포함하는 박막 태양전지의 제조 방법.
KR1020030066885A 2003-09-26 2003-09-26 박막 태양전지 및 그 제조 방법 KR20050030433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066885A KR20050030433A (ko) 2003-09-26 2003-09-26 박막 태양전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066885A KR20050030433A (ko) 2003-09-26 2003-09-26 박막 태양전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050030433A true KR20050030433A (ko) 2005-03-30

Family

ID=37386772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066885A KR20050030433A (ko) 2003-09-26 2003-09-26 박막 태양전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050030433A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276585A (zh) * 2020-01-26 2020-06-12 孙蕾蕾 汽车照明光源光效提高方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276585A (zh) * 2020-01-26 2020-06-12 孙蕾蕾 汽车照明光源光效提高方法

Similar Documents

Publication Publication Date Title
US9595622B2 (en) Structures and methods for high-efficiency pyramidal three-dimensional solar cells
KR101991767B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
US7339110B1 (en) Solar cell and method of manufacture
US20090014063A1 (en) Method for production of a single-sided contact solar cell and single-sided contact solar cell
US20100059117A1 (en) Hybrid silicon solar cells and method of fabricating same
US7858427B2 (en) Crystalline silicon solar cells on low purity substrate
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
US8809097B1 (en) Passivated emitter rear locally patterned epitaxial solar cell
CN102763226A (zh) 使用薄平面半导体的高效光伏背触点太阳能电池结构和制造方法
EP2071632B1 (en) Thin-film solar cell and process for its manufacture
JP2011507246A (ja) 広いうら側エミッタ領域を有する裏面電極型太陽電池およびその製造方法
JP2009512214A (ja) ｎ型多結晶シリコン太陽電池の製造方法
EP1024523A1 (en) Method for fabricating thin film semiconductor devices
GB2467361A (en) Contact and interconnect for a solar cell
KR100908711B1 (ko) 박막형 실리콘 태양 전지
US9397239B2 (en) Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
TW201318030A (zh) 半導體光檢測裝置及其製備的方法
JPH1140832A (ja) 薄膜太陽電池およびその製造方法
KR101128838B1 (ko) 태양 전지 및 그 제조 방법
KR101050878B1 (ko) 실리콘 박막 태양전지 및 그 제조방법
KR20050030433A (ko) 박막 태양전지 및 그 제조 방법
CN109155341B (zh) 太阳能电池制造方法、用该方法制造的太阳能电池和衬底座
KR100600850B1 (ko) 효율이 향상된 박막 실리콘 태양전지 및 그의 제조방법
JP2006237181A (ja) 半導体基板及び太陽電池の製造方法
JP4493209B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application