KR20050027383A - Semiconductor chip package having heat slug - Google Patents

Semiconductor chip package having heat slug Download PDF

Info

Publication number
KR20050027383A
KR20050027383A KR1020030063631A KR20030063631A KR20050027383A KR 20050027383 A KR20050027383 A KR 20050027383A KR 1020030063631 A KR1020030063631 A KR 1020030063631A KR 20030063631 A KR20030063631 A KR 20030063631A KR 20050027383 A KR20050027383 A KR 20050027383A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat slug
chip package
package
heat
Prior art date
Application number
KR1020030063631A
Other languages
Korean (ko)
Inventor
박상욱
백중현
이진양
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030063631A priority Critical patent/KR20050027383A/en
Publication of KR20050027383A publication Critical patent/KR20050027383A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

A semiconductor chip package is provided to improve heat dissipation effect and to enhance formability by installing a heat slug at a periphery of a semiconductor chip. A semiconductor chip(11) with bonding pads(12) is attached on inner leads(21) of an LOC(Lead On Chip) type lead frame(20). The inner lead and the bonding pad are electrically connected with each other by using bonding wires(31). The semiconductor chip, the inner leads and the bonding wires are encapsulated by using a package body(41). A heat slug(51) is attached on a predetermined lower portion of the inner lead.

Description

히트 슬러그를 갖는 반도체 칩 패키지{Semiconductor chip package having heat slug}Semiconductor chip package having heat slug

본 발명은 반도체 칩 패키지에 관한 것으로서 더욱 상세하게는 리드프레임에 반도체 칩이 실장되어 조립되며 칩 박형화에 따른 열 방출 특성이 개선된 히트 슬러그(heat slug)를 갖는 반도체 칩 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package, and more particularly, to a semiconductor chip package having a heat slug in which a semiconductor chip is mounted and assembled in a lead frame and having improved heat dissipation characteristics due to chip thinning.

최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화 되고 있으며, 전자기기의 핵심 부품인 반도체 칩 패키지 또한 소형화 및 경량화 되고 있다. 이와 같은 추세에 따라 리드프레임을 이용하는 반도체 칩 패키지로서 리드온칩(LOC) 구조에 의해 패키지 대비 대형 반도체 칩의 실장에 유리하며 리드 높이가 1.27㎜ 이하로서 두께가 얇고 소형인 TSOP(Thin Small Outline Package)가 잘 알려져 있다.Recently, according to the development of the semiconductor industry and the needs of users, electronic devices are becoming smaller and lighter, and semiconductor chip packages, which are the core components of the electronic device, are also becoming smaller and lighter. According to this trend, as a semiconductor chip package using a lead frame, it is advantageous to mount a large semiconductor chip compared to a package by a lead-on-chip (LOC) structure, and the lead height is 1.27 mm or less, which is thin and small thin small outline package (TSOP) Is well known.

도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도이다.1 is a cross-sectional view showing an example of a semiconductor chip package according to the prior art.

도 1을 참조하면, 종래 기술에 따른 TSOP형 반도체 칩 패키지(700)는 반도체 칩(711)이 다이패드가 존재하지 않는 LOC형 리드프레임(720)의 내부리드(721)에 접착 테이프(715)로 직접 부착되어 있고, 그 반도체 칩(711)과 내부리드(721)가 와이어본딩(wire bonding)에 의해 전기적으로 연결되어 있으며, 반도체 칩(721)과 본딩와이어(731) 및 내부리드(721)가 성형 수지로 형성되는 패키지 몸체(741)에 의해 봉지된 구조를 갖는다. 반도체 칩(711)은 본딩패드(712)가 중앙에 배열되어 있는 센터패드형(center pad type)으로서 마주보는 내부리드(721)의 사이에 본딩패드(712)가 위치한다. 본딩와이어(731)는 본딩패드(712)와 내부리드(721) 선단의 상면에 각각 접합된다. 그리고, 패키지 몸체(741)의 외부로 돌출된 외부리드(722)는 실장에 적합한 형태로 성형되어 있다.Referring to FIG. 1, in the TSOP type semiconductor chip package 700 according to the related art, the adhesive tape 715 may be formed on the inner lead 721 of the LOC type lead frame 720 in which the semiconductor chip 711 does not have a die pad. The semiconductor chip 711 and the inner lead 721 are electrically connected by wire bonding, and the semiconductor chip 721 and the bonding wire 731 and the inner lead 721 are directly attached to each other. It has a structure sealed by the package body 741 formed from the molding resin. The semiconductor chip 711 is a center pad type in which the bonding pads 712 are arranged at the center, and the bonding pads 712 are positioned between the inner leads 721 facing each other. The bonding wires 731 are bonded to the top surfaces of the bonding pads 712 and the inner lead 721, respectively. The outer lead 722 protruding to the outside of the package body 741 is formed in a shape suitable for mounting.

이와 같은 종래의 TSOP형 반도체 칩 패키지는 LOC형 리드프레임과 센터패드형 반도체 칩을 이용하고 있어서 패키지 크기와 두께 감소에 유리한 구조이다. 그러나, 종래의 TSOP형 반도체 칩 패키지의 경우 상하 대칭적인 구조를 가지고 있지 않으며 두께가 얇기 때문에 열 응력을 지속적으로 받게되면 워피지(warpage)가 발생되고 그에 따라 반도체 칩에 국부적인 크랙(crack)이 발생될 수 있다. 더욱이, 최근 개발되고 있는 반도체 칩의 동작 속도가 점점 빨라지고 그 크기가 작아짐으로써 단위 체적당 방출시켜야 하는 소모전력이 점차 증가되고 있고, 동작온도가 높아짐에 따라 반도체 칩의 동작 속도가 급격하게 감소하고 있어서 종래 TSOP형 반도체 칩 패키지의 방열 특성 개선이 필수적으로 요구되고 있다.The conventional TSOP type semiconductor chip package uses a LOC type lead frame and a center pad type semiconductor chip, which is advantageous in reducing package size and thickness. However, the conventional TSOP type semiconductor chip package does not have a vertically symmetrical structure and is thin, so that warpage is generated when the thermal stress is continuously applied, thereby causing local cracks in the semiconductor chip. Can be generated. In addition, as the operation speed of the semiconductor chip, which has recently been developed, becomes smaller and its size becomes smaller, the power consumption to be discharged per unit volume is gradually increased, and as the operating temperature increases, the operation speed of the semiconductor chip decreases rapidly. Improvement of heat dissipation characteristics of a conventional TSOP type semiconductor chip package is required.

따라서, 본 발명의 목적은 반도체 칩에서 발생되는 열을 효과적으로 발산시키고, 상하 비대칭적인 구조에 기인하는 구조적 불균형에 의한 열 응력에 의한 손상을 방지할 수 있는 반도체 칩 패키지를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a semiconductor chip package that can effectively dissipate heat generated in a semiconductor chip and prevent damage due to thermal stress due to structural imbalance due to an up-down asymmetrical structure.

이와 같은 목적을 달성하기 위한 본 발명에 따른 히트 슬러그를 갖는 반도체 칩 패키지는, LOC형 리드프레임의 내부리드에 복수의 본딩패드를 갖는 반도체 칩이 부착되고, 본딩와이어에 의해 내부리드와 본딩패드가 전기적인 연결이 이루어지며, 패키지 몸체에 의해 반도체 칩과 내부리드 및 본딩와이어가 봉지되는 반도체 칩 패키지에 있어서, 상기 반도체 칩 주변에 위치하도록 내부리드에 히트 슬러그가 부착된 것을 특징으로 한다.In the semiconductor chip package having a heat slug according to the present invention for achieving the above object, a semiconductor chip having a plurality of bonding pads is attached to the inner lead of the LOC type lead frame, and the inner lead and the bonding pad are bonded by a bonding wire. In the semiconductor chip package in which the electrical connection is made and the semiconductor chip, the inner lead and the bonding wire are sealed by the package body, the heat slug is attached to the inner lead so as to be positioned around the semiconductor chip.

바람직한 본 발명에 따른 반도체 칩 패키지의 실시예에 있어서 히트 슬러그는 평판으로 구성되며 필요에 따라 절곡된 형태일 수 있다. 히트 슬러그의 두께는 반도체 칩의 두께보다 50㎛ 작은 것이 바람직하며, 히트 슬러그는 패키지 끝단에서 1㎜정도 떨어져 있도록 하는 것이 바람직하다. 또한, 히트 슬러그는 가장자리 부분, 즉 패키지 끝단 방향의 두께가 얇아진 것이 바람직하며, 히트 슬러그 표면에 딤플(dimple) 또는 두께 방향으로 형성된 구멍(hole)이 형성될 수 있다. 또한, 히트 슬러그는 절연성 피막으로 코팅되도록 하여 절연시키는 것이 바람직하다.In the preferred embodiment of the semiconductor chip package according to the present invention, the heat slug is formed of a flat plate and may be bent as necessary. The thickness of the heat slug is preferably 50 [mu] m smaller than the thickness of the semiconductor chip, and the heat slug is preferably 1 mm away from the package end. In addition, the heat slug is preferably thin in the thickness of the edge portion, that is, the package end direction, and a hole formed in the dimple or the thickness direction may be formed on the heat slug surface. In addition, it is preferable to insulate the heat slug by coating it with an insulating film.

그리고, 바람직한 본 발명에 따른 반도체 칩 패키지의 실시예에 있어서, 히트 슬러그가 반도체 칩의 뒷면에 직접 접촉이 이루어지도록 한다. 바람직하게는, 히트 슬러그의 부착에 열전도성 접착 수단을 사용한다. 또한, 히트 슬러그는 패키지 외부로 노출되어 방열 효과의 향상을 꾀하는 것이 바람직하며, 더욱 바람직하게는 외부로 노출된 히트 슬러그에 히트 싱크를 부착한다.In a preferred embodiment of the semiconductor chip package according to the present invention, the heat slug is in direct contact with the back surface of the semiconductor chip. Preferably, thermally conductive bonding means is used for the attachment of the heat slug. In addition, the heat slug is preferably exposed to the outside of the package to improve the heat dissipation effect, and more preferably, a heat sink is attached to the heat slug exposed to the outside.

또한, 바람직한 본 발명에 따른 반도체 칩 패키지에 있어서 반도체 칩 또는 리드프레임의 접지단자와 히트 슬러그가 전기적으로 연결되도록 한다. 이때 전기적인 연결에는 본딩와이어나 솔더(solder) 또는 금속 범프(metal bump)가 이용될 수 있다. 한편, 히트 슬러그가 실장 방향의 반대 방향으로 패키지 몸체로부터 노출되도록 외부리드가 리드 성형될 수 있다.In addition, in the semiconductor chip package according to the present invention, the ground terminal and the heat slug of the semiconductor chip or lead frame are electrically connected. In this case, a bonding wire, a solder, or a metal bump may be used for the electrical connection. Meanwhile, the outer lead may be lead molded so that the heat slug is exposed from the package body in a direction opposite to the mounting direction.

이하 첨부 도면을 참조하여 본 발명에 따른 히트 슬러그를 갖는 반도체 칩 패키지의 실시예를 소개하기로 한다. 단, 도면을 통틀어 동일 구성 요소에 대하여 동일 참조 부호를 부여하였다.Hereinafter, an embodiment of a semiconductor chip package having a heat slug according to the present invention will be described with reference to the accompanying drawings. However, like reference numerals refer to like elements throughout the drawings.

도 2는 본 발명에 따른 반도체 칩 패키지의 제 1실시예를 나타낸 단면도이다.2 is a cross-sectional view showing a first embodiment of a semiconductor chip package according to the present invention.

도 2에 도시된 본 발명의 반도체 칩 패키지(10)는 기본적으로 LOC형 리드프레임(20)과 센터패드형 반도체 칩(11)을 포함하여 구성되는 TSOP형 반도체 칩 패키지이며, 열 방출 특성을 고려하여 히트 슬러그(51)를 갖는다. 반도체 칩(11)은 리드프레임(20)의 내부리드(21) 하면에 부착되어 있으며, 본딩패드(12)가 마주보는 내부리드(21) 사이에 배치된다. 본딩와이어(31)의 일측이 본딩패드(12)와 접합되어 있고 타측이 내부리드(21) 상면에 접합되어 전기적인 연결을 이룬다. 이때 본딩와이어(31)는 내부리드 사이를 경유한다.The semiconductor chip package 10 of the present invention shown in FIG. 2 is basically a TSOP type semiconductor chip package including a LOC type lead frame 20 and a center pad type semiconductor chip 11, and considering heat dissipation characteristics. To have a heat slug 51. The semiconductor chip 11 is attached to the lower surface of the inner lead 21 of the lead frame 20, and the bonding pads 12 are disposed between the inner leads 21 facing each other. One side of the bonding wire 31 is bonded to the bonding pad 12 and the other side is bonded to the upper surface of the inner lead 21 to form an electrical connection. At this time, the bonding wire 31 passes between the inner leads.

반도체 칩(11)의 외측에서 반도체 칩(11)과 인접하여 내부리드(21)의 하면에는 히트 슬러그(51)가 부착되어 있다. 히트 슬러그(11)는 열전도도가 뛰어난 물질, 예컨대 구리(copper)와 같은 금속으로 이루어지며 다양한 형태를 가질 수 있으나 여기서는 평판 형태를 가진다. 히트 슬러그(51)의 표면에는 딤플(53)이 형성되어 있고 가장자리에 두께 방향으로 형성된 구멍(hole; 55)을 가진다.The heat slug 51 is attached to the lower surface of the inner lead 21 adjacent to the semiconductor chip 11 outside the semiconductor chip 11. The heat slug 11 is made of a material having excellent thermal conductivity, for example, a metal such as copper, and may have various shapes, but here it has a flat shape. The dimple 53 is formed in the surface of the heat slug 51, and has the hole 55 formed in the thickness direction at the edge.

히트 슬러그(51)의 두께는 반도체 칩(11)의 두께와 같거나 작다. 작은 정도는 반도체 칩(11)의 두께보다 약 50㎛정도 작은 것이 바람직하다. 이는 다이 어태치(die attach) 공정 및 와이어본딩 공정시 반도체 칩(11)을 접착 테이프(15)에 부착시킬 때와 와이어본딩시 반도체 칩(11)을 고정시킬 때 물리적인 간섭을 방지하기 위함이다. 히트 슬러그(51)의 모양은 일체형일 수 있고, 몰딩 공정을 안정화시키는 측면에서 2개 또는 4개로 분할된 분리형일 수 있다. 히트 슬러그(51)를 분리형으로 형성하더라도 열 방출 특성치는 크게 변화되지 않는다.The thickness of the heat slug 51 is equal to or smaller than the thickness of the semiconductor chip 11. The smaller degree is preferably about 50 µm smaller than the thickness of the semiconductor chip 11. This is to prevent physical interference when the semiconductor chip 11 is attached to the adhesive tape 15 during the die attach process and the wire bonding process, and when the semiconductor chip 11 is fixed during the wire bonding process. . The shape of the heat slug 51 may be integral, and may be divided into two or four in terms of stabilizing the molding process. Even when the heat slug 51 is formed separately, the heat release characteristic value does not change significantly.

히트 슬러그(51)를 리드프레임(20)의 내부리드(21)에 부착시키는 방법은 열전도성 접착 수단으로서, 예컨대 접착 테이프(16)를 이용하거나 은 페이스트(Ag paste)와 같은 액상 접착제를 이용할 수 있다. 은 페이스트를 이용할 경우 비용이 적게 드는 장점이 있으나 경화를 하여야 하고 적절한 양을 제어하기가 곤란하므로 접착 테이프(15)를 이용하는 것이 유리하다. 또한, 접착 테이프(16)를 히트 슬러그(51) 전면에 부착하기 곤란한데 이 경우 수지 성형(moldeing)시나 핸들링(handling)시 히트 슬러그(51)가 내부리드(21)에 물리적으로 닿아 일부 내부리드(21)를 전기적으로 도통 시킬 경우가 발생될 수 있다. 따라서, 히트 슬러그(51)는 표면에 폴리이미드 등으로 같이 절연성 피막을 형성하는 것이 공정 안정성 측면에서 유리하다.The method of attaching the heat slug 51 to the inner lead 21 of the lead frame 20 may be a thermally conductive adhesive means, for example, using an adhesive tape 16 or a liquid adhesive such as silver paste. have. The use of silver paste has the advantage of low cost, but it is advantageous to use the adhesive tape 15 because it must be cured and it is difficult to control the proper amount. In addition, it is difficult to attach the adhesive tape 16 to the entire surface of the heat slug 51. In this case, the heat slug 51 physically touches the inner lead 21 during resin molding or handling, and thus some inner lead. There may be a case of electrically conducting (21). Therefore, it is advantageous in terms of process stability that the heat slug 51 forms an insulating coating on the surface, such as polyimide.

한편, 히트 슬러그(51)는 클수록 좋겠지만 수분 침투가 되었을 경우 팝콘 크랙(popcorn crack)과 같은 신뢰성 불량의 가능성을 줄이기 위하여 패키지 측면 끝단에서 약 1㎜ 이상은 떨어져 있는 것이 바람직하다.On the other hand, the larger the heat slug 51 is better, but it is preferable that at least about 1 mm away from the end of the package side in order to reduce the possibility of poor reliability, such as popcorn cracks when moisture infiltration.

반도체 칩(11)과 내부리드(21)와 본딩와이어(31) 및 그 접합부분들이 에폭시 성형 수지로 형성되는 패키지 몸체(41)에 의해 봉지되어 외부환경으로부터 보호되며, 히트 슬러그(51)도 패키지 몸체(41)에 의해 봉지된다. 외부와의 전기적인 연결은 패키지 몸체(41)의 외부로 돌출되어 실장에 적합한 형태로 리드 성형된 외부리드(22)에 의해 이루어진다.The semiconductor chip 11, the inner lead 21, the bonding wire 31, and the bonding portions thereof are sealed by a package body 41 formed of an epoxy molding resin to be protected from the external environment, and the heat slug 51 is also packaged. It is sealed by the body 41. Electrical connection with the outside is made by the outer lead 22 which is protruded to the outside of the package body 41 and formed in a form suitable for mounting.

이와 같은 본 발명의 반도체 칩 패키지는, 반도체 칩에서 발생된 열이 열 전도가 우수한 히트 슬러그로도 전도되고 상대적으로 열이 넓은 면적을 통하여 빠른 시간 내에 리드프레임을 타고 외부로 배출된다. 칩 크기가 작아짐으로 인하여 국부적으로만 열이 빠져나가지 않고 전체적으로 빠져나가게 됨으로써 열 방출 특성이 향상될 수 있다.Such a semiconductor chip package of the present invention, the heat generated in the semiconductor chip is conducted to the heat slug excellent in heat conduction, and is discharged to the outside through the lead frame through a relatively large area in a short time. Due to the smaller chip size, the heat dissipation characteristics can be improved by dissipating the entirety instead of only locally dissipating heat.

또한, 부수적으로 반도체 칩과 리드프레임을 기준으로 상하 몰딩된 부분의 두께가 서로 비슷하여 몰딩 과정에서의 몰딩 불량을 방지하고 그에 따른 워피지가 감소된다. 이는 곧 열 응력의 감소를 의미한다. 따라서, 칩 크랙과 같은 신뢰성과 관계된 불량이 줄어들 수 있다. 그리고, 전술한 바와 같이 상하 몰딩된 부분의 두께가 균형을 이루므로 성형성도 향상될 수 있다. 열특성 분석용 프로그램을 이용하여 히트 슬러그 보유 유무에 따른 열 특성 분석을 한 결과 자연 대류에서도 5%가량의 발열 특성 향상을 기대할 수 있었다.Incidentally, the thicknesses of the upper and lower molded parts based on the semiconductor chip and the lead frame are similar to each other to prevent molding defects in the molding process and thereby reduce warpage. This means a reduction in thermal stress. Therefore, defects related to reliability such as chip cracks can be reduced. As described above, since the thickness of the upper and lower molded parts is balanced, the moldability may be improved. As a result of analyzing the thermal characteristics according to the presence or absence of heat slug using the thermal characterization program, it was expected to improve the exothermic characteristics of about 5% even in natural convection.

그리고, 성형성 및 신뢰성을 개선하기 위하여 히트 슬러그의 표면에 딤플이나 구멍등을 형성함으로써 기술적으로 더욱 안정성을 확보할 수 있다. 즉, 딤플에 의해 히트 슬러그의 두께를 크게 변화시키지 않으면서도 몰딩의 진행속도가 느려지도록 제어할 수 있다. 또한, 히트 슬러그의 모양이 패키지 끝단에서 얇아지며, 구멍을 형성하여 에폭시 몰딩 컴파운드로 형성되는 패키지 몸체가 히트 슬러그를 기계적으로 단단히 잡아주는 역할을 하여 신뢰성을 향상될 수 있다.In order to improve moldability and reliability, it is possible to secure more technically stability by forming dimples or holes in the surface of the heat slug. That is, the dimple can be controlled to slow down the molding speed without significantly changing the thickness of the heat slug. In addition, the shape of the heat slug becomes thin at the package end, and the package body formed of the epoxy molding compound by forming a hole may serve to hold the heat slug mechanically, thereby improving reliability.

한편, 본 발명에 따른 반도체 칩 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다. 본 발명에 따른 반도체 칩 패키지의 다른 실시예를 살펴보기로 한다.Meanwhile, the semiconductor chip package according to the present invention is not limited to the above-described embodiments and may be variously modified within a range not departing from the technical spirit of the present invention. Another embodiment of the semiconductor chip package according to the present invention will be described.

도 3은 본 발명에 따른 반도체 칩 패키지의 제 2실시예를 나타낸 단면도이다.3 is a cross-sectional view showing a second embodiment of a semiconductor chip package according to the present invention.

도 3에 도시된 본 발명의 반도체 칩 패키지(110)는 칩 하부에서 다운-셋(down-set)된 평판형태의 히트 슬러그(151)가 반도체 칩(11)의 하면에 열전도성 접착제(17)로 부착된 구조를 갖는 예이다. 반도체 칩(11)에서 발생된 열이 직접 접촉되어 있는 히트 슬러그(151)로 곧바로 전달되므로 전술한 도 2의 반도체 칩 패키지(10)보다 더 효율적인 열 방출 특성 효과를 얻을 수 있다. 이 반도체 칩 패키지(110)는 일반적인 반도체 조립 공정(assembly) 공정과 다르게 다이 어태치 공정 이후에 히트 슬러그 부착 공정이 추가로 진행이 필요하다.In the semiconductor chip package 110 of the present invention shown in FIG. 3, the thermally conductive adhesive 17 is formed on the bottom surface of the semiconductor chip 11 by the heat-type slug 151 down-set in the bottom of the chip. This is an example having a structure attached to. Since heat generated in the semiconductor chip 11 is directly transferred to the heat slug 151 which is in direct contact, the heat dissipation characteristic effect may be more efficient than the semiconductor chip package 10 of FIG. 2. Unlike the general semiconductor assembly process, the semiconductor chip package 110 requires an additional heat slug attachment process after the die attach process.

도 4는 본 발명에 따른 반도체 칩 패키지의 제 3실시예를 나타낸 단면도이고, 도 5는 본 발명에 따른 반도체 칩 패키지의 제 3실시예가 기판에 실장된 상태를 나타낸 단면도이다.4 is a cross-sectional view showing a third embodiment of a semiconductor chip package according to the present invention, Figure 5 is a cross-sectional view showing a state in which a third embodiment of a semiconductor chip package according to the present invention is mounted on a substrate.

도 4에 도시된 본 발명의 반도체 칩 패키지(210)는, 칩 하부에서 다운-셋된 평판형태의 히트 슬러그(251)가 반도체 칩(11)과 직접 열전도성 접착제(217)로 부착되어 직접 접촉하고 있으며, 히트 슬러그(251)의 하면 일부가 외부로 노출된 구조를 갖는 예이다. 히트 슬러그(251)가 반도체 칩(11)과 직접 접촉되어 있고 일정 부분이 패키지 외부로 노출되도록 함으로써 열 방출 특성이 더욱 향상된 구조이다. 이와 같은 반도체 칩 패키지(210)의 경우 도 5에서와 같이 히트 슬러그(251)의 노출 부위가 외부 기판(70)에 열적으로 접촉이 될 때 그 효과가 극대화될 수 있다. 물론, 외부 기판(70)과 열적으로 접촉을 하기 위해서 열 인터페이스 물질(TIM; Thermal Interface Material; 75)을 사용하는 것이 유리하며, 외부 기판(70)에 실장된 경우에 언더-필(under-fill)을 하는 것이 열 방출 특성 측면에서 매우 유리하다.In the semiconductor chip package 210 of the present invention shown in FIG. 4, a flat heat-slug 251 down-set at the bottom of the chip is directly attached to the semiconductor chip 11 by a direct thermal conductive adhesive 217. The lower surface of the heat slug 251 is an example in which a structure is exposed to the outside. Since the heat slug 251 is in direct contact with the semiconductor chip 11 and a portion is exposed to the outside of the package, the heat dissipation characteristic is further improved. In the case of the semiconductor chip package 210 as described above, when the exposed portion of the heat slug 251 is in thermal contact with the external substrate 70, the effect may be maximized. Of course, it is advantageous to use a thermal interface material (TIM) 75 to make thermal contact with the outer substrate 70, and under-fill when mounted on the outer substrate 70. ) Is very advantageous in terms of heat dissipation characteristics.

도 6은 본 발명에 따른 반도체 칩 패키지의 제 4실시예를 나타낸 단면도이다.6 is a cross-sectional view showing a fourth embodiment of a semiconductor chip package according to the present invention.

도 6에 도시된 본 발명에 따른 반도체 칩 패키지(310)는, 히트 슬러그(351)를 접지판(ground plane)으로 적용한 실시예이다. 내부리드(21) 중에서 접지 기능의 내부리드와 히트 슬러그(351)가 와이어본딩에 의해 본딩와이어(32)로 연결되어 있는 구조로서, 히트 슬러그(251)는 접지판(ground plate)의 역할을 한다. 이에 의해 노이즈(noise) 감소의 효과를 얻을 수 있다. 보다 큰 접지판을 만들기 위하여 노출된 히트 슬러그(351)에서 솔더(85)로 외부 기판(80)에 실장을 하고 이때 비아(81)가 외부 기판(80)의 접지판(83)과 전기적인 통로를 확보하게 되면 더욱 우수한 전기적 특성을 가질 수 있다. 여기서, 본딩와이어(32)에 의해 히트 슬러그(351)와 접지단자의 내부리드(21)가 연결되었지만 솔더 또는 금속 범프를 이용해서 전기적으로 상호 연결할 수도 있다.The semiconductor chip package 310 according to the present invention illustrated in FIG. 6 is an embodiment in which the heat slug 351 is applied as a ground plane. Among the inner leads 21, the inner lead of the grounding function and the heat slug 351 are connected to the bonding wires 32 by wire bonding, and the heat slug 251 serves as a ground plate. . Thereby, the effect of noise reduction can be obtained. In order to make a larger ground plane, the exposed heat slug 351 is mounted on the outer substrate 80 with solder 85, where vias 81 are electrically connected to the ground plate 83 of the outer substrate 80. When secured to have a more excellent electrical properties. Here, although the heat slug 351 and the inner lead 21 of the ground terminal are connected by the bonding wire 32, the interconnection may be electrically connected using solder or metal bumps.

도 7은 본 발명에 따른 반도체 칩 패키지의 제 5실시예를 나타낸 단면도이고, 도 8은 본 발명에 따른 반도체 칩 패키지의 제 6실시예를 나타낸 단면도이다.7 is a cross-sectional view showing a fifth embodiment of a semiconductor chip package according to the present invention, and FIG. 8 is a cross-sectional view showing a sixth embodiment of a semiconductor chip package according to the present invention.

도 7에 도시된 본 발명에 따른 반도체 칩 패키지(410)는, 도 4의 반도체 칩 패키지(210)와 내부 구조에 있어서 동일하나 리드프레임(420)의 내부리드(421)와 달리 외부리드(422)가 반대쪽으로 실장될 수 있도록 리드 성형되어 있다. 반도체 칩(11)의 밑면에 부착된 히트 슬러그(451)는 실장 방향의 반대 방향을 향해 외부로 노출된다. 그리고, 도 8에 도시된 본 발명에 따른 반도체 칩 패키지(510)는 도 7의 반도체 칩 패키지(410)의 구조에 더하여 히트 슬러그(551)와 열 전달 물질(575)을 매개로 하여 히트 싱크(heat sink; 590)가 부착되어 있는 구조이다. 히트 싱크에 의해 대류를 통한 열 방출이 더욱 활성화될 수 있는 구조의 예이다.The semiconductor chip package 410 according to the present invention illustrated in FIG. 7 has the same internal structure as the semiconductor chip package 210 of FIG. 4, but the external lead 422 is different from the internal lead 421 of the lead frame 420. ) Is lead molded so that it can be mounted on the other side. The heat slug 451 attached to the bottom surface of the semiconductor chip 11 is exposed to the outside in a direction opposite to the mounting direction. In addition to the structure of the semiconductor chip package 410 of FIG. 7, the semiconductor chip package 510 of FIG. 8 may include a heat sink (eg, a heat sink) through a heat slug 551 and a heat transfer material 575. A heat sink 590 is attached thereto. An example of a structure in which heat dissipation through convection can be further activated by a heat sink.

따라서 본 발명에 의한 히트 슬러그를 갖는 반도체 칩 패키지는 칩 주변에 히트 슬러그를 장착하여 반도체 칩에서 발생하는 열을 리드프레임 및 열전도도가 우수한 히트 슬러그를 통하여 효과적으로 발산을 시킬 수 있으며, 더불어 리드프레임과 반도체 칩을 기준으로 상하 대칭적인 구조를 가질 수 있어 성형성이 향상되고 기계적인 열 응력에 의한 불량이 방지될 수 있다.Therefore, in the semiconductor chip package having the heat slug according to the present invention, heat slug is mounted around the chip to effectively dissipate heat generated in the semiconductor chip through the lead frame and the heat slug having excellent thermal conductivity. Since the semiconductor chip has a vertically symmetrical structure, the moldability may be improved and defects due to mechanical thermal stress may be prevented.

도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도이고,1 is a cross-sectional view showing an example of a semiconductor chip package according to the prior art,

도 2내지 도 8은 본 발명에 따른 반도체 칩 패키지의 실시예들을 나타낸 단면도이다.2 to 8 are cross-sectional views illustrating embodiments of a semiconductor chip package according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10; 반도체 칩 패키지10; Semiconductor chip package

11; 반도체 칩11; Semiconductor chip

12; 본딩패드12; Bonding pad

15,16; 접착 테이프15,16; Adhesive tape

20; 리드프레임20; Leadframe

21; 내부리드21; Internal lead

22; 외부리드22; External lead

31; 본딩와이어31; Bonding Wire

41; 패키지 몸체41; Package body

51; 히트 슬러그(heat slug)51; Heat slug

Claims (12)

LOC형 리드프레임의 내부리드에 복수의 본딩패드를 갖는 반도체 칩이 부착되고, 본딩와이어에 의해 내부리드와 본딩패드가 전기적인 연결이 이루어지며, 패키지 몸체에 의해 반도체 칩과 내부리드 및 본딩와이어가 봉지되는 반도체 칩 패키지에 있어서, 상기 반도체 칩 주변에 위치하도록 내부리드에 히트 슬러그가 부착된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.A semiconductor chip having a plurality of bonding pads is attached to the inner lead of the LOC type lead frame, and the inner lead and the bonding pad are electrically connected by the bonding wire, and the semiconductor chip and the inner lead and the bonding wire are connected by the package body. A sealed semiconductor chip package, wherein the heat slug is attached to an inner lead to be positioned around the semiconductor chip. 제 1항에 있어서, 상기 히트 슬러그는 평판 형태인 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is in the form of a flat plate. 제 1항에 있어서, 상기 히트 슬러그는 반도체 칩의 두께보다 50㎛ 작은 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is 50 μm smaller than a thickness of the semiconductor chip. 제 1항에 있어서, 히트 슬러그는 패키지 끝단에서 1㎜정도 떨어진 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is about 1 mm away from the package end. 제 1항에 있어서, 상기 히트 슬러그는 가장자리 부분, 즉 패키지 끝단 방향의 두께가 얇아진 부분을 갖는 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug has an edge portion, that is, a portion having a thinner thickness in a package end direction. 제 1항에 있어서, 상기 히트 슬러그는 표면에 딤플(dimple)이 형성된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug has a dimple formed on a surface thereof. 제 1항에 있어서, 상기 히트 슬러그는 두께 방향으로 구멍(hole)이 형성된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지. The semiconductor chip package of claim 1, wherein the heat slug has holes formed in a thickness direction thereof. 제 1항에 있어서, 상기 히트 슬러그는 절연성 피막으로 코팅된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is coated with an insulating coating. 제 1항에 있어서, 상기 히트 슬러그가 반도체 칩의 뒷면에 직접 접촉된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is in direct contact with a back surface of the semiconductor chip. 제 1항에 있어서, 상기 히트 슬러그는 패키지 외부로 노출된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is exposed to the outside of the package. 제 1항에 있어서, 상기 히트 슬러그는 외부로 노출된 히트 슬러그에 히트 싱크가 부착된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug has a heat sink attached to an externally exposed heat slug. 제 1항에 있어서, 상기 히트 슬러그는 반도체 칩 또는 리드프레임의 접지단자와 전기적으로 연결된 것을 특징으로 하는 히트 슬러그를 갖는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the heat slug is electrically connected to a ground terminal of the semiconductor chip or lead frame.
KR1020030063631A 2003-09-15 2003-09-15 Semiconductor chip package having heat slug KR20050027383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030063631A KR20050027383A (en) 2003-09-15 2003-09-15 Semiconductor chip package having heat slug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030063631A KR20050027383A (en) 2003-09-15 2003-09-15 Semiconductor chip package having heat slug

Publications (1)

Publication Number Publication Date
KR20050027383A true KR20050027383A (en) 2005-03-21

Family

ID=37384640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030063631A KR20050027383A (en) 2003-09-15 2003-09-15 Semiconductor chip package having heat slug

Country Status (1)

Country Link
KR (1) KR20050027383A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135629A (en) * 2010-06-11 2011-12-19 삼성전자주식회사 Package on package having a improved thermal characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135629A (en) * 2010-06-11 2011-12-19 삼성전자주식회사 Package on package having a improved thermal characteristics

Similar Documents

Publication Publication Date Title
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US5594234A (en) Downset exposed die mount pad leadframe and package
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US6781242B1 (en) Thin ball grid array package
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JPH0964099A (en) Semiconductor device and its mounting structure
TW201411788A (en) Hybrid thermal interface material for IC packages with integrated heat spreader
JPH0621276A (en) Thermally reinforced semiconductor element and its manufacture
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
KR20030045950A (en) Multi chip package comprising heat sinks
US20010040300A1 (en) Semiconductor package with heat dissipation opening
KR19980025624A (en) Ball Grid Array Semiconductor Package
KR20050027383A (en) Semiconductor chip package having heat slug
JP2008235492A (en) Semiconductor device and method of manufacturing the same
JPH0563113A (en) Resin-sealed semiconductor device
KR100212392B1 (en) Semiconductor package
KR100230919B1 (en) Semiconductor package
JP3058142B2 (en) Semiconductor device and manufacturing method thereof
KR20000001487A (en) Ball grid array package having super-heat emission characteristic
KR100533762B1 (en) Semiconductor package
JP2504262Y2 (en) Semiconductor module

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid