KR20050025782A

KR20050025782A - 박막 트랜지스터 표시판

Info

Publication number: KR20050025782A
Application number: KR1020030062618A
Authority: KR
Inventors: 김범준
Original assignee: 삼성전자주식회사
Priority date: 2003-09-08
Filing date: 2003-09-08
Publication date: 2005-03-14
Also published as: KR100968569B1

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판 상부에 형성되어 있는 복수의 게이트선, 각각의 게이트선과 교차하는 복수의 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 표시용 박막 트랜지스터 및 각각의 표시용 박막 트랜지스터와 연결되어 있는 복수의 화소 전극을 포함하는 표시 셀 어레이 회로, 각각의 데이터선에 데이터 신호를 전달하는 데이터 구동 회로, 기판 상부에 형성되어 있는 다수의 구동용 박막 트랜지스터를 포함하고 있으며 각각의 게이트선에 게이트 신호를 전달하는 게이트 구동 회로, 기판 상부에 형성되어 있으며, 외부로부터 게이트 구동 회로에 전원 전압 또는 타이밍 신호를 포함하는 전기적인 신호를 전달하는 복수의 제1 신호선, 제1 신호선에 직접 접촉되어 제1 신호선과 구동용 박막 트랜지스터에 연결하며, 데이터선과 동일한 층으로 이루어진 제2 신호선을 포함한다.

Description

박막 트랜지스터 표시판{Thin film transistor array panel}

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 표시 장치의 한 기판으로 사용되는 박막 트랜지스터 표시판에 관한 것이다.

최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.

최근에 액정 표시 장치가 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀 컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

액정 표시 장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정 셀의 복굴절성, 선광성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이이다.

액정 표시 장치는 크게 TN(Twisted Nematic) 방식과 STN(Super-Twisted Nematic)방식으로 나뉘고, 구동방식의 차이로 스위칭 소자 및 TN 액정을 이용한 액티브 매트릭스(Active matrix)표시 방식과 STN 액정을 이용한 패시브 매트릭스(passive matrix)표시 방식이 있다.

이 두 방식의 큰 차이점은 액티브 매트릭스 표시 방식은 박막 트랜지스터 표시판을 사용하는 점이며, 이것은 박막 트랜지스터를 이용하여 각각의 화소를 구동하는 방식이며, 패시브 매트릭스 표시방식은 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다.

박막 트랜지스터 액정 표시 장치는 반도체층을 비정질 규소를 이용하거나 다결정 규소를 이용하느냐에 따라 구분된다. 다결정 규소 박막 트랜지스터 액정 표시 장치는 소비전력이 작고, 가격이 저렴하지만 비정질 규소 박막 트랜지스터 액정 표시 장치와 비교하여 박막 트랜지스터의 제조 공정이 복잡한 단점이 있다. 그래서, 다결정 규소 박막 트랜지스터 액정 표시 장치는 IMT-2000 휴대용 전화기의 디스플레이와 같이 소형 디스플레이 장치에 주로 적용된다.

비정질 규소 박막 트랜지스터 액정 표시 장치는 대면적이 용이하고 수율이 높아서 주로 노트 북 PC, LCD 모니터, HDTV 등의 대화면 디스플레이 장치에 적용된다.

그러나, 비정질 규소 액정 표시 장치에서는 다결정 규소 박막 트랜지스터 액정 표시 장치와 비교하여 연성 인쇄 회로 기판 상에 COF(Chip On Film) 방식으로 데이터 구동 칩을 실장하고, 연성 인쇄 회로 기판을 통하여 데이터 인쇄 회로 기판과 픽셀 어레이의 데이터 라인 단자부를 연결한다. 또한, 연성 인쇄 회로 기판 상에 COF 방식으로 게이트 구동 칩을 형성하고, 연성 인쇄 회로 기판을 통하여 게이트 인쇄 회로 기판과 픽셀 어레이의 게이트 라인 단자부를 연결한다. 즉, 비정질 규소 박막 트랜지스터 액정 표시 장치는 비정질 규소를 이용하여 공정의 장점인 높은 생산성에도 불구하고, 다결정 규소 박막 트랜지스터 액정 표시 장치와 비교하여 비용 측면과 슬림(slim)한 구조 측면에서 불리한 위치에 있다.

한편, 박막 트랜지스터 표시판 제조시 서로 다른 층의 배선을 절연막의 접촉구를 통하여 연결하여 신호선으로 이용할 때, 전달되는 신호를 정상적으로 전달하기 위해서는 접촉부에서 신호선이 부식되거나 단선되지 않도록 접촉부를 설계하는 것이 바람직하다.

이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 슬림한 구조를 채택할 수 있는 비정질 규소 박막 트랜지스터 표시판을 제공하는 것이다.

또한, 본 발명의 다른 목적은 접촉부의 신뢰도를 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판 상부에 형성되어 있는 복수의 게이트선, 각각의 게이트선과 교차하는 복수의 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 표시용 박막 트랜지스터 및 각각의 표시용 박막 트랜지스터와 연결되어 있는 복수의 화소 전극을 포함하는 표시 셀 어레이 회로, 각각의 데이터선에 데이터 신호를 전달하는 데이터 구동 회로, 기판 상부에 형성되어 있는 다수의 구동용 박막 트랜지스터를 포함하고 있으며 각각의 게이트선에 게이트 신호를 전달하는 게이트 구동 회로, 기판 상부에 형성되어 있으며, 외부로부터 게이트 구동 회로에 전원 전압 또는 타이밍 신호를 포함하는 전기적인 신호를 전달하는 복수의 제1 신호선, 제1 신호선에 직접 접촉되어 제1 신호선과 구동용 박막 트랜지스터에 연결하며, 데이터선과 동일한 층으로 이루어진 제2 신호선을 포함한다.

여기서 서로 다른 제1 신호선과 제2 신호선 중 교차하는 부분은 절연되어 있다.

그리고 제1 신호선은 게이트선과 동일한 물질로 형성되어 있는 것이 바람직하다.

이때, 제1 신호선과 제2 신호선은 산화 규소 또는 질화 규소로 이루어진 제1 절연층, 제1 절연층 위에 형성되어 있으며 비정질 규소로 이루어진 제2 절연층에 의해 절연되는 것이 바람직하다.

그리고 제1 절연층은 제2 절연층과 동일한 평면 패턴을 가지는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 비정질 규소 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명한다.

도 1은 본 발명의 실시예에 따른 비정질 규소(a-Si) 박막 트랜지스터를 포함하는 액정 표시 장치의 분해 사시도를 나타낸다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시장치는 크게 액정 표시패널 어셈블리(300), 백라이트 어셈블리(340), 샤시(3200) 및 커버(310, 320)를 포함한다.

액정 표시패널 어셈블리(300)는 액정 표시패널, 연성 인쇄회로기판(510), 통합 제어 및 데이터 구동칩(540)을 포함한다. 액정 표시패널은 박막 트랜지스터 표시판(100)과 색필터 표시판(200)을 포함한다. 박막 트랜지스터 표시판(100)에는 비정질 규소를 이용한 박막 트랜지스터의 제조 공정에 의해 형성된 화소 전극, 박막 트랜지스터, 데이터 구동 회로, 게이트 구동 회로 및 외부 연결단자 등이 형성되어 있다. 색필터 표시판(200)에는 각각의 화소에 순차적으로 배열되어 있는 적, 녹, 청의 색 필터 및 화소 전극과 함께 액정 분자를 구동하기 위한 신호가 전달되는 공통 전극 등이 형성되어 있다. 박막 트랜지스터 표시판(100)과 색필터 표시판(200)은 서로 대향하여 정렬되고 이들(100, 200) 사이에 액정이 형성된 다음에 봉입된다.

연성 인쇄 회로 기판(510)에 설치된 통합 제어 및 데이터 구동칩(540)과 박막 트랜지스터 표시판(100))에 형성된 회로들은 연성 인쇄 회로 기판(510)에 의해 전기적으로 연결된다. 연성 인쇄 회로 기판(510)은 데이터신호, 데이터 타이밍 신호, 게이트 타이밍 신호 및 게이트 구동 전압들을 박막 트랜지스터 표시판(100)의 데이터 구동 회로 및 게이트 구동 회로에 제공한다.

백라이트 어셈블리(340)는 램프 어셈블리(342), 도광판(344), 광학시트들(346), 반사판(348) 및 몰드 프레임(349)을 포함하여 이루어진다.

도 2는 본 발명의 실시예 의한 액정 표시 장치용 비정질 규소 박막 트랜지스터 표시판의 구성을 나타낸 배치도이다.

도 2를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100) 위에는 표시 셀 어레이 회로(150), 데이터 구동 회로(160), 게이트 구동 회로(170), 데이터 구동 회로 외부 연결 단자(162, 163), 게이트 구동 회로 외부 연결 단자부(169)가 형성되어 있다. 이들은 비정질 규소를 반도체층으로 이용하는 박막 트랜지스터 제조 공정시 함께 형성된다.

표시 셀 어레이 회로(150)는 행 방향으로 연장된 m 개의 데이터선들(DL1~DLm)과 열 방향으로 연장된 n 개의 게이트선들(GL1~GLn)을 포함한다.

본 발명의 실시예는 2인치 액정 표시 패널로 데이터선 및 게이트선의 수는 각각 528(즉, 176×3×192) 해상도를 가진다.

데이터선들과 게이트선들의 각 교차점들에는 표시용 박막 트랜지스터(STi)가 형성되어 있다. 표시용 박막 트랜지스터(STi)의 소스 전극은 데이터선(DLi)에 연결되고, 게이트 전극은 게이트선(GLi)에 연결된다. 표시용 박막 트랜지스터(STi)의 드레인 전극은 투명 화소 전극(PE)에 연결된다. 투명 화소 전극(PE)과 색필터 표시판(200)에 형성된 투명 공통 전극(CE)의 사이에 액정(LC)이 위치하게 된다.

그러므로, 투명 화소 전극(PE)과 투명 공통 전극(CE) 사이에 인가된 전압에 의해 액정 배열이 제어되어 통과되는 광량이 조절되고 각 픽셀의 계조 표시를 하게 된다.

표시 셀 어레이 회로의 표시용 박막 트랜지스터(STi)에 대해서 도면을 참조하여 좀 더 구체적으로 설명한다.

도 3은 본 발명의 표시 셀 어레이 회로에서 일 화소에 대한 배치도이고, 도 4는 도 3의 IV-IV'선을 따라 자른 단면도이다.

도 3 및 도 4에 도시한 바와 같이, 본 발명에 따른 박막 트랜지스터 표시판에 형성되어 있는 표시 셀 어레이 회로는 투명한 절연 기판(110) 위에 일 방향으로 길게 형성되며 서로 분리되어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다.

게이트선(121)은 복수의 돌출부를 가지며, 돌출부는 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 게이트선(121)의 한쪽 끝부분은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달 받기 위해 사용되며 게이트선(121) 폭보다 넓은 폭을 가질 수 있고, 게이트 구동 회로가 기판의 상부에 직접 형성되는 경우에는 게이트 구동 회로의 출력단에 직접 연결된다.

유지 전극선(131)은 폭이 아래 위로 확장된 확장부(도시하지 않음)를 가질 수 있다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 인가 받으며 화소 전극(190)과 유지 전극선(131) 사이에 유지 축전기를 형성한다. 또한, 유지 용량이 충분한 경우에는 유지 전극선(131)을 형성하지 않고 전단의 게이트선과 화소 전극(190)을 중첩하여 유지 용량을 형성하거나 형성하지 않을 수도 있다.

이런 게이트선(121, 124) 및 유지 전극선(131)은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금으로 단층(도시하지 않음) 또는 복수층(121a, 121b, 124a, 124b, 131a, 131b)으로 형성할 수 있다. 여기서 은 또는 알루미늄을 포함하는 경우에는 다른 물질, 특히 ITO 또는 IZO 등과 물리적, 화학적, 전기적 접촉 특성이 좋으며 산화에 강한 금속층을 더 포함하는 것이 바람직하다. 예를 들면 알루미늄층(121a, 124a, 131a)과 크롬층(121b, 124b, 131b)으로 형성할 수 있다.

그리고 게이트선(121, 124), 유지 전극선(131)의 측면은 경사지도록 형성되어 있으며, 이는 상부층과의 밀착성을 증가시킨다.

게이트선(121, 124) 및 유지 전극선(131)과 후술하는 데이터선(171) 및 드레인 전극(175)과 교차하거나 중첩되는 부분에는 게이트 절연막(140, 148)이 형성되어 있다. 게이트 절연막(140, 148)은 후술하는 반도체층(151, 154, 158)과 동일한 평면 패턴을 가진다. 그리고 게이트 절연막(140)은 질화 규소 또는 산화 규소 등으로 형성되어 있다.

게이트 절연막(140) 위에는 비정질 규소(hydrogenated amorphous silicon : a-Si) 등으로 이루어진 복수개의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 게이트선(121)과 교차하는 방향으로 뻗어 있으며 이로부터 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 돌출부(154)는 박막 트랜지스터의 채널을 형성하는 채널부가 된다.

선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체층(151)의 폭이 데이터선(171)의 폭과 동일하거나 크다. 특히, 게이트선(121)과 교차하는 부분에서는 데이터선(171)과의 절연을 위해서 크게 형성될 수 있다. 또한, 반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하고 상부층과의 밀착성을 증가시키기 위하여 게이트선(121)과 만나는 부분에서 폭이 확대 형성되어 있다.

반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 선형 및 섬형의 저항성 접촉층(ohmic contact)(161, 165, 168)이 형성되어 있다.

선형 저항성 접촉층(161)은 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉층(165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다. 저항성 접촉층(161, 165, 168)은 그 하부의 반도체층(151, 154, 158)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체층(151, 154, 158) 및 저항성 접촉층(161, 163, 165, 168)의 측면 역시 경사져 있다.

저항성 접촉층(161, 165, 168) 위에는 복수의 데이터선(171)과 드레인 전극(175)이 형성되어 있다. 각각의 데이터선(171)은 게이트선(121)과 교차하며 데이터 전압을 전달한다. 그리고 데이터선(171)은 드레인 전극(175)을 향하여 뻗은 복수의 가지를 가지며, 이는 드레인 전극(175)과 함께 박막 트랜지스터를 이루는 소스 전극(173)이 된다.

소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 쌍을 이루어 게이트 전극(124)을 중심으로 서로 반대쪽에 위치한다. 드레인 전극(175)은 개구율을 향상시키기 위해서 유지 전극선(131)과 중첩하는데, 그렇지 않을 수도 있다.

데이터선(171, 173) 및 드레인 전극(175)도 게이트선(121)과 같이 크롬, 티타늄, 탄탈륨, 몰리브덴, 은, 구리, 알루미늄 또는 이들의 합금으로 단층(도시하지 않음) 또는 복수층(171a, 171b, 173a, 173b, 175a, 175b)으로 형성할 수 있다. 이때 알루미늄 또는 은을 포함하는 경우에는 다른 물질 특히 ITO, IZO등과 접촉 특성이 우수한 금속막을 더 포함하는 복수층으로 형성하는 것이 바람직하다. 예를 들어 알루미늄층(171a, 173a, 175a)과 크롬층(171b, 173b, 175b)으로 형성할 수 있다.

데이터선(171) 및 드레인 전극(175)과 노출된 반도체층(154) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 접촉구(185)가 형성되어 있다. 그리고 보호막(180) 위에는 ITO(Indium tin oxide) 또는 IZO(Indium zinc oxide) 등과 같이 투명한 물질로 이루어진 화소 전극(190)이 형성되어 있다. 유기 물질로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 데이터선(171)과 중첩하여 화소 영역의 개구율을 향상시킬 수 있다.

이때 화소 전극(190)은 접촉구(185)를 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자 들을 재배열시킨다.

다음으로, 데이터 구동 회로(160)는 쉬프트 레지스터(164)와 528개의 스위칭 박막 트랜지스터들(SWT)을 포함한다. 528개의 스위칭 트랜지스터들(SWT)은 66개씩 8개의 데이터 라인블록(BL1~BL8)을 형성한다.

각 데이터 라인블록(BLi)은 66개의 데이터 입력 단자로 구성된 외부 입력 단자(166)에 66개의 입력단자들이 공통으로 연결되고, 대응하는 66개의 데이터 라인들에 66개의 출력단자들이 연결된다. 또한, 쉬프트 레지스터(164)의 8개의 출력단자들 중 대응하는 하나의 출력 단자에 블록 선택 단자가 연결된다.

528개의 스위칭 박막 트랜지스터들(SWT) 각각은 대응하는 데이터선에 드레인 전극이 연결되고, 66개의 데이터 입력 단자들 중 대응하는 입력 단자에 소스 전극이 연결되고, 게이트 전극에 블록 선택 단자에 연결된 비정질 규소 박막 트랜지스터로 구성된다.

따라서, 528개의 데이터선들은 66개씩 8개의 블록으로 분할되고, 쉬프트 레지스터(164)의 8개의 블록 선택 신호에 의해 순차적으로 각 블록들이 선택된다.

쉬프트 레지스터(164)는 3단자의 외부 연결 단자(162)를 통하여 제1 클럭(CKH), 제2 클럭(CKHB), 블록선택 개시신호(STH)를 제공받는다. 쉬프트 레지스터(164)의 출력단자들은 각각 대응하는 라인 블록들의 블록 선택 단자에 연결된다.

도 5는 도 2의 데이터 구동 회로의 쉬프트 레지스터의 블록도이다.

도 5를 참조하면, 본 발명에 의한 쉬프트 레지스터(164)는 9개의 스테이지(SRH1~SRH9)들이 연결된다. 즉, 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결된다. 스테이지들의 수는 데이터선 블록들에 대응하는 8개의 스테이지(SRH1~SRH8)와 하나의 더미 스테이지(SRH9)로 구성된다. 각 스테이지는 입력 단자(IN), 출력 단자(OUT), 제어 단자(CT), 클럭 입력 단자(CK), 제1 전원 전압 단자(VSS), 제2 전원 전압 단자(VDD)를 가진다. 8개의 스테이지들(SRH1~SRH8)은 각 데이터선 블록들(BL1~BL8)의 블록 선택 단자에 블록 선택 개시 신호(DE1~DE8)들을 각각 제공한다. 블록 선택 개시 신호는 각 라인 블록들의 인에이블 신호이다.

홀수 번째 스테이지들(SRH1, SRH3, SRH5, SRH7, SRH9)에는 제1 클럭(CKH)이 제공되고, 짝수 번째 스테이지들(SRC2, SRC4, SRH6, SRH8)에는 제2 클럭(CKHB)이 제공된다. 제1 클럭(CKH)과 제2 클럭(CKHB)은 서로 반대되는 위상을 가진다. 클럭 CKH, CKHB의 듀티 기간은 1/66ms 이하로 한다.

각 스테이지들의 각 제어 단자(CT)에는 다음 스테이지의 출력 신호가 제어 신호로 제어 단자(CT)에 입력된다. 즉, 제어 단자(CT)에 입력되는 제어 신호는 자신의 출력 신호의 듀티 기간만큼 지연된 신호가 된다.

따라서, 각 스테이지의 출력 신호들이 순차적으로 액티브 구간(즉, 하이상태)을 가지고 발생되므로, 각 출력 신호의 액티브 구간에서 대응되는 데이터선 블록들이 선택되어 인에이블되게 된다.

더미 스테이지(SRH9)는 이전 스테이지(SRH8)의 제어 단자(CT)에 제어 신호를 제공하기 위한 것이다.

도 6은 도 2의 게이트 구동 회로에 채용되는 쉬프트 레지스터를 설명하기 위한 블록도이다.

도 6을 참조하면, 도 2의 게이트 구동 회로(170)는 하나의 쉬프트 레지스터로 구성되고, 이러한 쉬프트 레지스터는 복수의 구동용 박막 트랜지스터로 이루어지는 복수의 스테이지들(SRC1~SRC193)이 연결된다. 즉, 각 스테이지의 출력 단자(OUT)가 다음 스테이지의 입력 단자(IN)에 연결된다. 스테이지들은 게이트선들에 대응하는 192개의 스테이지들(SRC1~SRC192)과 하나의 더미 스테이지(SRC193)로 구성된다. 각 스테이지는 입력 단자(IN), 출력 단자(OUT), 제어 단자(CT), 클럭 입력 단자(CK), 제1 전원 전압 단자(VSS), 제2 전원 전압 단자(VDD)를 가진다.

첫 번째 스테이지(SRC1)의 입력 단자(IN)에는 스캔 개시 신호(STV)가 입력된다. 여기서 스캔 개시 신호(STV)는 수직 동기 신호(Vsync)에 동기된 펄스이다.

각 스테이지의 출력 신호(GOUT1~GOUT192)는 대응되는 각 게이트선에 연결된다. 홀수 번째 스테이지들(SRC1, SRC3, ...)에는 제1 클럭(CKV)이 제공되고, 짝수 번째 스테이지들(SRC2, SRC4, ...)에는 제2 클럭(CKVB)이 제공된다. 여기서, 제1 클럭(CKV)과 제2 클럭(CKVB)은 서로 반대되는 위상을 가진다. 또한 제1 클럭(CKV)과 제2 클럭(CKVB)의 듀티 기간은 16.6/192ms의 기간이 될 것이다.

각 스테이지(SRC1, SRC2, SRC3, ...)의 각 제어 단자(CT)에는 다음 스테이지(SRC2, SRC3, SRC4, ...)의 출력 신호(GOUT2, GOUT3, GOUT4)가 제어 신호로 제어 단자(CT)에 입력된다. 즉, 제어 단자(CT)에 입력되는 제어 신호는 자신의 출력 신호의 듀티 기간만큼 지연된 신호가 된다.

따라서, 각 스테이지의 출력 신호들이 순차적으로 액티브 구간(하이 상태)을 가지고 발생되므로, 각 출력 신호의 액티브 구간에서 대응되는 수평 라인이 선택되게 된다.

이러한 본 발명의 실시예에서, 도 1 및 도 2에서 보는 바와 같이 게이트 구동 회로 외부 연결 단자부(169)에 연결되어 제1 클럭(CKV), 제2 클럭(CKVB)을 전달하거나 제1 전원 전압 단자(VSS), 제2 전원 전압 단자(VDD)를 연결하는 신호선은 스테이지(SRC1, SRC2, SRC3, ...)와 함께 박막 트랜지스터 표시판에 형성되어 있다. 이에 대해서 도면을 참조하여 구체적으로 설명하기로 한다.

도 7은 도 6의 쉬프트 레지스터에 구동 신호를 전달하기 위한 신호선의 구조를 도시한 배치도이고, 도 8은 도 7에서 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.

도 7 및 도 8에 도시한 바와 같이, 기 설명한 표시 셀 어레이 회로가 형성되어 있는 투명한 절연 기판(110) 위에 복수개의 제1 신호선(120a, 120b, 120c) 및 스테이지의 구동용 박막 트랜지스터와 연결되는 복수의 제2 신호선(170a, 170b, 170c)이 형성되어 있다. 제1 신호선(120a, 120b, 120c)은 게이트선(121)과 동일한 층에 동일한 물질로 형성되며, 제2 신호선(170a, 170b, 170c)은 데이터선(171)과 동일한 층에 동일한 물질로 형성되어 있다.

구동용 박막 트랜지스터(도시하지 않음)는 표시용 박막 트랜지스터와 동일한 층간 구성을 가진다. 즉, 기판 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 소스 전극 및 드레인 전극을 포함하여 이루어진다.

제1 신호선(120a, 120b, 120c)과 제2 신호선(170a, 170b, 170c)은 일부분이 각각 접촉하는 접촉부(A)와 접촉하지 않으며 다른 신호선과 절연되어 교차하는 교차부(B)를 가진다. 즉, 제1 전원 전압 단자(VSS)가 입력되는 신호선(120a, 170a)은 다른 신호, 예를 들어 제1 클럭(CKV) 또는 제2 클럭(CKVB)이 입력되는 신호선(120b, 120c, 170b, 170c)과는 절연되며 교차하고 있다.

이때, 제1 신호선(120a, 120b, 120c)과 제2 신호선(170a, 170b, 170c)은 질화 규소 또는 산화 규소 등으로 이루어지는 제1 절연층(140)과 비정질 규소로 이루어지는 제2 절연층(158)에 의해서 절연된다.

제1 절연층(148)과 제2 절연층(158)은 제1 또는 구동용 박막 트랜지스터의 게이트 절연막 및 반도체층이 형성될 때 함께 형성되므로, 동일한 평면 패턴을 가진다. 구체적으로는 기판 위에 게이트 절연막과 비정질 규소막을 순차적으로 적층한 후 광마스크를 이용한 사진 식각 공정으로 비정질 규소막과 게이트 절연막을 함께 패터닝하여 제2 절연층(158)과 제1 절연층(148)이 형성되어 제1 절연층(148)과 제2 절연층(158)의 평면 패턴은 동일하다.

제1 신호선 및 제2 신호선 위에는 구동용 박막 트랜지스터 또는 표시 셀 어레이 회로의 구조에 따라서 보호막(180)이 더 형성될 수 있다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서, 제1 및 제2 신호선이 교차하는 부분에만 절연막을 남겨두고 이들을 직접 접촉하여 연결시킴으로써 종래에 이들을 연결시키기 위한 접촉구 및 연결 부재 등이 필요하지 않는다. 따라서 접촉구 부분에서 접촉 불량으로 인한 단선을 방지할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면 비정질 규소 박막 트랜지스터 액정 표시 장치의 박막 트랜지스터 표시판에 쉬프트 레지스터를 포함하는 게이트 구동 회로를 설계함으로써 제조 비용을 절감할 수 있는 동시에 슬림(slim)한 구조 취할 수 있다.

또한, 신호선을 드러내는 접촉구를 형성하지 않고 직접 접촉으로 게이트 구동 회로와 연결함으로써 접촉 불량에 의한 단선등을 방지하여 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 분해 사시도를 나타낸다.

도 2는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 구성을 나타낸 도면이다.

도 3은 본 발명의 표시 셀 어레이 회로에서 일 화소에 대한 배치도이다.

도 4는 도 3의 IV-IV'선을 따라 자른 단면도이다.

도 7은 도 6의 게이트 구동 회로의 쉬프트 레지스터에 구동 신호를 전달하기 위한 신호선의 구조를 도시한 배치도이다.

도 8은 도 7에서 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.

※도면의 주요부분에 대한 부호의 설명※

100 : 박막 트랜지스터 표시판 200 : 색필터 표시판

300 : 액정 패널 어셈블리 340 : 백라이트 어셈블리

320 : 샤시 320 : 커버

170, 164 : 쉬프트 레지스터

Claims

절연 기판 상부에 형성되어 있는 복수의 게이트선, 상기 각각의 게이트선과 교차하는 복수의 데이터선, 상기 게이트선 및 데이터선과 연결되어 있는 복수의 표시용 박막 트랜지스터 및 상기 각각의 표시용 박막 트랜지스터와 연결되어 있는 복수의 화소 전극을 포함하는 표시 셀 어레이 회로,

각각의 상기 데이터선에 데이터 신호를 전달하는 데이터 구동 회로,

상기 기판 상부에 형성되어 있는 다수의 구동용 박막 트랜지스터를 포함하고 있으며 각각의 상기 게이트선에 게이트 신호를 전달하는 게이트 구동 회로,

상기 기판 상부에 형성되어 있으며, 외부로부터 상기 게이트 구동 회로에 전원 전압 또는 타이밍 신호를 포함하는 전기적인 신호를 전달하는 복수의 제1 신호선

상기 제1 신호선에 직접 접촉되어 상기 제1 신호선과 상기 구동용 박막 트랜지스터에 연결하며, 상기 데이터선과 동일한 층으로 이루어진 제2 신호선

을 포함하는 박막 트랜지스터 표시판.
제1항에서,

서로 다른 제1 신호선과 제2 신호선 중 교차하는 부분은 절연되어 있는 박막 트랜지스터 표시판.
제1항에서,

상기 제1 신호선은 상기 게이트선과 동일한 물질로 형성되어 있는 박막 트랜지스터 표시판.
제2항에서,

상기 제1 신호선과 상기 제2 신호선은 산화 규소 또는 질화 규소로 이루어진 제1 절연층,

상기 제1 절연층 위에 형성되어 있으며 비정질 규소로 이루어진 제2 절연층에 의해 절연되는 박막 트랜지스터 표시판.
제4항에서,

상기 제1 절연층은 상기 제2 절연층과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.