KR20050019954A - Apparatus and Method for Duplicating IP Data Process - Google Patents
Apparatus and Method for Duplicating IP Data Process Download PDFInfo
- Publication number
- KR20050019954A KR20050019954A KR1020030056814A KR20030056814A KR20050019954A KR 20050019954 A KR20050019954 A KR 20050019954A KR 1020030056814 A KR1020030056814 A KR 1020030056814A KR 20030056814 A KR20030056814 A KR 20030056814A KR 20050019954 A KR20050019954 A KR 20050019954A
- Authority
- KR
- South Korea
- Prior art keywords
- link
- board
- redundancy control
- control unit
- redundancy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 IP(Internet Protocol) 데이터 처리 이중화에 관한 것으로, 특히 이중 또는 다중화된 이더넷 링크를 제어하는 링크 이중화 제어부와 IP 데이터를 처리하는 MAC 처리부 및 상기 이중화된 링크 이중화 제어부 및 MAC 처리부를 제어하는 보드 이중화 제어부를 이중화함으로써, 특정 링크의 장애시는 물론 링크 이중화 제어부 또는 MAC 처리부의 장애시에도 서비스의 단절을 최소화하여 시스템 성능을 향상시키는 IP 데이터 처리 이중화 장치 및 방법에 관한 것이다.The present invention relates to IP (Internet Protocol) data processing redundancy, and more particularly, a link redundancy control unit for controlling a redundant or multiplexed Ethernet link, a MAC processing unit for processing IP data, and a board for controlling the redundant link redundancy control unit and the MAC processing unit. The present invention relates to an IP data processing duplication apparatus and method for improving system performance by minimizing service interruption in the event of failure of a specific link as well as failure of a link duplication control unit or MAC processing unit by duplexing the duplication control unit.
일반적으로 이더넷 링크(Link)로부터 데이터 시그널(MII)을 수신하여 처리하는 IP 데이터 처리 장치는 하나의 보드내에 구현되어 이중화된 링크를 제어하는 구조로서, 하나의 보드 내에 이중화된 링크 블록과 이를 제어하는 링크 이중화 제어부가 구비된다. In general, an IP data processing apparatus that receives and processes a data signal (MII) from an Ethernet link is implemented in one board to control a redundant link. Link redundancy control unit is provided.
도 1은 종래 IP 데이터 처리 장치의 구조를 도시한 도로서, 이에 도시된 바와 같이, IP 데이터 처리 보드(1)는 각각 RJ-45 커넥터(11)와 트랜시버(transiver)(12), 물리계층 처리부(PHY)(13) 및 시그널 버퍼(14)로 구성된 이중화된 링크 블록(10)과 MAC(Media Access Control) 처리부(20) 및 링크 이중화 제어부(30)로 구성된다.FIG. 1 is a diagram illustrating the structure of a conventional IP data processing apparatus. As shown in FIG. 1, the IP data processing board 1 may include an RJ-45 connector 11, a transceiver 12, and a physical layer processing unit, respectively. And a redundant link block 10 composed of a (PHY) 13 and a signal buffer 14, a media access control (MAC) processing unit 20, and a link redundancy control unit 30.
MAC 처리부(20)는 이중화된 링크 블록(10) 각각으로부터 링크 상태 정보를 수신하여 링크 이중화 제어부(30)로 전달하는 한편, 액티브(Active)로 동작하는 링크 블록(10)으로부터 IP 데이터 시그널을 전달받아 처리한다.The MAC processing unit 20 receives link state information from each of the redundant link blocks 10 and transmits the link state information to the link redundancy control unit 30, while transmitting an IP data signal from an active link block 10. Take it and handle it.
상기 MAC 처리부(20)로부터 링크 상태 정보를 전달받아 이중화된 링크 블록(10)의 상태를 감시, 제어하는 링크 이중화 제어부(30)는 액티브로 동작하는 링크 블록(10)에 이상이 발생하면 이를 감지하여 스탠바이(Standby) 상태의 링크 블록(10)의 시그널 버퍼(14)에 로우(low) 레벨의 OE(Out Enable) 시그널을 인가하고, 액티브로 동작하던 링크 블록(10)의 시그널 버퍼(14)에 하이(High) 레벨의 OE 시그널을 인가한다.The link redundancy control unit 30, which receives the link state information from the MAC processing unit 20 and monitors and controls the state of the redundant link block 10, detects an abnormality in the active link block 10. The low level OE (Out Enable) signal is applied to the signal buffer 14 of the link block 10 in the standby state, and the signal buffer 14 of the link block 10 that has been active is activated. Apply a high level OE signal to the.
그러면, 스탠바이 상태였던 링크 블록(10)은 액티브로 동작하고, 액티브로 동작하던 링크 블록(10)은 스탠바이 상태가 되며, MAC 처리부(20)는 상기 액티브로 동작하는 링크 블록(10)으로부터 IP 데이터 시그널을 수신하여 처리하게 된다.Then, the link block 10 in the standby state is active, the link block 10 in the active state is in a standby state, and the MAC processing unit 20 performs IP data from the link block 10 in the active state. The signal is received and processed.
전술한 바와 같은 종래 IP 데이터 처리 보드에서는 링크 블록에 이상 발생시 스탠바이 상태인 링크로의 절체를 통해 문제를 해결할 수 있지만, MAC 처리부 또는 링크 제어부, 그리고 실제 시그널 버퍼의 OE 신호를 제어하는 로직 블록에 이상이 발생할 경우에는 해당 보드를 수리하거나 교체시킨 후 재가동하는 외에는 다른 대처 방법이 없고, 이 경우 재가동까지는 많은 시간이 소요되어 시스템 성능을 저하시키는 문제점이 있었다.In the conventional IP data processing board as described above, the problem can be solved by switching to a standby state when the link block is abnormal. However, the MAC block or the link control unit and the logic block controlling the OE signal of the actual signal buffer are abnormal. In this case, there is no other countermeasure except restarting the board after repairing or replacing the board. In this case, it takes a lot of time to restart the system, thereby degrading system performance.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, MAC 처리부와 링크 제어부가 구비된 보드를 이중화하여, 하나의 MAC 처리부 또는 링크 제어부에 이상 발생시 스탠바이 상태의 MAC 처리부 또는 링크 제어부로의 절체를 통해 서비스 단절을 최소화하여 시스템 성능을 향상시키는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object thereof is to duplex a board having a MAC processor and a link controller, and when an abnormality occurs in one MAC processor or link controller, It is to improve system performance by minimizing service interruption through switching.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 IP 데이터 처리 이중화 장치는, 보드내 링크를 감시하여 링크 상태 정보를 출력하고, 액티브로 동작하는 경우 IP 데이터를 수신처리하여 출력하는 이중화된 링크 보드와; 상기 링크 상태 정보를 통해 상기 링크 보드를 감시하고, 상호 감시를 통해 액티브로 동작하는 경우 상기 출력되는 IP 데이터를 전달받아 MAC 처리하는 이중화된 이중화 제어 보드를 포함하는 것을 특징으로 한다.An IP data processing redundancy apparatus of the present invention for achieving the above object includes a redundant link board that monitors an intra-board link and outputs link state information, and receives and outputs IP data when it is active. ; The link board monitors the link board through the link state information, and in the case of active operation through mutual monitoring, a redundant redundancy control board receiving the output IP data and performing MAC processing.
바람직하게는, 상기 이중화된 이중화 제어 보드 각각은, 상기 링크 상태 정보를 전달받아, 액티브 동작시 상기 링크 상태가 정상인 링크 보드를 액티브시키는 링크 이중화 제어부와; 액티브 동작시 상기 액티브된 링크 보드가 출력하는 IP 데이터를 수신하여 저장하는 시그널 버퍼와; 상기 저장된 IP 데이터를 처리하는 MAC 처리부와; 상기 이중화된 링크 보드로부터 상기 링크 상태 정보를 수신하여 상기 링크 이중화 제어부로 전달하고, 상호간에 보드내 MAC 처리부와 링크 이중화 제어부의 상태에 대한 정보를 송수신하여 상대측 이중화 제어 보드의 장애 발생이 감지되면 액티브로 동작하여 상기 링크 이중화 제어부 및 상기 시그널 버퍼를 액티브시키는 보드 이중화 제어부를 포함하는 것을 특징으로 한다.Preferably, each of the redundant redundancy control boards includes: a link redundancy control unit configured to receive the link state information and activate a link board in which the link state is normal during an active operation; A signal buffer configured to receive and store IP data output by the active link board during an active operation; A MAC processor for processing the stored IP data; Receives the link state information from the redundant link board and transmits the link state information to the link redundancy controller, and transmits / receives information on the states of the in-board MAC processing unit and the link redundancy control unit to detect the failure of the counterpart redundant control board. And a board redundancy control unit for activating the link redundancy control unit and the signal buffer.
바람직하게는, 상기 보드 이중화 제어부는 상기 액티브 동작시 자신이 속한 이중화 제어 보드의 상기 시그널 버퍼를 활성화시키고 상대측 이중화 제어 보드의 시그널 버퍼를 비활성화시키는 것을 특징으로 한다.Preferably, the board redundancy control unit may activate the signal buffer of the redundancy control board to which it belongs and deactivate the signal buffer of the other side redundancy control board during the active operation.
나아가, 본 발명의 일 실시예에 따른 IP 데이터 처리 이중화 방법은, 상대측 이중화 제어 보드의 장애 정보를 수신한 보드 이중화 제어부가 액티브되어 자신이 속한 이중화 제어 보드의 시그널 버퍼 및 링크 이중화 제어부를 액티브시키는 과정과; 상기 링크 이중화 제어부에서 이중화된 링크 보드의 절체를 제어하고, 상기 시그널 버퍼에서 액티브로 동작하는 링크 보드로부터 IP 데이터를 수신하여 저장하는 과정과; 상기 시그널 버퍼와 동일한 이중화 제어 보드에 속하는 MAC 처리부에서 상기 저장된 IP 데이터를 처리하는 과정을 포함하는 것을 특징으로 한다.In addition, the IP data processing duplication method according to an embodiment of the present invention, the process of activating the board redundancy control unit receiving the failure information of the counterpart redundancy control board to activate the signal buffer and link redundancy control unit of the redundancy control board to which it belongs; and; Controlling switching of the redundant link board by the link redundancy control unit, and receiving and storing IP data from an active link board in the signal buffer; And processing the stored IP data by a MAC processing unit belonging to the same duplex control board as the signal buffer.
바람직하게는, 상기 시그널 버퍼 및 링크 이중화 제어부를 액티브시키는 과정은, 상기 보드 이중화 제어부에서 자신이 속한 이중화 제어 보드의 MAC 처리부 및 링크 이중화 제어부의 상태를 감시하는 단계와; 상기 MAC 처리부 또는 링크 이중화 제어부에 장애가 발생한 경우 해당 장애 정보를 상대측 이중화 제어 보드의 보드 이중화 제어부로 송신하는 단계와; 상기 장애 정보를 수신한 보드 이중화 제어부가 액티브되어 자신이 속한 이중화 제어 보드의 링크 이중화 제어부 및 시그널 버퍼를 활성화시키고, 상대측 이중화 제어 보드의 시그널 버퍼를 비활성화시키는 단계를 포함하는 것을 특징으로 한다.Preferably, the process of activating the signal buffer and the link redundancy control unit includes: monitoring, by the board redundancy control unit, states of the MAC processing unit and the link redundancy control unit of the redundancy control board to which the board redundancy control unit belongs; Transmitting a corresponding failure information to a board redundancy control board of a counterpart redundancy control board when a failure occurs in the MAC processing unit or a link redundancy control unit; The board redundancy control unit receiving the fault information is activated to activate the link redundancy control unit and the signal buffer of the redundancy control board to which it belongs, and deactivate the signal buffer of the other side redundancy control board.
바람직하게는, 상기 링크 이중화 제어부의 링크 보드 절체 제어는, 자신이 속한 이중화 제어 보드의 상기 보드 이중화 제어부로부터 상기 이중화된 링크 보드의 링크 상태 정보를 전달받고, 이를 이용하여 링크 상태가 정상인 링크 보드를 액티브시키는 것을 특징으로 한다.Preferably, the link board switchover control of the link redundancy control unit receives link state information of the redundant link board from the board redundancy control unit of the redundancy control board to which the link redundancy control unit belongs, and uses the link board whose link state is normal. It is characterized by activating.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 따른 IP 데이터 처리 이중화 장치의 구성을 도시한 블록도이다.2 is a block diagram illustrating a configuration of an IP data processing duplication apparatus according to an embodiment of the present invention.
도 2를 참조하면, 본 실시예의 이중화 장치는 각각 RJ-45 커넥터(11A1,11B1), 트랜시버(12A1,12B1), PHY(13A1,13B1) 및 제 1시그널 버퍼(14A1,14B1)로 구성된 이중화된 링크 보드(10A1,10B1)와 각각 제 2시그널 버퍼(21A2,21B2), MAC 처리부(22A2,22B2), 링크 이중화 제어부(23A2,23B2) 및 보드 이중화 제어부(24A2,24B2)로 구성된 이중화된 이중화 제어 보드(20A2,20B2)로 이루어진다.Referring to FIG. 2, the duplexing device of the present embodiment is duplexed by RJ-45 connectors 11A1 and 11B1, transceivers 12A1 and 12B1, PHYs 13A1 and 13B1, and first signal buffers 14A1 and 14B1, respectively. Redundant redundancy control consisting of link boards 10A1 and 10B1, second signal buffers 21A2 and 21B2, MAC processing units 22A2 and 22B2, link redundancy control units 23A2 and 23B2, and board redundancy control units 24A2 and 24B2, respectively. It consists of boards 20A2 and 20B2.
보드 이중화 제어부(24A2,24B2)는 링크 보드(10A1,10B1)의 PHY(13A1,13B1)로부터 링크 상태에 대한 정보를 수신하여 자신이 속한 이중화 제어 보드(20A2,20B2)내 링크 이중화 제어부(23A2,23B2)로 전달하고, 해당 보드(20A2,20B2)내 MAC 처리부(22A2,22B2) 및 링크 이중화 제어부(23A2,23B2)의 상태를 감시하여 해당 정보를 액티브 핀으로 연결된 상대측 보드 이중화 제어부(24A2,24B2)와 공유한다.The board redundancy control unit 24A2, 24B2 receives the link state information from the PHYs 13A1, 13B1 of the link boards 10A1, 10B1, and the link redundancy control unit 23A2, in the redundancy control boards 20A2, 20B2 to which it belongs. 23B2), and monitors the states of the MAC processing units 22A2 and 22B2 and the link redundancy control units 23A2 and 23B2 in the corresponding boards 20A2 and 20B2, and monitors the corresponding boards connected to the active pins 24A2 and 24B2. To share)
그리고, 보드 이중화 제어부(24A2,24B2)는 액티브로 동작하는 경우(예컨대, MAC 처리부(22A2,22B2) 및 링크 이중화 제어부(23A2,23B2)가 정상인 이중화 제어 보드(20A2,20B2)의 보드 이중화 제어부(24A2,24B2)가 액티브로 동작하고, 모두 정상인 경우 기설정된 알고리즘에 따라 정해지는 보드 이중화 제어부(24A2,24B2)가 액티브로 동작함), 자신이 속한 이중화 제어 보드(20A2,20B2)의 제 2시그널 버퍼(21A2,21B2)로 로우 레벨의 OE 시그널을 인가하여 활성화시키고, 상대측 이중화 제어 보드의 제 2시그널 버퍼로 하이 레벨의 OE 시그널을 인가하여 비활성화시킴으로써, 자신이 속한 이중화 제어 보드(20A2,20B2)를 액티브로 동작시킨다.Then, the board redundancy control units 24A2 and 24B2 operate actively (for example, the board redundancy control units 20A2 and 20B2 of the redundancy control boards 20A2 and 20B2 in which the MAC processing units 22A2 and 22B2 and the link redundancy control units 23A2 and 23B2 are normal). 24A2, 24B2 is active, and if all are normal, the board redundancy control unit 24A2, 24B2 determined according to a preset algorithm is active), and the second signal of the redundancy control board 20A2, 20B2 to which it belongs. By applying the low level OE signal to the buffers 21A2 and 21B2 and activating it, and applying and deactivating the high level OE signal to the second signal buffer of the redundant control board, the redundant control board 20A2 and 20B2 to which it belongs. Is activated.
MAC 처리부(22A2,22B2)는 자신이 속한 이중화 제어 보드(20A2,20B2)의 제 2시그널 버퍼(21A2,21B2)가 활성 상태인 경우 해당 제 2시그널 버퍼(21A2,21B2)를 통해 IP 데이터 시그널을 전달받아 처리한다.When the second signal buffers 21A2 and 21B2 of the redundancy control boards 20A2 and 20B2 to which the MAC control unit 22A2 and 22B2 belongs are active, the MAC processing units 22A2 and 22B2 transmit IP data signals through the corresponding second signal buffers 21A2 and 21B2. Receive and process
링크 이중화 제어부(23A2,23B2)는 자신이 속한 이중화 제어 보드(20A2,20B2)의 보드 이중화 제어부(24A2,24B2)가 액티브로 동작하여 자신에게 동작 시그널을 인가하는 경우, 상기 보드 이중화 제어부(24A2,24B2)로부터 전달받은 링크 상태 정보를 이용하여 이중화된 링크 보드(10A1,10B1) 중 특정 링크 보드(예컨대, 링크 상태가 정상인 링크 보드(10A1,10B1) 또는 모두 정상인 경우 기설정된 알고리즘에 따라 정해지는 링크 보드(10A1,10B1))를 선택하여, 예컨대 링크 보드 A1(10A1)을 선택하는 경우 해당 링크 보드(10A1)의 제 1시그널 버퍼(14A1)로 로우 레벨의 OE 시그널을 인가하여 활성화시키고, 상대측 링크 보드(10B1)의 제 1시그널 버퍼(14B1)로 하이 레벨의 OE 시그널을 인가하여 비활성화시킨다.The link redundancy control unit 23A2, 23B2 is connected to the board redundancy control unit 24A2, 24B2 when the board redundancy control unit 24A2, 24B2 of the redundancy control boards 20A2, 20B2 to which the link redundancy control unit 24A2, 24B2 operates is active. A link determined according to a predetermined algorithm when a specific link board (for example, the link boards 10A1 and 10B1 in which the link status is normal or all normal) among the redundant link boards 10A1 and 10B1 is transferred using the link state information received from 24B2). Board (10A1, 10B1)), for example, when selecting the link board A1 (10A1) by applying a low-level OE signal to the first signal buffer 14A1 of the link board (10A1) to activate, A high level OE signal is applied to the first signal buffer 14B1 of the board 10B1 to inactivate it.
도 3은 본 발명의 일 실시예에 따른 IP 데이터 처리 이중화 장치의 동작 절차를 나타내는 순서도이다.3 is a flowchart illustrating an operation procedure of an IP data processing duplication apparatus according to an embodiment of the present invention.
도 3을 참조하면, 보드 이중화 제어부(24A2,24B2)는 자신이 속한 이중화 제어 보드(20A2,20B2)의 MAC 처리부(22A2,22B2) 및 링크 이중화 제어부(23A2,23B2)의 상태를 감시한다(S31).Referring to FIG. 3, the board redundancy control units 24A2 and 24B2 monitor the states of the MAC processing units 22A2 and 22B2 and the link redundancy control units 23A2 and 23B2 of the redundancy control boards 20A2 and 20B2 to which they belong (S31). ).
그리고, 상기 감시 도중, 예컨대 이중화 제어 보드 A2(20A2)의 보드 이중화 제어부(24A2)에서 해당 MAC 처리부(22A2) 또는 링크 이중화 제어부(23A2)의 장애 발생을 감지하면(S32), 해당 장애 발생 정보를 상대측 보드 이중화 제어부(24B2)로 송신한다(S33).During the monitoring, for example, when the board redundancy control unit 24A2 of the redundancy control board A2 20A2 detects a failure of the corresponding MAC processing unit 22A2 or the link redundancy control unit 23A2 (S32), the corresponding failure occurrence information is detected. It transmits to the partner board duplication control part 24B2 (S33).
그러면, 상기 장애 발생 정보를 수신한 보드 이중화 제어부(24B2)는 액티브되어 자신이 속한 이중화 제어 보드 B2(20B2)의 제 2시그널 버퍼(21B2)에 로우 레벨의 OE 시그널을 인가하여 활성화시키고, 상대측 이중화 제어 보드 A2(20A2)의 제 2시그널 버퍼(21A2)에 하이 레벨의 OE 시그널을 인가하여 비활성화시킴으로써, 자신이 속한 이중화 제어 보드 B2(20B2)를 액티브로 동작하게 하고, 상대측 이중화 제어 보드 A2(20A2)를 스탠바이 상태가 되게 한다(S34,S35).Then, the board redundancy control unit 24B2 receiving the failure occurrence information is activated to apply the low level OE signal to the second signal buffer 21B2 of the redundancy control board B2 20B2 to which the board redundancy control board belongs, and activate the counterpart redundant. By applying the high level OE signal to the second signal buffer 21A2 of the control board A2 (20A2) and deactivating it, the redundant control board B2 (20B2) to which it belongs is made active and the other side of the redundant control board A2 (20A2). ) To be in a standby state (S34, S35).
그리고, 자신이 속한 이중화 제어 보드 B2(20B2)의 링크 이중화 제어부(23B2)에 동작 시그널을 인가하여 액티브시킨다(S36).Then, an operation signal is applied to the link redundancy control unit 23B2 of the redundancy control board B2 20B2 to which it belongs to activate (S36).
이에, 상기 동작 시그널을 인가받은 링크 이중화 제어부(23B2)는 보드 이중화 제어부(24B2)로부터 전달되는 링크 보드(10A1,10B1)의 링크 상태 정보를 확인하여(S37), 링크 보드(10A1,10B1)의 이중화를 제어하는데, 현재 액티브로 동작하는 링크 보드(10A1,10B1), 예컨대 링크 보드 B1(10B1)의 장애가 확인되면(S38), 링크 보드 A1(10A1)의 제 1시그널 버퍼(14A1)로 로우 레벨의 OE 시그널을 인가하여 활성화시키고, 링크 보드 B1(10B1)의 제 1시그널 버퍼(14B1)로 하이 레벨의 OE 시그널을 인가하여 비활성화시킴으로써, 링크 보드 A1(10A1)을 액티브로 동작시키고, 링크 보드 B1(10B1)을 스탠바이 상태가 되게 한다(S39).Thus, the link redundancy control unit 23B2 receiving the operation signal checks the link state information of the link boards 10A1 and 10B1 transmitted from the board redundancy control unit 24B2 (S37), and checks the link boards 10A1 and 10B1. When the redundancy of the link boards 10A1 and 10B1 that are currently active, for example, the link board B1 10B1, is detected (S38), the first signal buffer 14A1 of the link board A1 10A1 is low level. Activates the link board A1 (10A1) by applying the high level OE signal to the first signal buffer 14B1 of the link board B1 (10B1) to activate the link board B1. 10B1 is placed in the standby state (S39).
그러면, 해당 IP 데이터 시그널은 링크 보드 A1(10A1)을 통해 이중화 제어 보드 B2(20B2)의 제 2시그널 버퍼(21B2)에 저장되고, 해당 MAC 처리부(22B2)는 상기 저장된 IP 데이터 시그널을 처리하게 된다(S40).Then, the corresponding IP data signal is stored in the second signal buffer 21B2 of the redundant control board B2 20B2 through the link board A1 10A1, and the corresponding MAC processing unit 22B2 processes the stored IP data signal. (S40).
본 실시예에서는 2개의 링크 보드 각각에 구비된 1개의 링크 블록과 이중화 제어 보드 사이의 관계를 설명하였으나, 상기 링크 블록은 해당 보드가 허용하는 한 N개까지 확장할 수 있다.In the present embodiment, the relationship between one link block provided in each of the two link boards and the redundant control board has been described. However, the link blocks may be extended to N as long as the board allows.
또한, 본 발명에 따른 실시 예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.In addition, the embodiment according to the present invention is not limited to the above description, and various alternatives, modifications, and changes can be made within the scope apparent to those skilled in the art.
이상과 같이, 본 발명은 이중 또는 다중화된 이더넷 링크를 제어하는 링크 이중화 제어부와 IP 데이터를 처리하는 MAC 처리부 및 상기 이중화된 링크 이중화 제어부 및 MAC 처리부를 제어하는 보드 이중화 제어부를 이중화함으로써, 특정 링크의 장애시는 물론 링크 이중화 제어부 또는 MAC 처리부의 장애시에도 서비스의 단절을 최소화하여 시스템 성능을 향상시키는 효과가 있다.As described above, the present invention provides a link redundancy control unit for controlling a dual or multiplexed Ethernet link, a MAC processing unit for processing IP data, and a board duplication control unit for controlling the redundant link duplication control unit and the MAC processing unit, thereby providing a specific link. In the event of a failure as well as a failure of the link redundancy control unit or MAC processing unit, there is an effect of minimizing service interruption and improving system performance.
도 1은 종래 IP 데이터 처리 장치의 구성 블록도.1 is a block diagram of a conventional IP data processing apparatus.
도 2는 본 발명의 일 실시예에 따른 IP 데이터 처리 이중화 장치의 구성 블록도.2 is a block diagram illustrating an IP data processing redundancy apparatus according to an embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 IP 데이터 처리 이중화 절차를 나타내는 순서도.3 is a flowchart illustrating an IP data processing duplication procedure according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10A,10B : 링크 보드 11A,11B : 커넥터10A, 10B: Link Board 11A, 11B: Connector
12A,12B : 트랜시버 13A,13B : PHY12A, 12B: Transceiver 13A, 13B: PHY
14A,14B : 제 1시그널 버퍼 20A,20B : 이중화 제어 보드14A, 14B: 1st signal buffer 20A, 20B: redundancy control board
21A,21B : 제 2시그널 버퍼 22A,22B : MAC 처리부21A, 21B: second signal buffer 22A, 22B: MAC processing unit
23A,23B : 링크 이중화 제어부 24A,24B : 보드 이중화 제어부23A, 23B: Link redundancy control unit 24A, 24B: Board redundancy control unit
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030056814A KR20050019954A (en) | 2003-08-18 | 2003-08-18 | Apparatus and Method for Duplicating IP Data Process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030056814A KR20050019954A (en) | 2003-08-18 | 2003-08-18 | Apparatus and Method for Duplicating IP Data Process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050019954A true KR20050019954A (en) | 2005-03-04 |
Family
ID=37228936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030056814A KR20050019954A (en) | 2003-08-18 | 2003-08-18 | Apparatus and Method for Duplicating IP Data Process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050019954A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850351B1 (en) * | 2005-12-07 | 2008-08-04 | 한국전자통신연구원 | Method for providing a redundant structure of ATCA system through base interface |
| US7706259B2 (en) | 2005-12-07 | 2010-04-27 | Electronics And Telecommunications Research Institute | Method for implementing redundant structure of ATCA (advanced telecom computing architecture) system via base interface and the ATCA system for use in the same |
-
2003
- 2003-08-18 KR KR1020030056814A patent/KR20050019954A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850351B1 (en) * | 2005-12-07 | 2008-08-04 | 한국전자통신연구원 | Method for providing a redundant structure of ATCA system through base interface |
| US7706259B2 (en) | 2005-12-07 | 2010-04-27 | Electronics And Telecommunications Research Institute | Method for implementing redundant structure of ATCA (advanced telecom computing architecture) system via base interface and the ATCA system for use in the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070067462A1 (en) | Information processing apparatus, communication load decentralizing method, and communication system | |
| JP7099272B2 (en) | Information processing equipment, network system and teaming program | |
| JP2004054907A (en) | Programmable controller and cpu unit, and communication unit and method for controlling communication unit | |
| JPH03164837A (en) | Spare switching system for communication control processor | |
| JP3908596B2 (en) | Call server and its port switching method | |
| KR20050019954A (en) | Apparatus and Method for Duplicating IP Data Process | |
| KR100794520B1 (en) | Securtioy system and method for controlling a traffic using the same | |
| KR100532779B1 (en) | Apparatus And Method For Dual Link In Ethernet Interface Equipment | |
| JP5176914B2 (en) | Transmission device and system switching method for redundant configuration unit | |
| JP3771162B2 (en) | Maintenance management method, maintenance management system, information processing system, and computer program | |
| KR20090040135A (en) | Apparatus and system for duplicating router in bacnet and method for using the same | |
| JP2007334484A (en) | Communication equipment and physical interface switching method for communication equipment | |
| JP2001344125A (en) | Dual node system | |
| JP2000029760A (en) | Database duplexing and matching system and its method | |
| KR102643048B1 (en) | Apparatus for Network redundancy electronic patch | |
| JP3782423B2 (en) | Transmission line control device multiplexing system and transmission device | |
| KR100291033B1 (en) | Clock redundancy management device and method of network system | |
| KR20040039102A (en) | Redundancy switch controller of packet switch board and method thereof | |
| JPH11168502A (en) | Communication fault processor and communication fault processing method | |
| JP2004159205A (en) | Network connection system, method therefor, and backplane for server | |
| JPH0561797A (en) | Method and device for switching duplex communication control equipments | |
| JPH09181793A (en) | Control method for duplicated devices | |
| JP2508606B2 (en) | Redundant device | |
| KR20020048502A (en) | Double Switch Board and A method of switch board redundancy | |
| KR20040024068A (en) | Method for controlling cross duplication of duplication processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |