KR20050017242A - Control method for semiconductor manufacturing apparatus - Google Patents

Control method for semiconductor manufacturing apparatus

Info

Publication number
KR20050017242A
KR20050017242A KR1020030055512A KR20030055512A KR20050017242A KR 20050017242 A KR20050017242 A KR 20050017242A KR 1020030055512 A KR1020030055512 A KR 1020030055512A KR 20030055512 A KR20030055512 A KR 20030055512A KR 20050017242 A KR20050017242 A KR 20050017242A
Authority
KR
South Korea
Prior art keywords
wafer
reference position
map
indices
manufacturing apparatus
Prior art date
Application number
KR1020030055512A
Other languages
Korean (ko)
Other versions
KR100507978B1 (en
Inventor
김영환
편희수
윤광준
최승민
신경수
박동진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0055512A priority Critical patent/KR100507978B1/en
Publication of KR20050017242A publication Critical patent/KR20050017242A/en
Application granted granted Critical
Publication of KR100507978B1 publication Critical patent/KR100507978B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: A method of controlling a semiconductor fabrication apparatus is provided to shorten a review period by detecting rapidly and correctly a bad position in a semiconductor review process. CONSTITUTION: A first reference position is set on a map of a first wafer loaded on a stage(504). A plurality of real position values are obtained by setting a plurality of indexes at a predetermined interval from the first reference position on the map of the first wafer(506,508). A second reference position is set on a map of a second wafer loaded on the stage under the same condition as the first reference position(512). Each location value of the indexes is corrected as much as a difference between real position values of the first and the second positions(514,516).

Description

반도체 제조 장치의 제어 방법{CONTROL METHOD FOR SEMICONDUCTOR MANUFACTURING APPARATUS}CONTROL METHOD FOR SEMICONDUCTOR MANUFACTURING APPARATUS}

본 발명은 반도체 제조 장치에 관한 것으로, 특히 반도체 웨이퍼에 발생한 불량 칩의 불량 종류와 상태 등을 재검사(review)하기 위한 반도체 제조 장치의 제어 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a control method of a semiconductor manufacturing apparatus for reviewing a defect type and state of a defective chip generated in a semiconductor wafer.

반도체 웨이퍼의 제조 공정 가운데 기판위에 칩의 형성이 완료된 후 불량 칩의 발생 여부를 확인하기 위한 웨이퍼 검사가 실시된다. 웨이퍼 검사 단계에서, 각각의 칩이 정상적으로 동작하는지를 검사하고, 정상적으로 동작하지 않는 불량 칩의 위치 정보를 추출한다. 이후 웨이퍼 리뷰를 실시하는데, 이 웨이퍼 리뷰 단계에서는 불량 칩에 발생한 불량의 종류와 그 정도 등을 확인한다.After the formation of the chip on the substrate is completed during the manufacturing process of the semiconductor wafer, a wafer inspection for checking whether a defective chip is generated is performed. In the wafer inspection step, it is checked whether each chip operates normally, and the positional information of the defective chip which does not operate normally is extracted. Subsequently, a wafer review is carried out. In this wafer review step, the type and extent of the defect occurring on the defective chip are checked.

웨이퍼의 리뷰에는 광학 장치가 사용되는데, 일반적으로 150배 정도의 배율을 가진 현미경 등이 사용된다. 이 현미경을 이용하여 웨이퍼 상의 불량 위치로 이동시켜 불량 상태를 검사하는데, 이때 현미경을 통해 보이는 영역이 0.5㎛정도로서 매우 작다. 현미경을 통해 볼 수 있는 영역이 이처럼 매우 작기 때문에, 각각의 불량 위치 사이를 정확하고 신속하게 찾아가는 것이 웨이퍼 리뷰 시간을 단축시키는 관건이 된다.Optical devices are used to review wafers, and microscopes with a magnification of about 150 times are generally used. The microscope is used to move to a defective position on the wafer to inspect the defective state. At this time, the area visible through the microscope is very small, about 0.5 μm. Since the area visible through the microscope is so small, accurate and rapid navigation between each defective location is key to reducing wafer review time.

본 발명에 따른 반도체 제조 장치의 제어 방법은 반도체 웨이퍼의 리뷰 시에 불량 위치를 신속하고 정확하게 찾아 이동할 수 있도록 하는데 그 목적이 있다.A control method of a semiconductor manufacturing apparatus according to the present invention has an object of enabling to quickly and accurately find and move a defective position when reviewing a semiconductor wafer.

이와 같은 목적의 본 발명에 따른 반도체 제조 장치의 제어 방법은 다음과 같이 이루어진다. 먼저 스테이지에 로딩되는 제 1 웨이퍼의 맵 상에 제 1 기준 위치를 설정하고 제 1 기준 위치에 대해 미리 설정된 간격을 갖는 복수개의 지표들을 웨이퍼 맵 상에 설정하여 복수개의 지표 각각의 실제 위치 값을 획득한다. 이후 스테이지에 로딩되는 제 2 웨이퍼의 맵 상에 제 1 기준 위치와 동일한 조건으로 제 2 기준 위치를 설정하고 제 1 기준 위치의 실제 위치 값과 제 2 기준 위치의 실제 위치 값 사이의 오차만큼 복수개의 지표 각각의 위치 값을 보정한다.The control method of the semiconductor manufacturing apparatus which concerns on this invention for such an objective is comprised as follows. First, a first reference position is set on the map of the first wafer loaded on the stage, and a plurality of indicators having a predetermined interval with respect to the first reference position are set on the wafer map to obtain actual position values of each of the plurality of indicators. do. Then, the second reference position is set on the map of the second wafer loaded on the stage under the same condition as the first reference position, and a plurality of errors are obtained by an error between the actual position value of the first reference position and the actual position value of the second reference position. Correct the position value of each index.

본 발명에 따른 반도체 제조 장치의 웨이퍼 리뷰 방법은 다음과 같이 이루어진다. 먼저 스테이지에 로딩되는 칼리브레이션용 웨이퍼의 맵 상에 적어도 두 개의 제 1 기준 위치를 설정하여 제 1 기준 위치의 실제 위치 값을 획득한다. 웨이퍼 맵 상에 제 1 기준 위치를 기준으로 하여 미리 설정된 간격을 갖는 복수개의 지표를 격자 배열을 갖도록 설정하여 복수개의 지표들 각각의 실제 위치 값을 획득한다. 불량 칩을 리뷰하기 위한 리뷰 웨이퍼가 스테이지에 로딩되면 리뷰 웨이퍼의 맵 상에 제 1 기준 위치와 동일한 위치 및 간격으로 제 2 기준 위치를 설정하고 제 1 기준 위치의 실제 위치 값과 제 2 기준 위치의 실제 위치 값 사이의 오차를 반영하여 복수개의 지표 각각의 위치 값을 보정한다. 위치 값이 보정된 복수개의 지표를 참조하여 웨이퍼 상의 목적하는 불량 칩이 광학 장치의 촬상 범위 내에 진입하도록 제어한다.The wafer review method of the semiconductor manufacturing apparatus according to the present invention is performed as follows. First, at least two first reference positions are set on a map of a calibration wafer loaded on a stage to obtain an actual position value of the first reference position. A plurality of indices having a predetermined interval based on the first reference position on the wafer map are set to have a lattice arrangement to obtain actual position values of each of the plurality of indices. When the review wafer for reviewing the defective chip is loaded on the stage, the second reference position is set on the map of the review wafer at the same position and interval as the first reference position, and the actual position value of the first reference position and the second reference position The position value of each of the plurality of indices is corrected by reflecting an error between the actual position values. The target defective chip on the wafer is controlled to enter the imaging range of the optical device with reference to the plurality of indices whose position value is corrected.

이와 같이 이루어지는 본 발명에 따른 반도체 제조 장치의 제어 방법의 바람직한 실시예를 도 1 내지 도 5를 참조하여 설명하면 다음과 같다. 먼저 도 1은 불량 위치가 표시된 리뷰 웨이퍼를 나타낸 도면이다. 도 1에 나타낸 바와 같이, 웨이퍼(100) 내부 영역에는 다수의 칩(102)들이 형성되는데, 제조 공정 상의 오류나 결함 등에 의해 불량 칩(104)이 발생하기도 한다. 웨이퍼 검사 단계에서는 이 불량 칩의 존재 여부를 검사하고 그 위치 정보를 추출하여 웨이퍼 리뷰 장치에 제공한다.A preferred embodiment of the control method of the semiconductor manufacturing apparatus according to the present invention as described above will be described with reference to FIGS. 1 to 5. First, FIG. 1 is a view illustrating a review wafer in which a defective position is displayed. As illustrated in FIG. 1, a plurality of chips 102 are formed in an area inside the wafer 100, and a defective chip 104 may be generated due to an error or a defect in a manufacturing process. In the wafer inspection step, the presence of the defective chip is inspected and the position information is extracted and provided to the wafer review apparatus.

웨이퍼 리뷰 장치에서는 리뷰하고자 하는 웨이퍼를 맵핑하여 그 맵핑 정보를 기준으로 불량 칩을 찾아 이동한다. 본 발명에 따른 웨이퍼 리뷰 장치는, 광학 장치(현미경 등)가 고정되어 있는 상태에서 웨이퍼가 로딩되는 스테이지를 이동하여 웨이퍼의 목적하는 위치(불량 칩 발생 위치)가 광학 장치의 촬상 범위 내에 오도록 제어된다. 즉, 웨이퍼 전체를 촬상 범위 내에 두고 리뷰하는 것이 아니라 웨이퍼 상에서 매우 작은 영역을 차지하는 위치를 찾아 이동해야 하기 때문에 웨이퍼를 맵핑하여 위치 정보를 확보한 뒤에 이 위치 정보를 기준으로 하여 검사 단계에서 획득한 불량 칩 위치를 찾아 스테이지를 이동시킨다.In the wafer review apparatus, a wafer to be reviewed is mapped and a defective chip is found and moved based on the mapping information. The wafer review apparatus according to the present invention is controlled to move the stage in which the wafer is loaded while the optical apparatus (microscope, etc.) is fixed so that the desired position (bad chip generation position) of the wafer is within the imaging range of the optical apparatus. . In other words, instead of keeping the entire wafer within the imaging range and reviewing it, it is necessary to find and move a location that occupies a very small area on the wafer. Therefore, the defects obtained in the inspection step based on the location information after mapping the wafers are obtained. Find the chip position and move the stage.

도 2는 본 발명의 실시예에 따른 웨이퍼의 맵핑 상태를 나타낸 도면이다. 도 2에 나타낸 바와 같이, 정확한 다이 피치(die pitch)를 알고 있는 칼리브레이션용 웨이퍼(200)의 맵 상에서, 웨이퍼(200)의 원점(O)으로부터 일정 거리만큼 떨어진 곳에 두 개의 기준 위치(M1, M2)를 설정한다. 이 기준 위치(M1, M2)는 하나의 칩을 단위 거리로 하여 원점(O)으로부터 소정 개수의 칩만큼 떨어진 위치에 설정하는데, 도 2에는 원점(O)으로부터 가로 방향으로 각각 다섯 개의 칩만큼 떨어진 곳에 기준 위치(M1, M2)를 설정하였다.2 is a view showing a mapping state of a wafer according to an embodiment of the present invention. As shown in FIG. 2, two reference positions M1 and M2 are located at a distance from the origin O of the wafer 200 by a predetermined distance on the map of the calibration wafer 200 in which the correct die pitch is known. ). The reference positions M1 and M2 are set at positions away from the origin O by a predetermined number of chips with one chip as a unit distance, and in FIG. 2, five chips apart in the horizontal direction from the origin O respectively. Reference positions M1 and M2 were set there.

이 기준 위치(M1, M2)는 웨이퍼 맵 상에서 웨이퍼(200)의 내부 영역은 물론 웨이퍼(200)를 벗어난 외부 영역에도 일정 간격의 격자 배열을 갖도록 복수개의 지표들(202)을 설정하기 위한 기준이 된다. 즉, 이 기준 위치(M1, M2)를 중심으로 하여 가로 방향으로 다섯 개의 칩만큼의 거리와 세로 방향으로 세 개의 칩만큼의 거리마다 새로운 지표들(202)을 설정하고, 각각의 지표들(202)의 실제 위치를 획득한다. 이 지표들(202)은 이웃한 네 개의 지표들이 하나의 단위 영역을 구획하기 때문에, 이후 웨이퍼 리뷰 시에 불량 칩의 위치로 스테이지를 이동시키기 위한 1차적인 지표가 된다.These reference positions M1 and M2 are used for setting the plurality of indices 202 such that the grid arrays have a predetermined interval on the wafer map as well as the inner region of the wafer 200 and the outer region outside the wafer 200. do. That is, new indicators 202 are set for each of the distances of five chips in the horizontal direction and three chips in the vertical direction about the reference positions M1 and M2, and the respective indicators 202. To obtain the actual position. These indicators 202 are the primary indicators for moving the stage to the location of the defective chip during wafer review since the four neighboring indicators partition one unit area.

이와 같은 지표들(202)은 웨이퍼 맵 상에서 웨이퍼(200)의 내부 영역뿐만 아니라 외부 영역에도 설정되는데, 웨이퍼(200)의 외부 영역에 지표를 설정하기 위해 외삽법(또는 외분법)이 이용된다. 즉, 도 2에서 선분 M3M4의 길이를 m이라 하고, 선분 M3M5의 길이를 n이라 할 때, 지표(M5)에 대한 실제 위치 값은 선분 M3M4를 m:n으로 외분함으로써 구할 수 있다.Such indices 202 are set not only in the inner region but also in the outer region of the wafer 200 on the wafer map, and extrapolation (or extrapolation) is used to set the indices in the outer region of the wafer 200. That is, in FIG. 2, when the length of the line segment M3M4 is m and the length of the line segment M3M5 is n, the actual position value for the index M5 can be obtained by dividing the line segment M3M4 by m: n.

이와 같이 웨이퍼 맵핑이 이루어지더라도 실제로 리뷰 웨이퍼들이 로딩될 때 칼리브레이션용 웨이퍼와 동일한 위치에 로딩되지 않아 정렬이 틀어 질수도 있다. 도 3은 도 2의 웨이퍼 맵과 새로운 리뷰 웨이퍼의 정렬이 틀어진 상태를 나타낸 도면인데, 칼리브레이션용 웨이퍼와 리뷰 웨이퍼의 로딩 위치가 서로 정확하게 일치하지 않으면, 도 3에 나타낸 바와 같이, 칼리브레이션용 웨이퍼의 맵(302)과 리뷰 웨이퍼의 맵(304)의 정렬이 이루어지지 않아서 칼리브레이션용 웨이퍼의 맵핑 결과(기준 위치와 지표, 단위 영역 등)를 이용하여 스테이지의 이동을 제어할 수 없다. 따라서 칼리브레이션용 웨이퍼의 맵 상에서의 기준 위치(M1, M2)와 리뷰 웨이퍼의 맵 상에서의 기준 위치(R1, R2)의 오차를 획득하고, 칼리브레이션용 웨이퍼의 맵 상에서 설정한 지표들(202) 및 단위 영역들의 실제 위치 값에 이 오차를 적용하여 일괄 보정하면 새로운 지표와 단위 영역의 설정 없이도 보정된 지표와 단위 영역의 위치 값을 통해 불량 칩의 위치로 빠르고 정확하게 스테이지를 이동시킬 수 있다.Even if the wafer mapping is performed in this way, when the review wafers are actually loaded, the alignment wafers may be misaligned because they are not loaded at the same position as the calibration wafer. FIG. 3 is a view illustrating a misalignment between the wafer map of FIG. 2 and a new review wafer. If the loading positions of the calibration wafer and the review wafer do not exactly match each other, as shown in FIG. 3, the map of the calibration wafer is shown. Since the alignment of the 302 and the map 304 of the review wafer is not performed, the movement of the stage cannot be controlled by using the mapping result (reference position, index, unit area, etc.) of the calibration wafer. Therefore, the error between the reference position (M1, M2) on the map of the calibration wafer and the reference position (R1, R2) on the map of the review wafer is obtained, and the indicators 202 and units set on the map of the calibration wafer By applying this error to the actual position values of the regions, the stage can be quickly and accurately moved to the position of the defective chip through the corrected index and unit region position values without setting new indexes and unit regions.

도 4는 도 3에 나타낸 웨이퍼 맵과 새로운 리뷰 웨이퍼 사이의 오차를 나타낸 도면인데, 칼리브레이션용 웨이퍼의 기준 위치(M1, M2)와 리뷰 웨이퍼의 기준 위치(R1, R2) 사이의 거리 오차(Δx, Δy)와 각도 오차(θ)를 획득하고, 이를 지표와 단위 영역의 실제 위치 값에 반영하여 보정하면, 칼리브레이션 단계에서 기준 위치(M1, M2)를 기준으로 하여 설정된 지표와 단위 영역의 위치 값들이 오차가 반영되어 보정됨으로서 새롭게 로딩된 리뷰 웨이퍼에서도 새로운 맵핑 과정 없이 불량 칩의 위치를 빠르고 정확하게 찾아 스테이지를 이동시킬 수 있다.FIG. 4 is a diagram showing an error between the wafer map shown in FIG. 3 and the new review wafer. The distance error Δx between the reference positions M1 and M2 of the calibration wafer and the reference positions R1 and R2 of the review wafer is shown in FIG. Δy) and the angle error θ are obtained and corrected by reflecting them in the actual position values of the index and the unit region, the position values of the index and unit region set based on the reference positions M1 and M2 are calibrated in the calibration step. The error is corrected and corrected, so even in newly loaded review wafers, the stage can be moved quickly and accurately by finding the location of the defective chip without a new mapping process.

불량 칩의 위치로 스테이지를 이동시키기 위해서는 먼저 불량 칩의 위치 정보를 통해 해당 불량 칩이 위치한 단위 영역을 구하고, 해당 단위 영역에서는 양선형 보간법(bilinear interpolation)을 이용하여 불량 칩의 위치를 찾아 이동한다. 양선형 보간법은 4개의 주어진 값들 사이의 새로운 값을 만들어내는 방법으로서, 이웃한 네 개의 지표들 사이에 위치하는 불량 칩의 위치를 정확히 찾아갈 수 있도록 한다.In order to move the stage to the location of the bad chip, first, the unit area where the bad chip is located is obtained from the location information of the bad chip, and then the location of the bad chip is found and moved by using bilinear interpolation. . Bilinear interpolation is a method of generating a new value between four given values, which allows the exact location of a bad chip located between four neighboring indicators.

이와 같은 본 발명에 따른 X-Y 스테이지의 칼리브레이션 제어 방법을 도 5를 참조하여 설명하면 다음과 같다. 도 5는 본 발명에 따른 X-Y 스테이지의 칼리브레이션 제어 방법을 나타낸 순서도이다. 도 5에 나타낸 바와 같이, 스테이지에 칼리브레이션용 웨이퍼를 로딩하고(502), 로딩된 칼리브레이션용 웨이퍼의 맵 상에서 원점을 기준으로 하는 소정의 위치에 제 1 기준 위치를 설정한다(504). 제 1 기준 위치가 설정되면 웨이퍼 맵 상에서 제 제 1 기준 위치를 중심으로 복수개의 지표를 설정하고(506), 복수개의 지표 각각의 실제 위치 값을 획득한다(508). 이후 새로운 리뷰 웨이퍼가 로딩되면(510), 새로운 리뷰 웨이퍼의 맵 상에 제 2 기준 위치를 설정한다. 이 때 제 2 기준 위치는 제 1 기준 위치와 동일한 조건을 적용하여 설정하는데(512), 예를 들면 제 1 기준 위치가 원점을 중심으로 가로 방향으로 각각 다섯 개 씩의 칩만큼 떨어진 거리에 설정되었다면, 제 2 기준 위치 역시 이와 동일한 조건에 따라 설정한다. 이와 같이 설정된 제 1 기준 위치와 제 2 기준 위치의 실제의 위치 값 사이의 오차를 획득하고(514) 이 오차를 반영하여 복수개의 지표 각각의 위치 값을 일괄 보정한다(516). 각각의 지표의 위치 값이 일괄 보정되면, 이 보정된 복수개의 지표의 위치 값을 기준으로 스테이지를 이동시켜 불량 칩을 리뷰한다(518). 새로운 웨이퍼의 리뷰가 필요하면 웨이퍼 로딩 단계로 복귀하여 위에 설명한 각각의 과정을 반복한다(520).Such a calibration control method of the X-Y stage according to the present invention will be described with reference to FIG. 5 is a flowchart illustrating a calibration control method of an X-Y stage according to the present invention. As shown in Fig. 5, the calibration wafer is loaded into the stage (502), and the first reference position is set (504) at a predetermined position relative to the origin on the map of the loaded calibration wafer. When the first reference position is set, a plurality of indices are set around the first reference position on the wafer map (506), and an actual position value of each of the plurality of indices is obtained (508). After the new review wafer is loaded 510, a second reference position is set on the map of the new review wafer. At this time, the second reference position is set by applying the same condition as the first reference position (512), for example, if the first reference position is set at a distance apart from each other by five chips in the horizontal direction about the origin. The second reference position is also set according to the same condition. An error between an actual position value of the first reference position and the second reference position set as described above is acquired (514), and the position values of each of the plurality of indices are collectively corrected by reflecting the error (516). When the position value of each index is collectively corrected, the stage is moved based on the corrected position values of the plurality of indexes to review the defective chip (518). If a review of the new wafer is needed, the process returns to the wafer loading step and repeats each process described above (520).

본 발명에 따른 반도체 제조 장치의 제어 방법은 반도체 웨이퍼의 리뷰 시에 불량 위치를 신속하고 정확하게 찾아 이동할 수 있도록 하는데 그 목적이 있다.A control method of a semiconductor manufacturing apparatus according to the present invention has an object of enabling to quickly and accurately find and move a defective position when reviewing a semiconductor wafer.

도 1은 불량 위치가 표시된 리뷰 웨이퍼를 나타낸 도면.1 shows a review wafer with a defective location indicated.

도 2는 본 발명의 실시예에 따른 웨이퍼의 맵핑 상태를 나타낸 도면.2 illustrates a mapping state of a wafer according to an embodiment of the present invention.

도 3은 도 2의 웨이퍼 맵과 새로운 리뷰 웨이퍼의 정렬이 틀어진 상태를 나타낸 도면.FIG. 3 is a view illustrating a misalignment between the wafer map of FIG. 2 and a new review wafer; FIG.

도 4는 도 3에 나타낸 웨이퍼 맵과 새로운 리뷰 웨이퍼 사이의 오차를 나타낸 도면.4 shows the error between the wafer map shown in FIG. 3 and the new review wafer.

도 5는 본 발명에 따른 X-Y 스테이지의 칼리브레이션 제어 방법을 나타낸 순서도.5 is a flowchart illustrating a calibration control method of an X-Y stage according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100, 200 : 웨이퍼100, 200: wafer

102 : 칩102: chip

104 : 불량 칩104: bad chip

202 : 지표202: indicator

M1, M2 : 제 1 기준 위치M1, M2: first reference position

R1, R2 : 제 2 기준 위치R1, R2: second reference position

Claims (16)

스테이지에 로딩되는 제 1 웨이퍼의 맵 상에 제 1 기준 위치를 설정하고 상기 제 1 기준 위치에 대해 미리 설정된 간격을 갖는 복수개의 지표들을 상기 웨이퍼 맵 상에 설정하여 상기 복수개의 지표 각각의 실제 위치 값을 획득하고;Set a first reference position on the map of the first wafer loaded on the stage and set a plurality of indices on the wafer map with a predetermined interval with respect to the first reference position to determine the actual position value of each of the plurality of indices To obtain; 상기 스테이지에 로딩되는 제 2 웨이퍼의 맵 상에 상기 제 1 기준 위치와 동일한 조건으로 제 2 기준 위치를 설정하고 상기 제 1 기준 위치의 실제 위치 값과 상기 제 2 기준 위치의 실제 위치 값 사이의 오차만큼 상기 복수개의 지표 각각의 위치 값을 보정하는 반도체 제조 장치의 제어 방법.Setting a second reference position on the map of the second wafer loaded on the stage under the same condition as the first reference position and an error between the actual position value of the first reference position and the actual position value of the second reference position The control method of the semiconductor manufacturing apparatus which correct | amends the position value of each of the said several indices by this. 제 1 항에 있어서,The method of claim 1, 격자 배열을 갖도록 설정되는 상기 복수개의 지표에 의해 상기 웨이퍼 맵 상에 격자 구조의 영역들이 구획되는 반도체 제조 장치의 제어 방법.And a region of a lattice structure on the wafer map by the plurality of indices set to have a lattice arrangement. 제 2 항에 있어서,The method of claim 2, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 내부 영역과 외부 영역 모두에 지표를 설정하여 격자 구조의 단위 영역들을 구획하되, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 외부 영역에 외삽법을 이용하여 지표를 설정하는 반도체 제조 장치의 제어 방법.Indices are set in both the inner region and the outer region of the first wafer appearing on the wafer map of the first wafer to partition the unit regions of the lattice structure, and the first wafer appearing on the wafer map of the first wafer. A control method of a semiconductor manufacturing apparatus for setting an index in an external region by using extrapolation. 제 1 항에 있어서,The method of claim 1, 상기 제 1 기준 위치 및 상기 복수개의 지표의 위치가 상기 제 1 웨이퍼에 형성되어 있는 다이 피치를 기준으로 하여 설정되는 반도체 제조 장치의 제어 방법.And the first reference position and the plurality of index positions are set on the basis of the die pitch formed on the first wafer. 스테이지에 로딩되는 제 1 웨이퍼의 맵 상에 제 1 기준 위치를 설정하고 상기 제 1 기준 위치에 대해 미리 설정된 간격을 갖는 복수개의 지표들을 설정하여 상기 복수개의 지표 각각의 실제 위치 값을 획득하고;Setting a first reference position on a map of the first wafer loaded on the stage and setting a plurality of indicators having a predetermined interval with respect to the first reference position to obtain actual position values of each of the plurality of indicators; 상기 스테이지에 로딩되는 제 2 웨이퍼의 맵 상에 상기 제 1 기준 위치와 동일한 조건으로 제 2 기준 위치를 설정하고 상기 제 1 기준 위치의 실제 위치 값과 상기 제 2 기준 위치의 실제 위치 값 사이의 오차를 반영하여 상기 복수개의 지표 각각의 위치 값을 보정하며;Setting a second reference position on the map of the second wafer loaded on the stage under the same condition as the first reference position and an error between the actual position value of the first reference position and the actual position value of the second reference position Correcting a position value of each of the plurality of indices by reflecting a; 위치 값이 보정된 상기 복수개의 지표를 참조하여 상기 제 2 웨이퍼를 이동 거리 및 방향을 제어하는 반도체 제조 장치의 제어 방법.And controlling the moving distance and the direction of the second wafer with reference to the plurality of indicators whose position values are corrected. 제 5 항에 있어서,The method of claim 5, wherein 격자 배열을 갖도록 설정되는 상기 복수개의 지표에 의해 상기 웨이퍼 맵 상에 격자 구조의 영역들이 구획되는 반도체 제조 장치의 제어 방법.And a region of a lattice structure on the wafer map by the plurality of indices set to have a lattice arrangement. 제 6 항에 있어서,The method of claim 6, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 내부 영역과 외부 영역 모두에 지표를 설정하여 격자 구조의 단위 영역들을 구획하되, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 외부 영역에 외삽법을 이용하여 지표를 설정하는 반도체 제조 장치의 제어 방법.Indices are set in both the inner region and the outer region of the first wafer appearing on the wafer map of the first wafer to partition the unit regions of the lattice structure, and the first wafer appearing on the wafer map of the first wafer. A control method of a semiconductor manufacturing apparatus for setting an index in an external region by using extrapolation. 제 5 항에 있어서,The method of claim 5, wherein 상기 제 1 기준 위치 및 상기 복수개의 지표의 위치가 상기 제 1 웨이퍼에 형성되어 있는 다이 피치를 기준으로 하여 설정되는 반도체 제조 장치의 제어 방법.And the first reference position and the plurality of index positions are set on the basis of the die pitch formed on the first wafer. 스테이지에 로딩되는 제 1 웨이퍼의 맵 상에 제 1 기준 위치를 설정하고 상기 제 1 기준 위치에 대해 미리 설정된 크기를 갖는 복수개의 단위 영역들을 설정하여 상기 복수개의 단위 영역 각각의 실제 위치 값을 획득하고;Setting a first reference position on a map of the first wafer loaded on the stage and setting a plurality of unit regions having a preset size with respect to the first reference position to obtain actual position values of each of the plurality of unit regions; ; 상기 스테이지에 로딩되는 제 2 웨이퍼의 맵 상에 상기 제 1 기준 위치와 동일한 조건으로 제 2 기준 위치를 설정하고 상기 제 1 기준 위치의 실제 위치 값과 상기 제 2 기준 위치의 실제 위치 값 사이의 오차를 반영하여 상기 복수개의 단위 영역 각각의 위치 값을 보정하며;Setting a second reference position on the map of the second wafer loaded on the stage under the same condition as the first reference position and an error between the actual position value of the first reference position and the actual position value of the second reference position Correcting a position value of each of the plurality of unit regions by reflecting a; 상기 복수개의 단위 영역의 보정된 위치 값을 참조하여 상기 제 2 웨이퍼 상의 불량 발생 위치로 이동하는 반도체 제조 장치의 웨이퍼 검사 방법.A wafer inspection method of a semiconductor manufacturing apparatus for moving to a defective occurrence position on the second wafer with reference to the corrected position values of the plurality of unit regions. 제 9 항에 있어서,The method of claim 9, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 내부 영역과 외부 영역 모두에 지표를 설정하여 격자 구조의 단위 영역들을 구획하되, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 외부 영역에 외삽법을 이용하여 지표를 설정하는 반도체 제조 장치의 웨이퍼 검사 방법.Indices are set in both the inner region and the outer region of the first wafer appearing on the wafer map of the first wafer to partition the unit regions of the lattice structure, and the first wafer appearing on the wafer map of the first wafer. The wafer inspection method of a semiconductor manufacturing apparatus which sets an index | index by the extrapolation method to an external area | region. 제 9 항에 있어서,The method of claim 9, 상기 제 1 기준 위치 및 상기 복수개의 단위 영역의 위치가 상기 제 1 웨이퍼에 형성되어 있는 다이 피치를 기준으로 하여 설정되는 반도체 제조 장치의 웨이퍼 검사 방법.A wafer inspection method of a semiconductor manufacturing apparatus, wherein positions of the first reference position and the plurality of unit regions are set based on a die pitch formed on the first wafer. 웨이퍼의 상태를 검사하기 위한 광학 장치와 상기 웨이퍼가 로딩되는 스테이지를 포함하는 반도체 제조 장치의 웨이퍼 리뷰 방법에 있어서,In the wafer review method of the semiconductor manufacturing apparatus comprising an optical device for inspecting the state of the wafer and the stage on which the wafer is loaded, 상기 스테이지에 로딩되는 칼리브레이션용 웨이퍼의 맵 상에 적어도 두 개의 제 1 기준 위치를 설정하여 상기 제 1 기준 위치의 실제 위치 값을 획득하고;Setting at least two first reference positions on a map of a calibration wafer loaded on the stage to obtain an actual position value of the first reference position; 상기 웨이퍼 맵 상에 상기 제 1 기준 위치를 기준으로 하여 미리 설정된 간격을 갖는 복수개의 지표를 격자 배열을 갖도록 설정하여 상기 복수개의 지표들 각각의 실제 위치 값을 획득하며;Obtaining a real position value of each of the plurality of indices by setting a plurality of indices having a predetermined interval based on the first reference position on the wafer map to have a lattice arrangement; 불량 칩을 리뷰하기 위한 리뷰 웨이퍼가 상기 스테이지에 로딩되면 상기 리뷰 웨이퍼의 맵 상에 상기 제 1 기준 위치와 동일한 위치 및 간격으로 제 2 기준 위치를 설정하고 상기 제 1 기준 위치의 실제 위치 값과 상기 제 2 기준 위치의 실제 위치 값 사이의 오차를 반영하여 상기 복수개의 지표 각각의 위치 값을 보정하며;When a review wafer for reviewing a defective chip is loaded on the stage, a second reference position is set on the map of the review wafer at the same position and interval as the first reference position, and the actual position value of the first reference position and the Correcting position values of each of the plurality of indices by reflecting an error between actual position values of a second reference position; 위치 값이 보정된 상기 복수개의 지표를 참조하여 상기 웨이퍼 상의 목적하는 불량 칩이 상기 광학 장치의 촬상 범위 내에 진입하도록 제어하는 반도체 제조 장치의 웨이퍼 리뷰 방법.A method for reviewing a wafer in a semiconductor manufacturing apparatus according to a plurality of indices whose position values are corrected, so that a desired defective chip on the wafer enters an imaging range of the optical device. 제 12 항에 있어서,The method of claim 12, 격자 배열을 갖도록 설정되는 상기 복수개의 지표에 의해 상기 웨이퍼 맵 상에 격자 구조의 단위 영역들이 구획되는 반도체 제조 장치의 웨이퍼 리뷰 방법.A method for reviewing a wafer in a semiconductor manufacturing apparatus, wherein unit regions of a lattice structure are partitioned on the wafer map by the plurality of indices set to have a lattice arrangement. 제 13 항에 있어서,The method of claim 13, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 내부 영역과 외부 영역 모두에 지표를 설정하여 격자 구조의 단위 영역들을 구획하되, 상기 제 1 웨이퍼의 웨이퍼 맵 상에 나타나는 상기 제 1 웨이퍼의 외부 영역에 외삽법을 이용하여 지표를 설정하는 반도체 제조 장치의 웨이퍼 리뷰 방법.Indices are set in both the inner region and the outer region of the first wafer appearing on the wafer map of the first wafer to partition the unit regions of the lattice structure, and the first wafer appearing on the wafer map of the first wafer. Wafer review method of a semiconductor manufacturing apparatus which sets an index | index by the extrapolation method to an external area | region. 제 12 항에 있어서,The method of claim 12, 상기 리뷰 웨이퍼 상의 목적하는 불량 칩이 상기 광학 장치의 촬상 범위 내에 진입하도록 제어할 때 상기 목적하는 불량 칩이 위치한 단위 영역으로 이동한 후 양선형 보간법을 이용하여 상기 해당 단위 영역 내의 불량 칩의 위치를 획득하는 반도체 제조 장치의 웨이퍼 리뷰 방법.When the target defective chip on the review wafer is controlled to enter the imaging range of the optical device, the target defective chip is moved to the unit region where the target defective chip is located, and then the position of the defective chip within the corresponding unit region is determined using bilinear interpolation. Wafer review method of the semiconductor manufacturing apparatus obtained. 스테이지에 로딩되는 웨이퍼의 맵 상에 기준 위치를 설정하고 상기 기준 위치에 대해 미리 설정된 간격을 갖는 복수개의 지표들을 상기 웨이퍼 맵 상에 설정하여 상기 복수개의 지표 각각의 실제 위치 값을 획득하고;Setting a reference position on a map of a wafer loaded on a stage and setting on the wafer map a plurality of indicators having a predetermined interval with respect to the reference position to obtain an actual position value of each of the plurality of indicators; 상기 웨이퍼 맵 상에 상기 웨이퍼의 내부 영역과 외부 영역 모두에 지표를 설정하여 격자 구조의 단위 영역들을 구획하되, 외삽법을 이용하여 상기 웨이퍼 맵 상에 나타나는 상기 웨이퍼의 내부 영역과 외부 영역 모두에 걸쳐 지표를 설정하는 반도체 제조 장치의 맵핑 방법. An indicator is set on both the inner region and the outer region of the wafer on the wafer map to partition the unit regions of the lattice structure, and the interpolation method covers both the inner region and the outer region of the wafer appearing on the wafer map. The mapping method of the semiconductor manufacturing apparatus which sets an indicator.
KR10-2003-0055512A 2003-08-11 2003-08-11 Control method for semiconductor manufacturing apparatus KR100507978B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055512A KR100507978B1 (en) 2003-08-11 2003-08-11 Control method for semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055512A KR100507978B1 (en) 2003-08-11 2003-08-11 Control method for semiconductor manufacturing apparatus

Publications (2)

Publication Number Publication Date
KR20050017242A true KR20050017242A (en) 2005-02-22
KR100507978B1 KR100507978B1 (en) 2005-08-17

Family

ID=37226977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0055512A KR100507978B1 (en) 2003-08-11 2003-08-11 Control method for semiconductor manufacturing apparatus

Country Status (1)

Country Link
KR (1) KR100507978B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674998B1 (en) * 2005-10-21 2007-01-29 삼성전자주식회사 Wafer structure with mirror shot area
KR20110133357A (en) * 2010-06-04 2011-12-12 삼성전자주식회사 Method for inspecting wafer and wafer inspection system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157151B1 (en) * 2006-04-11 2012-06-22 삼성테크윈 주식회사 Wafer mapping method for semiconductor pakage processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674998B1 (en) * 2005-10-21 2007-01-29 삼성전자주식회사 Wafer structure with mirror shot area
KR20110133357A (en) * 2010-06-04 2011-12-12 삼성전자주식회사 Method for inspecting wafer and wafer inspection system

Also Published As

Publication number Publication date
KR100507978B1 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
JP4634289B2 (en) Semiconductor pattern shape evaluation apparatus and shape evaluation method
US7858404B2 (en) Measurement of overlay offset in semiconductor processing
US9110039B2 (en) Auto-focus system and methods for die-to-die inspection
US20150146967A1 (en) Pattern evaluation device and pattern evaluation method
US7257785B2 (en) Method and apparatus of evaluating layer matching deviation based on CAD information
CN102623368A (en) Wafer defect detection method
JPS6317523A (en) Electron-beam lithography equipment
JP2010239041A (en) Test-condition data generating method and testing system of semiconductor-wafer visual testing apparatus
US10269111B2 (en) Method of inspecting semiconductor wafer, an inspection system for performing the same, and a method of fabricating semiconductor device using the same
JP2010127748A (en) Defect review device and defect review method
JP2022548544A (en) Wafer alignment using multi-scanning electron microscopy
CN105719993A (en) Method for correcting position deviations of electron microscope electron beam and wafer
KR102496148B1 (en) Method for semiconductor wafer inspection and system thereof
WO2011040223A1 (en) Surface-defect inspection device
JP6570010B2 (en) Method, system, and computer program product for generating a high-density registration map for a mask
US6546125B1 (en) Photolithography monitoring using a golden image
JPH10267993A (en) Fault analyzer
KR100507978B1 (en) Control method for semiconductor manufacturing apparatus
CN105845592B (en) Method for failure analysis
KR20080002044A (en) Method of setting an inspection area
US20230035488A1 (en) Metrology method
KR100577568B1 (en) Method for measuring overlay and over mark used the same
JP2009081243A (en) Method of manufacturing semiconductor device
KR20060122191A (en) Method for inspecting defects of photomask having plurality of dies with different transmittance
JP2007311418A (en) Method and device for preparing inspection recipe

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee