KR20050006836A - Method for forming a semiconductor device - Google Patents
Method for forming a semiconductor device Download PDFInfo
- Publication number
- KR20050006836A KR20050006836A KR1020030046802A KR20030046802A KR20050006836A KR 20050006836 A KR20050006836 A KR 20050006836A KR 1020030046802 A KR1020030046802 A KR 1020030046802A KR 20030046802 A KR20030046802 A KR 20030046802A KR 20050006836 A KR20050006836 A KR 20050006836A
- Authority
- KR
- South Korea
- Prior art keywords
- fin
- oxide film
- forming
- film
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 210000000009 suboesophageal ganglion Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
Description
본 발명의 반도체 소자에 관한 것으로 좀 더 구체적으로는 핀(FIN) 구조의 SOI를 형성하는 반도체 소자 형성방법에 관한 것이다.The present invention relates to a semiconductor device forming method of forming a SOI having a fin (FIN) structure.
반도체 소자는 갈수록 고집적, 저전력, 고속소자로 되어 가고 있으나, 이러한 과정은 많은 기술상의 문제점을 유발시키고 있다. 일예로, 30~50nm 이하의 게이트 길이를 갖는 트랜지스터는 단채널 효과나 소자의 신뢰성 등과 같은 문제점을 야기시키고 있다. 이러한 문제들을 극복하기 위하여 다양한 시도가 이루어지고 있는데, 그 중 하나로 FD SOI(fully depleted silicon on insulator)에 관한 시도가 있다. SOI의 실리콘 층 두께를 아주 얇게 하면 활성 영역이 완전히 공핍되는데, 이러한 경우, 문턱 아래 변동(subthreshold swing) 값이 작아져 게이트 컨트롤이 용이하게 되고, 그에 따라 DIBL(drain induced barrier lowering), 단채널 효과가 좋아지는 효과가 있다. 게다가, SOI MOSFET은 기판과 활성영역을 산화막이 막아 주고 있어 누설전류가 적고, 접합 커패시턴스(Junction capacitance)가 없기 때문에 소자의 속도 또한 향상된다.Semiconductor devices are becoming increasingly integrated, low power, and high speed devices, but these processes are causing many technical problems. For example, a transistor having a gate length of 30 to 50 nm or less causes problems such as short channel effects or device reliability. Various attempts have been made to overcome these problems, and one of them is an attempt on a fully depleted silicon on insulator (FD SOI). A very thin silicon layer in an SOI completely depletes the active region, which in turn reduces the subthreshold swing, facilitating gate control, resulting in a drain induced barrier lowering (DIBL), short channel effect. Has a better effect. In addition, the SOI MOSFET has a small leakage current due to the oxide film blocking the substrate and the active region, and the device's speed is also improved because there is no junction capacitance.
한편, 전류 특성의 향상을 위해 이중 게이트(double gate) 핀 펫(FINFET) 등 3차원 트랜지스터도 개발되고 있다. 상기 핀 펫(FINFET)은 핀(FIN)의 양 측면을 채널로 사용할 수 있기 때문에 면적 증가없이 핀(FIN)의 높이를 증가시켜 전류 특성을 향상시킬 수 있다.Meanwhile, in order to improve current characteristics, three-dimensional transistors such as a double gate finFET are being developed. Since the fin FET may use both sides of the fin as a channel, the fin characteristics may be increased by increasing the height of the fin without increasing the area.
상기 SOI 기판 상에 핀 펫(FINFET)을 제작한다면 앞서 열거한 여러 장점을 두루 얻을 수 있지만, 현실적으로 SOI기판 가격이 비싸므로 벌크 반도체 기판을 이용하여 SOI기판과 같은 효과를 얻으려는 다양한 방법이 개발되고 있다. 이러한 방법들 중 벌크 기판을 에칭하고 산화 공정을 거쳐 SOI를 형성하는 기술이 대표적이다.If a finFET is manufactured on the SOI substrate, the above-mentioned advantages can be obtained. However, since SOI substrates are expensive, various methods are developed to obtain the same effects as SOI substrates using bulk semiconductor substrates. have. Among these methods, a technique of etching a bulk substrate and forming an SOI through an oxidation process is representative.
US Patent NO. 5691230(Leonard Forbes et al.)에 의하면 반도체 기판을 에칭하여 솟은 부분과 들어간 부분을 형성하고 상기 솟을 부분에 질화막을 형성한 후 등방성 식각으로 상기 들어간 부분에 언더컷을 생기게 한다. 그 후 상기 들어간 부분을 산화시켜 산화막이 서로 만나 SOI를 형성도록 하는 기술이다. 그러나 언더컷이 생기도록 에칭하는 공정은 그 컨트롤이 매우 어렵고 불균일하게 될 수 있기 때문에 상기 솟은 부분이 쓰러지게 되거나 덜 식각되는 영역이 발생될 수 있다. 또한, 산화의 진행 방향에 제한이 없어 오랜 시간이 걸릴 수 있다는 문제점이 있다.US Patent NO. According to Leonard Forbes et al., The semiconductor substrate is etched to form the raised portion and the indented portion, and a nitride film is formed on the raised portion, and then the undercut is caused by the isotropic etching. After that, the oxidized portion is oxidized so that the oxide films meet with each other to form SOI. However, the process of etching to produce undercuts can be very difficult and uneven to control, resulting in areas where the raised portions fall or are less etched. In addition, there is a problem that it may take a long time because there is no limitation in the progress of oxidation.
US patent NO. 6417033(Horng-Huei Tseng et al.)에 의하면 상기 US Patent NO. 5691230와 같이 에칭시 발생되는 문제점을 해결하기 위해 반도체의 솟은 부분 상에 질화막을 형성한 후 기판을 이방성 에칭하여 상기 솟은 부분의 측면 하부 일부분을 노출시킨 다음 산화공정을 거쳐 SOI를 형성도록 하는 기술이다. 그러나 여전히 산화의 진행 방향에는 제한이 없어 오랜 시간이 걸릴 수 있다는 문제점이 있다.US patent NO. 6417033 to Horn-Huei Tseng et al., Supra US Pat. In order to solve the problem caused by etching, such as 5691230, a nitride film is formed on the raised portion of the semiconductor, and then the substrate is anisotropically etched to expose the lower part of the side surface of the raised portion, and then an SOI is formed through the oxidation process. . However, there is still a problem that it may take a long time because there is no limitation in the progress of oxidation.
또한, SOI는 구조적은 소자의 하부에 산화막이 형성되어 있기 때문에 열 분산 능력이 부족해 소자 신뢰성에 문제가 생길 수 있다.In addition, since SOI has an oxide film formed on the lower part of the structural element, the heat dissipation capacity is insufficient, which may cause device reliability problems.
본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위하여 개선된 핀(FIN) 구조의 SOI를 형성하는 반도체 소자 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a semiconductor device for forming an SOI having an improved fin (FIN) structure in order to solve the above problems.
도 1 내지 도 11은 본 발명의 제 1 실시예에 따른 반도체 소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.1 to 11 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a first embodiment of the present invention in the order of steps.
도 12 내지 도 17은 본 발명의 제 2 실시예에 따른 반도체 소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.12 to 17 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a second embodiment of the present invention in the order of steps.
*도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
101 : 반도체 기판 101a, 101b : 핀(FIN)101: semiconductor substrate 101a, 101b: fin (FIN)
103 : 제 1 산화막 105 : 제 1 질화막103: first oxide film 105: first nitride film
107 : 제 2 산화막 109 : 제 3 산화막107: second oxide film 109: third oxide film
111 : 제 2 질화막 113 : 산화막111: second nitride film 113: oxide film
115 : 산화막 117 : 게이트 절연막115: oxide film 117: gate insulating film
119 : 게이트 전극119: gate electrode
201 : 반도체 기판 201a, 201b : 핀(FIN)201: semiconductor substrate 201a, 201b: fin (FIN)
203 : 제 1 산화막 205 : 제 1 질화막203: first oxide film 205: first nitride film
207 : 제 2 산화막 209 : 제 3 산화막207: second oxide film 209: third oxide film
211 : 제 4 산화막 213 : 제 2 질화막211: fourth oxide film 213: second nitride film
215 : 산화막 217 : 산화막215: oxide film 217: oxide film
219 : 게이트 절연막 221 : 게이트 전극219 gate insulating film 221 gate electrode
상기 발명이 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명은 핀(FIN)에 질화막을 형성한 후 상기 질화막이 형성되지 않은 상기 핀(FIN)을 부분 산화시키되 하부 질화막에 의해 산화의 방향이 집중되도록 하는 반도체 소자 형성방법이다.In order to achieve the technical problem to be achieved by the present invention, the present invention is to form a nitride film on the fin (FIN) and then to partially oxidize the fin (FIN) is not formed the nitride film so that the direction of oxidation is concentrated by the lower nitride film It is a semiconductor element formation method.
구체적은 본 발명에 의한 반도체 소자 형성방법은 다음과 같다.Specifically, the method of forming a semiconductor device according to the present invention is as follows.
반도체 기판을 패터닝하여 기판 상에 핀(FIN)을 형성하는 단계, 상기 반도체 기판 상에 기판의 표면을 따라 제 1 산화막을 형성하는 단계, 상기 제 1 산화막 상에 산화막의 표면을 따라 제 1 질화막을 형성하는 단계, 상기 제 1 질화막 상에 상기 핀(FIN)의 높이보다 낮게 제 2 산화막을 형성하는 단계, 상기 핀(FIN) 상에 노출된 상기 제 1 질화막을 제거하는 단계, 상기 제 2 산화막 및 상기 핀(FIN) 상에 제 3 산화막을 형성하는 단계, 상기 제 3 산화막 및 제 1 산화막을 전면식각하여 상기 핀(FIN)을 노출시키면서, 상기 제 3 산화막을 상기 핀(FIN)의 높이보다 낮게 형성시키는 단계, 상기 핀(FIN) 상부에만 제 2 질화막을 형성하는 단계, 적어도 상기 제 3 산화막 일부, 및 제 1 산화막 일부를 제거하여 상기 핀(FIN)의 양 측면 일부분을 노출시키는 단계, 상기 노출된 핀(FIN)의 양 측면을 산화시키는 단계로 본 발명에 의한 반도체 소자를 형성할 수 있다.Patterning the semiconductor substrate to form a fin (FIN) on the substrate, forming a first oxide film along the surface of the substrate on the semiconductor substrate, and forming a first nitride film along the surface of the oxide film on the first oxide film. Forming a second oxide film below the height of the fin FIN on the first nitride film, removing the first nitride film exposed on the fin FIN, the second oxide film and Forming a third oxide film on the fin (FIN), exposing the fin (FIN) by etching the third oxide film and the first oxide film on the entire surface, and making the third oxide film lower than the height of the fin (FIN). Forming a second nitride film only over the fin, exposing at least a portion of the third oxide film and a portion of the first oxide film to expose portions of both sides of the fin FIN; Pins (FIN) A step of oxidizing the both sides can be formed in the semiconductor device according to the present invention.
경우에 따라, 상기 제 3 산화막 및 제 1 산화막을 전면식각하여 상기 핀(FIN)을 노출시키면서, 상기 제 3 산화막을 상기 핀(FIN)의 높이보다 낮게 형성시키는 단계 후에, 상기 노출된 핀(FIN)의 상부에 제 4 산화막을 형성하는 단계가 더 포함될 수 있다. 이는 제 2 질화막이 반도체 상에 직접 형성되었을 때 발생될 수 있는 스트레스를 줄이는 작용을 한다.In some cases, after exposing the fin FIN by etching the third oxide layer and the first oxide layer, the third oxide layer is formed to be lower than the height of the fin FIN. The method may further include forming a fourth oxide film on the top of the substrate. This serves to reduce the stress that may occur when the second nitride film is formed directly on the semiconductor.
한편, 상기 반도체 기판을 패터닝하여 기판 상에 핀(FIN)을 형성하는 단계는 반도체 기판에 트렌치를 형성하는 방법으로 트렌치 사이의 볼록한 반도체 부분을 형성한 후 상기 볼록한 반도체 부분을 산화시키고 상기 산화된 부분을 제거하는 방법으로 원하는 두께의 핀(FIN)을 형성하거나, 상기 볼록한 반도체 부분을 습식 식각하여 원하는 두께의 핀(FIN)을 형성할 수 있다.On the other hand, patterning the semiconductor substrate to form a fin (FIN) on the substrate by forming a convex semiconductor portion between the trenches by forming a trench in the semiconductor substrate and then oxidizing the convex semiconductor portion and the oxidized portion Forming a fin (FIN) of the desired thickness by removing the method, or by wet etching the convex semiconductor portion to form a fin (FIN) of the desired thickness.
상기 제 1 질화막 상에 상기 핀(FIN)의 높이보다 낮게 제 2 산화막을 형성하는 단계의 일 실시예로, 상기 제 1 질화막 상에 제 2 산화막을 형성하는 단계, 상기 제 2 산화막을 전면식각하여 상기 핀(FIN)의 높이보다 낮게 제 2 산화막을 형성하는 단계로 이루어질 수 있다.In an embodiment, a second oxide layer may be formed on the first nitride layer below the height of the fin. The second oxide layer may be formed on the first nitride layer. The second oxide layer may be formed to be lower than the height of the fin FIN.
한편, 적어도 상기 제 3 산화막 일부, 및 제 1 산화막 일부를 제거하여 상기 핀(FIN)의 양 측면 일부분을 노출시키는 단계는 건식 식각으로 적어도 제 3 산화막 일부를 제거하는 단계, 습식 식각으로 상기 핀(FIN)의 양 측면 일부분에 형성된 제 3 산화막 및 제 1 산화막을 제거하는 단계로 이루어 질 수 있다.Meanwhile, exposing at least a portion of the third oxide layer and a portion of the first oxide layer to expose both side portions of the fin FIN may include removing at least a portion of the third oxide layer by dry etching. The third oxide film and the first oxide film formed on both side portions of the FIN) may be removed.
바람직하게, 상기 제 1 산화막 및 제 4 산화막은 실리콘 산화막이고 상기 제 2 산화막 및 제 3 산화막은 유동성이 좋은 SOG계열로 TOSZ 등의 산화막일 수 있다.Preferably, the first oxide film and the fourth oxide film are silicon oxide films, and the second oxide film and the third oxide film may be oxide films such as TOSZ, which are SOGs having good fluidity.
상기 노출된 핀(FIN)의 양 측면을 산화시키는 단계의 제 1 실시예로, 산화 후 상기 핀(FIN)의 상부가 기판과 분리될 때까지 산화시키는 단계일 수 있다. 상기 핀(FIN)의 상부가 기판과 완전히 분리됨으로써 FIN 구조의 SOI를 형성할 수 있다.As a first embodiment of oxidizing both sides of the exposed fin (FIN), it may be a step of oxidizing until the upper portion of the fin (FIN) is separated from the substrate after oxidation. An upper portion of the fin FIN may be completely separated from the substrate to form an SOI having a FIN structure.
한편으로, 상기 노출된 핀(FIN)의 양 측면을 산화시키는 단계의 제 2 실시예로 산화 후 상기 핀(FIN)의 상부와 기판이 연결되어 있을 때까지 산화시키는 단계일 수 있다. 이때, 상기 핀(FIN)의 상부와 기판은 넥(neck, 잘록한 모양) 형태로 연결되어 있다.On the other hand, the second embodiment of the step of oxidizing the both sides of the exposed fin (FIN) may be a step of oxidizing until the upper portion of the fin (FIN) and the substrate is connected after oxidation. At this time, the upper portion of the fin (FIN) and the substrate is connected in the form of a neck (neck, concave).
이와 같이 형성된 핀(FIN) 구조에 다음과 같이 게이트 절연막, 게이트 전극을 형성하고 불순물을 주입하여 반도체 소자를 형성할 수 있다.A semiconductor device may be formed by forming a gate insulating film and a gate electrode in the fin structure formed as described above and implanting impurities.
상기 노출된 핀(FIN)의 양 측면을 산화시키는 단계 후에, 상기 핀(FIN)의 상부에만 형성되어 있는 제 2 질화막 및 경우에 따라 제 4 산화막을 제거하는 단계, 노출되어 있는 상기 핀(FIN)의 표면을 따라 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계, 상기 핀(FIN)에 불순물의 주입으로 소스와 드레인 영역을 정의하여 FIN형 트렌지스터를 형성하는 단계로 FIN 구조의 트랜지스터를 형성할 수 있다.After oxidizing both sides of the exposed fin FIN, removing the second nitride film and optionally the fourth oxide film formed only on the upper portion of the fin FIN, and the exposed fin FIN Forming a gate insulating film along the surface of the gate insulating film, forming a gate electrode on the gate insulating film, and forming a FIN transistor by defining a source and a drain region by implanting impurities into the fin FIN. Can form a transistor.
경우에 따라, 상기 핀(FIN)의 상부에만 형성되어 있는 제 2 질화막을 제거한 후, 열처리하는 단계를 더 포함할 수 있다. 이는 반도체 상에 직접 제 2 질화막이 형성됨으로써 발생될 수 있는 반도체 표면의 스트레스를 줄이는 작용을 한다.In some cases, the method may further include performing a heat treatment after removing the second nitride film formed only on the upper portion of the fin FIN. This serves to reduce the stress on the surface of the semiconductor, which may be caused by the formation of a second nitride film directly on the semiconductor.
또한, 상기 핀(FIN)에 제 4 산화막을 형성한 후 제 2 질화막을 형성한 경우라면, 제 2 질화막을 제거한 후 상기 핀(FIN)의 표면을 따라 형성되어 있는 제 4 산화막을 제거해야 한다.In addition, when the second nitride film is formed after the fourth oxide film is formed on the fin FIN, the fourth oxide film formed along the surface of the fin FIN should be removed after the second nitride film is removed.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상(위에)"에 있다(또는 형성된다)고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers (or films) and regions are exaggerated for clarity. Also, where a layer (or film) is said to be on (or formed on) another layer (or film) or substrate, it may be formed directly on the other layer (or film) or substrate. Or a third layer may be interposed therebetween. Like numbers refer to like elements throughout.
도 1 내지 도 11은 본 발명의 제 1 실시예에 따른 반도체 소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.1 to 11 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a first embodiment of the present invention in the order of steps.
도 1을 참조하면, 반도체 기판(101)에 사진 식각 공정을 통해 볼록한 반도체 부분을 형성한다. 이는 반도체 기판에 트렌치를 형성하는 방법으로 트렌치 사이의 볼록한 반도체 부분을 형성한다.Referring to FIG. 1, a convex semiconductor portion is formed on a semiconductor substrate 101 through a photolithography process. This forms convex semiconductor portions between the trenches by forming trenches in the semiconductor substrate.
도 2를 참조하면, 상기 볼록한 반도체 부분을 더 산화시켜 산화된 부분을 제거하거나, 상기 볼록한 반도체 부분을 습식 식각하여 핀(FIN : 101a)을 형성한다.Referring to FIG. 2, the convex semiconductor portion is further oxidized to remove the oxidized portion or wet etching the convex semiconductor portion to form a fin (FIN: 101a).
도 3을 참조하면, 상기 반도체 기판(101, 101a) 상에 기판의 표면을 따라 제 1 산화막(103)을 형성하고, 상기 제 1 산화막(103) 상에 표면을 따라 제 1 질화막(105)을 형성한다. 상기 제 1 산화막이나 제 1 질화막은 일반적인 막 형성방법을 사용하여 형성될 수 있다.Referring to FIG. 3, a first oxide film 103 is formed on the semiconductor substrates 101 and 101a along the surface of the substrate, and a first nitride film 105 is formed along the surface on the first oxide film 103. Form. The first oxide film or the first nitride film may be formed using a general film forming method.
도 4를 참조하면, 상기 제 1 질화막(105) 상에 상기 핀(FIN : 101a)의 높이보다 낮게 제 2 산화막(107)을 형성한다. 이는 우선 제 2 산화막(107)을 전체적으로 형성한 후, 전면 식각 공정을 통해 형성될 수 있다.Referring to FIG. 4, a second oxide film 107 is formed on the first nitride film 105 to be lower than the height of the fin 101a. This may be formed by first forming the second oxide layer 107 as a whole and then performing an entire surface etching process.
도 5를 참조하면, 상기 핀(FIN : 101a) 상에 노출된 상기 제 1 질화막(105)을 제거한다. 이는 상기 제 1 질화막(105)을 에칭하여 제거할 수 있다.Referring to FIG. 5, the first nitride layer 105 exposed on the fin 101a is removed. This may be removed by etching the first nitride film 105.
도 6을 참조하면, 상기 제 2 산화막(107) 및 상기 핀(FIN : 101a) 상에 제 3 산화막(109)을 더 형성한 후 상기 제 3 산화막(109) 및 제 1 산화막(103)을 전면식각하여 상기 핀(FIN : 101a)을 노출시키면서, 상기 제 3 산화막(109)을 상기 핀(FIN : 101a)의 높이보다 낮게 형성시킨다.Referring to FIG. 6, after further forming a third oxide film 109 on the second oxide film 107 and the fin 101A, the third oxide film 109 and the first oxide film 103 are completely covered. The third oxide layer 109 is formed to be lower than the height of the fins FIN 101a while being etched to expose the fins FIN 101a.
도 7을 참조하면, 상기 핀(FIN : 101a)의 상부에만 제 2 질화막(111)을 형성한다. 상기 제 2 질화막(111)은 후속 산화 공정시 상기 핀(FIN)의 산화를 막는 작용을 한다. 상기 제 2 질화막(111)은 상기 핀(FIN : 101a)상에 일반적인 막 형성방법을 사용하여 형성된 후 패터닝하여 형성될 수 있다.Referring to FIG. 7, the second nitride layer 111 may be formed only on the fins 101a. The second nitride film 111 serves to prevent oxidation of the fin FIN in a subsequent oxidation process. The second nitride layer 111 may be formed on the fin (FIN) 101a using a general film forming method and then patterned.
도 8을 참조하면, 적어도 상기 제 3 산화막(109) 일부, 및 제 1 산화막(103) 일부를 제거하여 상기 핀(FIN : 101a)의 양 측면 일부분을 노출시킨다. 이는 제 3 산화막(109) 및 제 1 산화막(103)을 습식 식각하거나 건식 식각후 습식 식각을 함으로써 형성될 수 있다. 도면에서는 제 3 산화막(109) 전부 및 제 1 산화막(103) 일부가 제거된 상태를 도시하고 있다.Referring to FIG. 8, at least a portion of the third oxide layer 109 and a portion of the first oxide layer 103 are removed to expose portions of both sides of the fin 101a. This may be formed by wet etching the third oxide film 109 and the first oxide film 103 or by wet etching after the dry etching. The drawing shows a state in which all of the third oxide film 109 and part of the first oxide film 103 are removed.
도 9을 참조하면, 상기 노출된 핀(FIN : 101a)의 양 측면을 산화시켜 상기 핀(FIN : 101a)의 상부와 반도체 기판(101)이 넥(neck, 잘록한 모양)의 형태로 연결되어 있는 상태이다. 이때, 제 1 질화막(105)과 제 2 질화막(111)이 산화의 방향을 제어함으로써 효율적인 산화가 이루어지게 한다. 또한, 이러한 형태는 SOI의 장점을 일부 유지하면서도 충분히 열을 분산시킬 수 있는 장점을 갖는다.Referring to FIG. 9, both sides of the exposed fins 101A are oxidized so that the upper portion of the fins 101a and the semiconductor substrate 101 are connected in the form of a neck. It is a state. At this time, the first nitride film 105 and the second nitride film 111 control the direction of oxidation so that efficient oxidation is achieved. This form also has the advantage of being able to dissipate heat sufficiently while maintaining some of the benefits of SOI.
도 10를 참조하면, 도 10는 상기 핀(FIN : 101a)의 양 측면을 산화시켜 상기 핀(FIN : 101b) 상부와 반도체 기판(101)이 완전히 분리된 상태를 나타낸다. 이때, 제 1 질화막(105)과 제 2 질화막(111)이 산화의 방향을 제어함으로써 효율적인 산화가 이루어지게 한다.Referring to FIG. 10, FIG. 10 illustrates a state in which upper surfaces of the fins 101b and the semiconductor substrate 101 are completely separated by oxidizing both sides of the fins 101a. At this time, the first nitride film 105 and the second nitride film 111 control the direction of oxidation so that efficient oxidation is achieved.
도 11을 참조하면, 상기 도 10에서 상기 제 2 질화막(111)을 제거한 후 기판과 분리된 상기 핀(FIN : 101b)의 하부 모양에 의해 게이트의 전기적 특성이 영향을 받지 않도록 상기 핀(FIN : 101b)의 일정 높이까지 산화막(115)을 더 형성한다. 그 다음 게이트 절연막(117)를 형성하고 게이트 전극(119)을 형성한다. 이 후 도면에 도시하지 않았지만, 불순물을 상기 핀(FIN : 101b)의 양 끝 부분에 주입하여 트랜지스터를 형성한다. 상기 도 9로부터 트랜지스터를 형성하는 것 또한 같은 방법을 사용하여 형성할 수 있다.Referring to FIG. 11, after removing the second nitride layer 111 from FIG. 10, the electrical characteristics of the gate are not affected by the lower shape of the fin F 101b separated from the substrate. The oxide film 115 is further formed to a predetermined height of 101b). Next, a gate insulating film 117 is formed and a gate electrode 119 is formed. Thereafter, although not shown in the figure, impurities are implanted into both ends of the fin (FIN) 101b to form a transistor. Forming the transistor from FIG. 9 can also be formed using the same method.
도 12 내지 도 17은 본 발명의 제 2 실시예에 따른 반도체 소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.12 to 17 are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a second embodiment of the present invention in the order of steps.
먼저 상기 도 1 내지 도 6의 공정을 수행한다.First, the process of FIGS. 1 to 6 is performed.
도 12를 참조하면, 상기 핀(FIN : 201a)의 상부에 제 4 산화막(211)을 형성한다. 이는 후에 질화막과 반도체 기판 사이에 발생할 수 있는 표면 스트레스를 감소하는 역할을 한다.Referring to FIG. 12, a fourth oxide layer 211 is formed on the fin 201a. This serves to reduce surface stress that may later occur between the nitride film and the semiconductor substrate.
도 13을 참조하면, 상기 핀(FIN : 201a)의 상부에 있는 제 4 산화막(211) 상에만 제 2 질화막(213)을 형성한다. 상기 제 2 질화막(213)은 후속 산화 공정시 상기 핀(FIN)의 산화를 막는 작용을 한다. 상기 제 2 질화막(213)은 상기 제 4 산화막(211) 상에 일반적인 막 형성방법을 사용하여 형성된 후 패터닝하여 형성될 수 있다.Referring to FIG. 13, a second nitride film 213 is formed only on the fourth oxide film 211 on the fin F1 201a. The second nitride film 213 prevents oxidation of the fin FIN during a subsequent oxidation process. The second nitride film 213 may be formed on the fourth oxide film 211 using a general film forming method and then patterned.
도 14을 참조하면, 적어도 상기 제 3 산화막(209) 일부, 및 제 1 산화막(203) 일부를 제거하여 상기 핀(FIN : 201a)의 양 측면 일부분을 노출시킨다. 이는 제 3 산화막(209) 및 제 1 산화막(203)을 습식 식각하거나 건식 식각후 습식 식각을 함으로써 형성될 수 있다. 도면에서는 제 3 산화막(209) 전부 및 제 1 산화막(203) 일부가 제거된 상태를 도시하고 있다.Referring to FIG. 14, at least a portion of the third oxide layer 209 and a portion of the first oxide layer 203 are removed to expose portions of both sides of the fin 201a. This may be formed by wet etching the third oxide layer 209 and the first oxide layer 203 or performing wet etching after dry etching. The drawing shows a state in which all of the third oxide film 209 and a part of the first oxide film 203 are removed.
도 15을 참조하면, 상기 노출된 핀(FIN : 201a)의 양 측면을 산화시켜 상기 핀(FIN : 201a)의 상부와 반도체 기판(201)이 넥(neck, 잘록한 모양)의 형태로 연결되어 있는 상태이다. 이때, 제 1 질화막(205)과 제 2 질화막(213)이 산화의 방향을 제어함으로써 효율적인 산화가 이루어지게 한다. 또한, 이러한 형태는 SOI의 장점을 일부 유지하면서도 충분히 열을 분산시킬 수 있는 장점을 갖는다.Referring to FIG. 15, both sides of the exposed fins FIN 201a are oxidized so that the upper portion of the fins 201a and the semiconductor substrate 201 are connected in the form of a neck. It is a state. At this time, the first nitride film 205 and the second nitride film 213 control the direction of oxidation so that efficient oxidation is achieved. This form also has the advantage of being able to dissipate heat sufficiently while maintaining some of the benefits of SOI.
도 16를 참조하면, 도 15는 상기 노출된 핀(FIN : 201a)의 양 측면을 산화시켜 상기 핀(FIN : 201b) 상부와 반도체 기판(201)이 완전히 분리된 상태를 나타낸다. 이때, 제 1 질화막(205)과 제 2 질화막(213)이 산화의 방향을 제어함으로써 효율적인 산화가 이루어지게 한다.Referring to FIG. 16, FIG. 15 illustrates a state in which upper surfaces of the fins FIN 201b and the semiconductor substrate 201 are completely separated by oxidizing both sides of the exposed fins FIN 201a. At this time, the first nitride film 205 and the second nitride film 213 control the direction of oxidation so that efficient oxidation is achieved.
도 17을 참조하면, 상기 도 16에서 상기 제 2 질화막(213)을 제거한 후 기판과 분리된 상기 핀(FIN : 201b)의 하부 모양에 의해 게이트의 전기적 특성이 영향을 받지 않도록 상기 핀(FIN : 201b)의 일정 높이까지 산화막(217)을 더 형성한다. 그 다음 상기 핀(FIN : 201b) 상의 제 4 산화막(211, 215)을 제거한 후 게이트 절연막(219)을 형성하고 게이트 전극(221)을 형성한다. 이 후 도면에 도시하지 않았지만, 불순물을 상기 핀(FIN : 201b)의 양 끝 부분에 주입하여 트랜지스터를 형성한다. 상기 도 15으로부터 트랜지스터를 형성하는 것 또한 같은 방법을 사용하여 형성할 수 있다.Referring to FIG. 17, after removing the second nitride layer 213 from FIG. 16, the electrical characteristics of the gate are not affected by the lower shape of the fin F1 201b separated from the substrate. The oxide film 217 is further formed to a certain height of 201b). Next, after removing the fourth oxide layers 211 and 215 on the fins FIN 201b, a gate insulating layer 219 is formed and a gate electrode 221 is formed. Thereafter, although not shown in the figure, impurities are implanted into both ends of the fin 201b to form a transistor. Forming the transistor from FIG. 15 can also be formed using the same method.
이와 같이 형성된 FIN 구조의 SOI는 저렴한 벌크 반도체 기판에 형성될 수 있어 SOI기판을 사용하는 것에 비해 경제적인 동시에, FIN 구조로 인한 장점을 갖다. 또한, 상기 FIN 구조 하부와 반도체 기판 부위를 미세하게 조절할 수 있어, 완전한 SOI 뿐만 아니라 경우에 따라 상부 FIN의 폭 보다 매우 좁게 FIN의 하부와 반도체 기판을 연결시킴으로써 SOI의 장점을 일부 유지한채, 기존 SOI 문제점인 열 방출 문제 등을 해결할 수도 있다. 뿐만 아니라 기판에서 선택적으로 상기 구조를 적용할 수 있어 벌크 모스펫(Bulk MOSFET)과 SOI 모스펫(MOSFET)의 혼성회로(Hybrid circuit)를 구성할 수도 있다.The SOI of the FIN structure formed as described above can be formed on an inexpensive bulk semiconductor substrate, which is more economical than using an SOI substrate and has an advantage due to the FIN structure. In addition, the lower part of the FIN structure and the semiconductor substrate portion can be finely adjusted, so that not only the complete SOI but also, in some cases, the lower part of the FIN is connected to the lower part of the FIN and the semiconductor substrate, while maintaining some of the advantages of the SOI. Problems such as heat dissipation may be solved. In addition, the structure may be selectively applied to a substrate to form a hybrid circuit of a bulk MOSFET and an SOI MOSFET.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030046802A KR20050006836A (en) | 2003-07-10 | 2003-07-10 | Method for forming a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030046802A KR20050006836A (en) | 2003-07-10 | 2003-07-10 | Method for forming a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050006836A true KR20050006836A (en) | 2005-01-17 |
Family
ID=37220601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030046802A KR20050006836A (en) | 2003-07-10 | 2003-07-10 | Method for forming a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050006836A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803697B1 (en) * | 2007-01-18 | 2008-02-20 | 삼성전자주식회사 | Semiconductor device and method of forming the same |
| US7413943B2 (en) | 2005-07-28 | 2008-08-19 | Samsung Electronics Co., Ltd. | Method of fabricating gate of fin type transistor |
| KR100858882B1 (en) * | 2007-03-19 | 2008-09-17 | 주식회사 하이닉스반도체 | Method for manufacturing transistor in semiconductor device |
| US7573123B2 (en) | 2006-07-10 | 2009-08-11 | Samsung Electronics Co., Ltd. | Semiconductor device and method for forming the same |
| KR20160102792A (en) * | 2015-02-23 | 2016-08-31 | 경북대학교 산학협력단 | Semiconductor device and manufacturing method thereof |
| US9728486B2 (en) | 2015-02-06 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor device including a fin pattern |
| KR20180069699A (en) * | 2016-12-15 | 2018-06-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-07-10 KR KR1020030046802A patent/KR20050006836A/en not_active Application Discontinuation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7413943B2 (en) | 2005-07-28 | 2008-08-19 | Samsung Electronics Co., Ltd. | Method of fabricating gate of fin type transistor |
| US7573123B2 (en) | 2006-07-10 | 2009-08-11 | Samsung Electronics Co., Ltd. | Semiconductor device and method for forming the same |
| KR100803697B1 (en) * | 2007-01-18 | 2008-02-20 | 삼성전자주식회사 | Semiconductor device and method of forming the same |
| KR100858882B1 (en) * | 2007-03-19 | 2008-09-17 | 주식회사 하이닉스반도체 | Method for manufacturing transistor in semiconductor device |
| US8236696B2 (en) | 2007-03-19 | 2012-08-07 | Hynix Semiconductor Inc. | Transistor and method for fabricating the same |
| US9728486B2 (en) | 2015-02-06 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor device including a fin pattern |
| KR20160102792A (en) * | 2015-02-23 | 2016-08-31 | 경북대학교 산학협력단 | Semiconductor device and manufacturing method thereof |
| KR20180069699A (en) * | 2016-12-15 | 2018-06-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Semiconductor device and manufacturing method thereof |
| CN108231896A (en) * | 2016-12-15 | 2018-06-29 | 台湾积体电路制造股份有限公司 | Semiconductor device |
| US10998427B2 (en) | 2016-12-15 | 2021-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with fin structures and manufacturing method thereof |
| CN108231896B (en) * | 2016-12-15 | 2022-11-18 | 台湾积体电路制造股份有限公司 | Semiconductor device with a plurality of semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100521369B1 (en) | High speed and low power consumption semiconductor device and method for fabricating the same | |
| US7087471B2 (en) | Locally thinned fins | |
| US6774390B2 (en) | Semiconductor device | |
| JP5319046B2 (en) | Manufacturing method of semiconductor device including buried oxide film and semiconductor device including the same | |
| KR100471189B1 (en) | Field effect transistors having a vertical channel and methods of fabricating the same | |
| US6924178B2 (en) | Oxide/nitride stacked in FinFET spacer process | |
| JP3607431B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6838733B2 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| KR100854501B1 (en) | Mos transistor having a recessed channel region and methods of fabricating the same | |
| US5677210A (en) | Method of producing a fully planarized concave transistor | |
| KR100230799B1 (en) | Manufacturing method of an insulator tunneling transistor | |
| KR20040075566A (en) | Method for forming fin field effect transistor | |
| KR20050006836A (en) | Method for forming a semiconductor device | |
| JP2908715B2 (en) | Mosfet (MOSFET) and manufacturing method thereof | |
| KR20050102856A (en) | Semiconductor device and method of manufacturing the same | |
| KR100263475B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2624948B2 (en) | MOS-FET manufacturing method | |
| JP2778535B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| JP2956635B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100657824B1 (en) | Fin transistor and method for fabrication of the same | |
| JP3204872B2 (en) | MOSFET and manufacturing method thereof | |
| JP3148227B2 (en) | Method for manufacturing semiconductor device | |
| JPH0982958A (en) | Mos type semiconductor device and manufacture thereof | |
| JPH067596B2 (en) | Method for manufacturing semiconductor device | |
| KR100604044B1 (en) | Method for fabricating the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |