KR20050006531A - 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법 - Google Patents

디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법 Download PDF

Info

Publication number
KR20050006531A
KR20050006531A KR1020030046383A KR20030046383A KR20050006531A KR 20050006531 A KR20050006531 A KR 20050006531A KR 1020030046383 A KR1020030046383 A KR 1020030046383A KR 20030046383 A KR20030046383 A KR 20030046383A KR 20050006531 A KR20050006531 A KR 20050006531A
Authority
KR
South Korea
Prior art keywords
pulse width
signal
digital
width modulation
width modulator
Prior art date
Application number
KR1020030046383A
Other languages
English (en)
Other versions
KR100518124B1 (ko
Inventor
정진휘
정동호
Original Assignee
(학)현암학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (학)현암학원 filed Critical (학)현암학원
Priority to KR10-2003-0046383A priority Critical patent/KR100518124B1/ko
Publication of KR20050006531A publication Critical patent/KR20050006531A/ko
Application granted granted Critical
Publication of KR100518124B1 publication Critical patent/KR100518124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡보상장치는, 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡 보상장치는, 입력되는 디지털 신호를 보간하는 선행 보상기와; 상기 보간된 신호를 소정 레벨로 재양자화하는 잡음성형 재양자화기와; 상기 잡음성형 재양자화기의 출력 및 상기 선행 보상기의 가변 지연시간을 입력신호로 하여 상기 입력되는 디지털 신호의 펄스폭 변조를 수행하는 펄스폭 변조기와; 상기 가변 지연시간을 조절하는 가변 소수값에 해당되는 신호를 발생시키는 신호 발생기가 포함되는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 연속적인 반복 알고리즘에 의한 교점을 찾는 복잡한 과정이 생략되고, 선행 보상필터의 차수가 3차 이내로 간단히 구성할 수 있으며, 또한, 디지털 펄스폭 변조기의 특유한 비선형 특성을 선형화하여 디지털 펄스폭 변조기의 출력신호의 정확도가 향상되고, 펄스폭 변조기를 완전 디지털화함으로써 VLSI화 또는 디지털 시스템에서 하나의 칩에 전 시스템을 직접 구현할 수 있다는 장점이 있다.

Description

디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법{apparatus of distortion-less digital PWM implementation and method thereof}
본 발명은 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 방법에 관한 것으로, 특히 디지털 펄스폭 변조기에 입력되는 신호에 대해 선행 보상기 등을 통해 미리 일정한 보상을 하여 디지털 펄스폭 변조기의 특유한 비선형 왜곡 현상을 극복하는 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 방법에 관한 것이다.
전자회로 분야에서 펄스폭 변조(PWM : Pulse Width Modulation)는 다양한 목적으로 매우 널리 쓰이고 있다. 그 예로써 디지털 신호처리에 의한 산업전자, 전자부품, 통신기기, 컴퓨터 주변장치의 신호변환장치 또는 통신기기의 신호 변조부 등에 사용되고 있으며, 일반적으로 펄스폭 변조기는 디지털-아날로그 컨버터(Digital-Analog Converter, 이하 'DAC')의 주요한 구성 요소로도 사용되고 있다.
도 1은 종래의 일반적인 리딩엣지(leading edge) 펄스폭 변조기를 나타내는 도면이다.
도 1을 참조하면, 펄스폭 변조에 있어 아날로그 방식이라 함은 펄스폭 결정에 필요한 아날로그 기준신호(b)라 불리는 반복주기를 갖는 단순증가 또는 감소 전압과, 아날로그 입력신호(a)가 있어 이를 비교기(1)를 통해 서로 비교하여 원하는 펄스폭을 갖는 펄스폭 변조된 출력(c)을 만들어 내는 방식이다. (Natural Sampling PWM, NS-PWM이라 하기도 한다)반면에 도 1에서 디지털 방식이라 함은 입력신호(a)와 기준신호(b)가 동시에 같은 시간축을 기준으로 상기 시간축이 균일하게 샘플링(sampling)된 시스템 내에서 기준신호(b)가 특히 불연속한 디지털신호의 집합으로 이루어 졌을 때를 균일 샘플링 (Uniform Sampling) 펄스폭 변조 (U-PWM)라 하며, 이를 디지털 방식이라 한다.
물론 상기 아날로그 방식 및 디지털 방식의 펄스폭 변조가 도 1을 통해 설명한 방식에 한정되는 것이 아님은 공지된 사실이다.
이러한 상기 펄스 폭 변조의 생성 방식에 있어 종래에는 대부분 아날로그 방식으로 구현되었으며, 최근들어 디지털 방식이 많이 사용되고 있으나, VLSI나 저소비 전력용 디지털 칩 등을 위한 완전 디지털 방식은 아직 실용화되지 못한 상태이다.이는 디지털 방식의 펄스 폭 변조의 경우 특유한 비선형 왜곡 현상이 발생되는 문제가 있기 때문이며, 이러한 디지털 펄스폭 변조기의 비선형 현상 및 이를 극복할 수 있는 방안에 대해서는 종래에도 많은 자료와 연구논문에서 논의 된 바 있다.(H. E. Rowe, "Signals and noise in communication systems," D. Van Nostrand Company, Inc., London, 1965., S. P. Leigh, "Pulse Width Modulation sampling process for digital class D amplification," Ph.D. Thesis, University of Liverpool, 1991., M. J. Hawksford, "Dynamic Model-based Linearization of Quantized Pulse Width Modulation for Applications in Digital-to-Analogue Conversion and Digital Power Amplifier Systems," Journal of the Audio Engineering Society, Vol. 40, No. 4, April 1992. 등)
이에 대해 최근 90년대에 들어서면서 상기 디지털 펄스폭 변조 방식 및 이를 구현하는 디지털 펄스폭 변조기의 선형화를 위한 새로운 기술들이 제시되기 시작하였고, 이에 관한 국제특허로 제시된 선행기술들을 살펴보면, 첫째, WO 92/15153은 U-PWM을 위한 선행 보상기가 재양자화기의 피드백 경로내에 재양자화기 전달함수를 위한 필터와 혼재해 있고 look-up 표 또는 ROM을 이용하며 실제 구현이 다소 복잡한 측면이 있다.
WO 92/11699는 디지털 펄스폭 변조기를 동작 원리상 비선형 왜곡의 문제가 근본적으로 발생하지 않는 아날로그방식의 NS-PWM의 동작에 근사시켜 U-PWM 고유의 비선형 왜곡특성을 개선시키는 방안이다. 하지만 이 방법은 NS-PWM에 근사 시키기위해 사용하는 보간필터의 설계와 효율성에 전체 시스템의 성능이 의존된다.
WO 97/37433은 비선형 왜곡을 근사화하는 Hammerstein 필터를 사용하여 연속 중첩에 의한 다항식을 이용하여 선형과 비선형을 분별하고 이를 선형 예측 필터로 구성하여 재양자화기 전달함수를 위한 필터와 병렬로 이 Hammerstein 필터를 구현한 방식을 제시하였다. 이와 같은 구조에서 U-PWM의 출력과 입력의 오차성분이 검출되고 이를 선형 예측 필터로 구현한 선형 시불변 (linear time invariant)계로 유도하였다. 그러나 2개의 Hammerstein 필터가 U-PWM에 대해 피드백구조의 선형 시불변계로 구성되어야 하고 피드백 경로상의 지연기의 배치와 예측을 위한 고려가 필요하다.
이러한 기술들은 종래의 디지털 펄스폭 변조기의 고유한 비선형 왜곡 보상기의 구현과 실현에 다소 복잡한 알고리즘 또는 복잡한 보간 기술들이 사용된 바 실제 응용 측면에서 보면 결과적으로 비효율적이라는 단점을 가지고 있다.
도 2부터 도 4 까지는 U-PWM 방식에 의한 디지털 펄스폭 변조기의 비선형 왜곡 현상을 도시하기 위한 컴퓨터 모의 실험의 결과를 나타낸다.
도 2에 도시된 바와 같이 종래의 디지털 펄스폭 변조기의 전형적인 스펙트라에서는 기본 샘플링 주파수(도 2에서는 48kHz)의 배수마다 고조파 왜곡과 상호 변조 왜곡현상으로 고주파영역에서의 잡음과 왜곡이 많아진다. 또한, 기저대역에서도 디지털 펄스폭 변조기 특유의 왜곡현상이 나타난다.
예를 들면, 도 3의 4배 오버 샘플링(oversampling) 입력에서 리딩엣지 변조로 6비트 재양자화(re-quantization)를 행한 컴퓨터 모의 실험 결과는 2차, 3차 고조파 성분이 기저대역으로 설정된 24kHz 이내에서 발생함을 보여 준다. 더욱이 상기와 같은 왜곡현상은 3중(6kHz, 15kHz, 18.75kHz) 입력신호의 중첩시의 상호변조왜곡 현상으로 도 4와 같이 3중 입력신호 이외의 상호 변조 성분이 기저대역 내에 관찰되는데 이는 디지털 펄스폭 변조기의 고유한 왜곡현상 때문이라고 알려져 있다.
본 발명은 선행 보상기 즉, 소수(non-integer)형 디지털 필터가 디지털 펄스폭 변조기의 시간 축을 구성하고, 매 샘플링 순간에서 펄스폭 변조 파형을 결정함으로써, 디지털 펄스폭 변조기의 특유한 비선형 특성을 선형화하여 디지털 펄스폭 변조의 출력신호가 시간축 상에서의 정확도가 향상되게 하는 비선형 왜곡보상장치 및 방법을 제공함을 그 목적으로 한다.
도 1은 종래의 펄스폭 변조기의 개념을 나타내는 도면.
도 2는 종래의 디지털 펄스폭 변조기의 특유한 비선형 왜곡에 기인한 전형적인 스펙트라
도 3a 및 도 3b는 4배 오버샘플링 입력에서 리딩엣지 변조로 6비트 및 7비트 재양자화를 행한 컴퓨터 모의실험 결과를 나타내는 도면.도 4는 3중(6kHz, 15kHz, 18.75kHz) 입력신호 중첩시의 상호변조 왜곡현상에 대한 컴퓨터 모의실험 결과를 나타내는 도면.
도 5는 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡보상장치가 채용된 디지털 펄스폭 변조기를 나타내는 블록도.
도 6은 일반화된 패로우 구조 소수형 디지털 필터 구조의 블록도.
도 7은 3차 패로우 구조 라그랑제형 디지털 필터의 한 예를 나타내는 기능도.
도 8은 3차 패로우 구조 구분 포물선형 디지털 필터의 한 예를 나타내는 기능도.
도 9는 본 발명에 의한 디지털 펄스폭 변조 중 리딩엣지 펄스폭 변조 맵핑의실시 예를 설명하는 도면.
도 10은 본 발명에 채용되는 디지털 펄스폭 변조기의 한 예를 나타내는 도면.
도 11은 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡보상장치의 구체적인 실시 예를 나타내는 전체 구성도.
도 12는 본 발명에 의해 결과된 3중(6kHz, 15kHz, 18.75kHz) 입력신호의 중첩시의 스펙트라에 대한 컴퓨터 모의실험 결과를 나타내는 도면.
도 13은 본 발명에 의한 결과를 4배 오버샘플링 영역까지 확대하여 컴퓨터 모의실험 결과를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
50 : 선행 보상기 52 : 잡음성형 재양자화기
54 : 펄스폭 변조기 56 : 신호 발생기
상기 목적을 달성하기 위하여 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡 보상장치는, 입력되는 디지털 신호를 보간하는 선행 보상기와; 상기 보간된 신호를 소정 레벨로 재양자화하는 잡음성형 재양자화기와; 상기 잡음성형 재양자화기의 출력 및 상기 선행 보상기의 가변 지연시간을 입력신호로 하여 상기 입력되는 디지털 신호의 펄스폭 변조를 수행하는 펄스폭 변조기와; 상기 가변 지연시간을 조절하는 가변 소수값에 해당되는 신호를 발생시키는 신호 발생기가 포함되는 것을 특징으로 한다.
여기서, 상기 선행 보상기는 소수형 패로우 구조 FIR 디지털 필터이고, 상기디지털 필터의 차수가 3차 이내로 구성된다.
또한, 상기 펄스폭 변조기는 단위 임펄스 신호에 의해 구동되고, 매 샘플링 순간에 상기 가변 소수값에 의해 제어되는 내부 스위치의 개폐에 따라 펄스폭 파형이 결정된다.
또한, 상기 보간된 신호를 소정 레벨로 재양자화하는 것은 상기 펄스폭 변조기의 해상도 이내로 압축하는 것이며, 이 때의 소정 레벨은 D 레벨이다.
상기 목적을 달성하기 위하여 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡 보상 방법은, 입력되는 디지털 신호가 보간되는 단계와; 상기 보간된 신호가 소정 레벨로 재양자화되어 압축되는 단계와; 상기 재양자화된 신호와 상기 입력되는 디지털 신호의 보간에 있어서의 지연시간 조절을 위한 가변 소수값을 입력 받아 상기 디지털 입력 신호의 펄스 폭 변조를 수행하는 단계가 포함되는 것을 특징으로 한다.
여기서, 상기 펄스 폭 변조는 단위 임펄스 신호에 의해 구동되며, 매 샘플링 순간에 상기 가변 소수값에 의해 제어되는 내부 스위치의 개폐에 따라 펄스 폭 파형이 결정된다.
이와 같은 본 발명에 의하면, 연속적인 반복 알고리즘에 의한 교점을 찾는 복잡한 과정이 생략되고, 선행 보상필터의 차수가 3차 이내로 간단히 구성할 수 있으며, 또한, 디지털 펄스폭 변조기의 특유한 비선형 특성을 선형화하여 디지털 펄스폭 변조기의 출력신호의 정확도가 향상되고, 펄스폭 변조기를 완전 디지털화함으로써 VLSI화 또는 디지털 시스템에서 하나의 칩에 전 시스템을 직접 구현할 수 있다는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.
도 5는 본 발명에 의한 디지털 펄스 폭 변조의 비선형 왜곡 보상 장치가 채용된 디지털 펄스폭 변조기를 나타내는 블록도이다.
도 5를 참조하면, 본 발명에 의한 디지털 펄스폭 변조기는 입력되는 디지털 신호를 보간하는 선행 보상기(50)와, 상기 보간된 신호를 소정 레벨로 재양자화하는 잡음성형 재양자화기(52)와, 상기 잡음성형 재양자화기(52)의 출력 및 상기 선행 보상기(50)의 가변 지연시간을 입력신호로 하여 상기 입력되는 디지털 신호의 펄스폭 변조를 수행하는 펄스폭 변조기(54)와, 상기 가변 지연시간을 조절하는 가변 소수값에 해당되는 신호를 발생시키는 신호 발생기(56)가 포함되어 구성된다.
이와 같은 본 발명은 입력되는 디지털 신호가 상기 선행 보상기(50)에 의해 보간된 후 잡음성형 재양자화기(52)를 구동한 결과로서 출력되는 재양자화된 신호 즉, 소정의 해상도 이내로 압축된 신호와, 상기 선행 보상기(50)의 지연시간을 결정하는 가변 소수값과 비교되며, 그 비교된 결과를 이용하여 펄스폭 변조를 행함으로써 디지털 펄스폭 변조기의 특유한 비선형 특성을 선형화함을 그 특징으로 한다.도 5에서의 디지털 데이터 x(n), y(n)는 각각 최초의 입력신호와 최종 출력신호로 규정되며, δ(n)는 크기가 1인 단위 임펄스열을 의미한다.
또한, 선행 보상기(50), 재양자화기(52), 펄스폭 변조기(54)의 전달함수는 각각으로 나타내며, 상기 선행 보상기(50)는 소수형 패로우구조 FIR 필터로 구성되고, 상기 선행 보상기(50)에 입력된 디지털 데이터 x(n)은 상기 신호 발생기(56)로부터 입력되는 가변 소수값 α에 의해 연산되어 상기 잡음성형 재양자화기(52)에 입력된다. 여기서, 상기 신호 발생기(56)은 가변 소수값 α를 발생시키는 발진기 또는 ROM/ Look-Up Table에 해당하며, 또한 상기 잡음성형 재양자화기(52)는 일반적으로 D 레벨 재양자화기로 구성된다.
도 6 내지 도 8은 본 발명에 적용되는 선행 보상기의 실시 예를 나타내는 도면으로서, 도 6은 일반화된 패로우 구조 소수형 디지털 필터 구조의 블록도이며, 도 7은 3차 패로우 구조 라그랑제형 디지털 필터의 한 예를 나타내는 기능도이고, 도 8은 3차 패로우 구조 구분 포물선형 디지털 필터의 한 예를 나타내는 기능도이다.
이를 참조하면, 상기 선행 보상기(50)는 도 6에 도시된 소수형 패로우 구조 FIR 디지털 필터(60)로 구성될 수 있으며, 이는 지연기가 가변으로 제어되는 구조로 일반 FIR 필터에 비해 지연기와 필터 계수가 전이된 구조를 갖는 것이다.
이 때 상기 α는 소수이고, 가변되는 값으로의 지연시간이 되며, 이는 상기 도 5에 도시된 신호 발생기(56)로부터 입력된다.
도 7은 이러한 소수형 패로우 구조 FIR 디지털 필터의 구체적인 예로써 3차형 라그랑제(Lagrange) 보간형 패로우 구조 FIR 필터(70)를 나타내는 것이며, 상기 소수형 FIR 필터는 상기에 명시된 라그랑제 보간형 뿐 아니라 다른 형태의 필터구조 또는 전달함수로도 다양하게 실현할 수 있는 성질을 가지고 있다.
그 하나의 예로써 도 8에 도시된 바와 같은 3차 구분 포물선(pieceparabolic)형 디지털 필터(80)를 들 수 있고, 결국 선행 보상기로 사용할 디지털 필터의 이득이 1 이상이 되지 않는다면 앞서 설명한 것 이외의 다른 방식으로 구현된 소수형 FIR 필터들을 상기 선행 보상기로 사용할 수 있는 것이다.
또한, 앞서 설명한 것은 리딩 엣지 펄스 폭 변조기를 위해 기수차(odd order) 패로우 구조 FIR 필터를 사용한 예들을 제시하였으나, 더블 엣지(double edge) 디지털 펄스 폭 변조기인 경우에는 출력에서 우수차(even order) 고조파가 상쇄되는 특성을 고려하여 우수차 패로우 구조 FIR 필터를 사용할 수 있다.
이와 같은 상기 선행 보상기(50)를 통해 보간된 디지털 입력 신호는 재양자기(52)로 입력되며, 도 5에 도시된 상기 표준적인 재양자화기(52)의는 입력신호와 재양자화기의 잡음성분에 대해 중첩적으로 작용하는 전달함수이다.
이 때 상기 재양자화기(52)에서 발생하는 잡음성분을 Nq라고 한다면 다음과 같은 한 일반식이 정의된다.
따라서, 재양자화기의 입력에 대해서는으로, 재양자화 잡음성분 Nq에 대해서는로 작용한다.
이는 간단한 지연기를 이용한 적분기(integrator)를 구성하여 고역통과필터특성의 특성을 구현할 수 있으며, 이를 구현하기 위한 재양자화기의 구조나 차수는 디지털 펄스폭 변조의 오차를 제거하기 위한 본 발명의 주 동작과 직접적인 영향이 없으며, 도식적인 편의상 2차 잡음성형 재양자화기(noise shaping re-quantizer)를 사용하여 본 발명의 동작을 설명한다.
또한, 펄스폭 변조기(54)는 이와 같이 상기 잡음성형 재양자화기(52)의 출력 및 상기 선행 보상기(50)의 지연시간을 조절하는 가변 소수값 α를 입력 받아 디지털 입력 신호의 펄스 폭 변조를 수행하는 역할을 한다. 즉, 상기 가변 소수값 α는 상기 선행 보상기(50) 뿐 아니라 펄스폭 변조기(54)에도 입력되는 것이다.
이는 시스템 클럭에 동기된 단위 임펄스열 δ(n)에 의한 일종의 오실레이터로 간주 될 수 있다.
또한, 상기 신호 발생부(56)는상기 가변 소수값 α를 생성 및 조절하여 상기 펄스폭 변조기(54)의 스위치 개폐를 제어하는 역할을 하는 것으로, 펄스폭 변조기(54) 내의 스위치들, 예를 들면 CMOS소자 등에 의해 구현될 수 있는 si들의 개폐를 조작한다. 이는 일반적으로 널리 알려진 아날로그 방식의 펄스폭 변조기에서의 비교기의 역할에 해당하는 것이다.
즉, 상기 신호발생부(56)는 α의 값과 잡음성형 재양자화기(52)의 출력과 비교되어진 결과를 통해 상기 펄스폭 변조기(54) 내의 제어 스위치들을 제어하며, 동시에 이 α는 입력데이터 신호 x(n)로 구동되는 선행 보상기에 지연시간을 조절하는 요소로서 작용하게 한다.
또한, 도 9에 도시된 바와 같이 수직축을 수평축으로의 맵핑(mapping)이 실현되도록 도 5와 같이 각 기능 블록들이 하드웨어적인 구성으로 유기적으로 연결되도록 장치되어 있다.
여기서, 상기 수직축을 수평축으로 맵핑하는 것은 선행 보상기 예를 들면 소수형 3차 패로우 구조형 디지털 필터가 디지털 펄스폭 변조기의 시간축을 구성하고 매 샘플링 순간에서 펄스폭 변조 파형을 결정함으로써 결국 전체 시스템 클럭에 동기된 스위치들의 개폐에 따른 결과에 따라 펄스열을 출력하게 된다.
이하 앞서 설명한 구성으로 이루어진 본 발명의 동작에 대해 상세히 설명하도록 한다.
상기 도 5에 도시된 디지털 펄스폭 변조기(54)는 상기 잡음성형 재양자화기(52)의 출력으로 구동되는 구조를 가지고 있기 때문에 입력 x 가 D 레벨 재양자화됨을 표현하기 위해 주어진 상수 중에서 가장 큰 수를 취하는 플로어(floor)함수로 정의하는 기호를 사용하여 재양자화 Q를 다음과 같이 나타낼 수 있다.
본 시스템의 한 예로서 펄스폭이 리딩엣지 변조되는 경우를 살펴보면 도 9에 도시한 바와 같은 과정의 펄스폭 변조의 맵핑이 이루어진다.
이 맵에 도시하였듯이 만일 펄스폭 변조기의 기준입력신호가 계단형재양자화된 진폭신호로 이루어져 있고는 라그랑제 패로우 구조형 보간기에 의해 보간된 신호라면 오직 한 개의 교차점만이 각 (j, j+1)구간 내에 존재한다. 이때, 입력신호 αn의 크기는 균등하게 D 레벨로 이산화 되어 각각의 레벨들은 그 다음 연속한 펄스폭 반복주기 구간에서 펄스폭의 넓이를 결정하는 신호정보를 제공한다. 상기 도 9에서 4개의 연속 이산 신호 j, j+1, j+2, j+3 들은 라그랑제 보간 패로우 구조형 FIR 필터의 각 상태 입력들을 형성한다.
상기 선행 보상기(50) 즉, 일례로 FIR 필터의 출력은 재양자화기(52)의 출력과 비교되어져 유니폴라(unipolar) 펄스의 경우라면 펄스폭 변조의 1과 0, 또는 바이폴라(bipolar) 펄스의 경우라면 1과 -1의 상태를 결정한다.
이와 같은 동작에 의해, D 레벨의 크기가 또한 펄스폭 반복주기의 시간축 크기와 같게 설정되고 리딩엣지 디지털-펄스폭 변조기에서 α가 0 ≤α< D 구간 내에서 변조폭을 결정 한다고 할 때 한 이산열 j 가에 의해 보간된다고 정의한다.
따라서, {...,j-1, j, j+1,...}의 순서가 각 펄스폭 변조시의 최대 펄스폭 이산 순간들이 된다. 이때의 펄스폭 변조기의 변조율은 100%가 되는 것으로 정의되나 일반적으로 펄스폭 변조기의 구조에서는 얼마든지 변조율의 임의의 조종이 가능하다.
이를 통해서 펄스폭 변조기(54)의 출력이 원하는 목표대로 잡음성형 재양자화기(52)의 구동에 대해 대응함을 알 수 있다.
또한, 도 10은 본 발명에 채용되는 디지털 펄스 폭 변조기의 일 예를 도시한 도면이다.
도 10을 참조하면, 이는 일종의 한 실시예로서 변형된 디지털 필터로 간주될 수 있는 것으로 즉, 이는 시스템 클럭에 동기된 단위 임펄스열 δ(n)에 의한 일종의 오실레이터로 간주될 수 있는 것이다.
여기서, 가변 소수값 α는 상기 펄스폭 변조기의 스위치 개폐를 제어하는 역할을 하는 것으로, 펄스폭 변조기 내의 스위치들, 예를 들면 CMOS소자 등에 의해 구현될 수 있는 si들의 개폐를 조작한다. 이는 일반적으로 널리 알려진 아날로그 방식의 펄스폭 변조기에서의 비교기의 역할에 해당하는 것이다.
이하 상기 디지털 펄스폭 변조기(100) 의 동작을 설명하면 다음과 같다. 단, 이는 본 발명에 채용되는 디지털 펄스 폭 변조기의 일 실시예에 해당하는 것이다.
이에 따라 리딩엣지 변조의 경우를 예를 들면 다음과 같이
수식 표현이 가능하며 z -영역에서는 또한 다음과 같이 나타내어진다.
여기서 윗 수학식 4의 우변 마지막 항은 제로 패딩(zero padding)의 표현에필요하다. 스위치 s0를 -1로 두면 바이폴라 펄스폭 변조의 표현이 가능하다. 도 10의 내부에서 스위치 s0와 s1의 적절한 조작으로 상기 예의 리딩엣지 변조뿐만 아니라 폴링엣지 (falling edge)와 더블엣지와 같은 기존의 알려진 대다수의 펄스폭 변조 파형들을 묘사할 수 있음은 분명하다.
따라서, 도 9에 도시된 바와 같은 리딩엣지 변조 과정의 펄스폭 변조의 맵핑은 폴링엣지와 더블엣지의 경우에는 그들 각각에 상응하는 펄스폭 변조의 맵핑의 h(α, n)들이 도 10의 디지털 펄스폭 변조기로부터 유도될 수 있다.
수학식 3의 단위 펄스폭 D가 j 순서로 반복되고 100% 펄스폭 변조되었다고 가정할 때 펄스폭 변조의 일반적인 차분식은
와 같이 주어질 수 있다.
여기서 α+ 1 에서 D - 1까지의 이산열들은 바이폴라 또는 유니폴라 펄스의 정의에 의해 0 또는 -1이 된다. 수학식 5에 함축된 펄스열 구성의 마지막 항인은 디지털-펄스위치 (Digital Pulse Position)를 나타내며 0에서 α까지의 이산열의 합이 유한 펄스폭을 정의한다. 이것을 N 기수차 라그랑제 보간 FIR 필터의 형태로 전달함수를 나타내면
과 같이 되고, 또한 이 수학식 6에서 N-j 동안의 의 임펄스 응답은 단지 이산열의 역순에서 j 동안의 그것과 같은 결과를 가져온다는 것을 감안하면 수학식 6은 다음과 같이 쓸 수 있다.
수학식 7에서 가 펄스폭 변조의 비선형 특성에 기여하는 성분임을 뚜렷이 보여준다. 이 비선형 왜곡특성을 보상하기 위한 선행보상 필터의 설계를 위해 도 5의 전체 구성도에 있어서에 라그랑제 보간(Lagrange interpolation) 필터 특성을 사용한다.
또한,가가 됨과 동시에 N 차 다항식을 위한 라그랑제 보간 FIR 필터계수의 윈도우(window)길이가 되도록 설정한다. 잘 알려진 바와 같이,이라면 N 차 라그랑제 보간식은
같이 표현된다. 여기서 h(α, j)는 라그랑제 보간식의 정의에 의해 또한 크로네커 델타(Kronecker delta) 함수의 성질을 갖는다. 즉,
수학식 8에서 가시적으로 sin(.)항의 존재를 나타내기 위해 입력 변조신호 α로부터 샘플링 시간 j를 선택하는 경우의 수를 결정하는 이항(binomial) 계수를 취한다. α가 정수라면, α가 j 를 선택함의 정의를로 나타낸다면, 수학식 8은 이항계수형태로 다시 쓸 수 있다.
이를 다시 간략히 하면
이 되고, 디지털-펄스폭 변조가 이루어지는 한 주기 샘플링 동작시간 동안, 윈도우 길이가 L=N+1인 라그랑제 보간 FIR필터의 싱크(sinc) 함수는
로 나타난다.
여기에항은 이항 윈도우(binomial window) 계수 함수이고 N이 무한대로 증가할 경우 가우시안(Gaussian) 함수에 근접한다. 이는 더욱 정교한 보간이 행해질 경우에는 비선형 왜곡을 상쇄시키는데 있어 더욱 더 정확성이 얻어짐을 뜻한다.
수학식 5에서 수학식 12까지 본 바와 같이항은 스켈링(scaling) 계수이고 유한 펄스폭을 갖는 펄스위치 변조(PPM) 성분들의 축적된 시간동안의 한 고유한 보상함수로 작용함으로써 펄스폭 변조기(PWM)의 고유한 왜곡성분이 사라지는 과정을 보여주고 있다.
이 보상 과정은 한 FIR 디지털 필터에 의해 형성된 선행 알고리즘으로 생각될 수 있으며 그 임펄스 응답이 펄스 위치 변조의 주파수응답을 보상한다.
도 12는 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡보상장치의 구체적인 일 실시 예를 나타내는 전체 구성도이다.
이를 참조하면, 모든 블록 다이어그램들은 C-언어로 기능별 알고리즘들이 구성되었고 다시 통합된 하나의 D/A 데이터 변환기능을 갖도록 구성되었다. 여기서 한 응용 예로서 구성된 D/A 데이터 변환기는 44.1kHz로 샘플링된 기본 주파수를 가지고 있고 여기에 다시 4~6배 정도의 선형 보간을 한 것을 이 데이터 변환기의 입력신호로 구성하였다. 이것은 한 디지털 오디오 시스템의 표준 동작 환경에서 컴퓨터 모의 실험을 행한 것으로 도 11과 같이 전체 구성을 하고 소수형 패로우 구조 FIR필터에는 도 7과 도 8중에서 하나를 선택하면 완성될 수 있다.
여기에서는 도 7의 라그랑제 보간형을 이용하였고 이 컴퓨터 모의 실험 결과로써 확인 할 수 있는 바 상기에서 제시한 디지털 펄스폭 변조기의 고유한 비선형 왜곡의 제거효과를 뚜렷이 얻을 수 있음을 다음 일련의 스펙트라들로 부터 알 수 있었다.
도 12는 본 발명에서 제시한 알고리즘에 의해 결과된 3중(6kHz, 15kHz, 18.75kHz) 입력신호의 중첩시의 스펙트라를 나타낸 것으로 설계된 선행 보상기의 효과로 모든 상호변조 및 고조파 왜곡성분이 제거되었음을 보여주고 있다.
또한, 도 13은 4배 오버샘플링 영역까지 확대하여 컴퓨터 모의실험 결과를 도시한 것으로 재양자화기에 의한 노이즈 세이핑 효과가 관찰되며 3중 중첩된 입력신호 이외의 성분은 관찰되지 않는다.
따라서 본 발명에 의한 디지털 펄스폭 변조기는 디지털 펄스폭 변조기의 고유한 왜곡현상이 제거된 선형특성을 보이는 것을 알 수 있다.
이상에서와 같은 본 발명에 의한 디지털 펄스폭 변조의 비선형 왜곡 보상 장치 및 방법에 의하면, 연속적인 반복 알고리즘에 의한 교점을 찾는 복잡한 과정이 생략되고, 선행 보상필터의 차수가 3차 이내로 간단히 구성할 수 있다는 장점이 있다 .
또한, 디지털 펄스폭 변조기의 특유한 비선형 특성을 선형화하여 디지털 펄스폭 변조기의 출력신호의 정확도가 향상되고, 펄스폭 변조기를 완전 디지털화함으로써 VLSI화 또는 디지털 시스템에서 하나의 칩에 전 시스템을 직접 구현할 수 있다는 장점이 있다.

Claims (7)

  1. 입력되는 디지털 신호를 보간하는 선행 보상기와,
    상기 보간된 신호를 소정 레벨로 재양자화하는 잡음성형 재양자화기와,
    상기 잡음성형 재양자화기의 출력 및 상기 선행 보상기의 가변 지연시간을 입력신호로 하여 상기 입력되는 디지털 신호의 펄스폭 변조를 수행하는 펄스폭 변조기와,
    상기 가변 지연시간을 조절하는 가변 소수값에 해당되는 신호를 발생시키는 신호 발생기가 포함되는 것을 특징으로 하는 디지털 펄스폭 변조의 비선형 왜곡 보상 장치.
  2. 제 1항에 있어서,
    상기 선행 보상기는 소수형 패로우 구조 FIR 디지털 필터임을 특징으로 하는 디지털 펄스폭 변조의 비선형 왜곡 보상 장치.
  3. 제 2항에 있어서,
    상기 디지털 필터의 차수가 3차 이내로 구성됨을 특징으로 하는 디지털 펄스폭 변조의 비선형 왜곡 보상 장치.
  4. 제 1항에 있어서,
    상기 펄스폭 변조기는 단위 임펄스 신호에 의해 구동되며, 매 샘플링 순간에 상기 가변 소수값에 의해 제어되는 내부 스위치의 개폐에 따라 펄스폭 파형이 결정되는 것을 특징으로 하는 디지털 펄스폭 변조의 비선형 왜곡 보상 장치.
  5. 제 1항에 있어서,
    상기 보간된 신호를 소정 레벨로 재양자화하는 것은 상기 펄스폭 변조기의 해상도 이내로 압축하는 것임을 특징으로 하는 디지털 펄스 폭 변조의 비선형 왜곡 보상 장치.
  6. 입력되는 디지털 신호가 보간되는 단계와,
    상기 보간된 신호가 소정 레벨로 재양자화되어 압축되는 단계와,
    상기 재양자화된 신호와 상기 입력되는 디지털 신호의 보간에 있어서의 지연시간 조절을 위한 가변 소수값을 입력 받아 상기 디지털 입력 신호의 펄스 폭 변조를 수행하는 단계가 포함되는 것을 특징으로 하는 디지털 펄스 폭 변조의 비선형 왜곡 보상 방법.
  7. 제 6항에 있어서,
    상기 펄스 폭 변조는 단위 임펄스 신호에 의해 구동되며, 매 샘플링 순간에 상기 가변 소수값에 의해 제어되는 내부 스위치의 개폐에 따라 펄스 폭 파형이 결정됨을 특징으로 하는 디지털 펄스 폭 변조의 비선형 왜곡 보상 방법.
KR10-2003-0046383A 2003-07-09 2003-07-09 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법 KR100518124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046383A KR100518124B1 (ko) 2003-07-09 2003-07-09 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046383A KR100518124B1 (ko) 2003-07-09 2003-07-09 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050006531A true KR20050006531A (ko) 2005-01-17
KR100518124B1 KR100518124B1 (ko) 2005-09-30

Family

ID=37220329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0046383A KR100518124B1 (ko) 2003-07-09 2003-07-09 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100518124B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782855B1 (ko) * 2006-09-19 2007-12-06 삼성전자주식회사 샘플링된 디지털 신호를 자연 샘플링된 디지털 신호로변환하기 위한 방법 및 장치
KR101065861B1 (ko) * 2009-05-11 2011-09-20 한국외국어대학교 연구산학협력단 낮은 샘플링을 이용한 비선형성 분석장치 및 방법
KR101116182B1 (ko) * 2010-07-15 2012-03-06 (주)실리콘인사이드 정전용량 터치센서

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782855B1 (ko) * 2006-09-19 2007-12-06 삼성전자주식회사 샘플링된 디지털 신호를 자연 샘플링된 디지털 신호로변환하기 위한 방법 및 장치
KR101065861B1 (ko) * 2009-05-11 2011-09-20 한국외국어대학교 연구산학협력단 낮은 샘플링을 이용한 비선형성 분석장치 및 방법
KR101116182B1 (ko) * 2010-07-15 2012-03-06 (주)실리콘인사이드 정전용량 터치센서

Also Published As

Publication number Publication date
KR100518124B1 (ko) 2005-09-30

Similar Documents

Publication Publication Date Title
EP0890221B1 (en) Conversion of a pcm signal into a upwm signal
US7058464B2 (en) Device and method for signal processing
JP5139321B2 (ja) シミュレーションベースのフィードバックを有するディジタルｐｗｍアンプ
KR100890346B1 (ko) 디지털 보정 기능을 갖는 스위칭 증폭기 및 그에 대한 방법
US6107876A (en) Digital input switching audio power amplifier
US9166615B2 (en) System and method for cascaded PWM digital-to-analog converter with hybrid DAC interface
US7061415B2 (en) Word length reduction circuit
US8773297B2 (en) System and method for pulse width modulation digital-to-analog converter
TWI523413B (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
US7317758B2 (en) PCM-to-PWM converter
US8766840B2 (en) System and method for a high resolution digital input class D amplifier with feedback
KR100518124B1 (ko) 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법
US8483856B2 (en) System and method for correcting phase noise in digital-to-analog converter or analog-to-digital converter
KR101076636B1 (ko) 디지털 펄스폭 제어 발진 변조기
Hiorns et al. A PWM DAC for digital audio power conversion: from theory to performance
KR100894583B1 (ko) Ｐｃｍ 데이타를 ｐｗｍ 데이타로 효과적으로 변환하는방법 및 회로
US8698661B2 (en) System and method for pulse width modulation digital-to-analog converter
JP6249204B2 (ja) パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器
JP2006313958A (ja) Ｐｗｍ信号生成器およびｐｗｍ信号発生装置およびデジタルアンプ
Adrian et al. A combined interpolatorless interpolation and high accuracy sampling process for digital class D amplifiers
Floros et al. Distortion-free 1-bit PWM coding for digital audio signals
Orino et al. Direct-digital synthesis using delta-sigma modulated signals
KR100437899B1 (ko) 디지털무선채널시뮬레이터
Hawksford Sdm versus pwm power dgital-to-analogue converters (pdac) in high-resolution digital audio applications
Floros et al. A distortion-free PWM coder for all-digital audio amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130912

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150714

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee