KR20050002073A - Semiconductor manufacturing apparatus with improved control of process parameter - Google Patents

Semiconductor manufacturing apparatus with improved control of process parameter Download PDF

Info

Publication number
KR20050002073A
KR20050002073A KR1020030043120A KR20030043120A KR20050002073A KR 20050002073 A KR20050002073 A KR 20050002073A KR 1020030043120 A KR1020030043120 A KR 1020030043120A KR 20030043120 A KR20030043120 A KR 20030043120A KR 20050002073 A KR20050002073 A KR 20050002073A
Authority
KR
South Korea
Prior art keywords
wafer
support
curvature
manufacturing apparatus
semiconductor manufacturing
Prior art date
Application number
KR1020030043120A
Other languages
Korean (ko)
Inventor
권일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043120A priority Critical patent/KR20050002073A/en
Publication of KR20050002073A publication Critical patent/KR20050002073A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Abstract

PURPOSE: A semiconductor manufacturing apparatus is provided to control effectively process parameter by forming curvature at backside of a wafer for increasing the contact area between the wafer and a support. CONSTITUTION: A semiconductor manufacturing apparatus is provided with a support(200) for loading a wafer(100). In order to increase the contact area between the wafer and the support, a curvature is formed at a backside(102) of the wafer. Also, the support has a curvature(201) corresponding to the curvature of the backside of the wafer. Heat or power is applied to the wafer via the support.

Description

공정 변수를 효율적으로 조절할 수 있는 반도체 제조 장치{SEMICONDUCTOR MANUFACTURING APPARATUS WITH IMPROVED CONTROL OF PROCESS PARAMETER}Semiconductor manufacturing equipment that can efficiently control process variables {SEMICONDUCTOR MANUFACTURING APPARATUS WITH IMPROVED CONTROL OF PROCESS PARAMETER}

본 발명은 반도체장치에 관한 것으로, 특히 그 후면에서 굴곡을 갖는 웨이퍼의 후면(Back side)에 대응하는 굴곡을 갖는 지지대를 갖도록 하여, 굴곡으로 인해 반도체 공정 변수(Parameter)의 조절이 가능한 반도체 제조 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor manufacturing apparatus capable of adjusting semiconductor process parameters due to bending by having a support having a curvature corresponding to a back side of a wafer having a curvature at its rear surface. It is about.

반도체소자의 제조 공정은 디자인룰(Design rule)을 따라 기판 상에 패턴을 형성하는 일련의 과정이다. 이러한 공정 과정에서 가장 중요한 것 중의 하나가 온도, 압력 또는 파워 등의 공정 변수를 적절하게 제어하는 것이다.The manufacturing process of a semiconductor device is a series of processes for forming a pattern on a substrate according to a design rule. One of the most important in this process is the proper control of process parameters such as temperature, pressure or power.

공정 변수 중에서 반응이 일어나는 웨이퍼 전면(Front side)의 온도를 조절하는 척(Chuck)의 온도는 공정 적용의 요구 사항 및 하드웨어(Hardware)의 한계에 따라 달리 적용된다. 이 때, 동일한 챔버에서 다른 공정들이 함께 진행될 때 캐소드(Cathode)의 온도를 달리 사용하는 경우에는 TAT 관점에서 볼 때 불리하게 되고, 이는 결국 생산량에 직접적인 영향을 미친다. 또한, 캐소드의 온도를 변경해야 한다는 것은 장비의 수명(Lifetime) 및 각 공정의 안정성 차원에서 심각한 영향을 줄 수도 있다.Of the process variables, the temperature of the chuck that controls the temperature of the front side of the wafer on which the reaction occurs depends on the requirements of the process application and the limitations of the hardware. At this time, if different temperatures of the cathode (Cathode) are used in the same chamber as the other processes proceed together, it is disadvantageous from the viewpoint of TAT, which directly affects the yield. In addition, changing the temperature of the cathode can have a significant impact on the lifetime of the equipment and the stability of each process.

한편, 현재까지의 거의 모든 반도체소자 제조 공정에서는 웨이퍼가 올려지는 척의 온도와, 반응이 일어나는 웨이퍼 전면에서만 이러한 공정 변수를 조절하였다. 따라서, 고집적화에 따라 제조 공정 자체의 마진이 감소하고 또한 공정 변수의 조절도 그 한계 상황에 직면하고 있다.On the other hand, in almost all semiconductor device manufacturing processes up to now, these process parameters are controlled only at the temperature of the chuck on which the wafer is raised and at the front of the wafer where the reaction takes place. As a result, higher integration reduces margins in the manufacturing process itself and also limits the control of process variables.

따라서, 같은 장비 및 기술력을 바탕으로 보다 효과적으로 공정 변수를 조절하는 방법이 필요하게 된다.Therefore, there is a need for a method for more effectively controlling process variables based on the same equipment and technology.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 공정 변수를 보다 효율적으로 조절할 수 있는 반도체 제조 장치를 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a semiconductor manufacturing apparatus capable of more efficiently adjusting process parameters.

도 1은 본 발명의 일실시예에 따른 반도체 제조 장치를 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 2는 웨이퍼 후면의 표면 굴곡을 조절하여 공정 변수 중의 하나인 온도를 조절한 경우를 예시한 개략도.Figure 2 is a schematic diagram illustrating a case of adjusting the temperature, one of the process variables by adjusting the surface curvature of the wafer back surface.

도 3은 웨이퍼 후면의 표면 굴곡의 변화로 인한 식각 공정에서의 패턴 사이즈의 변화를 도시한 도면.3 is a view illustrating a change in pattern size in an etching process due to a change in surface curvature of a wafer back surface.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 웨이퍼 101 : 웨이퍼 전면100: wafer 101: wafer front

102 : 웨이퍼 후면 200 : 지지대102 wafer back 200 support

201 : 굴곡201: bend

상기의 목적을 달성하기 위해 본 발명은, 웨이퍼를 지지하기 위한 지지대를 포함하며, 상기 지지대는 그 상부에 지지되는 웨이퍼와 접촉되는 면적을 증가시키기 위해, 상기 웨이퍼 후면의 굴곡에 대응하는 굴곡을 갖는 것을 특징으로 하는 반도체 제조 장치를 제공한다.In order to achieve the above object, the present invention includes a support for supporting a wafer, the support having a bend corresponding to the bend of the back surface of the wafer to increase the area in contact with the wafer supported thereon A semiconductor manufacturing apparatus is provided.

바람직하게, 상기 지지대를 통해 상기 웨이퍼에 열 또는 파워가 전달되며, 상기 지지대는, 척(Chuck), 캐소드(Cathode) 또는 애노드(Anode) 중 어느 하나를 포함한다.Preferably, heat or power is transferred to the wafer through the support, and the support includes any one of a chuck, a cathode, or an anode.

본 발명은 온도 등의 공정 변수를 보다 정밀하고도 용이하게 제어할 수 있도록 웨이퍼의 후면에 일종의 굴곡을 갖도록 한다. 아울러 웨이퍼가 위치하는 척 등의 지지대에서도 굴곡을 갖는 웨이퍼 후면에 대응하도록 하여 식각 공정 또는 증착 공정 등에서 실질적으로 패턴이 형성되는 웨이퍼의 전면과 대응되는 후면의 각 부분에 따라 공정 변수를 각각 다르게 조절할 수 있도록 한다.The present invention is to have a kind of bending on the back of the wafer to more accurately and easily control the process parameters, such as temperature. In addition, it is possible to adjust process variables differently according to each part of the front side and the back side corresponding to the wafer where the pattern is substantially formed in the etching process or the deposition process, so as to correspond to the back side of the wafer having the bend in the support such as the chuck where the wafer is located. Make sure

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 1은 본 발명의 일실시예에 따른 반도체 제조 장치를 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically illustrating a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 1을 참조하면, 웨이퍼를 지지하기 위한 지지대(200)를 포함하는 반도체 제조 장치가 제공되며, 지지대(200)는 그 상부에 지지되는 웨이퍼(100)와 접촉되는 면적을 증가시키기 위해, 웨이퍼 후면(102)의 굴곡에 대응하는 굴곡을 갖는다.Referring to FIG. 1, a semiconductor manufacturing apparatus including a support 200 for supporting a wafer is provided, and the support 200 is a back surface of a wafer in order to increase an area in contact with the wafer 100 supported thereon. It has a curvature corresponding to the curvature of 102.

지지대(200)의 예로서는 웨이퍼(100) 테스트시 웨이퍼(100)를 고정시키고 적절한 온도를 가해주는 원형 프루버(Prober)의 특정 부분인 척, 캐소드 또는 애노드 등을 들 수 있다.Examples of the support 200 include a chuck, a cathode, or an anode, which is a specific portion of a circular prober that fixes the wafer 100 and applies an appropriate temperature when testing the wafer 100.

웨이퍼(100)의 전면(101)에서는 증착 또는 식각 등의 공정이 이루어지며, 후면(102)은 지지대(200)와 접촉되어 있다. 공정 진행시 지지대(200)를 통해 웨이퍼 후면(102)로 소정의 파워와 열이 제공된다. 이 때, 지지대(200)는 캐소드(Cathode) 전극과 접속되거나, 열선과 접속된다.A process such as deposition or etching is performed on the front surface 101 of the wafer 100, and the rear surface 102 is in contact with the support 200. During the process, predetermined power and heat are provided to the wafer backside 102 through the support 200. In this case, the support 200 is connected to a cathode electrode or to a heating wire.

본 발명에서는 웨이퍼(100)의 전면(101)에 소정의 공정을 진행할 때, 공정 변수의 제어를 보다 정밀하게 제어할 수 있도록 웨이퍼(100)의 후면(102, 또는 배면)을 사용하는 바, 종래와 같이 단순히 후면(102) 전체에 동일한 파워(또는 바이어스)나 온도를 가하지 않고 특정 부위에 따라 온도나 파워를 달리 제어할 수 있도록 한다. 이를 위해, 지지대(200)와 접촉되는 웨이퍼(100)의 후면(102)에서굴곡(201)을 갖도록 하며, 지지대(200) 또한 웨이퍼 후면(102)과 접촉이 이루어지도록 웨이퍼 후면(102)의 굴곡(201)에 상응하는 굴곡을 갖는다.In the present invention, when the predetermined process is performed on the front surface 101 of the wafer 100, the rear surface 102 (or the rear surface) of the wafer 100 is used to more precisely control the control of the process variables. As such, it is possible to control the temperature or power differently according to a specific part without simply applying the same power (or bias) or temperature to the entire rear surface 102. To this end, to have a bend 201 in the back surface 102 of the wafer 100 in contact with the support 200, the support 200 is also bent in the wafer back surface 102 to make contact with the wafer back surface 102 Has a curvature corresponding to 201.

종래기술에서는 웨이퍼(100)가 놓여지는 지지대(200) 예컨대, 척의 온도 만을 조절하였으며, 웨이퍼 후면(102)의 굴곡(201, 또는 거칠기)를 공정 변수 조절을 위해 이용하지 않았다. 본 발명은 웨이퍼(100)와 직접 접촉하여 공정 변수 예컨대, 온도를 조절하는 공정의 경우 웨이퍼(100)가 놓이는 지지대(200)의 온도를 조절하는 경우도 있지만, 하드웨어 상의 제한 및 한계 때문에 진행하는 것이 어려울 경우에 웨이퍼 후면(102)의 굴곡을 조절하여 공정 온도를 얻어내는 것이다.In the prior art, only the temperature of the support 200 on which the wafer 100 is placed, for example, the chuck, is adjusted, and the curvature 201, or roughness of the wafer backside 102 is not used to adjust the process variables. In the present invention, in the case of a process of adjusting a process variable such as temperature by directly contacting the wafer 100, the temperature of the support 200 on which the wafer 100 is placed may be adjusted. In difficult cases, the bending of the wafer backside 102 is controlled to obtain the process temperature.

이것이 가능한 이유는 웨이퍼 후면(102)의 굴곡은 반응이 일어나는 전면(101)에서의 온도를 전달하는데 중요한 요소인 접촉 면적에 영향을 미치기 때문이다.This is possible because the curvature of the wafer backside 102 affects the contact area, which is an important factor in transferring the temperature at the front side 101 where the reaction takes place.

도 2는 웨이퍼 후면의 표면 굴곡을 조절하여 공정 변수 중의 하나인 온도를 조절한 경우를 예시한 개략도이다.2 is a schematic diagram illustrating a case in which a temperature, which is one of process variables, is adjusted by adjusting surface curvature of a wafer back surface.

도 2를 참조하면, 그 후면(102)에 굴곡(201)을 갖는 웨이퍼(100)가 지지대(200) 위에 위치하고 있으며, 웨이퍼(100)와 지지대(200)는 서로 대응하는 둘 사이의 굴곡(201)에 의해 접촉 면적이 커져 있다. 한편, 식각 또는 증착 위에 웨이퍼 전면(101) 상부에는 플라즈마(300)가 여기되어 있다.Referring to FIG. 2, a wafer 100 having a bend 201 on its rear surface 102 is positioned on a support 200, and the wafer 100 and the support 200 are bent 201 corresponding to each other. ), The contact area is increased. On the other hand, the plasma 300 is excited above the wafer front surface 101 over etching or deposition.

도 2의 우측의 단면도는 좌측의 'a' 부분을 확대하여 도시하고 있다. 여기서, 상부의 단면도에서는 웨이퍼(100)와 지지대(200)가 접촉되는 부분에서 서로 대응하는 굴곡(201)이 심하여 접촉면적이 큰 상태를 나타내며, 하부의 단면도에서는웨이퍼(100)와 지지대(200)가 접촉되는 부분에서 서로 대응하는 굴곡(201)이 상부의 단면도에 비해 상대적으로 약하여 접촉면적이 작은 상태를 나타낸다.2 is an enlarged cross-sectional view of a portion 'a' on the left side. Here, in the cross-sectional view of the upper portion, the bent portion 201 corresponding to each other in the portion where the wafer 100 and the support 200 are in contact with each other shows a large contact area, and in the lower cross-sectional view, the wafer 100 and the support 200 are shown. The curved portions 201 corresponding to each other at the contact portion thereof are relatively weak compared to the cross-sectional view of the upper portion thereof, indicating a state where the contact area is small.

이 때, 지지대(200)를 통해 웨이퍼(100)에 열을 가하는 경우 접촉 면적이 큰 상부의 경우가 하부의 경우에 비해 웨이퍼 전면(101)에서의 온도가 상대적으로 높게 된다.At this time, when heat is applied to the wafer 100 through the support 200, the temperature at the front surface of the wafer 101 is relatively higher in the upper case where the contact area is larger than the lower case.

따라서, 동일한 챔버 내의 공정 변수라 하더라도 웨이퍼 후면(102)에서의 굴곡 조절을 통해 미세한 조절이 가능하게 된다.Therefore, even if the process variable in the same chamber, the fine adjustment is possible through the bending control in the wafer back surface 102.

도 3은 웨이퍼 후면의 표면 굴곡의 변화로 인한 식각 공정에서의 패턴 사이즈의 변화를 도시한 도면이다.3 is a view illustrating a change in pattern size in an etching process due to a change in surface curvature of a wafer back surface.

도 3을 참조하면, 실제로 다른 모든 공정 변수를 고정하고 웨이퍼 후면의 굴곡 만을 다르게 준비한 시료를 식각한 예가 도시되어 있다. 웨이퍼 후면의 굴곡이 커 실제 공정시 웨이퍼 전면에서의 온도 차이가 발생하는 바, 웨이퍼 전면에서 상대적으로 고온인 경우의 바형(Bar type) 패턴의 임계치수(Critical Dimension; 이하 CD라 함)가 저온인 경우 보다 약 12nm 정도 줄어 들었음을 확인할 수 있다(홀의 폭으로 보면 고온인 경우가 12nm 정도 크다). 아울러, 후면의 굴곡이 작은 경우 식각된 프로파일에서 약간의 보윙(c)이 발생하였으나, 고온인 경우에는 보윙이 거의 발생하지 않고(d), 버티컬(Vertical)한 식각 프로파일을 가짐을 알 수 있다.Referring to FIG. 3, an example of etching a sample prepared by fixing all other process variables and differently preparing only the bends on the back surface of the wafer is illustrated. Due to the large curvature on the back of the wafer, the difference in temperature occurs at the front of the wafer during the actual process. The critical dimension (hereinafter referred to as CD) of the bar type pattern at a relatively high temperature at the front of the wafer is low. It can be seen that it is reduced by about 12nm than the case (by the width of the hole, the case of high temperature is about 12nm larger). In addition, a slight bowing (c) occurs in the etched profile when the back curve is small, but at high temperature, the bowing hardly occurs (d), and it has a vertical (Vertical) etching profile.

전술한 예에서는 플라즈마를 이용한 건식 식각 공정을 그 예로 하였으나, 이러한 식각 공정 이외에도 증착 공정에도 적용이 가능하다. 즉, 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함) 또는물리기상증착(Physical Vapor Deposition; 이하 PVD라 함) 등의 증착 공정 방식에서 온도 조절용으로 사용할 수 있다. 따라서, 증착시의 증착률(Deposition rate)과 막의 치밀도(Densification) 정도를 조절한다.In the above example, a dry etching process using plasma is used as an example, but it is also applicable to a deposition process in addition to the etching process. That is, it can be used for temperature control in a deposition process such as chemical vapor deposition (CVD) or physical vapor deposition (PVD). Therefore, the deposition rate during deposition and the degree of densification of the film are controlled.

식각 공정에서는 식각 프로파일의 조절과 CD의 조절 용으로 웨이퍼 후면의 굴곡을 이용할 수 있다.In the etching process, the backside of the wafer may be used to adjust the etching profile and the CD.

한편, 웨이퍼 후면의 굴곡의 조절을 통해 증착 또는 식각 공정에서 하드웨어적인 한계를 극복할 수 있도록 한다. 예컨대, 식각 공정에서는 하드웨어 한계상 척(캐소드)의 온도를 -20℃ ∼ 80℃의 범위로 하는데, 전술한 웨이퍼 후면 굴곡을 적용하면, -60℃ ∼ 140℃로 상하한으로 모두 40℃씩 온도의 범위를 넓힐 수 있다. 여기서는 온도 범위의 증가는 실제로 척에 인가되는 온도가 상승하는 것이 아닌 웨이퍼에 가해지는 유효 온도(Effective temperature)를 나타낸다.On the other hand, it is possible to overcome the hardware limitations in the deposition or etching process by adjusting the bending of the back surface of the wafer. For example, in the etching process, the temperature of the chuck (cathode) is in the range of -20 ° C to 80 ° C due to the hardware limit. You can broaden your range. Increasing the temperature range here refers to the effective temperature applied to the wafer rather than the temperature actually being applied to the chuck.

웨이퍼 후면의 굴곡을 증가시키기 위해 습식 및 건식 식각 방식이나, 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정 등의 방식을 적용할 수 있다. 여기서, 습식 식각을 적용할 경우에 사용되는 케미컬은 산성 용액과 알칼리 용액으로 나눌 수 있으며, 산성 용액은 질산+초산+불산의 케미컬로서, 각각의 함량을 적절히 조절하여 사용한다. 염기성 용액으로는 KOH 또는 NaOH를 사용한다.To increase the curvature of the back surface of the wafer, a wet or dry etching method, or a chemical mechanical polishing (CMP) process may be applied. Here, the chemical used in the case of applying wet etching may be divided into an acidic solution and an alkaline solution, and the acidic solution is a chemical of nitric acid + acetic acid + hydrofluoric acid. As the basic solution, KOH or NaOH is used.

전술한 바와 같이 이루어지는 본 발명은, 훼이퍼 후면의 굴곡을 증가시켜(웨이퍼 후면에서 굴곡을 갖도록 하여) 웨이퍼와 지지대 사이의 접촉 면적을 증대시킴으로써 공정 변수의 조절을 용이하게 할 수 있으며, 공정 장치의 하드웨어적 한계를 어느 정도 극복할 수 있으며, 공정 제어를 정밀하게 할 수 있음을 실시예를 통해 알아 보았다.The present invention, as described above, can facilitate the adjustment of process parameters by increasing the curvature on the back of the paper (to have curvature on the back of the wafer) to increase the contact area between the wafer and the support. It has been found through examples that the hardware limitations can be overcome to some extent and the process control can be precisely achieved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은, 다음과 같은 효과를 기대할 수 있다.The present invention as described above can expect the following effects.

1). 웨이퍼의 표면 온도를 웨이퍼가 놓여지는 지지대(척, 캐소드, 애노드 등)의 온도를 통하여 조절하는 모든 공정에서 웨이퍼 후면의 굴곡이라는 새로운 공정 변수를 얻을 수 있다.One). A new process variable called curvature on the back of the wafer can be obtained in every process where the surface temperature of the wafer is adjusted through the temperature of the support (chuck, cathode, anode, etc.) on which the wafer is placed.

2). 웨이퍼의 제한이 있을 때(예를 들어, 시각 반응기 내의 캐소드 온도를 더 이상 올리거나 내릴 수 없을 때) 웨이퍼 후면의 굴곡을 조절하여 실제로 반응이 일어나는 웨이퍼 전면의 온도를 조절할 수 있다. 즉, 하드웨어의 한계를 어느 정도 극복할 수 있다.2). When the wafer is limited (eg when the cathode temperature in the visual reactor can no longer be raised or lowered), the curvature of the wafer backside can be adjusted to control the temperature of the wafer front where the reaction actually occurs. That is, the limitations of the hardware can be overcome to some extent.

3). 여러 공정이 동일한 반응기에서 이루어지며, 다른 영역의 온도에서 진행해야 하는 요구 조건이 있을 때, 하드웨어 적인 변경없이 웨이퍼 후면의 굴곡 조절을 통하여 이를 극복할 수 있으므로, 장비의 유지관리 및 온도 변경시의 시간 손실을 줄일 수 있다.3). When several processes are performed in the same reactor and there is a requirement to proceed at different temperatures, it is possible to overcome this by adjusting the bend of the wafer back without changing the hardware. The loss can be reduced.

Claims (7)

웨이퍼를 지지하기 위한 지지대를 포함하며, 상기 지지대는 그 상부에 지지되는 웨이퍼와 접촉되는 면적을 증가시키기 위해, 상기 웨이퍼 후면의 굴곡에 대응하는 굴곡을 갖는 것을 특징으로 하는 반도체 제조 장치.And a support for supporting a wafer, wherein the support has a curvature corresponding to the curvature of the back surface of the wafer to increase an area in contact with the wafer supported thereon. 제 1 항에 있어서,The method of claim 1, 상기 지지대를 통해 상기 웨이퍼에 열 또는 파워가 전달되는 것을 특징으로 하는 반도체 제조 장치.The semiconductor manufacturing apparatus, characterized in that heat or power is transferred to the wafer through the support. 제 1 항에 있어서,The method of claim 1, 상기 지지대는, 척(Chuck), 캐소드(Cathode) 또는 애노드(Anode) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 제조 장치.The support is a semiconductor manufacturing apparatus, characterized in that it comprises any one of the Chuck (Cathode) or the anode (Anode). 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼의 후면은, 습식 식각, 건식 식각 또는 화학기계적연마 공정을 통해 표면 굴곡이 형성된 것을 특징으로 하는 반도체 제조 장치.The back surface of the wafer, the semiconductor manufacturing apparatus, characterized in that the surface curved through the wet etching, dry etching or chemical mechanical polishing process. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 후면의 표면 굴곡를 조절하여 상기 웨이퍼 전면에서의 식각 프로파일을 제어하는 것을 특징으로 하는 반도체 제조 장치.And controlling the etch profile on the front surface of the wafer by adjusting the surface curvature of the back surface of the wafer. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 후면의 표면 굴곡을 조절하여 상기 웨이퍼 전면에 증착되는 막의 두께 또는 막 치밀도를 제어하는 것을 특징으로 하는 반도체 제조 장치.And adjusting the surface curvature of the back surface of the wafer to control the thickness or film density of the film deposited on the front surface of the wafer. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 후면의 표면 굴곡을 조절하여 상기 웨이퍼 전면에서의 패턴 사이즈를 제어하는 것을 특징으로 하는 반도체 제조 장치.And controlling the surface curvature of the back surface of the wafer to control the pattern size on the front surface of the wafer.
KR1020030043120A 2003-06-30 2003-06-30 Semiconductor manufacturing apparatus with improved control of process parameter KR20050002073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043120A KR20050002073A (en) 2003-06-30 2003-06-30 Semiconductor manufacturing apparatus with improved control of process parameter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043120A KR20050002073A (en) 2003-06-30 2003-06-30 Semiconductor manufacturing apparatus with improved control of process parameter

Publications (1)

Publication Number Publication Date
KR20050002073A true KR20050002073A (en) 2005-01-07

Family

ID=37217632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043120A KR20050002073A (en) 2003-06-30 2003-06-30 Semiconductor manufacturing apparatus with improved control of process parameter

Country Status (1)

Country Link
KR (1) KR20050002073A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100126419A1 (en) * 2008-11-27 2010-05-27 Samsung Led Co., Ltd. Susceptor for cvd apparatus and cvd apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100126419A1 (en) * 2008-11-27 2010-05-27 Samsung Led Co., Ltd. Susceptor for cvd apparatus and cvd apparatus including the same

Similar Documents

Publication Publication Date Title
JP7061918B2 (en) Plasma etching method and plasma processing equipment
US5707485A (en) Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch
JP4913603B2 (en) Temperature controlled hot edge ring assembly for reducing etch rate drift in plasma reactors
KR101075048B1 (en) A method and apparatus for the compensation of edge ring wear in a plasma processing chamber
KR20190118974A (en) Plasma processing apparatus, plasma control method, computer readable recording medium
JP6335229B2 (en) Substrate temperature control method and plasma processing apparatus
JP2016154234A (en) Material processing for realizing sub 10 nm patterning
TWI444109B (en) Plasma processing device and plasma processing method
KR20190125216A (en) Substrate processing apparatus
JP5578762B2 (en) Plasma reactor substrate incorporating surface texturing
US20060096704A1 (en) Dry etching apparatus
KR20160021907A (en) Process kit having reduced erosion sensitivity
US20210090895A1 (en) Substrate processing apparatus, linked processing system, and substrate processing method
US20090311870A1 (en) Plasma etching method and plasma etching apparatus
US20130082030A1 (en) Plasma Tuning Rods in Microwave Resonator Plasma Sources
US8157952B2 (en) Plasma processing chamber, potential controlling apparatus, potential controlling method, program for implementing the method, and storage medium storing the program
CN106489193B (en) Apparatus and method for reducing substrate slip in a process chamber
JP5072082B2 (en) Dry etching method
KR20050002073A (en) Semiconductor manufacturing apparatus with improved control of process parameter
JP2005051198A (en) Plasma etching apparatus
JP3986204B2 (en) Plasma processing apparatus and method
CN110323135A (en) Engraving method and plasma processing apparatus
KR20050073154A (en) Apparatus for manufacturing a substrate
KR100555475B1 (en) Dry etching apparatus directly detecting temperature of wafer
KR20100029992A (en) Plazma etch appartus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination