KR200492169Y1 - 마스크리스 리소그래피를 위한 듀얼 스테이지/듀얼 척 - Google Patents

마스크리스 리소그래피를 위한 듀얼 스테이지/듀얼 척 Download PDF

Info

Publication number
KR200492169Y1
KR200492169Y1 KR2020150005128U KR20150005128U KR200492169Y1 KR 200492169 Y1 KR200492169 Y1 KR 200492169Y1 KR 2020150005128 U KR2020150005128 U KR 2020150005128U KR 20150005128 U KR20150005128 U KR 20150005128U KR 200492169 Y1 KR200492169 Y1 KR 200492169Y1
Authority
KR
South Korea
Prior art keywords
stage
substrate
processing
processing system
stages
Prior art date
Application number
KR2020150005128U
Other languages
English (en)
Other versions
KR20160000528U (ko
Inventor
크리스토퍼 데니스 벤처
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160000528U publication Critical patent/KR20160000528U/ko
Application granted granted Critical
Publication of KR200492169Y1 publication Critical patent/KR200492169Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

적어도 프로세싱 장치 및 적어도 2개의 독립적으로 이동가능한 스테이지들을 포함하는 프로세싱 시스템이 개시된다. 적어도 2개의 독립적으로 이동가능한 스테이지들은 각각의 로딩(loading) 위치와 프로세싱 위치 사이에서 이동가능하다. 적어도 하나의 프로세싱 장치는 마스크리스(maskless) 패턴 생성기를 포함할 수 있다. 프로세싱 시스템은, 프로세싱 장치의 유휴 시간을 최소화하기 위해 독립적으로 이동가능한 스테이지들의 이동을 명령하도록 구성된 제어기를 포함한다. 프로세싱 시스템을 사용하는 방법들이 또한 개시된다.

Description

마스크리스 리소그래피를 위한 듀얼 스테이지/듀얼 척{DUAL STAGE/DUAL CHUCK FOR MASKLESS LITHOGRAPHY}
[0001] 본 개시는 일반적으로, 하나 또는 그 초과의 기판들을 프로세싱하기 위한 방법들 및 장치들에 관한 것이고, 더 구체적으로는, 포토리소그래피(photolithography) 프로세스들을 수행하기 위한 방법들 및 장치들에 관한 것이다.
[0002] 포토리소그래피는, 액정 디스플레이들(LCD들)과 같은 디스플레이 디바이스들 및 반도체 디바이스들의 제조에서 널리 사용된다. LCD들의 제조에서 대면적 기판들이 종종 활용된다. LCD들 또는 플랫 패널(flat panel)들은 일반적으로, 액티브 매트릭스(active matrix) 디스플레이들, 예컨대, 컴퓨터들, 터치 패널 디바이스들, PDA(personal digital assistant)들, 셀 폰(cell phone)들, 텔레비전 모니터들 등에 대해 사용된다. 일반적으로, 플랫 패널들은, 2개의 플레이트들 사이에 개재된(sandwiched), 픽셀들을 형성하는 액정 재료의 층을 포함할 수 있다. 전력 공급부로부터의 전력이 액정 재료에 걸쳐 인가되는 경우에, 액정 재료를 통과하는 광의 양이 픽셀 위치들에서 제어될 수 있어서, 이미지들이 생성될 수 있게 할 수 있다.
[0003] 마이크로리소그래피(microlithography) 기법들은 일반적으로, 픽셀들을 형성하는 액정 재료 층의 부분으로서 포함되는 전기적 피처(electrical feature)들을 생성하기 위해 채용된다. 이러한 기법에 따르면, 전형적으로, 기판의 적어도 하나의 표면에 감광성(light-sensitive) 포토레지스트가 적용된다(applied). 그 후에, 포토리소그래피 마스크 또는 패턴 생성기는, 패턴의 부분으로서의, 감광성 포토레지스트의 선택된 영역들을 광에 노출시켜서, 선택 영역들에서의 포토레지스트에 대해 화학적 변화들을 야기함으로써, 그러한 선택 영역들을 후속 재료 제거 및/또는 재료 부가 프로세스들에 대해 준비시켜서, 전기적 피처들을 생성한다.
[0004] 소비자들에 의해 요구되는 가격들로 소비자들에게 디스플레이 디바이스들 및 다른 디바이스들을 계속 제공하기 위해, 디바이스 제조자들은 제조 처리량(throughput)을 증가시켜야만 한다. 따라서, 대면적 기판들과 같은 기판들 상에 패턴들을 정밀하게 그리고 비용-효율적으로 생성하기 위한 새로운 장치들 및 접근법들이 요구된다.
[0005] 본원에서 개시되는 실시예들은, 프로세싱될 기판의 포지셔닝(positioning) 및 정렬을 수행하면서, 동시에, 다른 기판을 프로세싱하여, 프로세싱 시스템의 프로세싱 장치의 유휴 시간(idle time)을 감소시킴으로써, 디바이스 처리량을 증가시킨다.
[0006] 본원에서 개시되는 실시예들은 프로세싱 시스템을 포함한다. 프로세싱 시스템은 적어도 하나의 프로세싱 장치를 포함한다. 프로세싱 시스템은 또한, 적어도 2개의 스테이지들을 포함한다. 각각의 스테이지는 각각의 로딩 위치와 프로세싱 위치 사이에서 독립적으로 이동가능하다. 적어도 하나의 프로세싱 위치가 적어도 2개의 로딩 위치들 사이에 위치된다. 각각의 스테이지는 또한, 각각의 스테이지 상에 위치된 기판을 정렬시키도록 구성된다. 독립적으로 이동가능한 스테이지들의 수는 프로세싱 장치들의 수보다 더 많다. 프로세싱 시스템은 또한 제어기를 포함한다. 제어기는, 프로세싱 위치에 위치된 제 1 스테이지의 이동을 명령하도록 구성된다. 제어기는, 적어도 하나의 프로세싱 장치에 의해 프로세싱 위치에서 수행되는 기판 프로세싱 절차의 완료에 응답하여, 이동 명령을 제공하도록 구성된다. 제어기는 또한, 로딩 위치에 위치된 제 2 스테이지의 이동을 명령하도록 구성된다. 제어기는, 각각의 로딩 위치에서 수행되는 기판 정렬 절차의 완료에 응답하여, 이동 명령을 제공하도록 구성된다.
[0007] 본원에서 개시되는 실시예들은 2개 또는 그 초과의 기판들을 프로세싱하는 방법을 포함한다. 방법은, 제 1 미리 결정된 시간 기간 동안, 프로세싱 위치에서, 제 1 독립적으로 이동가능한 스테이지 상에 위치된 제 1 기판을 프로세싱하는 단계를 포함한다. 방법은 또한, 제 1 미리 결정된 시간 기간 동안에, 제 2 로딩 위치에서, 제 2 독립적으로 이동가능한 스테이지 상에 위치된 제 2 기판을 정렬시키는 단계를 포함한다. 방법은, 제 1 미리 결정된 시간 기간 후에, 제 1 스테이지를 제 1 로딩 위치를 향하여 이동시키면서, 제 2 스테이지를 프로세싱 위치로 이동시키는 단계를 더 포함한다.
[0008] 본원에서 개시되는 실시예들은 프로세싱 시스템을 포함한다. 프로세싱 시스템은 단일 프로세싱 장치를 포함한다. 프로세싱 장치는, 마스크리스 포토리소그래피 프로세스에서 포토레지스트를 노출시키도록 구성된 패턴 생성기이다. 프로세싱 시스템은 또한, 적어도 2개의 스테이지들을 포함한다. 각각의 스테이지는 각각의 로딩 위치와 프로세싱 위치 사이에서 독립적으로 이동가능하다. 적어도 하나의 프로세싱 위치가 적어도 2개의 로딩 위치들 사이에 위치된다. 각각의 스테이지는 단일 로딩 위치와 연관된다. 각각의 스테이지는 각각의 스테이지 상에 위치된 기판을 정렬시키도록 구성된다. 적어도 하나의 스테이지는 하나 또는 그 초과의 리프트 핀들을 포함한다. 프로세싱 시스템은, 적어도 2개의 스테이지들 중 적어도 하나 상에 기판을 위치시키도록 구성된 적어도 하나의 이송 로봇을 포함한다. 프로세싱 시스템은 또한 제어기를 포함한다. 제어기는, 적어도 하나의 프로세싱 장치에 의해 수행되는 기판 프로세싱 절차의 완료에 응답하여, 프로세싱 위치에 위치된 스테이지의 이동을 명령하도록 구성된다. 제어기는, 각각의 로딩 위치에서 수행되는 기판 정렬 절차의 완료에 응답하여, 로딩 위치에 위치된 스테이지의 이동을 명령하도록 구성된다. 프로세싱 시스템은 선형 프로세싱 시스템이다.
[0009] 본 개시의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시의 단지 전형적인 실시예들을 도시하는 것이므로 본 개시의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시가 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1은, 본원에서 개시되는 실시예들로부터 이익을 얻을 수 있는 프로세싱 시스템의 일 실시예의 단면 투시도(sectional perspective view)이다.
[0011] 도 2는, 도 1의 프로세싱 시스템의 스테이지의 일 실시예의 상면 투시도(top perspective view)이다.
[0012] 도 3은, 도 1의 프로세싱 시스템의 프로세싱 장치의 일 실시예의 개략적인 상면 투시도이다.
[0013] 도 4는, 본원에서 개시되는 실시예들에 따른, 2개 또는 그 초과의 기판들을 프로세싱하는 방법의 일 실시예의 흐름도(flowchart diagram)이다.
[0014] 도 5a 내지 도 5d는, 도 4에서 도시된 방법의 일 실시예의 다양한 스테이지들 동안의, 도 1의 프로세싱 시스템의 개략도들이다.
[0015] 이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 모든 경우에 동일한 참조 번호들이 사용되었다. 부가적으로, 일 실시예의 엘리먼트들은 본원에서 설명되는 다른 실시예들에서의 활용을 위해 유리하게 적응될 수 있다.
[0016] 본원에서 개시되는 실시예들은, 프로세싱될 기판의 포지셔닝 및 정렬을 수행하면서, 동시에, 다른 기판을 프로세싱하여, 프로세싱 시스템의 프로세싱 장치의 유휴 시간을 감소시킴으로써, 디바이스 처리량을 증가시킨다. 예컨대, 본원에서 개시되는 실시예들은, 프로세싱 동안에, 프로세싱 장치가 실질적으로 연속적으로 사용되게 허용함으로써, 처리량을 증가시킨다.
[0017] 도 1은, 본원에서 개시되는 실시예들로부터 이익을 얻을 수 있는 프로세싱 시스템(100)의 일 실시예의 단면 투시도이다. 도시된 바와 같이, 프로세싱 시스템(100)은, 베이스 프레임(base frame)(110), 트랙(120), 적어도 하나의 스테이지(130), 프로세싱 장치(140), 및 제어기(150)를 포함한다. 베이스 프레임(110)은 제조 시설의 플로어(floor) 상에 놓일 수 있고, 트랙(120)을 지지할 수 있다. 몇몇 실시예들에서, 트랙(120)과 베이스 프레임(110) 사이에, 패시브 에어 아이솔레이터(passive air isolator)들(미도시)이 위치될 수 있다.
[0018] 도시된 바와 같이, 트랙(120)은 슬랩(slab)(123) 및 평행한 채널(parallel channel)들(121)의 쌍을 포함한다(본 단면도에서는 하나의 채널(121)만이 도시된다). 슬랩(123)은, 예컨대, 화강암(granite)으로 구성될 수 있다. 도시된 바와 같이, 슬랩(123)은 중앙 표면(122) 및 융기된 부분들(124)의 쌍을 갖는다(본 단면도에서는 하나의 융기된 부분(124)만이 도시된다). 채널들(121)은 융기된 부분들(124) 위에 위치될 수 있다.
[0019] 트랙(120)은 로딩 위치들(127, 127')의 쌍을 포함한다. 이송 로봇(미도시)은, 각각, 로딩 위치들(127, 127')에서 스테이지(130) 및 스테이지(130') 상에 기판(S)을 로딩(load)할 수 있거나 또는 기판(S)을 언로딩(unload)할 수 있다. 도시된 바와 같이, 스테이지(130)는 스테이지(130) 상에 위치된 기판(S)을 갖는다. 트랙(120)은 또한, 프로세싱 위치(125)를 포함한다. 동작 시에, 스테이지(130, 130')는, 각각, 로딩 위치(127, 127')와 프로세싱 위치(125) 사이에서, 스테이지(130, 130') 상에 위치된 기판(S)을 이동시킬 수 있다. 도시된 바와 같이, 로딩 위치들(127, 127')은 서로 대향하고(opposite), 각각의 로딩 위치(127, 127')는 프로세싱 위치(125)와 대향한다.
[0020] 각각의 로딩 위치들(127, 127')에 있는 동안에, 기판은 정렬될 수 있다. 로딩 위치들(127, 127') 위에 관측 카메라들(152)이 배치된다. 각각의 로딩 위치(127, 127')에 대해 2개의 관측 카메라들(152)만이 도시되어 있지만, 더 많은 관측 카메라들이 존재할 수 있다는 것이 이해되어야 한다. 예컨대, 일 실시예에서, 각각의 로딩 위치(127, 127')에 대해, 100개의 카메라들이 매트릭스로 배열되어 존재할 수 있다. 다른 실시예에서, 2개 내지 100개의 관측 카메라들(152)이 존재할 수 있고, 매트릭스로 배열될 수 있다. 관측 카메라들(152)은 다수의 위치들에서 기판을 뷰잉(view)하기 위해 사용된다. 그 후에, 관측 카메라들(152)에 의해 수집된 정보는 기판의 위치를 계산하기 위해 사용된다.
[0021] 도시된 바와 같이, 트랙(120)은 선형(linear)이다. 다른 실시예들에서, 트랙(120)은 다른 형상을 가질 수 있다. 예컨대, 트랙(120)은 "T" 형상일 수 있거나 또는 "X" 형상일 수 있다. 또한 도시된 바와 같이, 프로세싱 시스템은 단일 트랙(120)을 포함한다. 다른 실시예들에서, 프로세싱 시스템(100)은 하나 초과의 트랙(120)을 포함할 수 있다. 몇몇 실시예들에서, 프로세싱 시스템(100)이 하나 초과의 트랙(120)을 포함하는 경우에, 트랙들(120) 중 일부 또는 전부가 서로에 대해 평행하게 배향될(oriented) 수 있다. 평행한 트랙들(120)을 포함하는 실시예들에서, 2개의 평행한 트랙들(120) 사이에 이송 로봇이 위치될 수 있다. 하나 초과의 트랙(120)을 포함하는 다른 실시예들에서, 트랙들(120) 중 일부 또는 전부는 서로에 대해 평행한 배향 이외의 배향을 가질 수 있다.
[0022] 도시된 바와 같이, 프로세싱 시스템(100)은 2개의 스테이지들을 포함한다. 다른 실시예들에서, 프로세싱 시스템(100)은 2개 초과의 스테이지들을 포함할 수 있다. 예컨대, T-형상의 트랙(120)을 포함하는 실시예에서, 프로세싱 시스템(100)은 3개의 스테이지들을 포함할 수 있다. 그러한 실시예에서, 각각의 스테이지는 "T"의 일 단부에 로딩 위치를 가질 수 있다. X-형상의 트랙을 포함하는 다른 실시예에서, 프로세싱 시스템(100)은 4개의 스테이지들을 포함할 수 있다. 그러한 실시예에서, 프로세싱 시스템(100)은 "X"의 각각의 단부에 로딩 위치를 가질 수 있다. 몇몇 실시예들에서, 스테이지들(130)의 수는 프로세싱 장치들(140)의 수보다 더 많다. 몇몇 실시예들에서, 각각의 스테이지(130)는 단일 로딩 위치와 연관된다.
[0023] 스테이지(130, 130')는, 스테이지(130, 130')가 트랙(120)을 따라 이동하는 동안에, 스테이지(130, 130') 상에 기판(S)을 지지하도록 구성된다. 몇몇 실시예들에서, 트랙(120)을 따르는 스테이지(130, 130')의 이동을 정밀하게 제어하도록 구성된 시스템이 스테이지(130, 130')에 장비될 수 있다. 예컨대, 일 실시예에서, 에어 베어링(air bearing) 시스템이 스테이지(130, 130')에 장비될 수 있다. 다른 실시예들에서, 트랙(120) 및 스테이지(130, 130')는 컨베이어 시스템을 포함할 수 있다.
[0024] 도시된 바와 같이, 프로세싱 장치(140)는 기판 프로세싱 유닛(143) 및 지지부(141)를 포함한다. 프로세싱 장치는, 기판(S)의 적어도 하나의 층의 화학적 또는 기계적 특성들을 변화시키도록 구성된다. 지지부(141)는 프로세싱 위치(125) 위에 있도록 프로세싱 유닛(143)을 유지한다. 일 실시예에서, 프로세싱 유닛(143)은, 포토리소그래피 프로세스에서 포토레지스트를 노출시키도록 구성된 패턴 생성기이다. 몇몇 실시예들에서, 패턴 생성기는 마스크리스 리소그래피 프로세스를 수행하도록 구성될 수 있다. 다른 실시예들에서, 패턴 생성기는 리소그래피 프로세스에서 마스크를 사용할 수 있다. 또 다른 실시예들에서, 프로세싱 유닛(143)은 다른 장치일 수 있다. 도시된 바와 같이, 프로세싱 시스템(100)은 단일 프로세싱 장치(140)를 포함한다. 다른 실시예들에서, 프로세싱 시스템(100)은 하나 초과의 프로세싱 장치(140)를 포함할 수 있다.
[0025] 프로세싱 시스템(100)은 또한 제어기(150)를 포함한다. 제어기(150)는 일반적으로, 본원에서 설명되는 프로세싱 기법들의 제어 및 자동화를 용이하게 하도록 설계된다. 제어기(150)는, 프로세싱 장치(140), 스테이지(130), 및 스테이지(130') 중 하나 또는 그 초과에 커플링될 수 있거나 또는 그 하나 또는 그 초과와 소통할 수 있다. 프로세싱 장치(140) 및 스테이지(130, 130')는 기판 프로세싱 및 기판 정렬에 관한 정보를 제어기(150)에 제공할 수 있다. 예컨대, 프로세싱 장치(140)는, 기판 프로세싱이 완료된 것을 제어기(150)에 경보(alert)하기 위해, 제어기(150)에 정보를 제공할 수 있다. 다른 예에서, 스테이지(130, 130')는, 관측 카메라들(152)의 사용에 의하여, 기판 정렬이 완료된 것을 제어기(150)에 경보하기 위해, 제어기(150)에 정보를 제공할 수 있다. 제공된 정보에 응답하여, 제어기(150)는, 스테이지(130, 130')(또는 2개 초과의 스테이지들을 포함하는 실시예들에서의 하나 또는 그 초과의 다른 스테이지들)에게, 아래에서 논의되는 바와 같이, 트랙을 따라 이동하도록 명령할 수 있다.
[0026] 제어기(150)는 중앙 프로세싱 유닛(CPU)(미도시), 메모리(미도시), 및 지원 회로들(또는 I/O)(미도시)을 포함할 수 있다. CPU는, 다양한 프로세스들 및 하드웨어(예컨대, 패턴 생성기들, 모터들, 및 다른 하드웨어)를 제어하고, 프로세스들(예컨대, 프로세싱 시간 및 기판 위치)을 모니터링하기 위해 산업 현장(industrial setting)들에서 사용되는 임의의 형태의 컴퓨터 프로세서들 중 하나일 수 있다. 메모리(미도시)는 CPU에 연결되고, 쉽게 입수가능한 메모리, 예컨대 RAM(random access memory), ROM(read only memory), 플로피 디스크, 하드 디스크, 또는 근거리의(local) 또는 원거리의(remote) 임의의 다른 형태의 디지털 스토리지(storage) 중 하나 또는 그 초과일 수 있다. 소프트웨어 명령들 및 데이터는, CPU에게 명령하기 위해, 메모리 내에 저장될 수 있고 코팅될 수 있다. 지원 회로들(미도시)은 또한, 종래의 방식으로 프로세서를 지원하기 위해, CPU에 연결된다. 지원 회로들은, 종래의 캐시(cache), 전력 공급부들, 클록 회로들, 입력/출력 회로, 서브시스템들 등을 포함할 수 있다. 제어기에 의해 판독가능한 프로그램(또는 컴퓨터 명령들)은, 기판에 대해 수행가능한 태스크들을 결정한다. 프로그램은, 제어기(150)에 의해 판독가능한 소프트웨어일 수 있고, 예컨대, 프로세싱 시간 및 기판 위치를 모니터링 및 제어하기 위한 코드를 포함할 수 있다.
[0027] 기판(S)은, 예컨대, 석영을 포함할 수 있고, 플랫 패널 디스플레이의 부분으로서 사용될 수 있다. 다른 실시예들에서, 기판(S)은 다른 재료들로 구성될 수 있다. 몇몇 실시예들에서, 기판(S)은 기판(S) 상에 형성된 (도 3에서 도시된) 포토레지스트(314)를 가질 수 있다. 포토레지스트는 방사선에 민감하고, 포지티브(positive) 포토레지스트 또는 네거티브(negative) 포토레지스트일 수 있으며, 이는, 방사선에 노출된 포토레지스트의 부분들이, 포토레지스트에 패턴이 라이팅된(written) 후에 포토레지스트에 적용되는 포토레지스트 현상제(developer)에 대해, 각각, 용해가능할 것이거나 또는 용해가능하지 않을 것이라는 것을 의미한다. 포토레지스트의 화학 조성은, 포토레지스트가 포지티브 포토레지스트일 것인지 또는 네거티브 포토레지스트일 것인지를 결정한다. 예컨대, 포토레지스트는, 디아조나프토퀴논(diazonaphthoquinone), 페놀 포름알데히드 수지(phenol formaldehyde resin), 폴리(메틸 메타크릴레이트)(poly(methyl methacrylate)), 폴리(메틸 글루타르이미드)(poly(methyl glutarimide)), 및 SU-8 중 적어도 하나를 포함할 수 있다. 이러한 방식으로, 전자 회로를 형성하기 위해, 기판(S)의 표면 상에 패턴이 생성될 수 있다.
[0028] 도 2는, 도 1에서 도시된 프로세싱 시스템(100)의 실시예의 스테이지(130)의 일 실시예의 상면 투시도이다. (도 1에서 도시된) 스테이지(130) 및 스테이지(130')는 실질적으로 유사할 수 있거나 또는 동일할 수 있다. 스테이지(130)는, 기판(S)(본 도면에서는 도시되지 않음)을 수용하고, 정렬시키고, 트랙(120)을 따라 운반하도록 구성된다. 스테이지(130)는 기판(S)을 지지하도록 구성된 기판 수용 표면(239)을 갖는다. 스테이지(130)는, 기판 수용 표면(239)에 삽입된(embedded), 본 도면에서는 연장되지 않은 위치로 도시된 하나 또는 그 초과의 리프트 핀들(233)을 가질 수 있다. 리프트 핀들(233)은, 예컨대 이송 로봇(미도시)으로부터 기판(S)을 수용하기 위해, 연장된 위치로 상승할 수 있다. 이송 로봇은 리프트 핀들(233) 상에 기판(S)을 위치시킬 수 있고, 그 후에, 리프트 핀들(233)은 스테이지(130)의 기판 수용 표면(239) 상으로 기판(S)을 부드럽게(gently) 하강시킬 수 있다.
[0029] 스테이지(130)는 또한 림(rim)(236)을 포함할 수 있다. 림(236)은, 기판 수용 표면(239) 상에 위치된 기판(S)을 수용하고 지지하도록 크기설정된(sized) 내측 직경을 가질 수 있다. 림(236)의 내측 부분은 기판(S)을 포지셔닝하는 것 그리고 정렬시키는 것을 보조할 수 있다. 림(236)의 내측 부분은 또한, 스테이지(130)가 트랙(120)을 따라 이동하는 동안에, 기판(S)에 대한 측면(lateral) 지지를 제공할 수 있다.
[0030] 도시된 바와 같이, 스테이지(130)는 에어 베어링들(223)을 포함한다. 에어 베어링들(223)은, 이송 로봇 및/또는 기판(S)에 대하여 스테이지(130)의 위치를 조절함으로써, 이송 로봇으로부터 기판(S)을 수용하는 것을 보조할 수 있다. 에어 베어링들(223)은 또한, 트랙(120)을 따라 스테이지(130)를 이동시킬 수 있다.
[0031] 스테이지(130)는 또한, 트랙(120)의 적어도 하나의 채널(121) 내의 리세스(225)에 의해 수용되도록 구성된 돌출부(235)를 포함할 수 있다. 몇몇 실시예들에서, 돌출부(235)는 전자석(electromagnet)을 포함할 수 있다. 전자석은 트랙(120)의 채널들(121) 사이에서 스테이지(130)를 센터링(center)할 수 있다.
[0032] 스테이지(130)는 또한, 하나 또는 그 초과의 기판 클램프들(231)을 포함할 수 있다. 기판 클램프들(231)은 스테이지(130) 상에 위치된 기판(S)을 고정시킬 수 있다. 예컨대, 기판 클램프들(231)은, 스테이지(130)가 트랙(120)을 따라 이동하는 동안에, 기판(S)을 고정시킬 수 있다.
[0033] 도 3은, 도 1의 프로세싱 시스템의 프로세싱 유닛(143)의 전형적인 실시예의 개략적인 상면 투시도이다. 도시된 바와 같이, 프로세싱 유닛(143)은 멀티-빔 패턴 생성기이다. 프로세싱 유닛(143)은, 기판(S)에 부착된 포토레지스트(314)에, 복수의 라이팅 빔(writing beam)들(325(1) 내지 325(N))로 패턴을 라이팅하도록 구성된다. 도시된 바와 같이, 스테이지(130)는 라이팅 메커니즘(327) 아래의 프로세싱 위치(125)에 있다. 라이팅 메커니즘(327)은, 적어도 하나의 광 소스(328A, 328B), 라이팅 빔 액추에이터(360), 제어기(150), 및 광학 디바이스(334)를 포함할 수 있다. 프로세싱 유닛(143)은, 단일 라이팅 메커니즘(327)만을 갖는 것으로 도시된다. 다른 실시예들에서, 프로세싱 유닛(143)은 라이팅 메커니즘들(327)의 어레이를 포함할 수 있다. 라이팅 메커니즘들(327)의 어레이는, 기판(S)의 표면의 전체, 실질적으로 전체, 또는 부분을 노출시키도록 구성될 수 있다.
[0034] 스테이지(130)는 기판(S)을 지지할 수 있고, 라이팅 빔 액추에이터(360)에 대하여 기판(S)을 이동시킬 수 있다. 스테이지(130)는, z-방향으로 기판(S)을 지지하기 위해 기판 수용 표면(239)을 포함할 수 있다. 스테이지(130)는, 적어도 하나의 라이팅 사이클 동안에, 라이팅 빔들(325(1) 내지 325(N))에 의해, 패턴의 부분들이 라이팅될 수 있도록, 라이팅 빔 액추에이터(360)에 대하여 기판(S)을 이동시키기 위해, x-방향 및/또는 y-방향으로 속도(VXY)로 이동할 수 있다.
[0035] 스테이지(130)는 또한, 라이팅 동안에, 기판(S) 및 스테이지(130)의 위치를 결정하기 위해 로케이션 디바이스(location device)(338)를 포함할 수 있다. 로케이션 디바이스(338)는, 스테이지(130)의 인접한 측들(348A, 348B)에 광학 컴포넌트들(346A, 346B, 346C)에 의해 지향되는 레이저 빔(344)을 방출(emit)하기 위해 레이저(342)를 포함하는 간섭계(interferometer)(340)를 포함할 수 있다. x-방향 및/또는 y-방향에서의 스테이지(130)의 위치에서의 변화들에 관한, 로케이션 디바이스(338)로부터의 데이터는 제어기(150)에 제공될 수 있다.
[0036] 기판(S)의 위치가 스테이지(130)에 대하여 설정될(established) 수 있는 것을 보장하기 위해, 로케이션 디바이스(338)는 정렬 카메라(350)를 또한 포함할 수 있다. 정렬 카메라(350)는, 라이팅 빔 액추에이터(360) 및 스테이지(130)에 대해 기판(S)을 정합(register)시키도록, 기판(S) 상의 적어도 하나의 정렬 마크(352)를 판독하기 위해, 예컨대 차지 커플링 디바이스(charge coupling device)와 같은 광학 센서를 포함할 수 있다.
[0037] 도시된 바와 같이, 프로세싱 유닛(143)은 광 소스(328A, 328B)를 포함한다. 광 소스(328A, 328B)는 라이팅 빔 액추에이터(360)를 향하여 광(354)을 방출하는 적어도 하나의 레이저를 포함할 수 있다. 광 소스(328A, 328B)는, 포토레지스트(314)의 사용과 조화되는(consistent) 파장들을 갖는 광(354)을 방출하도록 구성될 수 있다. 라이팅 빔들(325(1) 내지 325(N))로서 포토레지스트(314) 상의 라이팅 픽셀 위치들로 지향될 방사 에너지(radiation energy)가 라이팅 빔 액추에이터(360)에 공급될 수 있다.
[0038] 일 실시예에서, 라이팅 빔 액추에이터(360)는 SLM(spatial light modulator)(356)일 수 있다. SLM(356)은, 제어기(150)로부터의 신호들에 의해 개별적으로 제어되는 미러(mirror)들을 포함할 수 있다. SLM(356)은, 예컨대, 텍사스, 댈러스의 텍사스 인스트루먼츠 인코포레이티드(Texas Instruments Incorporated)에 의해 제조된 DLP9500-타입 디지털 미러 디바이스일 수 있다. SLM(356)은, 예컨대, 1920 개의 열(column)들 및 1080 개의 행(row)들로 배열된 복수의 미러들을 가질 수 있다. 이러한 방식으로, 광(354)은 미러들에 의해 포토레지스트(314)로 편향될(deflected) 수 있다. 제어기(150)는, 각각의 라이팅 사이클마다, 미러들에게 활성(active) 위치 또는 비활성(inactive) 위치에 있도록 명령할 수 있다. 제어기(150)는 또한, 각각의 라이팅 픽셀 위치에 대한 전자기 에너지의 도스(dose)를 결정할 수 있다.
[0039] 도 4는, 본원에서 개시되는 실시예들에 따른, 2개 또는 그 초과의 기판들을 프로세싱하는 방법의 일 실시예의 흐름도이다. 기판(S)을 프로세싱하기 위한 방법은 다수의 스테이지들을 갖는다. 스테이지들은 임의의 순서로 또는 동시에 수행될 수 있고(문맥상 이러한 가능성을 배제하는 경우는 제외됨), 방법은, 정의된 스테이지들 중 임의의 것 전에, 정의된 스테이지들 중 2개의 스테이지들 사이에, 또는 모든 정의된 스테이지들 후에, 수행되는 하나 또는 그 초과의 다른 스테이지들을 포함할 수 있다(문맥상 이러한 가능성을 배제하는 경우는 제외됨). 모든 실시예들이 모든 스테이지들을 포함하는 것은 아니다. 도 5a 내지 도 5d는, 도 4에서 도시된 방법의 일 실시예의 다양한 스테이지들 동안의 도 1의 프로세싱 시스템의 개략도들이다.
[0040] 스테이지(402)에서, 제 1 기판(S1)이, 로딩 위치(127)에서, 제 1 스테이지 상에 로딩되고, 위치되고, 정렬된다. 기판(S1)은 위에서 설명된 바와 같을 수 있다. 정렬은, 대략적으로(approximately) 정렬된 배향으로 제 1 스테이지 상에 기판(S1)을 배치하는 것을 수반한다. 관측 카메라들(152)은 다수의 위치들에서 기판을 뷰잉한다. 관측 카메라들(152)은, 이전의 프로세싱 단계들로부터의, 기판(S1) 상에 존재하는 정렬 마크들을 뷰잉한다. 그 후에, 정확한(exact) 기판 위치가 계산된다. 기판 정렬을 위해 수집된 상관(correlation) 데이터가 메모리에 세이빙된다(saved). 제 1 스테이지는, 예컨대, 위에서 설명된 스테이지(130)일 수 있다. 기판(S1)은, 예컨대, 이송 로봇에 의해 스테이지(130) 상에 로딩 및 위치될 수 있다. 스테이지(130)는 위에서 설명된 바와 같이 기판(S1)을 정렬시키도록 구성될 수 있다. 일 실시예에서, 로딩 및 정렬에는 약 10 초 미만이 소요될 수 있다. 스테이지(402) 후에, 프로세싱 시스템(100)은 도 5a에서 도시된 바와 같을 수 있다. 또 다른 실시예에서, 관측 카메라들(152)은 기판(S1)의 표면에 걸친 다수의 정렬 마크들을 뷰잉한다. 관측 카메라들(152)은, 상대적인 X,Y 기판 대 X,Y 스테이지 위치를 추정(infer)하지만, 또한, X,Y 기판 대 X,Y 스테이지가 단순한 상관 또는 선형 관계 이상이도록 하는 기판 디스토션을 추정한다. 관측 카메라들(152)은, 프로세싱되고 있는 기판 상에 배치된 정렬 마크들을 뷰잉하거나, 또는 스테이지 상에 배치된 정렬 마크들을 뷰잉하도록 구성된다. 관측 카메라들(152)에 의해 수집된 정렬 데이터는, 기판을 정렬시키기 위한 스테이지의 이동을 조정(coordinate)하는 제어기에 피드백된다(fed back). 부가적으로, 각각의 관측 카메라(152)는, 기판과 스테이지의 좌표들이 비-선형 관계에 있도록 하는, 기판의 디스토션을 검출한다.
[0041] 스테이지(404)에서, 제 2 기판(S2)이, 로딩 위치(127')에서, 제 2 스테이지 상에 로딩되고, 위치되고, 정렬된다. 제 2 스테이지는, 예컨대, 위에서 설명된 스테이지(130')일 수 있다. 기판(S2)은 위에서 설명된 바와 같을 수 있다. 기판(S2)은, 예컨대, 이송 로봇에 의해 로딩 및 위치될 수 있다. 기판(S2)은 기판(S1)에 대하여 위에서 설명된 바와 같이 정렬될 수 있다. 일 실시예에서, 로딩 및 정렬에는 약 10 초 미만이 소요될 수 있다.
[0042] 또한, 스테이지(404)에서, 스테이지(130) 및 기판(S1)은, 프로세싱 장치(140)에 인접한 프로세싱 위치(125)를 향하여, 트랙(120)과 같은 트랙을 따라 이동할 수 있다. 스테이지(130)는, 제어기(150)에 의해 제공되는 명령에 응답하여 이동을 시작할 수 있다. 명령은, 기판(S1)의 정렬이 완료된 것을 제어기(150)에게 통지하는, 스테이지(130)에 의해 제어기(150)에 제공되는 정보에 응답할 수 있다. 일 실시예에서, 프로세싱 장치(140)는 위에서 설명된 바와 같다. 다른 실시예들은 상이한 프로세싱 장치(140)를 포함할 수 있다. 프로세싱 장치(140)는 제 1 프로세싱 시간 동안 프로세싱 위치(125)에서 기판(S1)을 프로세싱할 수 있다. 일 실시예에서, 기판(S1)은 위에서 설명된 바와 같이 프로세싱될 수 있다.
[0043] 스테이지(130) 및 기판(S1)은, 기판(S2)이 스테이지(130') 상에 로딩되기 전에 또는 그 후에, 프로세싱 위치를 향하여 이동하기 시작할 수 있다. 일 실시예에서, 스테이지(130)는, 기판(S1)의 정렬의 완료로부터 1 초 이내에, 프로세싱 위치(125)를 향하여 이동하기 시작할 수 있다. 스테이지(404) 후에, 프로세싱 시스템(100)은 도 5b에서 도시된 바와 같을 수 있다.
[0044] 스테이지(406)에서, 스테이지(130)가 로딩 위치(127)를 향하여 트랙을 따라 이동하면서, 스테이지(130')가 프로세싱 위치(125)를 향하여 트랙(120)을 따라 이동한다. 스테이지들(130, 130')의 이동은, 제어기(150)에 의해 제공되는 명령에 응답할 수 있다. 스테이지(130)를 이동시키기 위한 명령은, 기판(S1)의 프로세싱이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S1)의 프로세싱이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 제어기(150)는, 미리 결정된 시간 양의 만료에 기초하여 또는 다른 방식으로(otherwise) 프로세싱이 완료되었다고 결정할 수 있다. 스테이지(130')를 이동시키기 위한 명령은, 기판(S1)의 프로세싱이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S1)의 프로세싱이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 스테이지(130')를 이동시키기 위한 명령은, 기판(S2)의 정렬이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S2)의 정렬이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 몇몇 실시예들에서, 스테이지(130')를 이동시키기 위한 명령은, 기판(S1)의 프로세싱의 완료, 및 기판(S2)의 정렬의 완료에 관한 정보에 응답할 수 있다. 즉, 기판(S1)의 프로세싱이 완료되고 기판(S2)이 정렬되는 양자 모두가 행해질 때까지, 스테이지(130')는 이동하라고 명령되지 않을 수 있다.
[0045] 스테이지(408)에서, 기판(S2)은, 제 2 프로세싱 시간 동안 프로세싱 위치(125)에 있으면서 프로세싱될 수 있다. 기판(S2)은, 예컨대, 위에서 설명된 바와 같이 프로세싱될 수 있다. 제 2 프로세싱 시간은 제 1 프로세싱 시간과 동일할 수 있거나 또는 상이할 수 있다. 제 2 프로세싱 시간 동안에, 다음의 것들의 임의의 조합이 발생할 수 있다: 이송 로봇이 스테이지(130)로부터 기판(S1)을 언로딩할 수 있음; 이송 로봇이 스테이지(130) 상에 제 3 기판(S3)을 로딩할 수 있고 그리고/또는 위치시킬 수 있음; 및 기판(S3)이 스테이지(130) 상에서 정렬될 수 있음. 스테이지(408) 후에, 프로세싱 시스템(100)은 도 5c에서 도시된 바와 같을 수 있다.
[0046] 스테이지(410)에서, 스테이지(130')가 로딩 위치(127')로 이동할 수 있으면서, 스테이지(130)가 프로세싱을 위해 프로세싱 위치(125)로 이동할 수 있다. 이동은, 예컨대, 제어기(150)에 의해 명령될 수 있다. 스테이지(130)를 이동시키기 위한 명령은, 기판(S2)의 프로세싱이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S2)의 프로세싱이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 제어기(150)는, 미리 결정된 시간 양의 만료에 기초하여 또는 다른 방식으로 프로세싱이 완료되었다고 결정할 수 있다. 스테이지(130)를 이동시키기 위한 명령은, 기판(S3)의 정렬이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S3)의 정렬이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 몇몇 실시예들에서, 스테이지(130)를 이동시키기 위한 명령은, 기판(S2)의 프로세싱의 완료, 및 기판(S3)의 정렬의 완료에 관한 정보에 응답할 수 있다. 즉, 기판(S2)의 프로세싱이 완료되고 기판(S3)이 정렬되는 양자 모두가 행해질 때까지, 스테이지(130)는 이동하라고 명령되지 않을 수 있다.
[0047] 스테이지(130')를 이동시키기 위한 명령은, 기판(S2)의 프로세싱이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S2)의 프로세싱이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 스테이지(130')를 이동시키기 위한 명령은, 기판(S3)의 정렬이 완료되었다는, 제어기(150)에 제공되는 정보, 또는 기판(S3)의 정렬이 완료되었다는, 제어기(150)에 의해 행해지는 결정에 응답할 수 있다. 몇몇 실시예들에서, 스테이지(130')를 이동시키기 위한 명령은, 기판(S2)의 프로세싱의 완료, 및 기판(S3)의 정렬의 완료에 관한 정보에 응답할 수 있다. 즉, 기판(S2)의 프로세싱이 완료되고 기판(S3)이 정렬되는 양자 모두가 행해질 때까지, 스테이지(130')는 이동하라고 명령되지 않을 수 있다.
[0048] 스테이지(412)에서, 기판(S3)은 제 3 프로세싱 시간 동안 프로세싱 위치(125)에서 프로세싱될 수 있다. 제 3 프로세싱 시간은 제 1 및/또는 제 2 프로세싱 시간 중 어느 하나 또는 양자 모두와 동일할 수 있거나 또는 상이할 수 있다. 제 3 프로세싱 시간 동안에, 다음의 것들의 임의의 조합이 발생할 수 있다: 이송 로봇이 스테이지(130')로부터 기판(S2)을 언로딩할 수 있음; 이송 로봇이 스테이지(130') 상에 제 4 기판(S4)을 로딩할 수 있고 그리고/또는 위치시킬 수 있음; 기판(S4)이 스테이지(130') 상에서 정렬될 수 있음. 스테이지(412) 후에, 프로세싱 시스템(100)은 도 5d에서 도시된 바와 같을 수 있다. 선택적인 스테이지(414)에서, 스테이지들(406, 408, 410, 및 412)이 임의의 횟수로 반복될 수 있다.
[0049] 이전에 설명된 실시예들은 다음의 것을 포함하는 다수의 이점들을 갖는다. 예컨대, 본원에서 개시되는 실시예들은 프로세싱 시스템의 프로세싱 장치의 유휴 시간을 감소시킬 수 있거나 또는 제거할 수 있다. 유휴 시간을 감소시키거나 또는 제거함으로써, 본원에서 개시되는 실시예들은 증가된 프로세싱 처리량을 허용한다. 증가된 처리량은, 소비자들을 위한 디스플레이 디바이스들의 가격을 감소시키는 것, 및/또는 디바이스 제조자들을 위한 증가된 이익들을 허용할 수 있다. 부가적으로, 본원에서 개시되는 실시예들은 새로운 제조 프로세스 흐름들을 허용할 수 있다. 전술된 이점들은 예시적인 것일 뿐이고, 제한적인 것이 아니다. 모든 실시예들이 모든 이점들을 가질 필요는 없다.
[0050] 전술한 바가 본 개시의 실시예들에 관한 것이지만, 본 개시의 다른 그리고 추가적인 실시예들이, 본 개시의 기본적인 범위로부터 벗어나지 않고 고안될 수 있고, 본 개시의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 프로세싱 시스템으로서,
    적어도 하나의 프로세싱 장치;
    적어도 2개의 스테이지들;
    제 1 스테이지에 대한 제 1 기판의 위치를 결정하기 위해 제 1 스테이지에서 기판을 다양한 각도로 뷰잉(view)하도록 구성된, 제 1 개별 로딩 위치에서의 제 1 복수의 관찰 카메라들;
    제 2 스테이지에 대한 제 2 기판의 위치를 결정하기 위해 제 2 스테이지에서 기판을 다양한 각도로 뷰잉하도록 구성된, 제 2 개별 로딩 위치에서의 제 2 복수의 관찰 카메라들; 및
    제어기
    를 포함하며,
    상기 적어도 하나의 프로세싱 장치는 기판의 적어도 하나의 층의 화학적 또는 기계적 특성들을 변화시키도록 구성되고,
    각각의 스테이지는 각각의 로딩(loading) 위치와 프로세싱 위치 사이에서 독립적으로 이동가능하고, 적어도 하나의 프로세싱 위치가 적어도 2개의 로딩 위치들 사이에 위치되고, 각각의 스테이지는 각각의 스테이지 상에 위치된 기판을 정렬시키도록 구성되고, 그리고 독립적으로 이동가능한 스테이지들의 수는 프로세싱 장치들의 수보다 더 많고,
    상기 제어기는, 상기 적어도 하나의 프로세싱 장치에 의해 수행되는 기판 프로세싱 절차(procedure)의 완료에 응답하여, 프로세싱 위치에 위치된 스테이지의 이동을 명령하도록 구성되고, 그리고
    상기 제어기는, 스테이지에 대한 기판의 위치를 기초로, 각각의 로딩 위치에서 수행되는 기판 정렬 절차의 완료에 응답하여, 각각의 로딩 위치에 위치된 스테이지의 이동을 명령하도록 구성되는,
    프로세싱 시스템.
  2. 제 1 항에 있어서,
    각각의 스테이지는 단일 로딩 위치와 연관되는,
    프로세싱 시스템.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 프로세싱 장치는, 포토리소그래피(photolithography) 프로세스에서 포토레지스트를 노출시키도록 구성된 패턴 생성기인,
    프로세싱 시스템.
  4. 제 3 항에 있어서,
    상기 패턴 생성기는 마스크리스 리소그래피(maskless lithography) 패턴 생성기인,
    프로세싱 시스템.
  5. 제 3 항에 있어서,
    상기 적어도 2개의 스테이지들 중 적어도 하나 상에 기판을 위치시키도록 구성된 적어도 하나의 이송 로봇을 더 포함하는,
    프로세싱 시스템.
  6. 제 3 항에 있어서,
    적어도 하나의 스테이지는 하나 또는 그 초과의 리프트 핀들을 포함하는,
    프로세싱 시스템.
  7. 제 3 항에 있어서,
    상기 제 1 및 제 2 복수의 관찰 카메라들에서의 각각의 관측 카메라는,
    프로세싱되고 있는 기판 상에 배치된 정렬 마크들을 뷰잉(view)하도록; 또는
    상기 스테이지 상에 배치된 정렬 마크들을 뷰잉하도록
    구성되고,
    상기 관측 카메라들로부터 수집된 데이터는, 상기 기판을 정렬시키기 위한 상기 스테이지의 이동을 조정(coordinate)하는 상기 제어기에 피드백되고(fed back), 그리고 각각의 관측 카메라는, 상기 스테이지와 상기 기판의 좌표들이 비-선형 관계에 있도록 하는, 상기 기판의 디스토션(distortion)을 검출하는,
    프로세싱 시스템.
  8. 제 3 항에 있어서,
    상기 프로세싱 시스템은 2개의 스테이지들 및 하나의 프로세싱 장치를 포함하는,
    프로세싱 시스템.
  9. 제 1 항에 있어서,
    상기 제 1 및 제 2 복수의 관찰 카메라들에서의 각각의 관측 카메라는,
    프로세싱되고 있는 기판 상에 배치된 정렬 마크들을 뷰잉하도록; 또는
    상기 스테이지 상에 배치된 정렬 마크들을 뷰잉하도록
    구성되고,
    상기 관측 카메라들로부터 수집된 데이터는, 상기 기판을 정렬시키기 위한 상기 스테이지의 이동을 조정하는 상기 제어기에 피드백되고, 그리고 각각의 관측 카메라는, 상기 스테이지와 상기 기판의 좌표들이 비-선형 관계에 있도록 하는, 상기 기판의 디스토션을 검출하는,
    프로세싱 시스템.
  10. 제 3 항에 있어서,
    상기 스테이지들은 트랙을 따라 이동하도록 구성되고, 그리고 상기 프로세싱 위치는, 실질적으로, 상기 트랙의 중앙에 위치되는,
    프로세싱 시스템.
  11. 제 3 항에 있어서,
    상기 적어도 2개의 스테이지들은 적어도 하나의 트랙을 따라 이동하도록 구성되는,
    프로세싱 시스템.
  12. 제 3 항에 있어서,
    상기 프로세싱 시스템은 선형 프로세싱 시스템인,
    프로세싱 시스템.
  13. 제 3 항에 있어서,
    상기 프로세싱 시스템은 에어 베어링(air bearing) 시스템을 포함하는,
    프로세싱 시스템.
  14. 프로세싱 시스템으로서,
    단일 프로세싱 장치;
    적어도 2개의 스테이지들;
    상기 적어도 2개의 스테이지들 중 적어도 하나 상에 기판을 위치시키도록 구성된 적어도 하나의 이송 로봇;
    제 1 스테이지에 대한 제 1 기판의 위치를 결정하기 위해 제 1 스테이지에서 기판을 다양한 각도로 뷰잉(view)하도록 구성된, 제 1 개별 로딩 위치에서의 제 1 복수의 관찰 카메라들;
    제 2 스테이지에 대한 제 2 기판의 위치를 결정하기 위해 제 2 스테이지에서 기판을 다양한 각도로 뷰잉하도록 구성된, 제 2 개별 로딩 위치에서의 제 2 복수의 관찰 카메라들; 및
    제어기
    를 포함하며,
    상기 프로세싱 장치는, 마스크리스(maskless) 포토리소그래피 프로세스에서 포토레지스트를 노출시키도록 구성된 패턴 생성기이고,
    각각의 스테이지는 각각의 로딩 위치와 프로세싱 위치 사이에서 독립적으로 이동가능하고, 적어도 하나의 프로세싱 위치는 적어도 2개의 로딩 위치들 사이에 위치되고, 각각의 스테이지는 단일 로딩 위치와 연관되고, 각각의 스테이지는 각각의 스테이지 상에 위치된 기판을 정렬시키도록 구성되고, 그리고 적어도 하나의 스테이지는 하나 또는 그 초과의 리프트 핀들을 포함하고,
    상기 제어기는, 적어도 하나의 프로세싱 장치에 의해 수행되는 기판 프로세싱 절차의 완료에 응답하여, 프로세싱 위치에 위치된 스테이지의 이동을 명령하도록 구성되고, 그리고
    상기 제어기는, 스테이지에 대한 기판의 위치를 기초로, 각각의 로딩 위치에서 수행되는 기판 정렬 절차의 완료에 응답하여, 각각의 로딩 위치에 위치된 스테이지의 이동을 명령하도록 구성되고, 그리고
    상기 프로세싱 시스템은 선형 프로세싱 시스템인,
    프로세싱 시스템.
  15. 제 14 항에 있어서,
    상기 프로세싱 시스템은 2개의 스테이지들을 포함하는,
    프로세싱 시스템.
KR2020150005128U 2014-08-01 2015-07-30 마스크리스 리소그래피를 위한 듀얼 스테이지/듀얼 척 KR200492169Y1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462032489P 2014-08-01 2014-08-01
US62/032,489 2014-08-01
US201462094043P 2014-12-18 2014-12-18
US62/094,043 2014-12-18

Publications (2)

Publication Number Publication Date
KR20160000528U KR20160000528U (ko) 2016-02-15
KR200492169Y1 true KR200492169Y1 (ko) 2020-08-21

Family

ID=54330350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020150005128U KR200492169Y1 (ko) 2014-08-01 2015-07-30 마스크리스 리소그래피를 위한 듀얼 스테이지/듀얼 척

Country Status (4)

Country Link
US (1) US20160033881A1 (ko)
JP (1) JP3200372U (ko)
KR (1) KR200492169Y1 (ko)
TW (1) TWM523958U (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10599055B1 (en) * 2018-11-15 2020-03-24 Applied Materials, Inc. Self aligning systems and methods for lithography systems
JPWO2022215385A1 (ko) * 2021-04-09 2022-10-13

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227925A1 (en) * 2003-04-18 2004-11-18 Canon Kabushiki Kaisha Exposure apparatus
US20060012771A1 (en) * 2004-07-19 2006-01-19 Samsung Electronics Co., Ltd. System and method for manufacturing a flat panel display
US20060187431A1 (en) * 2003-08-07 2006-08-24 Nikon Corporation Exposure method and exposure apparatus, stage unit, and device manufacturing method
US20090047604A1 (en) * 2007-08-15 2009-02-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434372B2 (ja) * 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
US7161659B2 (en) * 2005-04-08 2007-01-09 Asml Netherlands B.V. Dual stage lithographic apparatus and device manufacturing method
US8970820B2 (en) * 2009-05-20 2015-03-03 Nikon Corporation Object exchange method, exposure method, carrier system, exposure apparatus, and device manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227925A1 (en) * 2003-04-18 2004-11-18 Canon Kabushiki Kaisha Exposure apparatus
US20060187431A1 (en) * 2003-08-07 2006-08-24 Nikon Corporation Exposure method and exposure apparatus, stage unit, and device manufacturing method
US20060012771A1 (en) * 2004-07-19 2006-01-19 Samsung Electronics Co., Ltd. System and method for manufacturing a flat panel display
US20090047604A1 (en) * 2007-08-15 2009-02-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method

Also Published As

Publication number Publication date
US20160033881A1 (en) 2016-02-04
KR20160000528U (ko) 2016-02-15
TWM523958U (zh) 2016-06-11
JP3200372U (ja) 2015-10-15

Similar Documents

Publication Publication Date Title
US10379450B2 (en) Apparatus and methods for on-the-fly digital exposure image data modification
US10495975B2 (en) Line edge roughness reduction via step size alteration
US10705431B2 (en) Quarter wave light splitting
US10031427B2 (en) Methods and apparatus for vibration damping stage
KR200492169Y1 (ko) 마스크리스 리소그래피를 위한 듀얼 스테이지/듀얼 척
US10331038B2 (en) Real time software and array control
KR102377041B1 (ko) 노광 시스템 정렬 및 교정 방법
US20180188655A1 (en) Micro led array as illumination system
US10114297B2 (en) Active eye-to-eye with alignment by X-Y capacitance measurement
KR200492661Y1 (ko) 스캔의 방향에 대해 실질적으로 수직인 장축을 갖는 dmd
US20200272063A1 (en) Dynamic cooling control for thermal stabilization for lithography system
KR102523863B1 (ko) 공간 광 변조기에 대한 데이터 스트림을 감소시키기 위한 방법
US10901328B2 (en) Method for fast loading substrates in a flat panel tool
US11815818B2 (en) Method to achieve non-crystalline evenly distributed shot pattern for digital lithography
JP2012178423A (ja) 露光ユニット及び基板のプリアライメント方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right