KR200425885Y1

KR200425885Y1 - 망 분리 구조의 데이터 전송 장치 및 기지국 장치

Info

Publication number: KR200425885Y1
Application number: KR2020060017303U
Authority: KR
Inventors: 박선우
Original assignee: 포스데이타 주식회사
Priority date: 2006-06-27
Filing date: 2006-06-27
Publication date: 2006-09-13

Abstract

본 고안은 통신 시스템의 데이터 전송 장치에 있어서 데이터 전송망과 제어망을 분리시킴으로써 고속으로 데이터를 전송할 수 있는 망 분리 구조의 데이터 전송 장치에 관한 것이다.

본 고안에 따르면, 제1 외부 통신 장치와 데이터를 송수신하는 제1 통신부; 제2 외부 통신 장치와 데이터를 송수신하는 제2 통신부; 상기 제1 통신부와 상기 제2 통신부 사이에 전송되는 데이터를 처리하는 데이터 처리부; 상기 제1 통신부, 제2 통신부, 및 데이터 처리부의 프로세스를 제어하는 제어부; 및 상기 제1 통신부, 제2 통신부, 데이터 처리부, 및 제어부를 연결하는 내부망을 포함하고, 상기 내부망은 상기 제1 통신부, 제2 통신부, 및 데이터 처리부의 제어를 담당하는 제어망과 상기 제1 통신부와 제2 통신부 사이의 데이터 전송을 담당하는 데이터 통신망으로 분리 운용되고, 상기 제1 통신부와 제2 통신부에서 송수신되는 데이터는 상기 데이터 통신망을 통해 처리되는 것을 특징으로 한다.

Description

망 분리 구조의 데이터 전송 장치 및 기지국 장치{Data Transmission Apparatus based on Separated Network Architecture}

도 1은 일반적인 무선통신 시스템의 구조도이다.

도 2는 종래기술에 따른 내부 공통망을 갖는 데이터 전송 장치의 구조도이다.

도 3은 본 고안의 제1 실시예에 따른 망 분리 구조의 데이터 전송 장치의 구조도이다.

도 4는 본 고안의 제2 실시예에 따른 RAS의 구조도이다.

도 5는 본 고안에 따른 망 분리 구조의 RAS에서 프로세서 이중화의 절체 과정을 설명하는 흐름도이다.

도 6은 본 고안의 제3 실시예에 따른 RAS의 구조도이다.

도 7은 도 6에 도시된 네트워크 인터페이스 스위치 유니트(NISU)의 기능을 설명하는 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

300: 데이터 전송 장치 301: 제1 외부 통신 장치

302: 제2 외부 통신 장치 310: 제1 통신부

320: 제2 통신부 330: 제어부

340: 데이터 처리부 350: 데이터 전송망

360: 제어망 400: RAS

401: ACR 402: PSS

410: ACR 인터페이스 420: RF 송수신부

430: 제1 프로세서 430': 제2 프로세서

440: 데이터 처리부 450: 제1 이더넷

460: 제2 이더넷 470: GPS 수신부

480: 리피터 인터페이스

본 고안은 망 분리 구조의 데이터 전송 장치에 관한 것으로, 보다 상세하게는 통신 시스템의 데이터 전송 장치에 있어서 데이터 전송망과 제어망을 분리시킴으로써 고속으로 데이터를 전송할 수 있으며 또한 프로세서 이중화를 통해 안정적으로 데이터를 전송할 수 있는 망 분리 구조의 데이터 전송 장치에 관한 것이다.

도 1은 일반적인 무선통신 시스템, 특히 휴대인터넷(Wibro : Wireless Broadband Internet) 시스템의 구조도를 도시한 것이다. 휴대인터넷이란 2.3GHz 대역의 RF(Radio Frequency)을 이용하여 사용자가 보행, 차량 주행 등의 이동환경에서도 고속으로 인터넷에 접속하여 필요한 정보를 얻을 수 있는 통신 서비스이다. 휴대인터넷 시스템은, 도 1에 도시된 바와 같이, 사용자에게 휴대인터넷 서비스를 제공하기 위한 단말(PSS; Portable Subscriber Station), 유선 네트워크의 종단에서 무선 인터페이스를 통해 단말과 송수신을 수행하는 기지국(RAS; Radio Access Station), 단말과 기지국을 제어하고 IP 패킷을 라우팅하는 제어국(ACR; Access Control Router), 홈 네트워크에서 단말의 IP 이동성을 지원하는 홈 에이전트(HA; Home Agent), 사용자 및 단말에 대한 인증, 권한검증, 및 과금을 수행하는 인증서버(AAA; Authentication, Authorization, Accounting) 등으로 구성되며, 제어국, 홈 에이전트, 인증서버 등과 접속된 개별 사업자의 IP망이 공용 IP망에 연결됨으로써, 전세계의 네트워크에 접속될 수 있는 휴대인터넷 서비스를 제공할 수 있다.

본 고안은 전술한 예와 같은 통신 시스템에 있어서 데이터를 전송하는 장치(예, ACR, RAS 등)와 관련되는데, 이하에서는 도 2를 참조하여 종래기술에 따른 데이터 전송 장치에 대하여 간단히 살펴본다.

도 2에 도시된 바와 같이, 종래기술에 따른 데이터 전송 장치(200)는, 제1 외부 통신 장치(201)와 통신을 수행하는 제1 통신부(210), 제2 외부 통신 장치(202)와 통신을 수행하는 제2 통신부(220), 상기 제1 통신부와 제2 통신부 사이에 전송되는 데이터를 처리하는 데이터 처리부(240), 상기 제1 통신부, 제2 통신부, 및 데이터 처리부를 전반적으로 제어하는 제어부(230), 그리고 상기 제1 통신부, 제2 통신부, 데이터 처리부 및 제어부를 연결하는 내부 공통망(250) 등으로 구성된다.

설명의 편의를 위하여, RAS의 경우를 예를 들어 각 구성요소를 상세 설명하면, 상기 제1 외부 통신 장치(201)는 ACR에 해당되고 상기 제2 외부 통신 장 치(202)는 단말에 해당될 수 있으며, 이 경우 상기 제1 통신부(210)는 ACR 인터페이스가 되며 상기 제2 통신부(220)는 RF 송수신부가 된다. 일반적으로, RAS와 ACR은 유선 네트워크를 통해 연결되어 있으며, RAS의 ACR 인터페이스는 T1(Time Division Multiplexing, Level 1), ATM(Asynchronous Transfer Mode), 이더넷(Ethernet) 등 다양한 통신방식을 이용하여 ACR에 대한 데이터 송수신을 수행한다. ACR에서 RAS로 전송된 데이터는 제어부(230)의 제어 하에 내부 공통망(250)을 통해 데이터 처리부(240)로 전송되며, 상기 데이터 처리부(240)에서는 데이터 랜덤화(Data Randomization), 컨벌루션(Convolution)/컨벌루션-터보(Convolution-Turbo) 채널 코딩, 인터리빙(Interleaving) 등의 데이터 처리를 수행한 후 마찬가지로 제어부(230)의 제어 하에 내부 공통망(250)을 통해 RF 송수신부로 전송한다. ACR 인터페이스, 데이터 처리부, RF 송수신부, 제어부 등을 연결하는 내부 공통망은 하나의 망으로 이루어지며, 이더넷, HDLC(High level Data Link Control), I2C(Inter-IC)와 같은 다양한 통신방식을 이용하여 RAS의 내부 블록간 통신을 수행한다. 마지막으로, RF 송수신부는 데이터 처리부에서 처리된 데이터를 단말로 송신하고, 단말로부터 전송되는 데이터를 수신하여 데이터 처리부로 전송하는 기능을 수행한다.

그러나, 종래기술에 따른 데이터 전송 장치는 내부의 데이터 전송 경로와 제어 경로로 하나의 공통망을 사용하였기 때문에 고속의 데이터 전송에 한계가 있었으며, 또한 각각의 상이한 통신방식을 이용하기 위하여 다양한 드라이버 및 소프트웨어를 구현해야 하는 문제점이 있었다.

본 고안은 전술한 바와 같은 종래기술의 문제점을 해결하기 위하여 창안된 것으로, 본 고안의 목적은 데이터 전송망과 제어망을 별도로 분리시켜 고속의 데이터 전송을 수행할 수 있는 망 분리 구조의 데이터 전송 장치를 제공하는 것이다.

본 고안의 다른 목적은 프로세서 이중화를 통해 신속하면서도 안정한 데이터 전송을 수행할 수 있는 망 분리 구조의 데이터 전송 장치를 제공하는 것이다.

본 고안의 또 다른 목적은 내부망 구현시 데이터 전송을 위한 제1 이더넷과 제어 등 기타 작업 수행을 위한 제2 이더넷을 분리함으로써 고속의 데이터 전송을 수행할 수 있는 망 분리 구조의 RAS를 제공하는 것이다.

상기 목적을 위하여, 본 고안의 일 형태에 따른 망 분리 구조의 데이터 전송 장치는, 제1 외부 통신 장치와 데이터를 송수신하는 제1 통신부; 제2 외부 통신 장치와 데이터를 송수신하는 제2 통신부; 상기 제1 통신부와 상기 제2 통신부 사이에 전송되는 데이터를 처리하는 데이터 처리부; 상기 제1 통신부, 제2 통신부, 및 데이터 처리부의 프로세스를 제어하는 제어부; 및 상기 제1 통신부, 제2 통신부, 데이터 처리부, 및 제어부를 연결하는 내부망을 포함하고, 상기 내부망은 상기 제1 통신부, 제2 통신부, 및 데이터 처리부의 제어를 담당하는 제어망과 상기 제1 통신부와 제2 통신부 사이의 데이터 전송을 담당하는 데이터 통신망으로 분리 운용되고, 상기 제1 통신부와 제2 통신부에서 송수신되는 데이터는 상기 데이터 통신망을 통해 처리되는 것을 특징으로 한다.

그리고, 본 고안의 다른 형태에 따른 망 분리 구조의 기지국 장치는, ACR로부터 데이터를 수신하여 데이터 처리부로 전송하며, 상기 데이터 처리부로부터 전송된 데이터를 ACR로 송신하는 ACR 인터페이스; 단말로부터 수신된 RF 신호를 데이터로 변환하여 상기 데이터 처리부로 전송하며, 상기 데이터 처리부로부터 전송된 데이터를 RF 신호로 변환하여 단말로 송신하는 RF 송수신부; 상기 ACR 인터페이스와 RF 송수신부 사이에 전송되는 데이터를 처리하는 데이터 처리부; 상기 ACR 인터페이스, 데이터 처리부 및 RF 송수신부의 전반적인 동작을 제어하는 프로세서; 상기 프로세서, ACR 인터페이스 및 데이터 처리부를 상호 연결하며, 상기 ACR 인터페이스와 데이터 처리부 사이의 데이터 전송을 전담하는 제1 이더넷; 및 상기 제1 이더넷과 분리되며, 상기 프로세서와 RF 송수신부를 연결하는 제2 이더넷을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 제어부 또는 프로세서는 듀얼 프로세서(제1 프로세서 및 제2 프로세서)로 구성되어, 동작 상태의 프로세서에 이상이 발생하는 경우 대기 상태의 프로세서가 동작 상태로 자동 절체됨으로써 안정하게 데이터를 전송할 수 있다.

이하에서는 첨부 도면 및 바람직한 실시예를 참조하여 본 고안에 따른 망 분리 구조의 데이터 전송 장치를 상세히 설명한다. 참고로, 하기 설명에서 본 고안의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하였다.

도 3은 본 고안의 제1 실시예에 따른 망 분리 구조의 데이터 전송 장치의 구 조도이다. 도 3에 도시된 바와 같이, 본 고안에 따른 데이터 전송 장치는 제1 통신부(310), 제2 통신부(320), 데이터 처리부(340), 제어부(330), 그리고 제어망(360)과 데이터 전송망(350)으로 분리된 내부망을 포함한다.

제1 통신부(310)는 제1 통신 프로토콜을 이용하여 제1 외부 통신 장치(301)와 통신하는 기능을 수행하며, 구체적으로는 제1 외부 통신 장치로부터 데이터를 수신하여 데이터 처리부로 전송하고 데이터 처리부로부터 전송된 데이터를 제1 외부 통신 장치로 송신한다. 제2 통신부(320)는 제2 통신 프로토콜을 이용하여 제2 외부 통신 장치(302)와 통신하는 기능을 수행하며, 구체적으로는 제2 외부 통신 장치로부터 데이터를 수신하여 데이터 처리부로 전송하고 데이터 처리부로부터 전송된 데이터를 제2 외부 통신 장치로 송신한다.

상기 제1 및 제2 외부 통신 장치는 데이터 전송 장치(300)와 연결된 외부 통신 장치를 지칭하는 것으로, 이는 데이터 전송 장치를 기준으로 네트워크 상의 상위 레벨, 하위 레벨, 또는 동등 레벨에 해당하는 모든 장치가 될 수 있다. 그리고, 제1 통신 프로토콜 및 제2 통신 프로토콜은 반드시 상이할 필요가 없으며, 경우에 따라서는 동일한 통신 프로토콜이 사용될 수도 있다.

데이터 처리부(340)는 데이터 전송망(350)을 통해 제1 통신부(310) 및 제2 통신부(320)와 연결되며, 제1 통신부와 제2 통신부 사이에 전송되는 데이터를 처리하는 기능을 수행한다. 데이터 처리부(340)는 예컨대 통신 프로토콜 변환, 데이터 랜덤화, 컨벌루션/컨벌루션-터보 채널 코딩/디코딩, 인터리빙, FUSC/PUSC에 대한 서브채널 할당 등의 기능을 수행하여, 제1 외부 통신 장치(301)와 제2 외부 통신 장치(302) 사이의 데이터 전송을 원활하게 한다.

제어부(330)는 제어망(360)을 통해 제1 통신부(310), 제2 통신부(320), 데이터 처리부(340) 등 내부 구성요소와 연결되어 데이터 전송 장치의 전반적인 동작을 제어하는 기능을 수행한다. 데이터 전송 장치의 안정한 동작 및 제어를 위하여, 상기 제어부(330)는 제1 프로세서 및 제2 프로세서로 이중화되어 구성되는 것이 바람직하다. 프로세서 이중화에 대한 구체적 동작 및 구현 예는 하기에서 상세 설명한다.

본 고안에 따르면, 데이터 전송 장치의 내부 제어를 위한 제어망(360)과 제1 통신부, 데이터 처리부, 제2 통신부 사이의 데이터 전송을 위한 데이터 전송망(350)은 물리적으로 분리된 별개의 망(network) 또는 경로(path)로 구현된다. 따라서, 데이터 전송시 제1 통신부, 데이터 처리부, 및 제2 통신부를 연결하는 최소의 전송 경로를 제공함으로써, 고속의 데이터 전송을 실현할 수 있다.

도 4는 본 고안의 제2 실시예에 따른 망 분리 구조의 RAS의 구조도이다. 도 4에 도시된 바와 같이, 본 고안에 따른 RAS(400)는 ACR 인터페이스(410), RF 송수신부(420), 프로세서(430, 430')는 데이터 처리부(440), 제1 이더넷(450), 제2 이더넷(460) 등을 포함한다.

ACR 인터페이스(410)는 외부 통신 장치인 ACR(401)과 유선 또는 무선으로 연결되며, ACR(401)로부터 수신된 데이터를 제1 이더넷(450)을 통해 데이터 처리부(440)로 전송하고 데이터 처리부(440)로부터 제1 이더넷(450)을 통해 전송된 데이터를 ACR(401)로 송신하는 기능을 수행한다.

데이터 처리부(440)는 ACR(401)로부터 전송된 데이터를 단말(402)로 전송하기 위한 채널 코딩 기능 및 단말(402)로부터 전송된 데이터를 ACR(401)로 전송하기 위한 채널 디코딩 기능을 수행한다. 채널 코딩/디코딩 방식은 컨벌루션 채널 코딩/디코딩, 컨벌루션-터보 채널 코딩/디코딩 등이 이용될 수 있다. 또한, 데이터 처리부(440)는 데이터 랜덤화, 인터리빙, FUSC/PUSC에 대한 서브채널 할당 등의 기능을 수행하도록 구현될 수 있으며, 이에 의해 ACR(401)로부터 전송된 데이터를 안정하고 효율적으로 단말(402)에 전송할 수 있다.

RF 송수신부(420)는 RF(Radio Frequency)를 이용하여 외부 통신 장치인 단말(402)에 대한 송수신을 수행한다. RF 송수신부(420)는 데이터 처리부(440)에서 전송된 데이터를 RF 신호로 변환하여 단말(402)로 전송하며, 단말(402)로부터 수신된 RF 신호를 데이터로 변환하여 데이터 처리부(440)로 전송한다. RF 송수신부(420)와 데이터 처리부(440)는 이더넷을 경유하지 않고 SERDES(Serial and Deserial)를 통해 직접 연결된다.

프로세서(430, 430')는 전술한 ACR 인터페이스, 데이터 처리부, RF 송수신부를 포함하여 RAS의 기타 내부 구성요소를 제어함으로써, 자원 할당, 호 처리(Call Processing), RAS 관리(RAS Management), ACR 인터페이싱 등 RAS의 전반적인 동작을 제어한다. 상기 프로세서는 제1 프로세서(430) 및 제2 프로세서(430')로 이중화되어 운영되는 것이 바람직한데, 이하에서는 본 고안에 따른 프로세서 이중화 방식을 상세 설명한다.

도 4에 도시된 바와 같이, RAS(400)는 제1 프로세서(430) 및 제2 프로세 서(430') 2개의 프로세서를 구비하고, 하나의 프로세서 가령 제1 프로세서(430)가 동작(Active) 상태인 경우 나머지 프로세서 즉 제2 프로세서(430')는대기(Stand-by) 상태가 되며, 각 프로세서는 제1 이더넷(450) 및 제2 이더넷(460)을 통해 RAS의 각 구성요소와 연결된다. ACR 인터페이싱에 있어, ACR은 RAS에 대하여 하나의 IP 주소만 할당하며, 동작 상태인 제1 프로세서만 RAS의 대표 IP 주소를 가지게 되고, 대기 상태인 제2 프로세서는 대표 IP 주소를 삭제한다. 그리고, RAS에서 ACR로 데이터를 송신하는 경우 동작 상태인 제1 프로세서만 송신을 제어하며, ACR로부터 RAS로 데이터를 수신하는 경우 동작 상태인 제1 프로세서가 수신한 다음 관련 정보를 대기 상태인 제2 프로세서로 전송한다. 한편, RAS에서 단말로 데이터를 송신하는 경우는 마찬가지로 동작 상태인 제1 프로세서만 송신을 제어하며, 단말로부터 RAS로 데이터를 수신하는 경우는 멀티캐스팅(Multicasting)을 이용하여 제1 프로세서와 제2 프로세서로 데이터를 전송한다. 마지막으로, 제1 프로세서와 제2 프로세서 사이의 통신은 이더넷을 통해 수행된다.

도 5는 본 고안에 따른 망 분리 구조의 RAS에서 프로세서 이중화의 절체 과정을 설명하는 흐름도이다. 제1 프로세서(430)와 제2 프로세서(430')는 소정의 조건(예컨대 주기적으로 또는 감시 이벤트가 발생할 경우)에 따라서 감시 로직을 구동시켜 자신과 상대측 프로세서의 조건을 체크하며, 만약 이상이 검출되거나 절체 명령을 받으면 동작/대기 상태의 절체가 일어난다. 이를 상술하면, 먼저 동작 상태인 제1 프로세서는 동작 조건을 만족시키기 위하여 각종 감시 로직을 구동시킨다(S510). 제1 프로세서는 CPU의 주기적 액세스(Access)를 통하여 클록(Clock)을 발생시키고, 클록 카운터를 통하여 CPU의 이상 여부를 확인한다(S512). 그리고, 사용되는 시스템 클록의 동기를 확인하고, 클록 카운터를 통하여 시스템 클록의 이상 여부를 확인한다(S514). 또한, 제1 프로세서는 기타 명령(Command)에 의한 절체 요인, 탈장 또는 다른 요소들에 의한 절체 요인에 대하여 감시한다(S516). CPU 또는 클록 카운터에 이상이 검출되거나 기타의 절체 요인이 발생하는 경우, 제1 프로세서는 절체 이벤트를 발생시켜 대기 상태인 제2 프로세서로 하드웨어 인터럽트를 발생시킨다(S518). 제2 프로세서가 절체 이벤트를 감지하면(S522), 상대측(제1 프로세서)의 상태를 점검하고(S524), 자신(제2 프로세서)의 상태를 다시 점검한 후(S526), 동장 상태로 절체를 수행한다(S528). 그리고, ACR 및 단말에 대한 통신 경로를 재설정하여 동작 상태로서의 프로세서 기능을 수행한다(S530). 한편, 제1 프로세서도 제2 프로세서가 동작 상태로 절체되면 대기 상태로 절체를 수행한다(S520).

전술한 바와 같이, 제1 이더넷(450)은 프로세서, ACR 인터페이스 및 데이터 처리부를 연결하며, 프로세서의 제어 하에 ACR 인터페이스와 데이터 처리부 사이에 데이터 전송을 수행한다. 한편, 제2 이더넷(460)은 프로세서, RF 송수신부, GPS 수신부, 리피터 인터페이스 등 RAS의 기타 구성요소를 연결하며, 프로세서의 제어 하에 주로 RAS의 관리(Management) 기능에 관여한다. 제1 이더넷과 제2 이더넷은 물리적으로 분리된 별개의 망이며, 이에 의해서 이더넷을 통한 경로인 ACR 인터페이스와 데이터 처리부 사이의 전송경로를 최소화하여 고속의 데이터와 고품질의 데이터를 전송할 수 있다.

도 6은 본 고안의 제3 실시예에 따른 망 분리 구조의 RAS의 구조도이며, 도 7은 도 6에 도시된 네트워크 인터페이스 스위치 유니트의 기능을 설명하는 도면이다.

도 6에 도시된 바와 같이, 본 고안에 따른 RAS(600)는 메인 컨트롤 및 클록 유니트(630, 630'), 디지털 채널 카드 유니트(640), 송수신 유니트(621), 고출력 증폭 유니트(622), RF 프론트-엔드 유니트(623), 네트워크 인터페이스 스위치 유니트(650), ACR 인터페이스 유니트(610), 리피터 인터페이스 유니트(660) 등으로 구성된다.

메인 컨트롤 및 클록 유니트(MCCU; Main Control and Clock Unit)(630, 630')는 RMP(RAS Management Processor)(631)와 GPS 수신기/클록 분배기(GPS receiver/Clock Distribution)(632)가 내장된 유니트이다. RMP(631)는 콜 프로세서(Call Processor)를 관장하고 하위 블록(Block)에 대한 통신, 제어, 최종 알람(Alarm)을 취합하여 ACR에 보고하는 기능을 수행하고, GPS 수신기/클록 분배기(632)는 정확한 시간동기를 필요로 하는 휴대인터넷 시스템을 운용하기 위하여 위성으로부터 수신하여 동기된 클록 관련 신호들을 하위 블록으로 분배하는 기능을 수행한다. 메인 컨트롤 및 클록 유니트는 도 4를 참조하여 전술한 바와 같이 이중화(듀얼 메인 컨트롤 및 클록 유니트)로 운용될 수 있다.

디지털 채널 카드 유니트(DCCU; Digital Channel Card Unit)(640)는 휴대인터넷 시스템의 MAC/PHY 모뎀(Modem)을 처리하는 유니트로서, 데이터 랜덤화, 컨벌루션/컨벌루션-터보 채널 코딩/디코딩, 인터리빙, FUSC/PUSC에 대한 서브채널 할당 등의 기능을 수행하여 단말과의 데이터 전송을 처리하며, 또한 리피터 인터페이스 유니트(660)에 수신 다이버시티(Diversity) 기능을 지원한다. 디지털 채널 카드 유니트(640)는 송수신 유니트(621) 및 리피터 인터페이스 유니트(660)와 SERDES(Serial and Deserial)를 통해 연결되며, 메인 컨트롤 및 클록 유니트(630, 630') 및 네트워크 인터페이스 스위치 유니트(650)와 이더넷으로 연결되어 단말과 ACR 사이의 데이터 처리를 원활하게 한다.

송수신 유니트(TRXU; Transceiver Unit)(621)는 디지털 채널 카드 유니트(640)에서 전송된 디지털 IF 신호를 RF 신호로 변환하여 고출력 증폭 유니트(622)로 전송하고, RF 프론트-엔드 유니트(623)에서 수신된 RF 신호를 디지털 IF 신호로 변환하여 디지털 채널 카드 유니트(640)로 전송한다.

고출력 증폭 유니트(RPAU; RAS High Power Amplifier Unit)(622)는 송수신 유니트(621)에서 주파수 상향된 송신(Down Link) 신호를 왜곡없이 선형적으로 고출력 증폭하는 기능을 담당하며, 증폭한 신호를 RF 프론트-엔드 유니트(623)로 전달한다.

RF 프론트-엔드 유니트(RFEU; RF Front-End Unit)(623)는 송수신 신호 경로 분리(Isolation), 송수신 신호 대역통과 필터링, 수신 신호 저잡음 증폭, 및 TDD 스위칭 등의 기능을 수행하여, 고출력 증폭 유니트(622)에서 증폭된 고출력 신호를 안테나로 전달하고 안테나를 통해 수신된 단말기 신호를 송수신 유니트(621)의 수신경로에 전달한다.

리피터 인터페이스 유니트(RIFU; Repeater Interface Unit)(660)는 디지털 채널 카드 유니트(640)와 리피터 사이에 상향링크(UpLink)/하향링크(DownLink) 인터페이스 경로를 제공하는 기능을 수행한다. 즉, 디지털 채널 카드 유니트(640)로부터 디지털 IF 신호를 수신하여 이를 아날로그 IF 신호로 변환(Up Converting)하고 리피터 인터페이스(670)를 통해 리피터로 전송하며, 리피터 인터페이스(670)를 통해 리피터로부터 수신되는 아날로그 IF 신호를 디지털 IF 신호로 변환(Down Converting)하여 디지털 채널 카드 유니트(640)로 전송한다.

RAS 진단 및 시험 유니트(RDTU; RAS Diagnostic and Test Unit)(680)는 RAS에 대한 각종 진단 및 시험을 수행하는 유니트로, 수신 경로 상태 진단, FA(Frequency Allocation)별/섹터별 송수신 출력 측정, 송수신 경로 VSWR(Voltage Standing Wave Ratio) 진단, 스펙트럼(Spectrum) 분석, 호 제어를 통한 FA별/섹터별 처리량(Throughput) 측정 기능 등을 수행한다.

네트워크 인터페이스 스위치 유니트(NISU; Network Interface Switch Unit)(650)는 RAS의 내부(Internal) 및 외부(External) 통신을 위한 이더넷 L2 스위칭 기능을 구비하며, ACR과의 외부 이더넷 인터페이스 및 기타 부가장치에 대한 이더넷 인터페이스를 제공한다. 또한, 네트워크 인터페이스 스위치 유니트(650)는 하위 블록에 대하여 하드웨어 알람(Hardware Alarm)을 취합하고 상위 유니트인 메인 컨트롤 및 클록 유니트(630, 630') 보고하는 기능을 수행한다.

이하에서는, 도 7을 참조하여 네트워크 인터페이스 스위치 유니트(650)의 기능을 상세 설명한다.

네트워크 인터페이스 스위치 유니트(650)는 ACR과 단말 사이의 데이터 전송 에 관여하는 제1 스위치(651)와 RAS의 기타 내부 및 외부 통신에 관여하는 제2 스위치(651')를 포함한다.

제1 스위치(651)는 제1 및 제2 메인 컨트롤 및 클록 유니트(구체적으로는 CPU)(630, 630'), ACR 인터페이스(610) 및 디지털 채널 카드 유니트(640)와 연결되어 이들 사이에 이더넷 L2 스위칭 기능을 수행함으로써 하나의 이더넷을 형성한다. 이를 상술하면, ACR 인터페이스(610)의 제어가 필요한 경우 제1 스위치(651)는 동작 상태인 메인 컨트롤 및 클록 유니트와 ACR 인터페이스를 접속시키고, 디지털 채널 카드 유니트(640)의 제어가 필요한 경우 마찬가지로 제1 스위치(651)는 동작 상태인 메인 컨트롤 및 클록 유니트와 디지털 채널 카드 유니트를 접속시킨다. 그리고, ACR 인터페이스(610)와 디지털 채널 카드 유니트(640) 사이에 데이터 전송이 필요한 경우 제1 스위치(651)는 ACR 인터페이스와 디지털 채널 카드를 접속시켜 전용의 데이터 전송경로를 형성한다. 한편, 제1 메인 컨트롤 및 클록 유니트(630)와 제2 메인 컨트롤 및 클록 유니트(630') 사이에 동작/대기 상태 절체가 일어나는 경우, 제1 스위치(651)는 동작 상태에서 대기 상태로 절체된 기 접속되어 있는 메인 컨트롤 및 클록 유니트의 접속을 차단하고 대기 상태에서 동작 상태로 절체된 메인 컨트롤 및 클록 유니트를 접속시킨다.

제2 스위치(651')는 제1 및 제2 메인 컨트롤 및 클록 유니트(구체적으로는 CPU 및 GPS)(630, 630'), 리피터 인터페이스 유니트(660), 송수신 유니트(621), RAS 진단 및 시험 유니트(680) 등 RAS의 기타 부가장치와 연결되어 이들 사이에 이더넷 L2 스위칭 기능을 수행함으로써 또 다른 이더넷을 형성한다. 제2 스위 치(651')는 동작 상태인 메인 컨트롤 및 클록 유니트의 제어 하에 데이터 전송을 제외한 RAS의 기타 내부 및 외부 통신에 관여하며, 제1 메인 컨트롤 및 클록 유니트(630)와 제2 메인 컨트롤 및 클록 유니트(630') 사이에 동작/대기 상태 절체가 일어나는 경우에는 제1 스위치와 마찬가지로 대기 상태로 절체된 메인 컨트롤 및 클록 유니트의 접속을 차단하고 동작상태로 절체된 메인 컨트롤 및 클록 유니트를 접속시킨다.

이와 같은 망 구조에 의하여, 제1 스위치(651)가 관여하는 이더넷은 제2 스위치(651')가 관여하는 이더넷과 물리적으로 분리되며, 이에 의해서 ACR 인터페이스(610)와 디지털 채널 카드 유니트(640) 사이의 전송경로를 최소화하여 고속의 데이터와 고품질의 데이터를 전송할 수 있다.

지금까지 본 고안을 바람직한 실시예를 참조하여 상세히 설명하였지만, 본 고안이 속하는 기술분야의 당업자는 본 고안이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.

그리고, 본 고안의 범위는 상기 상세한 설명보다는 후술하는 실용신안등록청구범위에 의하여 특정되는 것이며, 실용신안등록청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 고안의 범위에 포함되는 것으로 해석되어야 한다.

본 고안에 따르면, 데이터 전송 장치에 있어 데이터 전송망과 제어망을 별도의 망으로 분리시킴으로써, 전용의 데이터 전송망을 통해 고속 및 고품질의 데이터 전송이 가능한 효과를 가진다.

또한 본 고안에 따르면, 데이터 전송 장치의 프로세서 이중화를 통해 동작 상태의 프로세서에 이상이 발생하는 경우 대기 상태의 프로세서가 자동으로 절체됨으로써, 신속하면서도 안정하게 데이터 전송을 수행할 수 있는 효과를 가진다.

또한 본 고안에 따르면, RAS에 있어 데이터 전송 경로로 이용되는 이더넷을 RAS의 기타 구성요소를 연결하는 이더넷과 별개의 망으로 구성함으로써, ACR 인터페이스와 데이터 처리부(또는 디지털 채널 카드 유니트) 사이의 이더넷 경로를 최소화하고 고속 및 고품질의 데이터 전송을 수행할 수 있다.

Claims

망 분리 구조의 데이터 전송 장치로서,

제1 외부 통신 장치와 데이터를 송수신하는 제1 통신부;

제2 외부 통신 장치와 데이터를 송수신하는 제2 통신부;

상기 제1 통신부와 상기 제2 통신부 사이에 전송되는 데이터를 처리하는 데이터 처리부;

상기 제1 통신부, 제2 통신부, 및 데이터 처리부의 프로세스를 제어하는 제어부; 및

상기 제1 통신부, 제2 통신부, 데이터 처리부, 및 제어부를 연결하는 내부망을 포함하고,

상기 내부망은 상기 제1 통신부, 제2 통신부, 및 데이터 처리부의 제어를 담당하는 제어망과 상기 제1 통신부와 제2 통신부 사이의 데이터 전송을 담당하는 데이터 통신망으로 분리 운용되고, 상기 제1 통신부와 제2 통신부에서 송수신되는 데이터는 상기 데이터 통신망을 통해 처리되는 것을 특징으로 하는 망 분리 구조의 데이터 전송 장치.
제1항에 있어서,

상기 제1 통신부는 ACR 인터페이스이며, 상기 제2 통신부는 RF 송수신부인 것을 특징으로 하는 망 분리 구조의 데이터 전송 장치.
제1항 또는 제2항에 있어서,

상기 제어부는 제1 프로세서 및 제2 프로세서를 포함하고,

상기 제1 프로세서 및 제2 프로세서 중 어느 하나의 프로세서가 동작 상태인 경우, 다른 하나의 프로세서는 대기 상태인 것을 특징으로 하는 망 분리 구조의 데이터 전송 장치.
제3항에 있어서,

상기 제1 프로세서 및 제2 프로세서 중 동작 상태인 프로세서에 대해서만 IP 주소가 할당되고 대기 상태인 프로세서에 대해서는 IP 주소가 할당되지 않는 것을 특징으로 하는 망 분리 구조의 데이터 전송 장치.
제3항에 있어서,

상기 제1 프로세서 및 제2 프로세서 중 동작 상태인 프로세서가 소정의 조건에 따라서 CPU 체크 및 시스템 클록 체크를 수행하고, CPU 또는 시스템 클록에 이상이 있는 경우 동작/대기 상태 절체 이벤트를 발생시키는 것을 특징으로 하는 망 분리 구조의 데이터 전송 장치.
제5항에 있어서,

상기 제1 프로세서 및 제2 프로세서 중 대기 상태인 프로세서가 동작/대기 상태 절체 이벤트를 감지하면 상기 동작 상태의 프로세서의 상태와 자신의 상태를 점검하고 동작 상태로 절체되는 것을 특징으로 하는 망 분리 구조의 데이터 전송 장치.
제1항 또는 제2항에 있어서,

상기 데이터 처리부는 제1 통신부에서 전송된 데이터를 채널 코딩하여 제2 통신부로 전송하고, 제2 통신부에서 전송된 데이터를 채널 디코딩하여 제1 통신부로 전송하는 것을 특징으로 하는 특징으로 하는 망 분리 구조의 데이터 전송 장치.
망 분리 구조의 기지국 장치로서,

ACR로부터 데이터를 수신하여 데이터 처리부로 전송하며, 상기 데이터 처리부로부터 전송된 데이터를 ACR로 송신하는 ACR 인터페이스;

단말로부터 수신된 RF 신호를 데이터로 변환하여 상기 데이터 처리부로 전송하며, 상기 데이터 처리부로부터 전송된 데이터를 RF 신호로 변환하여 단말로 송신하는 RF 송수신부;

상기 ACR 인터페이스와 RF 송수신부 사이에 전송되는 데이터를 처리하는 데이터 처리부;

상기 ACR 인터페이스, 데이터 처리부 및 RF 송수신부의 전반적인 동작을 제어하는 프로세서;

상기 프로세서, ACR 인터페이스 및 데이터 처리부를 상호 연결하며, 상기 ACR 인터페이스와 데이터 처리부 사이의 데이터 전송을 전담하는 제1 이더넷; 및

상기 제1 이더넷과 분리되며, 상기 프로세서와 RF 송수신부를 연결하는 제2 이더넷을 포함하는 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제8항에 있어서,

상기 프로세서는 제1 프로세서 및 제2 프로세서를 포함하며,

상기 제1 프로세서 및 제2 프로세서 중 어느 하나가 동작 상태인 경우 나머지 하나는 대기 상태인 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제9항에 있어서,

상기 제1 프로세서 및 제2 프로세서 중 동작 상태인 프로세서에 대해서 RAS의 IP 주소가 할당되는 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제9항 또는 제10항에 있어서,

상기 제1 프로세서 및 제2 프로세서 중 동작 상태인 프로세서가 소정의 조건에 따라서 CPU 체크 및 시스템 클록 체크 중 적어도 하나의 체크행위를 수행하고, CPU 또는 시스템 클록에 이상이 있는 경우 대기 상태로 절체되는 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제11항에 있어서,

상기 제1 프로세서 및 제2 프로세서 중 대기 상태인 프로세서가 동작 상태인 프로세서의 절체를 감지하는 경우 동작 상태로 절체되는 것을 특징으로 하는 망 분리 구조의 망 분리 구조의 기지국 장치.
제8항 내지 제10항 중 어느 한 항에 있어서,

상기 데이터 처리부는 상기 ACR 인터페이스로부터 전송된 데이터를 채널 코딩하여 상기 RF 송수신부로 전송하고, 상기 RF 송수신부로부터 전송된 데이터를 채널 디코딩하여 상기 ACR 인터페이스로 전송하는 것을 특징으로 하는 망 분리 구조의 기지국 장치.
망 분리 구조의 기지국 장치로서,

ACR와 데이터를 송수신하는 ACR 인터페이스;

상기 ACR 인터페이스로부터 전송된 데이터를 채널 코딩하여 송수신 유니트로 전송하며, 상기 송수신 유니트로부터 전송된 데이터를 채널 디코딩하여 상기 ACR 인터페이스로 전송하는 디지털 채널 카드 유니트;

상기 디지털 채널 카드 유니트로부터 전송된 데이터를 RF 신호로 변환하여 RF 프론트-엔드 유니트로 전송하며, 상기 RF 프론트-엔드 유니트로부터 전송된 RF 신호를 데이터로 변환하여 상기 디지털 채널 카드 유니트로 전송하는 송수신 유니트;

상기 송수신 유니트로부터 전송된 RF 신호를 단말로 송신하며, 상기 단말에 서 수신된 RF 신호를 상기 디지털 채널 카드 유니트로 전송하는 RF 프론트-엔드 유니트;

상기 디지털 채널 카드 유니트로부터 데이터를 수신하여 IF 신호로 변환하여 리피터로 전송하며, 상기 리피터로부터 전송된 IF 신호를 데이터로 변환하여 상기 디지털 채널 카드 유니트로 전송하는 리피터 인터페이스 유니트;

RAS의 내부 진단 및 시험을 수행하는 RAS 진단 및 시험 유니트;

상기 RAS의 전반적인 동작을 제어하는 메인 컨트롤 및 클록 유니트; 및

상기 메인 컨트롤 및 클록 유니트, 디지털 채널 카드 유니트, ACR 인터페이스를 상호 접속시키는 제1 스위치와, 상기 메인 컨트롤 및 클록 유니트, 리피터 인터페이스 유니트, RAS 진단 및 시험 유니트를 상호 접속시키는 제2 스위치를 구비하는 네트워크 인터페이스 스위치 유니트를 포함하고,

상기 메인 컨트롤 및 클록 유니트의 제1 스위치는 데이터 전송시 상기 디지털 채널 카드와 ACR 인터페이스를 연결시켜, ACR 인터페이스, 디지털 채널 카드 유니트, 송수신 유니트, RF 프론트-엔드 유니트로 연결되는 데이터 전송경로를 형성하는 것을 특징으로 망 분리 구조의 기지국 장치.
제14항에 있어서,

상기 메인 컨트롤 및 클록 유니트는 제1 메인 컨트롤 및 클록 유니트와 제2 메인 컨트롤 및 클록 유니트로 구성되며,

상기 제1 메인 컨트롤 및 클록 유니트와 제2 메인 컨트롤 및 클록 유니트 중 어느 하나가 동작 상태인 경우 나머지 하나는 대기 상태인 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제15항에 있어서,

상기 제1 메인 컨트롤 및 클록 유니트와 제2 메인 컨트롤 및 클록 유니트 중 동작 상태인 메인 컨트롤 및 클록 유니트에 대해서 RAS의 IP 주소가 할당되는 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제15항 또는 제16항에 있어서,

상기 제1 메인 컨트롤 및 클록 유니트와 제2 메인 컨트롤 및 클록 유니트 중 동작 상태인 메인 컨트롤 및 클록 유니트가 소정의 조건에 따라서 CPU 체크 및 시스템 클록 체크를 수행하고, CPU 또는 시스템 클록에 이상이 있는 경우 동작/대기 상태 절체 이벤트를 발생시키는 것을 특징으로 하는 망 분리 구조의 기지국 장치.
제17항에 있어서,

상기 제1 메인 컨트롤 및 클록 유니트와 제2 메인 컨트롤 및 클록 유니트 중 대기 상태인 메인 컨트롤 및 클록 유니트가 동작/대기 상태 절체 이벤트를 감지하면 상기 동작 상태의 메인 컨트롤 및 클록 유니트의 상태와 자신의 상태를 점검하고 동작 상태로 절체되는 것을 특징으로 하는 망 분리 구조의 기지국 장치.