KR200402110Y1 - 발광 다이오드 구조 - Google Patents

Abstract

본 고안은 균일한 혼합광을 발광할 수 있는 발광 다이오드 구조에 관한 것으로, 프레임 상에 적어도 두 개의 칩이 결합되고, 상기 두 개의 칩은, 서로 중첩되도록 겹쳐지고, 또한 칩 별로 전기적 접속을 한 후 균일한 혼합광을 발광시키는 발광 다이오드가 제공된다.

Description

발광 다이오드 구조{Light Emitting Diode}

본 고안은 균일한 혼합광을 발광할 수 있는 발광 다이오드 구조에 관한 것으로 발광 다이오드 혹은 이에 유사한 구조에 적용되는 것이다.

발광 다이오드(LED) 기술은 날로 진보되어 백색광 LED의 응용에 대하여 그 장래성이 서서히 보이고 있지만, 백색광 LED의 응용은 또한 다음 요소 즉, 지나친 고가, 저효율 및 색온도 제어의 곤란성 등에 의해 방해되고 있다. 이는, 현재의 백색광 LED가 청색광 칩에 황색 형광분을 더함으로써 혼색하고 있고, 내부에 형광분이 더해지는 변환요소에 의해 영향받기 때문이다. 형광층은 무기 폴리머로 구성되고 LED의 표면 및 그 주변에 도포될 때 그 균일성 및 부착성을 효과적으로 제어할 수 없으므로, 여기된 혼합광(백색광)들의 혼합이 균일하지 않고, 예컨대 백색광은 중앙부에서 약간 청색이 되고 주변에서는 약간 황색이 되는 경우도 있으며, 육안으로 보면 백색광으로 보이지만 이 혼합광이 순백지에 투사되면 중앙부에 약간 청색, 주변부에 약간 황색을 띠는 등 결과적으로 백색광의 품질이 떨어진다.

또한, 다른 예의 백색광 LED의 제조방법이 있는데, 도 11을 참조하면, 그 기술의 주요부는, 적, 청, 녹의 3색 발광 칩(A1, A2, A3)을 패키지(C) 내에 봉지하고, 추가로 하나의 제어 칩(E)이 봉지되며, 리드선(B)은 세 개의 발광 칩(A1, A2, A3) 및 제어 칩(E)의 리드선에 접속한다. 한편, 접속 핀(D)은 외부에 접속하기 위한 것이다.

그러나, 이와 같은 구조에서는, 세 개의 발광 칩이 나뉘어 설치되어 백색광이 발광가능한 영역은 세 개의 발광 칩의 교차 개소뿐으로, 각 칩의 주변 및 두 발광 칩의 교차 개소에서 나오는 빛은 각 칩 자체의 빛과 두 칩의 혼합광이어서 균일한 백색광이 아닐 수 있다.

상기 종래의 결점을 감안하여 본 고안의 창작자는 비용이 증가하지 않는 조건하에서, 혼합 발광 다이오드가 발광하는 혼합광을 균일하게 하는 발광 다이오드 구조의 제공을 위해 면밀한 관찰과 연구를 거듭한 끝에, 본 고안을 안출하게 되었다.

본 고안의 목적은, 빛의 혼합성이 좋고 빛의 색이 균일한 발광 다이오드 구조를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 고안은, 프레임 상에 적어도 두 개의 칩이 결합되고, 상기 두 개의 칩은, 하나의 칩에 다른 칩이 중첩되도록 겹쳐지고, 또한 칩 별로 전기적 접속을 한 후 균일한 혼합광을 발광시키는 발광 다이오드를 제공한다.

본 고안의 다른 목적 및 이점은, 후술하는 설명 및 도면을 참조하여 보다 상세히 설명한다.

도 1을 참조하면, 본 고안의 발광 다이오드는, 크게, 칩을 설치하기 위한 프레임(10)과, 전체를 패키징하는 광투과물질(20)을 구비한다. 프레임(10)은, 금속 프레임, 각종 회로판(PCB), 알루미늄 기판, 세라믹 기판 혹은 다른 타입의 프레임이어도 좋다. 프레임(10) 위에는 하나 이상의 칩이 마련되는데, 본 실시예는 백색광 다이오드를 예로 들어 설명하므로, 프레임(10) 위에 서로 다른 색의 빛(적, 녹, 청)을 발광하는 세 개의 칩(30, 40, 50)이 마련되어, 세 개의 칩이 적층방식으로 결합된다. 즉, 칩(40)이 칩(30)에 결합되고, 또 칩(50)이 칩(40)에 겹쳐져서, 칩(30, 40, 50)의 적층배열을 형성하고, 또한 각 칩(30, 40, 50)의 사이는 투명 페이스트로 접착된다.

상기 칩(30, 40, 50)은, 그 적층순서가 제한되지 않으며, 또한 적층 결합된 칩의 바깥은 광투과물(20)로 덮이거나 혹은 광투과물(20)로 덮이지 않고 공기에 직접 노출시킨다. 한편, 광투과물(20)로 덮이는 경우, 광투과물(20)은 실리콘(silicone), 에폭시 수지(epoxy, EP) 혹은 실리콘과 에폭시 수지의 혼합체이면 된다.

도 2를 참조하면, 칩(30, 40, 50)들 마다 본딩 와이어(60)에 의해 다른 극성의 프레임(미도시)에 접속될 필요가 있으므로, 본딩 와이어(60)를 본딩하기 쉽게 하기 위해 칩(30, 40, 50)의 외형은 밑에서 위로 갈수록 감소된다. 즉, 최상층에 적층되는 칩(50)은 두 번째 칩(40)에 본딩 와이어(60)를 본딩하기 위한 공간을 미리 남겨두기 위해, 그 외형이 두 번째 칩(40)보다 작게 할 필요가 있고, 마찬가지로 세 번째 칩(30)의 주변에 본딩 와이어(60)를 본딩하기 위한 공간을 미리 남겨두기 위해, 두 번째 칩(40)의 외형은, 최하층의 칩(30)보다 작게 할 필요가 있으며, 나아가, 복수의 본딩 와이어(60)로 서로 중복되지 않는 영역에 접속시킬 수 있다.

도 3을 참조하면, 이 칩(30)은 플립칩 본딩(땜납 볼 또는 금 볼) 방식으로 프레임(10)에 접합해도 되는데, 본 실시예는 땜납 볼(70)을 예로 하고, 칩(40)의 외형은 칩(30)의 외형과 같거나 혹은 그보다 작게 하며, 칩(50)의 외형이 칩(40)보다 작게 할 필요가 있으며, 마찬가지로 두 번째 및 세 번째 칩(40, 50)이 본딩 와이어(60)에 의해 접속된다.

또는, 도 4에 도시된 바와 같이, 세 개의 칩(30, 40, 50)의 외형이, 모두 같은 크기로 설정되고, 칩(30, 40, 50)들 마다 땜납 볼(70)로 플립칩 본딩 방식으로 결합되면, 칩(30, 40, 50)이 본딩 와이어로 다른 핀에 접속될 필요가 없다.

도 5를 참조하면, 프레임(10) 상에 칩이 적층되고, 그 최상층 칩(50)과 두 번째 집(40)은 서로 겹쳐지는 것으로 두 번째 칩(40)의 양측을 최상층의 칩(50)에 대해 돌출시켜, 본딩 와이어(60)를 본딩하기 위해 미리 남겨두는 공간을 형성한다. 최하층의 칩(30)(도 5에는 미도시)은 본딩 와이어를 본딩하기 위한 공간을 마련할 수 없기 때문에 플립칩 본딩 방식으로 결합시킨다. 또한, 도 6에 도시된 바와 같이, 두 번째 칩(40)과 최상층의 칩(50)은 각각 땜납 볼(70)을 통해 플립칩 본딩 방식으로 결합된다.

또한, 프레임(10) 상에 겹쳐지는 칩은, 도 8을 참조하면, 최하층의 칩(30)의 위쪽으로는 두 개의 칩(40, 40')이 평행하게 적층되고, 두 개의 칩(40, 40')간에 간극이 마련되며, 두 개의 칩(40, 40') 위쪽으로 칩(50)이 더 적층된다. 이때, 각층의 칩의 외형은 위에서 밑으로 갈수록 서서히 증가하거나, 위에서 밑으로 갈수록 서서히 감소하여도, 혹은 상하가 작고 중앙이 크게 하여도(도 7에 도시된 바와 같이) 된다.

나아가, 도 9, 도 10에 도시된 바와 같이, 세 개의 칩(30, 40, 50)에 접속되는 제어 IC(80)는, 접속선에 의해 접속될 수 있고, 봉지할 때에 함께 봉입하거나 혹은 봉입하지 않는 방법으로, 내장식 혹은 외부 접속식의 제어 IC(80)를 형성한다.

이상과 같은 본 고안의 장치는 다음과 같은 실용상 이점을 가진다.

1. 서로 다른 파장을 발하는 칩을 적층 방식으로 결합시킴으로써, 종래의 혼합 발광 다이오드가 각 칩의 빛의 교차 개소에서 생기는 빛의 혼합성 악화나 균일 발광이 불가능하다는 결점을 효과적으로 개선할 수 있다.

2. 상기 칩은 종래와 다른 결합 방식으로, 칩과 칩의 교차, 중복 범위가 확대되고 발광되는 혼합광이 균일하게 된다.

3. 칩 결합 방식을 바꿈으로써, 비용이 증가하지 않는 조건하에서 혼합발광성이 좋고 또한 혼합광의 균일성이 좋은 발광 다이오드를 얻을 수 있다.

그러나, 이상에 개시된 각각의 구체적인 구성은, 단지 본 고안의 실시가능한 실시예에 지나지 않고, 본 고안의 특징을 한정하는 것이 아니며, 당해 분야에 있어서 통상의 지식을 가진 자라면 본 고안의 정신과 원리 안에서 다양하게 변형, 수정하여 실시할 수 있을 것이다. 따라서, 본 고안의 권리범위는 하기의 청구범위에 의해 정해진다.

도 1은 본 고안의 실시예의 일부를 나타내는 도면이다.

도 2는 본 고안의 실시예 1의 제1응용예를 나타내는 도면이다.

도 3은 본 고안의 실시예 1의 제2응용예를 나타내는 도면이다.

도 4는 본 고안의 실시예 1의 제3응용예를 나타내는 도면이다.

도 5는 본 고안의 제2실시예에 따른 칩의 평면도이다.

도 6은 본 고안의 실시예 2의 제2응용예를 나타내는 도면이다.

도 7은 본 고안의 실시예 3의 제1응용예를 나타내는 도면이다.

도 8은 본 고안의 실시예 3의 제2응용예를 나타내는 도면이다.

도 9는 본 고안의 외부 접속식 제어 IC를 나타내는 블록도이다.

도 10은 본 고안의 내장식 제어 IC를 나타내는 블록도이다.

도 11은 종래의 백색광 다이오드의 평면도이다.

<부호의 설명>

10...프레임 20...광투과물질

30, 40, 40', 50...칩 60...본딩 와이어

70...땜납 볼 80...제어 IC

A1, A2, A3...발광 칩 B...리드선

C...패키지 D...접속 핀

E...제어 칩

Claims (12)

1. 프레임 상에 적어도 두 개의 칩이 결합되고, 상기 두 개의 칩은, 서로 중첩되도록 겹쳐지고, 또한 칩 별로 전기적 접속이 이루어지며, 균일한 혼합광을 발광시키는 것을 특징으로 하는 발광 다이오드 구조.
2. 제1항에 있어서,

   상기 프레임은, 금속 프레임, 각종의 회로판(PCB), 알루미늄 기판, 세라믹 기판 중 어느 하나인 것을 특징으로 하는 발광 다이오드 구조.
3. 제1항에 있어서,

   상기 칩 별 전기적 접속은, 와이어 본딩 방식에 의해 이루어지는 것을 특징으로 하는 발광 다이오드 구조.
4. 제1항에 있어서,

   상기 칩 별 전기적 접속은, 땜납 볼을 가지고 또한 플립칩 본딩 방식으로 이루어지는 것을 특징으로 하는 발광 다이오드 구조.
5. 제1항에 있어서,

   상기 칩 별 전기적 접속은, 와이어 본딩 방식과 땜납 볼 플립칩 본딩 방식의 조합으로 이루어지는 것을 특징으로 하는 발광 다이오드 구조.
6. 제1항에 있어서,

   상기 적층 결합된 적어도 두 개의 칩은, 광투과물질로 덮이지 않고 공기중에 직접 노출되는 것을 특징으로 하는 발광 다이오드 구조.
7. 제1항에 있어서,

   상기 적층 결합된 적어도 두 개의 칩은, 광투과물질로 덮이도록 마련되는 것을 특징으로 하는 발광 다이오드 구조.
8. 제7항에 있어서,

   상기 광투과물질은 실리콘(Silicone)인 것을 특징으로 하는 발광 다이오드 구조.
9. 제7항에 있어서,

   상기 광투과물질은 에폭시 수지(Epoxy, EP)인 것을 특징으로 하는 발광 다이오드 구조.
10. 제7항에 있어서,

    상기 광투과물질은 실리콘과 에폭시 수지의 혼합체인 것을 특징으로 하는 발광 다이오드 구조.
11. 제1항에 있어서,

    상기 적층 결합된 적어도 두 개의 칩은, 내장식의 제어 IC를 구비하는 것을 특징으로 하는 발광 다이오드 구조.
12. 제1항에 있어서,

    상기 적층 결합된 적어도 두 개의 칩은, 외부 접속식의 제어 IC를 구비하는 것을 특징으로 하는 발광 다이오드 구조.