KR20040105056A - Method and circuit for controlling bias current of semiconductor device - Google Patents
Method and circuit for controlling bias current of semiconductor device Download PDFInfo
- Publication number
- KR20040105056A KR20040105056A KR1020030035902A KR20030035902A KR20040105056A KR 20040105056 A KR20040105056 A KR 20040105056A KR 1020030035902 A KR1020030035902 A KR 1020030035902A KR 20030035902 A KR20030035902 A KR 20030035902A KR 20040105056 A KR20040105056 A KR 20040105056A
- Authority
- KR
- South Korea
- Prior art keywords
- bias current
- fuse
- cutting
- information
- enable signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 바이어스 전류 조절방법 및 회로에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a bias current adjusting method and a circuit of a semiconductor device.
반도체 장치, 특히 반도체 메모리장치는 일반적으로 바이어스 전류(Bias current)를 이용하는 아날로그 회로를 포함하고 있으며 따라서 정확한 특성을 위하여 바이어스 전류를 특별히 관리해야 할 필요성이 있다. 특히 반도체 메모리장치에서 지연동기 루프(Delay Locked Loop, DLL)에 사용되는 바이어스 전류는 고속동작을 위해 안정적으로 공급되어야 할 필요가 있으며 따라서 소정의 규격으로 바이어스 전류량을 관리하고 있다.Semiconductor devices, in particular semiconductor memory devices, generally include analog circuits that use bias currents, and therefore there is a need for special management of bias currents for accurate characteristics. In particular, a bias current used for a delay locked loop (DLL) in a semiconductor memory device needs to be stably supplied for high-speed operation, and therefore, a bias standard manages the bias current amount.
그러나 설계상의 바이어스 전류는 제조과정에서 각종 외부 변화(variation) 에 의해 설계 당시의 환경과 달라질 수 있으며 이는 바로 안정적이고 규격화되어 관리되어야 할 바이어스 전류량에 변화를 가져오게 된다. 따라서 일반적으로 이러한 제조상의 외부 요인에 의한 변화를 퓨즈(Fuse)들을 이용하여 상쇄시켜 원하는 바이어스 전류를 최종적으로 얻는다. 이를 위해서는 신속하고 정확하게 원하는 퓨즈들을 컷팅시키는 것 못지않게 실제 행해진 퓨즈 컷팅에 대한 정보를 신속하고 정확하게 얻는 것 또한 바이어스 전류 조절을 위해 중요하다.However, the design bias current may be different from the environment at the time of design due to various external variations in the manufacturing process, which immediately changes the amount of bias current to be stable and standardized and managed. Therefore, in general, the change caused by external factors in manufacturing is canceled by using fuses to finally obtain a desired bias current. To do this, it is also important for the bias current control to obtain information about the actual fuse cutting that is done as well as to quickly and accurately cut the desired fuses.
도 1은 종래의 바이어스 전류 조절방법을 개략적으로 나타내는 도면이다. 종래의 바이어스 전류 조절방법에서는 도 1의 도면에서 보는 바와 같이 먼저 소정의 바이어스 회로에서 생성되는 바이어스 전류를 웨이퍼 상태에서 테스트용 패드(Pad)를 이용하여 측정한 뒤 측정된 바이어스 전류가 사양(Specification) 범위에 포함되는 지 벗어나는 지를 판단한다(S11 단계).1 is a view schematically showing a conventional bias current adjusting method. In the conventional bias current adjusting method, as shown in the drawing of FIG. 1, first, a bias current generated in a predetermined bias circuit is measured using a test pad in a wafer state, and then the measured bias current is specified. It is determined whether or not included in the range (step S11).
판단결과 측정된 바이어스 전류가 사양 범위에 포함될 경우에는 칩을 조립(Pakage)한다(S12 단계). 판단결과 측정된 바이어스 전류가 사양 범위를 벗어날 경우에는 즉 목표값에서 변화되어 있을 경우에는, 상기 바이어스 전류의 양을 조절하기 위해 미리 준비된 복수개의 퓨즈들(Fuse[0] 내지 Fuse[n])을 선택적으로 컷팅함으로써 바이어스 전류의 양을 미세 조정하여 목표값에 맞춘다(S13). 다음에상기 바이어스 전류를 다시 측정하여 측정된 바이어스 전류가 사양 범위에 포함되는 지 벗어나는 지를 다시 판단한다(S14 단계).If the measured bias current is within the specification range as a result of determination, the chip is assembled (step S12). When the measured bias current is out of the specification range, that is, when it is changed from the target value, the plurality of fuses Fuse [0] to Fuse [n] prepared in advance to adjust the amount of the bias current are determined. By selectively cutting, the amount of bias current is finely adjusted to fit the target value (S13). Next, the bias current is measured again to determine whether the measured bias current falls within a specification range or not (step S14).
그런데 상기 다시 측정된 바이어스 전류가 사양 범위를 벗어났을 경우에 즉 목표값이 나오지 않았을 경우에, 실제 퓨즈컷팅이 원하는 대로 이루어졌는지 확인하는 방법에는 현미경을 이용한 접안 검사와 모든 종류의 퓨즈 컷팅 정보를 담은 웨이퍼 맵(Wafer map) 정보에서 상기 퓨즈 컷팅에 대한 정보를 추출하는 방법이 있다.However, when the measured bias current is outside the specification range, that is, when the target value does not come out, the method of confirming that the actual fuse cutting is performed as desired includes the eyepiece inspection using a microscope and all kinds of fuse cutting information. There is a method of extracting information about the fuse cutting from wafer map information.
이 방법들중 접안 검사의 경우 수동으로 정확한 퓨즈 위치를 찾아야 하며 또한 컷팅 여부를 사람의 눈으로 검사해야 하므로 웨이퍼 상태에 따라 오류의 가능성이 있다. 한편 웨이퍼 맵에 의한 방법은 방대한 양의 정보 중에서 특정 퓨즈 정보를 찾아야 하는 번거로움이 있으며 또한 상기 퓨즈 정보에 의해서는 장비에 의한 퓨즈 컷팅 실행 여부만 확인 가능할 뿐 실제로 전기적으로 컷팅이 이루어졌는지 그렇지 않은지를 확인할 수 없다.Of these methods, the eyepiece inspection has to find the exact fuse position manually and the human eye to check whether the cut is possible, so there is a possibility of error depending on the wafer condition. On the other hand, the method using the wafer map is troublesome to find specific fuse information among a large amount of information, and the fuse information can only check whether the fuse is cut by the equipment and whether or not the cutting is actually made electrically. Can not confirm.
따라서 본 발명이 이루고자하는 기술적 과제는, 빠르고 정확하게 퓨즈 컷팅 정보를 읽어내어 바이어스 전류를 정확하게 조절할 수 있는 바이어스 전류 조절방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a bias current adjusting method capable of quickly and accurately reading fuse cutting information and accurately adjusting bias current.
본 발명이 이루고자하는 다른 기술적 과제는, 빠르고 정확하게 퓨즈 컷팅 정보를 읽어내어 바이어스 전류를 정확하게 조절할 수 있는 바이어스 전류 조절회로를 제공하는 데 있다.Another object of the present invention is to provide a bias current control circuit capable of accurately adjusting the bias current by reading fuse cutting information quickly and accurately.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 종래의 바이어스 전류 조절방법을 개략적으로 나타내는 도면이다.1 is a view schematically showing a conventional bias current adjusting method.
도 2는 본 발명의 일실시예에 따른 바이어스 전류 조절방법을 개략적으로 나타내는 도면이다.2 is a view schematically showing a bias current adjusting method according to an embodiment of the present invention.
도 3은 도 2에 도시된 바이어스 전류 조절방법을 수행하는 본 발명의 일실시예에 따른 바이어스 전류 조절회로를 나타내는 도면이다.3 is a diagram illustrating a bias current adjusting circuit according to an embodiment of the present invention performing the bias current adjusting method shown in FIG. 2.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 바이어스 전류 조절방법은, 소정의 바이어스 회로에서 생성되는 바이어스 전류를 웨이퍼 상태에서 측정하는 단계; 측정된 바이어스 전류가 사양 범위에 포함되는 지 벗어나는 지를 판단하는 단계; 판단결과 측정된 바이어스 전류가 사양 범위를 벗어날 경우에는 상기 바이어스 전류의 양을 조절하기 위한 복수개의 퓨즈들을 선택적으로 컷팅하여 상기 바이어스 전류를 미세 조정하는 단계; 상기 퓨즈 컷팅에 대한 정확성 여부를 판단하기 위해, 칩 외부에서 인가되는 외부 명령에 의해 상기 퓨즈 컷팅에 대한 정보를 읽어내는 단계; 상기 읽어낸 퓨즈 컷팅에 대한 정보를 직렬 레지스터에 저장하는 단계; 및 칩 외부에서 상기 직렬 레지스터에 저장된 퓨즈 컷팅에 대한 정보를 읽어내어 상기 퓨즈 컷팅에 대한 정확성을 판단하는 단계를 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a bias current adjusting method, comprising: measuring a bias current generated in a predetermined bias circuit in a wafer state; Determining whether the measured bias current is within or outside the specification range; Finely adjusting the bias current by selectively cutting a plurality of fuses for controlling the amount of the bias current when the measured bias current is out of a specification range as a result of the determination; Reading information about the fuse cutting by an external command applied from outside the chip to determine whether the fuse cutting is accurate; Storing information about the read fuse cutting in a serial register; And reading the information on the fuse cutting stored in the serial register from the outside of the chip to determine the accuracy of the fuse cutting.
상기 본 발명에 따른 바이어스 전류 조절방법은, 상기 바이어스 전류를 판단하는 단계에서 판단결과 측정된 바이어스 전류가 사양 범위에 포함될 경우에는 칩을 조립하는 단계를 더 구비한다.The bias current adjusting method according to the present invention further includes assembling a chip when the bias current measured as a result of the determination in the determining of the bias current is within a specification range.
상기 본 발명에 따른 바이어스 전류 조절방법은, 상기 퓨즈 컷팅에 대한 정확성을 판단하는 단계 후, 판단결과 퓨즈 컷팅이 정확히 이루어지지 않았을 경우에는 상기 복수개의 퓨즈들을 다시 선택적으로 컷팅하여 상기 바이어스 전류의 양을 다시 미세 조정하는 단계; 상기 바이어스 전류를 웨이퍼 상태에서 다시 측정하여 측정된 바이어스 전류가 사양 범위에 포함되는 지 벗어나는 지를 다시 판단하는 단계; 판단결과 다시 측정된 바이어스 전류가 사양 범위에 포함될 경우에는 칩을 조립하는 단계; 및 판단결과 다시 측정된 바이어스 전류가 사양 범위를 벗어날 경우에는 상기 복수개의 퓨즈들을 선택적으로 컷팅하는 단계로 되돌아 가는 단계를 더 구비한다.In the bias current adjusting method according to the present invention, after determining the accuracy of the fuse cutting, if the fuse cutting is not performed correctly, the plurality of fuses are selectively cut again to reduce the amount of the bias current. Fine tuning again; Measuring the bias current again in a wafer state to re-determine whether the measured bias current falls within a specification range; Assembling the chip when the measured bias current is again included in the specification range; And returning to the step of selectively cutting the plurality of fuses when the measured bias current is out of the specification range.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 바이어스 전류 조절회로는, 소정의 바이어스 회로에서 생성되는 바이어스 전류의 양을 조절하기 위한 복수개의 퓨즈들; 칩 외부에서 인가되는 외부 명령을 수신하여 퓨즈정보 독출 인에이블 신호를 발생하는 퓨즈정보 독출 인에이블 신호 발생회로; 및 상기 퓨즈정보 독출 인에이블 신호에 응답하여 상기 복수개의 퓨즈들로부터 독출된 퓨즈정보를 저장하는 직렬 레지스터를 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a bias current control circuit comprising: a plurality of fuses for adjusting an amount of a bias current generated in a predetermined bias circuit; A fuse information read enable signal generation circuit configured to receive an external command applied from outside the chip and generate a fuse information read enable signal; And a serial register configured to store fuse information read from the plurality of fuses in response to the fuse information read enable signal.
바람직한 실시예에 따르면 상기 독출 인에이블 신호 발생회로는, 상기 외부 명령을 저장하는 레지스터; 및 상기 레지스터의 출력신호, 상기 레지스터의 출력신호를 읽어내라는 레지스터 독출 인에이블 신호, 및 상기 퓨즈정보를 읽어내라는 퓨즈 인에이블 신호를 수신하여 상기 퓨즈정보 독출 인에이블 신호를 출력하는 논리게이트를 구비한다.According to a preferred embodiment, the read enable signal generation circuit includes: a register for storing the external command; And a logic gate configured to receive the output signal of the register, the register read enable signal to read the output signal of the register, and the fuse enable signal to read the fuse information to output the fuse information read enable signal. Equipped.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 2는 본 발명의 일실시예에 따른 바이어스 전류 조절방법을 개략적으로 나타내는 도면이다.2 is a view schematically showing a bias current adjusting method according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일실시예에 따른 바이어스 전류 조절방법에서는 먼저 소정의 바이어스 회로에서 생성되는 바이어스 전류를 웨이퍼 상태에서 측정하여 측정된 바이어스 전류가 사양 범위에 포함되는 지 벗어나는 지를 판단한다(S21 단계).Referring to FIG. 2, in the bias current adjusting method according to an embodiment of the present invention, first, a bias current generated in a predetermined bias circuit is measured in a wafer state to determine whether the measured bias current falls within a specification range. (Step S21).
판단결과 측정된 바이어스 전류가 사양 범위에 포함될 경우에는 칩을 조립(Pakage)한다(S22 단계). 판단결과 측정된 바이어스 전류가 사양 범위를 벗어날 경우에는 즉 목표값에서 변화되어 있을 경우에는, 상기 바이어스 전류의 양을 조절하기 위해 미리 준비된 복수개의 퓨즈들(Fuse[0] 내지 Fuse[n])을 선택적으로 컷팅함으로써 바이어스 전류의 양을 미세 조정하여 목표값에 맞춘다(S23 단계).If the measured bias current is within the specification range as a result of determination, the chip is assembled (step S22). When the measured bias current is out of the specification range, that is, when it is changed from the target value, the plurality of fuses Fuse [0] to Fuse [n] prepared in advance to adjust the amount of the bias current are determined. By selectively cutting, the amount of bias current is finely adjusted to fit the target value (step S23).
다음에 퓨즈 컷팅에 대한 정확성 여부를 판단하기 위해, 칩 외부에서 인가되는 외부 명령(Read CMD)에 의해 퓨즈 컷팅에 대한 정보(Bias<n:0>)를 읽어낸다(S24 단계). 다음에 읽어낸 퓨즈 컷팅에 대한 정보(Bias<n:0>)를 직렬 레지스터에 저장한다(S25 단계). 다음에 칩 외부에서 상기 직렬 레지스터에 저장된 퓨즈 컷팅에 대한 정보(Bias<n:0>)를 읽어내어 퓨즈 컷팅에 대한 정확성을 판단한다(S26 단계).Next, in order to determine whether the fuse is accurate or not, information on the fuse cutting (Bias <n: 0>) is read by an external command (Read CMD) applied from outside the chip (step S24). Next, the read fuse cutting information (Bias <n: 0>) is stored in the serial register (step S25). Next, the accuracy of the fuse cutting is determined by reading information (Bias <n: 0>) about the fuse cutting stored in the serial register from the outside of the chip (step S26).
판단결과 퓨즈 컷팅이 정확히 이루어지지 않았을 경우에는 복수개의 퓨즈들(Fuse[0] 내지 Fuse[n])을 다시 선택적으로 컷팅함으로써 바이어스 전류의 양을 다시 미세 조정한다(S23 단계). 다음에 바이어스 전류를 웨이퍼 상태에서 다시 측정하여 측정된 바이어스 전류가 사양 범위에 포함되는 지 벗어나는 지를 다시 판단한다(S27 단계).If it is determined that the fuse is not cut correctly, the amount of bias current is finely adjusted again by selectively cutting the plurality of fuses Fuse [0] to Fuse [n] again (step S23). Next, the bias current is measured again in the wafer state to determine again whether or not the measured bias current is within the specification range (step S27).
판단결과 다시 측정된 바이어스 전류가 사양 범위에 포함될 경우에는 칩을 조립(Pakage)한다(S22 단계). 판단결과 다시 측정된 바이어스 전류가 사양 범위를 벗어날 경우에는 상기 복수개의 퓨즈들을 선택적으로 컷팅하는 단계로 되돌아 간다.If the measured bias current is again included in the specification range, the chip is assembled (step S22). As a result of the determination, if the measured bias current is out of the specification range, the process returns to the step of selectively cutting the plurality of fuses.
도 3은 도 2에 도시된 바이어스 전류 조절방법을 수행하는 본 발명의 일실시예에 따른 바이어스 전류 조절회로를 나타내는 도면이다.3 is a diagram illustrating a bias current adjusting circuit according to an embodiment of the present invention performing the bias current adjusting method shown in FIG. 2.
도 3을 참조하면, 본 발명의 일실시예에 따른 바이어스 전류 조절회로는, 소정의 바이어스 회로에서 생성되는 바이어스 전류의 양을 조절하기 위한 복수개의 퓨즈들(31), 칩 외부에서 인가되는 외부 명령(Read CMD)을 수신하여 퓨즈정보 독출 인에이블 신호(Fuse_rd_en)를 발생하는 퓨즈정보 독출 인에이블 신호 발생회로(33), 및 퓨즈정보 독출 인에이블 신호(Fuse_rd_en)에 응답하여 상기 복수개의 퓨즈들(31)로부터 독출된 퓨즈정보를 저장하는 직렬 레지스터(33)를 구비한다.Referring to FIG. 3, a bias current control circuit according to an embodiment of the present invention includes a plurality of fuses 31 for controlling an amount of bias current generated in a predetermined bias circuit, and an external command applied from outside the chip. A plurality of fuses in response to a fuse information read enable signal generation circuit 33 that receives Read CMD and generates a fuse information read enable signal Fuse_rd_en, and a fuse information read enable signal Fuse_rd_en. A serial register 33 for storing fuse information read out from the terminal 31;
퓨즈정보 독출 인에이블 신호 발생회로(33)는 레지스터(331) 및 논리게이트(333)를 포함하여 구성된다. 레지스터(331)는 클럭(CLK)에 응답하여 외부 명령(Read CMD)을 저장한다. 논리게이트(333)는 레지스터의 출력신호(Reg.out), 레지스터의 출력신호를 읽어내라는 레지스터 독출 인에이블 신호(Reg.rd_en), 및 퓨즈정보를 읽어내라는 퓨즈 인에이블 신호(Fuse_en)를 수신하여 퓨즈정보 독출 인에이블 신호(Fuse_rd_en)를 출력한다.The fuse information read enable signal generation circuit 33 includes a register 331 and a logic gate 333. The register 331 stores an external command Read CMD in response to the clock CLK. The logic gate 333 receives a register output signal (Reg.out), a register read enable signal (Reg.rd_en) for reading the register output signal, and a fuse enable signal (Fuse_en) for reading fuse information. In response, the fuse information read enable signal Fuse_rd_en is output.
이상에서 설명한 바와 같이 본 발명은 도 1에 도시된 종래의 방법과는 달리 웨이퍼 상에서 바이어스 전류 양에 따라 퓨즈 컷팅이 이루어진 후 재 측정시 퓨즈 컷팅에 대한 정확성 여부를 외부 명령(Read CMD)에 의해 퓨즈 컷팅에 대한 정보를 읽어 들이고 이를 내부에 있는 직렬 레지스터(33)에 저장하여 외부에서 읽어 들이는 방법이다.As described above, the present invention is different from the conventional method shown in FIG. 1 according to the fuse cutting according to the amount of bias current on the wafer after the fuse is measured again by an external command (Read CMD) This is a method of reading information about cutting and storing it in the internal serial register 33 to read it externally.
이러한 방법은 웨이퍼 테스트 과정 중에 외부 명령(Read CMD)을 인가함으로써 간단히 수행될 수 있으며 직렬 레지스터(33)에서 읽어낸 퓨즈 컷팅 정보는 실제로 퓨즈가 컷팅되어야만 발생하는 전기적 신호이므로 가장 정확한 신호라 할 수 있다.This method can be performed simply by applying an external command (Read CMD) during the wafer test process, and the fuse cutting information read from the serial register 33 is the most accurate signal because it is an electrical signal generated only when the fuse is actually cut. .
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiment has been disclosed in the drawings and specification above. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따른 방법 및 회로에서는 직렬 레지스터를 이용하여 퓨즈 컷팅 정보를 외부에서 읽어 내므로 빠르고 정확하게 퓨즈 컷팅 정보를얻어내어 바이어스 전류를 정확하게 조절할 수 있는 장점이 있다.As described above, in the method and the circuit according to the present invention, since the fuse cutting information is read from the outside using a series resistor, it is possible to obtain the fuse cutting information quickly and accurately to accurately adjust the bias current.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030035902A KR20040105056A (en) | 2003-06-04 | 2003-06-04 | Method and circuit for controlling bias current of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030035902A KR20040105056A (en) | 2003-06-04 | 2003-06-04 | Method and circuit for controlling bias current of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040105056A true KR20040105056A (en) | 2004-12-14 |
Family
ID=37380217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030035902A KR20040105056A (en) | 2003-06-04 | 2003-06-04 | Method and circuit for controlling bias current of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040105056A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100580607C (en) * | 2005-05-17 | 2010-01-13 | 冲电气工业株式会社 | Analog semiconductor integrated circuit and method of adjusting same |
-
2003
- 2003-06-04 KR KR1020030035902A patent/KR20040105056A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100580607C (en) * | 2005-05-17 | 2010-01-13 | 冲电气工业株式会社 | Analog semiconductor integrated circuit and method of adjusting same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472897B1 (en) | Circuit and method for trimming integrated circuits | |
| US7539075B2 (en) | Implementation of a fusing scheme to allow internal voltage trimming | |
| US6566900B2 (en) | Integrated on-chip process, temperature, and voltage sensor module | |
| US20050270871A1 (en) | Semiconductor integrated circuit device, and adjustment method of semiconductor integrated circuit device | |
| US6366154B2 (en) | Method and circuit to perform a trimming phase | |
| US7804371B2 (en) | Systems, modules, chips, circuits and methods with delay trim value updates on power-up | |
| US20100125761A1 (en) | System and method for wafer-level adjustment of integrated circuit chips | |
| JP2007134701A (en) | Method and device for memorizing circuit calibration information | |
| KR20190062933A (en) | Apparatus for testing semiconductor device method tof testing semiconductor device | |
| US20090046519A1 (en) | Method, device and system for configuring a static random access memory cell for improved performance | |
| KR20040105056A (en) | Method and circuit for controlling bias current of semiconductor device | |
| US20030222655A1 (en) | Adjustment and calibration system to store resistance settings to control chip/package resonance | |
| US7760008B2 (en) | Digital trimming in a microelectronic device | |
| US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
| US6704676B2 (en) | Method and circuit configuration for identifying an operating property of an integrated circuit | |
| US7487571B2 (en) | Control adjustable device configurations to induce parameter variations to control parameter skews | |
| US6993467B2 (en) | Method and circuits for performing offline circuit trimming | |
| KR102233516B1 (en) | Otp memory control system, programming and read circuitry for small pin package otp memory | |
| US20240175913A1 (en) | Method for accurate reference voltage trimming | |
| TWI550285B (en) | And a storage device and electronic device for electrically correcting parameters of the wafer | |
| KR100642915B1 (en) | A method for measuring/trimming a reference clock cycle of oscillator and an oscillator thereof | |
| US7113015B2 (en) | Circuit for setting a signal propagation time for a signal on a signal line and method for ascertaining timing parameters | |
| US20010026173A1 (en) | Integrated circuit with actuation circuit for actuating a driver circuit | |
| JPH10334787A (en) | Fuse trimming circuit | |
| JP2002231887A (en) | Circuit for trimming integrated circuit and method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |