KR20040098910A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20040098910A
KR20040098910A KR1020030031233A KR20030031233A KR20040098910A KR 20040098910 A KR20040098910 A KR 20040098910A KR 1020030031233 A KR1020030031233 A KR 1020030031233A KR 20030031233 A KR20030031233 A KR 20030031233A KR 20040098910 A KR20040098910 A KR 20040098910A
Authority
KR
South Korea
Prior art keywords
electrode
region
address
electrodes
scan
Prior art date
Application number
KR1020030031233A
Other languages
Korean (ko)
Inventor
윤차근
안재영
안정근
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030031233A priority Critical patent/KR20040098910A/en
Publication of KR20040098910A publication Critical patent/KR20040098910A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

PURPOSE: A plasma display panel is provided to achieve improved discharge characteristics by enhancing arrangement of scan electrodes and display electrodes such that the arrangement is suitable to dual scan operation. CONSTITUTION: A plasma display panel comprises first address electrodes(8a) and second address electrodes(8b) arranged in a first region and a second region on a first substrate, respectively; and scan electrodes(16Y) and display electrodes(16X) arranged perpendicularly to the first and second address electrodes on a second substrate facing the first substrate. An arrangement order of the scan electrodes and the display electrodes in the first region is opposite to an arrangement order of the scan electrodes and the display electrodes in the second region.

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 듀얼 스캔(dual scan) 구동에 적합하도록 주사 전극과 표시 전극의 배열을 변경하여 방전 특성을 향상시킨 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having improved discharge characteristics by changing an arrangement of scan electrodes and display electrodes to be suitable for dual scan driving.

일반적으로 플라즈마 디스플레이 패널(PDP; plasma display panel)은 방전셀 내에서 일어나는 기체 방전에 의한 진공 자외선으로 형광막을 여기시켜 임의의 화상을 구현한다. 이러한 방전셀은 통상적으로 임의의 패턴(스트라이프, 격자 또는 그 이외 다른 형상)을 가지고 후면 기판 상에 위치하는 격벽에 의해 형성된다.In general, a plasma display panel (PDP) excites a fluorescent film with vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell to realize an arbitrary image. Such discharge cells are typically formed by barrier ribs positioned on the back substrate with any pattern (stripe, grating or other shape).

통상의 3전극 면방전 방식의 교류형 플라즈마 디스플레이 패널에서는, 각각의 방전셀에 대응하여 후면 기판에는 어드레스 전극이, 그리고 전면 기판에는 어드레스 전극과 직교 상태로 배치되는 주사 전극과 표시 전극이 위치한다.In a conventional three-electrode surface discharge type AC plasma display panel, an address electrode is disposed on a rear substrate and a scan electrode and a display electrode disposed orthogonally to an address electrode on a rear substrate corresponding to each discharge cell.

이로서 플라즈마 디스플레이 패널은 잘 알려진 바와 같이, 새로운 정보를 셀에 기억시키도록 준비하는 초기화 구간과, 어드레스 전극과 주사 전극간 방전을 통해 셀을 선택하는 어드레스 구간과, 주사 전극과 표시 전극간 방전에 의해 실질적인 발광이 이루어지는 유지 구간으로 나뉘어 구동하며, 이 세 구간을 통해 하나의 화면을 표시하게 된다.As a result, the plasma display panel, as is well known, includes an initialization section for preparing new information in a cell, an address section for selecting a cell through discharge between the address electrode and the scan electrode, and a discharge between the scan electrode and the display electrode. The driving is divided into sustaining sections in which actual light emission is performed, and one screen is displayed through these three sections.

한편, 화면의 수직 해상도가 768 이상인 고화질급 플라즈마 디스플레이 패널에서는 어드레스 전극을 두 영역으로 분리하여 듀얼 스캔 방식으로 구동하는 것이 일반적이다. 이 경우, 패널의 중앙부에서 어드레스 전극은 상호 간섭을 일으키지 않으면서 공정상 구현 가능한 거리를 가지고 서로 떨어져 위치하게 된다.On the other hand, in a high-definition plasma display panel having a vertical resolution of 768 or more, it is common to separate the address electrode into two regions and drive the dual scan method. In this case, at the center of the panel, the address electrodes are positioned apart from each other at a processable distance without causing mutual interference.

도 3은 듀얼 스캔 방식으로 구동하는 플라즈마 디스플레이 패널에 있어서 어드레스 전극과 주사 전극 및 표시 전극을 나타낸 개략도이다. 도시한 바와 같이, 어드레스 전극(1)은 패널의 상, 하 영역(A, B)으로 분리되어 있으며, 통상의 플라즈마 디스플레이 패널에서는 모든 화소 내에서 주사 전극(3Y)이 표시 전극(3X) 위에 배치되거나, 도시한 것과 반대로 표시 전극(3X)이 주사 전극(3Y) 위에 배치되는 구성으로 이루어진다.3 is a schematic diagram illustrating an address electrode, a scan electrode, and a display electrode in a plasma display panel driven by a dual scan method. As shown, the address electrode 1 is divided into the upper and lower regions A and B of the panel. In a typical plasma display panel, the scan electrode 3Y is disposed on the display electrode 3X in all pixels. Alternatively, as shown in the drawing, the display electrode 3X is disposed on the scan electrode 3Y.

이로서 패널의 상부 영역(A) 중 최하단에 위치하는 화소들을 살펴보면, 이 화소들에서 어드레스 방전이 일어나는 어드레스 전극(1)과 주사 전극(3Y)의 교차부분은 어드레스 전극(1)의 끝단과 임의의 거리를 두고 떨어져 있는 반면, 패널의 하부 영역(B) 중 최상단에 위치하는 화소들에서는 어드레스 방전이 일어나는 어드레스 전극(1)과 주사 전극(3Y)의 교차 부분이 거의 어드레스 전극(1)의 끝단부가 된다.Thus, when looking at the pixels located at the lowest end of the upper region A of the panel, the intersection of the address electrode 1 and the scan electrode 3Y where the address discharge occurs in these pixels is an arbitrary end of the address electrode 1. In the pixels located at the top of the lower region B of the panel, the intersection of the address electrode 1 and the scan electrode 3Y where the address discharge occurs is almost at the end of the address electrode 1 while being spaced apart from each other. do.

그런데 통상적으로 긴 도체의 끝단은 소위 "엣지 이펙트(edge effect)"에 의해 전자기적 특성이 급격하게 변하며, 더욱이 플라즈마 디스플레이 패널에서 고해상도를 위해 화소의 크기를 작게 하는 경우, 엣지 이펙트가 더 큰 영향을 미치게 된다.In general, however, the end of a long conductor has a drastic change in electromagnetic characteristics due to the so-called "edge effect", and furthermore, when the pixel size is reduced for high resolution in a plasma display panel, the edge effect has a greater effect. Go crazy.

이로서 패널 상부 영역(A)의 최하단에 위치하는 화소들과, 패널 하부 영역(B)의 최상단에 위치하는 화소들에서 어드레스 방전 특성이 달라지며, 특히 어드레스 방전이 어드레스 전극(1) 끝단에서 일어나는 화소들에서는 어드레스 방전 특성이 훨씬 취약해진다. 그 결과, 패널 하부 영역(B) 최상단의 화소들에서 어드레스 방전 특성이 저하되어 표시 품위를 저하시키는 문제가 있다.As a result, the address discharge characteristics of the pixels positioned at the lowermost end of the upper panel area A and the pixels positioned at the uppermost end of the panel lower area B are different. In particular, the pixel at which the address discharge occurs at the end of the address electrode 1 is different. In this case, the address discharge characteristic becomes much weaker. As a result, there is a problem in that the address discharge characteristics are deteriorated in the pixels at the uppermost end of the panel lower region B, thereby degrading display quality.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 듀얼 스캔 방식으로 구동하는 플라즈마 디스플레이 패널에서 방전 특성이 우수하지 못한 화소들의 방전 특성을 개선하여 표시 품위를 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to improve the display quality by improving the discharge characteristics of pixels having poor discharge characteristics in a plasma display panel driven by a dual scan method. To provide a panel.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 중 어드레스 전극과 주사 전극 및 표시 전극의 개략도이다.1 is a schematic diagram of an address electrode, a scan electrode, and a display electrode of a plasma display panel according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시한 전극들을 구비한 플라즈마 디스플레이 패널의 부분 분해 사시도이다.FIG. 2 is a partially exploded perspective view of the plasma display panel having the electrodes shown in FIG. 1.

도 3은 종래 기술에 의한 플라즈마 디스플레이 패널 중 어드레스 전극과 주사 전극 및 표시 전극의 개략도이다.3 is a schematic diagram of an address electrode, a scan electrode, and a display electrode in a plasma display panel according to the prior art.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

제1기판 상에서 패널의 제1, 2영역에 각각 위치하는 제1 및 제2어드레스 전극들과, 제1기판에 대향하는 제2기판 상에서 제1, 2어드레스 전극들과 직교 상태로 배치되는 주사 전극 및 표시 전극들을 구비하여 듀얼 스캔(dual scan) 방식으로 구동하는 플라즈마 디스플레이 패널에 있어서, 제1영역에 위치하는 주사 전극과 표시 전극의 배열 순서가 제2영역에 위치하는 주사 전극 및 표시 전극의 배열 순서와 반대로 이루어지는 플라즈마 디스플레이 패널을 제공한다.First and second address electrodes positioned in the first and second regions of the panel on the first substrate, respectively, and a scan electrode disposed orthogonally to the first and second address electrodes on the second substrate facing the first substrate. And a display panel including a plurality of display electrodes for driving in a dual scan method, the arrangement of a scan electrode and a display electrode positioned in a first area and a scan electrode and a display electrode arranged in a second area. A plasma display panel is provided which is made in the reverse order.

상기 제1영역은 제2영역에 대향하는 제1화소 라인을 구비하며, 제1화소 라인에서는 제2영역에 대향하는 제1어드레스 전극 끝단으로부터 표시 전극과 주사 전극이 위치한다. 또한, 제2영역은 제1영역에 대향하는 제2화소 라인을 구비하며, 제2화소 라인에서는 제1영역에 대향하는 제2어드레스 전극 끝단으로부터 표시 전극과 주사 전극이 위치한다.The first region has a first pixel line facing the second region, and the display electrode and the scan electrode are positioned at the end of the first address electrode facing the second region in the first pixel line. In addition, the second region has a second pixel line facing the first region, and the display electrode and the scan electrode are positioned at an end of the second address electrode facing the first region in the second pixel line.

바람직하게, 제1영역에서는 제2영역에 대향하는 제1어드레스 전극 끝단으로부터 제1어드레스 전극 방향을 따라 표시 전극과 주사 전극이 순서대로 위치하고, 제2영역에서는 제1영역에 대향하는 제2어드레스 전극 끝단으로부터 제2어드레스 전극 방향을 따라 표시 전극과 주사 전극이 순서대로 위치한다.Preferably, in the first region, the display electrode and the scan electrode are sequentially positioned from the end of the first address electrode facing the second region along the direction of the first address electrode, and in the second region, the second address electrode facing the first region. The display electrode and the scan electrode are sequentially positioned from the ends along the direction of the second address electrode.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 중 어드레스 전극과 주사 전극 및 표시 전극의 개략도이고, 도 2는 도 1에 도시한 전극들을 구비한 플라즈마 디스플레이 패널의 부분 분해 사시도이다.FIG. 1 is a schematic view of an address electrode, a scan electrode, and a display electrode of a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a partially exploded perspective view of a plasma display panel having electrodes shown in FIG. 1.

도시한 바와 같이, 플라즈마 디스플레이 패널은 2장의 투명한 제1기판(2)과 제2기판(4)을 임의의 간격을 두고 실질적으로 평행하게 배치하고, 이 기판들 사이에 방전 매커니즘에 의해 화상을 구현할 수 있는 구성을 구비한다.As shown, the plasma display panel arranges the two transparent first substrates 2 and the second substrates 4 substantially parallel at random intervals, and implements an image by a discharge mechanism between the substrates. It is provided with a configuration that can.

이의 구성을 구체적으로 살펴보면, 우선 제1기판(2) 상에는 유전층(6)으로 덮여지는 복수의 어드레스 전극들(8)이 스트라이프 패턴으로 형성되고, 유전층(6) 위로 어드레스 전극들(8)과 평행하게 복수의 격벽(10)이 설치된다. 또한 격벽들(10)의 측면과 유전층(6) 상면으로는 적(R), 녹(G), 청(B) 형광체로 이루어지는 형광층(12)이 마련된다.In detail, first, the plurality of address electrodes 8 covered with the dielectric layer 6 are formed in a stripe pattern on the first substrate 2, and are parallel to the address electrodes 8 over the dielectric layer 6. A plurality of partitions 10 are installed. In addition, a fluorescent layer 12 including red (R), green (G), and blue (B) phosphors is provided on the side surfaces of the barrier ribs 10 and the top surface of the dielectric layer 6.

그리고 제1기판(2)에 대향하는 제2기판(4)의 일면에는 어드레스 전극(8)과 직교 상태로 배치되면서 투명 유전층(14)으로 덮여지는 주사 전극(16Y)과 표시 전극(16X)들이 스트라이프 패턴으로 형성된다. 또한 투명 유전층(14) 상에는 MgO 등으로 이루어지는 투명 보호막(18)이 위치한다.On one surface of the second substrate 4 opposite to the first substrate 2, scan electrodes 16Y and display electrodes 16X disposed at right angles to the address electrode 8 and covered with the transparent dielectric layer 14 are covered. It is formed in a stripe pattern. In addition, a transparent protective film 18 made of MgO or the like is disposed on the transparent dielectric layer 14.

상기 격벽들(10)은 그 사이에 형성되는 공간을 방전 공간으로 이루며, 방전 공간 내부로 방전 가스가 주입되어 방전셀(20)을 구성한다. 본 실시예에서 격벽(10)은 격자 모양으로 이루어지나, 본 발명에서 격벽(10)의 모양은 여기에 한정되지 않고, 예를 들어 스트라이프 패턴과 같은 다른 모양으로도 이루어질 수 있다.The partitions 10 constitute a space formed therebetween as a discharge space, and discharge gas is injected into the discharge space to form a discharge cell 20. In the present embodiment, the partition wall 10 is formed in a lattice shape, but the shape of the partition wall 10 in the present invention is not limited thereto, and may also be formed in other shapes such as, for example, a stripe pattern.

전술한 구성의 플라즈마 디스플레이 패널은, 서로 대향하는 제1기판(2)과 제2기판(4)을 맞대로 그 주위를 프릿(22)으로 봉착하고, 프릿(22) 내측으로 방전 가스를 주입하는 과정을 통해 하나의 디스플레이 장치로 완성된다.The plasma display panel having the above-described configuration seals the first substrate 2 and the second substrate 4 facing each other with the frit 22 around each other, and injects discharge gas into the frit 22. Through the process, one display device is completed.

그리고 전술한 플라즈마 디스플레이 패널은 초기화 구간과, 어드레스 전극(8)과 주사 전극(16Y)을 이용한 어드레스 구간 및 주사 전극(16Y)과 표시 전극(16X)을 이용한 유지 구간을 통해 방전셀들(20)을 발광시켜 임의의 화상을 구현한다.The plasma display panel may include discharge cells 20 through an initialization period, an address period using the address electrode 8 and the scan electrode 16Y, and a sustain period using the scan electrode 16Y and the display electrode 16X. The light is emitted to implement an arbitrary image.

여기서, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극(8)이 두 부분으로 분리되어 패널의 상, 하부 영역(A, B)에 각각 제1어드레스 전극들(8a)과 제2어드레스 전극들(8b)이 위치함으로써 공지의 듀얼 스캔(dual scan) 방식으로 구동함과 아울러, 주사 전극(16Y)과 표시 전극(16X)의 배열을 다음과 같이 하여 어드레스 전극(8)의 소위 "엣지 이펙트(edge effect)"에 따른 방전 특성 저하를 방지하는 구성을 채용하고 있다.In the plasma display panel according to the present invention, the address electrode 8 is divided into two parts, so that the first address electrodes 8a and the second address electrodes 8b are respectively disposed on the upper and lower regions A and B of the panel. ) Is driven by a known dual scan method, and the arrangement of the scan electrode 16Y and the display electrode 16X is performed as follows so-called "edge effect" of the address electrode 8. The structure which prevents the fall of the discharge characteristic by "" is employ | adopted.

본 발명에서 상기 구성은, 패널의 상부 영역(A)과 하부 영역(B)에서 어드레스 전극(8) 방향에 따른 주사 전극(16Y)과 표시 전극(16X)의 배열 순서를 서로 반대로 하는 것으로 이루어진다.In the present invention, the above configuration consists of reversing the arrangement order of the scan electrode 16Y and the display electrode 16X along the direction of the address electrode 8 in the upper region A and the lower region B of the panel.

이를 보다 구체적으로 살펴보면, 본 실시예에 의한 플라즈마 디스플레이 패널은 제1어드레스 전극들(8a)이 위치하는 패널의 상부 영역(A)에서는 주사 전극(16Y)을 표시 전극(16X) 위에 배치하고, 제2어드레스 전극들(8b)이 위치하는 패널의 하부 영역(B)에서는 표시 전극(16X)을 주사 전극(16Y) 위에 배치하는 구조로 이루어진다.In more detail, in the plasma display panel according to the present exemplary embodiment, the scan electrode 16Y is disposed on the display electrode 16X in the upper region A of the panel where the first address electrodes 8a are positioned. In the lower region B of the panel where the two address electrodes 8b are positioned, the display electrode 16X is disposed on the scan electrode 16Y.

즉, 패널의 상부 영역(A)에서는 하부 영역(B)에 대향하는 제1어드레스 전극(8a) 끝단으로부터 제1어드레스 전극(8a) 방향을 따라 표시 전극(16X)과 주사전극(16Y)이 순서대로 위치하고, 패널의 하부 영역(B)에서는 상부 영역(A)에 대향하는 제2어드레스 전극(8b) 끝단으로부터 제2어드레스 전극(8b) 방향을 따라 표시 전극(16X)과 주사 전극(16Y)이 순서대로 위치한다.That is, in the upper area A of the panel, the display electrode 16X and the scan electrode 16Y are arranged in the order from the end of the first address electrode 8a facing the lower area B in the direction of the first address electrode 8a. In the lower region B of the panel, the display electrode 16X and the scan electrode 16Y are arranged along the direction of the second address electrode 8b from the end of the second address electrode 8b facing the upper region A. FIG. Located in order.

상기 구조에 의해, 패널 상부 영역(A)의 최하단에 위치하는 화소들(이하, 편의상 '제1화소 라인(24A)'이라 한다)에서, 어드레스 방전이 일어나는 제1어드레스 전극(8a)과 주사 전극(16Y)의 교차 부분은 제1어드레스 전극(8a) 끝단과 임의의 거리를 두고 떨어져 위치하게 된다.According to the above structure, the first address electrode 8a and the scan electrode where address discharge occurs in the pixels located at the lowermost end of the panel upper region A (hereinafter referred to as 'first pixel line 24A' for convenience). The crossing portion of 16Y is positioned apart from the end of the first address electrode 8a at an arbitrary distance.

또한, 패널 하부 영역(B)의 최상단에 위치하는 화소들(이하, 편의상 '제2화소 라인(24B)'이라 한다)에서, 어드레스 방전이 일어나는 제2어드레스 전극(8b)과 주사 전극(16Y)의 교차 부분은 전술한 상부 영역(A) 최하단의 화소들과 마찬가지로 제2어드레스 전극(8b) 끝단과 임의의 거리를 두고 떨어져 위치하게 된다.In addition, the second address electrode 8b and the scan electrode 16Y in which address discharge occurs in pixels positioned at the uppermost end of the panel lower region B (hereinafter, referred to as 'second pixel line 24B' for convenience). The intersecting portions of are positioned to be spaced apart from the end of the second address electrode 8b in the same manner as the pixels at the bottom of the upper region A described above.

이와 같이 본 실시예에 의한 플라즈마 디스플레이 패널은, 패널 상부 영역(A)과 하부 영역(B)의 경계를 이루는 제1화소 라인(24A)과 제2화소 라인(24B)에서 주사 전극(16Y)이 어드레스 전극(8) 끝단과 동일한 거리만큼 떨어져 위치하므로, 어드레스 전극(8) 끝단이 이들 화소 라인의 어드레스 방전에 미치는 영향을 동일하게 하여 패널의 방전 특성을 향상시킨다.As described above, in the plasma display panel according to the present exemplary embodiment, the scan electrodes 16Y are formed at the first pixel line 24A and the second pixel line 24B forming the boundary between the panel upper region A and the lower region B. FIG. Since the electrodes are spaced apart by the same distance from the ends of the address electrodes 8, the effect of the ends of the address electrodes 8 on the address discharge of these pixel lines is equalized to improve the discharge characteristics of the panel.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

이와 같이 본 발명에 따르면, 듀얼 스캔 방식으로 구동하는 플라즈마 디스플레이 패널에 있어서, 상부 영역과 하부 영역의 경계를 이루는 화소 라인에서 어드레스 방전 특성을 균일하게 한다. 그 결과, 본 발명에 의한 플라즈마 디스플레이 패널은 상, 하부 영역 경계부의 방전 특성을 개선하여 표시 품위를 향상시킨다.As described above, according to the present invention, in the plasma display panel driven by the dual scan method, the address discharge characteristics are uniform in the pixel lines forming the boundary between the upper region and the lower region. As a result, the plasma display panel according to the present invention improves the discharge characteristics of the upper and lower region boundary portions to improve the display quality.

Claims (5)

제1기판 상에서 패널의 제1, 2영역에 각각 위치하는 제1 및 제2어드레스 전극들과, 제1기판에 대향하는 제2기판 상에서 제1, 2어드레스 전극들과 직교 상태로 배치되는 주사 전극 및 표시 전극들을 구비하여 듀얼 스캔(dual scan) 방식으로 구동하는 플라즈마 디스플레이 패널에 있어서,First and second address electrodes positioned in the first and second regions of the panel on the first substrate, respectively, and a scan electrode disposed orthogonally to the first and second address electrodes on the second substrate facing the first substrate. And a plasma display panel having display electrodes to drive in a dual scan method. 상기 제1영역에 위치하는 주사 전극과 표시 전극의 배열 순서가 상기 제2영역에 위치하는 주사 전극 및 표시 전극의 배열 순서와 반대로 이루어지는 플라즈마 디스플레이 패널.And an arrangement order of the scan electrodes and the display electrodes positioned in the first area in a reverse order to an arrangement order of the scan electrodes and the display electrodes located in the second area. 제1항에 있어서,The method of claim 1, 상기 제1영역이 제2영역에 대향하는 제1화소 라인을 구비하고, 제1화소 라인에서 제2영역에 대향하는 제1어드레스 전극 끝단으로부터 표시 전극과 주사 전극이 위치함과 아울러, 상기 제2영역이 제1영역에 대향하는 제2화소 라인을 구비하고, 제2화소 라인에서 제1영역에 대향하는 제2어드레스 전극 끝단으로부터 표시 전극과 주사 전극이 위치하는 플라즈마 디스플레이 패널.The first region includes a first pixel line facing the second region, the display electrode and the scan electrode are positioned from an end of the first address electrode facing the second region in the first pixel line, and the second A plasma display panel in which a region has a second pixel line facing the first region, and the display electrode and the scan electrode are positioned from the end of the second address electrode facing the first region in the second pixel line. 제1항에 있어서,The method of claim 1, 상기 제1영역에서는 제2영역에 대향하는 제1어드레스 전극 끝단으로부터 제1어드레스 전극 방향을 따라 표시 전극과 주사 전극이 순서대로 위치하고, 상기 제2영역에서는 제1영역에 대향하는 제2어드레스 전극 끝단으로부터 제2어드레스 전극 방향을 따라 표시 전극과 주사 전극이 순서대로 위치하는 플라즈마 디스플레이 패널.In the first region, the display electrode and the scan electrode are sequentially positioned from the end of the first address electrode facing the second region along the direction of the first address electrode, and in the second region, the end of the second address electrode facing the first region. And a display electrode and a scan electrode are sequentially positioned in the direction of the second address electrode from the plasma display panel. 제1기판 상에서 패널의 제1, 2영역에 각각 위치하는 제1 및 제2어드레스 전극들과, 제1기판에 대향하는 제2기판 상에서 제1, 2어드레스 전극들과 직교 상태로 배치되는 주사 전극 및 표시 전극들을 구비하여 듀얼 스캔(dual scan) 방식으로 구동하는 플라즈마 디스플레이 패널에 있어서,First and second address electrodes positioned in the first and second regions of the panel on the first substrate, respectively, and a scan electrode disposed orthogonally to the first and second address electrodes on the second substrate facing the first substrate. And a plasma display panel having display electrodes to drive in a dual scan method. 상기 제1영역이 제2영역에 대향하는 제1화소 라인을 구비하고, 상기 제2영역이 제1영역에 대향하는 제2화소 라인을 구비함과 아울러, 제1, 2화소 라인 모두에서 각각의 제1, 2어드레스 전극 끝단으로부터 표시 전극과 주사 전극이 위치하는 플라즈마 디스플레이 패널.The first region has a first pixel line facing the second region, the second region has a second pixel line facing the first region, and each of the first and second pixel lines A plasma display panel in which a display electrode and a scan electrode are positioned from the ends of the first and second address electrodes. 제4항에 있어서,The method of claim 4, wherein 상기 제1영역에서는 제2영역에 대향하는 제1어드레스 전극 끝단으로부터 제1어드레스 전극 방향을 따라 표시 전극과 주사 전극이 순서대로 위치하고, 상기 제2영역에서는 제1영역에 대향하는 제2어드레스 전극 끝단으로부터 제2어드레스 전극 방향을 따라 표시 전극과 주사 전극이 순서대로 위치하는 플라즈마 디스플레이 패널.In the first region, the display electrode and the scan electrode are sequentially positioned from the end of the first address electrode facing the second region along the direction of the first address electrode, and in the second region, the end of the second address electrode facing the first region. And a display electrode and a scan electrode are sequentially positioned in the direction of the second address electrode from the plasma display panel.
KR1020030031233A 2003-05-16 2003-05-16 Plasma display panel KR20040098910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030031233A KR20040098910A (en) 2003-05-16 2003-05-16 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030031233A KR20040098910A (en) 2003-05-16 2003-05-16 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20040098910A true KR20040098910A (en) 2004-11-26

Family

ID=37376602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030031233A KR20040098910A (en) 2003-05-16 2003-05-16 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20040098910A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736582B1 (en) * 2005-08-31 2007-07-06 엘지전자 주식회사 Plasma Display Panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736582B1 (en) * 2005-08-31 2007-07-06 엘지전자 주식회사 Plasma Display Panel

Similar Documents

Publication Publication Date Title
JP4396940B2 (en) Plasma display panel
KR100927711B1 (en) Plasma display panel
KR100589390B1 (en) Plasma display panel having delta pixel arrangement
US7663308B2 (en) Plasma display panel
JP2006332065A (en) Plasma display panel
KR100589338B1 (en) Plasma display panel lowered capacitance between address electrodes
KR20040098910A (en) Plasma display panel
KR100759408B1 (en) Plasma display panel
KR100658312B1 (en) Plasma display panel
KR100724363B1 (en) Plasma display panel
KR100562891B1 (en) Plasma Display Panel
KR100669391B1 (en) Plasma display panel
KR100649225B1 (en) A plasma display panel
KR100709242B1 (en) A plasma display panel
KR100612380B1 (en) Plasma display panel
KR100570646B1 (en) Plasma display panel
KR100684755B1 (en) Plasma display panel
KR100681185B1 (en) Plasma Display Panel
KR100550988B1 (en) Plasma display panel
KR100578882B1 (en) Plasma display panel
KR100590094B1 (en) Plasma display panel
KR100649226B1 (en) Plasma display panel
KR100759409B1 (en) Plasma display panel
KR100656712B1 (en) Plasma display panel
KR20050089270A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application