KR20040098692A

KR20040098692A - Package with multi-channel signal pin

Info

Publication number: KR20040098692A
Application number: KR1020030030905A
Authority: KR
Inventors: 류정수
Original assignee: 삼성전자주식회사
Priority date: 2003-05-15
Filing date: 2003-05-15
Publication date: 2004-11-26

Abstract

PURPOSE: A package is provided to reduce remarkably the size by reducing the number of signal pins using an improved signal pin. CONSTITUTION: A package includes a package body and a plurality of signal pins(200) connected with the package body. Each signal pin includes the first signal channel(210), the second signal channel(230), and an insulating layer(220). The first and the second signal channels are used for transmitting independent signals, respectively. The first and the second channels are spaced apart from each other by forming the insulating layer between the first and the second signal channels.

Description

Package with multi-channel signal pins

본 발명은 집적 회로 소자 패키지(package)에 관한 것으로, 특히, 복수 신호 경로들이 단일 핀에 구현된 복수 신호 핀(multi-signals-pin)을 신호 핀으로 구비한 패키지에 관한 것이다.TECHNICAL FIELD The present invention relates to an integrated circuit device package, and more particularly, to a package having a multi-signals-pin as a signal pin in which multiple signal paths are implemented on a single pin.

집적 회로 소자를 구현하는 반도체 제조 공정에서 패키지 공정은 매우 복잡해지고 있으며, 패키지 자체의 크기 또한 점차 커지고 있는 추세이다. 집적 회로 소자, 즉, 반도체 칩(chip)이 복잡해질수록 외부로의 전기적 연결을 위한 패드(pad)의 수는 점차 더 많아지고 있다. 이로 인해 패키지 크기는 계속 커지고 있다.In the semiconductor manufacturing process for implementing integrated circuit devices, the package process is becoming very complicated, and the size of the package itself is gradually increasing. As integrated circuit devices, ie, semiconductor chips, become more complex, the number of pads for electrical connection to the outside increases. As a result, the package size continues to grow.

도 1은 종래의 집적 회로 소자 패키지를 설명하기 위해서 개략적으로 도시한 도면이다. 도 2는 종래의 집적 회로 소자 칩과 신호 핀(signal pin)과의 연결 구조를 설명하기 위해서 개략적으로 도시한 도면이다.1 is a schematic view illustrating a conventional integrated circuit device package. FIG. 2 is a diagram schematically illustrating a connection structure between a conventional integrated circuit device chip and a signal pin.

도 1 및 도 2를 참조하면, 현재까지의 패키지는 외형적으로 볼 때, 패키지 몸체(10)와 이러한 패키지 몸체(10) 내에 패키징된 칩(11)과의 신호 연결 수단인 신호 핀(20)이 패키지를 구성하게 된다. 이러한 신호 핀(20)은 집적 회로 소자 칩(11), 즉, 반도체 칩의 패드(도시되지 않음)와 1:1로 금 와이어(gold wire:도시되지 않음) 등으로 연결되고 있다. 이와 같은 연결에 의해서 신호 핀(20)과 칩(11)이 전기적으로 연결되어 신호가 전달될 수 있게 된다.1 and 2, the package to date is, in appearance, a signal pin 20 that is a signal connection means between the package body 10 and the chip 11 packaged in the package body 10. You will configure this package. The signal pin 20 is connected to the integrated circuit device chip 11, that is, a pad (not shown) of the semiconductor chip by a gold wire (not shown) in a 1: 1 manner. By such a connection, the signal pin 20 and the chip 11 are electrically connected so that a signal can be transmitted.

그런데, 반도체 칩(11)이 복잡해짐에 대응하기 위해서 패드의 수가 많아지고있다. 이에 따라, 이러한 패드와 1:1로 연결될 요구되는 신호 핀(20)의 개수 또한 많아지고 있다. 신호 핀(20)의 개수가 증가되는 것은 결국 전체 패키지의 크기가 증가되는 것을 필연적으로 수반하게 된다. 즉, 도 1에 제시된 바와 같이 패키지의 신호 핀(20)의 개수를 늘리려면 결국 패키지의 크기(size)를 늘릴 수밖에 없게 된다.By the way, the number of pads is increasing in order to cope with the complicated semiconductor chip 11. Accordingly, the number of signal pins 20 required to be connected 1: 1 with these pads is also increasing. An increase in the number of signal pins 20 inevitably entails an increase in the size of the entire package. That is, as shown in FIG. 1, in order to increase the number of signal pins 20 of the package, there is no choice but to increase the size of the package.

그런데, 패키지의 크기가 증가하는 것은 결국 원가와 부품의 크기를 증가시키게 된다. 따라서, 패키지 제품의 크기를 줄여 더욱 작은 크기에 대한 요구를 충족시키고 또한 제품 원가를 보다 더 효과적으로 줄이기 위해서는, 패키지의 크기에 큰 영향을 미치는 신호 핀(20)의 개수를 효과적으로 줄일 수 있는 방법이 요구된다.However, increasing the size of the package eventually increases the cost and the size of the part. Therefore, in order to reduce the size of the packaged product to meet the demand for smaller size and to reduce the product cost more effectively, a method that can effectively reduce the number of signal pins 20 which greatly affects the size of the package is required. do.

본 발명이 이루고자 하는 기술적 과제는, 패키지에 요구되는 신호 핀의 개수를 줄일 수 있어 패키지의 크기를 줄일 수 있는 새로운 구조의 신호 핀을 채용하는 패키지를 제공하는 데 있다.An object of the present invention is to provide a package employing a signal pin of a new structure that can reduce the number of signal pins required for the package, thereby reducing the size of the package.

도 1은 종래의 집적 회로 소자 패키지(package)를 설명하기 위해서 개략적으로 도시한 도면이다.1 is a schematic view illustrating a conventional integrated circuit device package.

도 2는 종래의 집적 회로 소자 칩과 신호 핀(signal pin)과의 연결 구조를 설명하기 위해서 개략적으로 도시한 도면이다.FIG. 2 is a diagram schematically illustrating a connection structure between a conventional integrated circuit device chip and a signal pin.

도 3은 본 발명의 실시예에 의한 집적 회로 소자 패키지를 설명하기 위해서 개략적으로 도시한 도면이다.3 is a diagram schematically illustrating an integrated circuit device package according to an exemplary embodiment of the present invention.

도 4는 도 3의 신호 핀의 종단면 구조를 설명하기 위해서 개략적으로 도시한 도면이다.4 is a diagram schematically illustrating a longitudinal cross-sectional structure of the signal pin of FIG. 3.

도 5는 도 4의 신호 핀의 횡단면 구조를 설명하기 위해서 4 - 4' 절단선을 따라 개략적으로 도시한 도면이다.FIG. 5 is a view schematically illustrating the cross-sectional structure of the signal pin of FIG. 4 along a 4-4 'cutting line.

*주요 도면 참조 부호에 대한 간략한 설명** A brief description of the main drawing reference marks *

100: 패키지, 200: 신호 핀,100: package, 200: signal pin,

210: 제1신호 채널, 220: 절연층,210: first signal channel, 220: insulating layer,

230: 제2신호 채널.230: Second signal channel.

상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 복수 채널의 신호 핀을 구비한 집적 회로 소자 패키지를 제공한다. 상기 패키지는 패키지 몸체, 및 상기 패키지 몸체에 신호 전달을 위해 연결되고 상호 간에 독립적인 신호를 전달하는 적어도 제1신호 채널 및 제2신호 채널이 상호 이격 절연되어 동축(coaxial)으로 구비된 신호 핀을 포함하여 구성된다.One aspect of the present invention for achieving the above technical problem, there is provided an integrated circuit device package having a plurality of signal pins. The package may include a package pin and a signal pin that is coaxially spaced apart from and separated from each other by at least a first signal channel and a second signal channel connected to each other for signal transmission to the package body and transmitting independent signals from each other. It is configured to include.

여기서, 상기 신호 핀은 상기 패키지 몸체에 인접하는 부분에서 노출되는 상기 제1신호 채널을 포함하고, 상기 신호 핀은 상기 패키지 몸체와 반대 방향의 하단부에서 상기 제1신호 채널과 이격되어 노출되는 상기 제2신호 채널을 포함하여 구성될 수 있다.The signal pin may include the first signal channel exposed at a portion adjacent to the package body, and the signal pin may be exposed to be spaced apart from the first signal channel at a lower end in a direction opposite to the package body. It may be configured to include two signal channels.

상기 신호 핀은 상기 제1신호 채널로서 상기 패키지 몸체에 인접하는 상기 신호 핀 부분의 외주를 둘러싸는 원통형 제1도전층을 포함하고, 상기 신호 핀은 상기 제2신호 채널로서 상기 신호 핀의 하단부에 상기 노출된 부분을 구성하고 상기 제1도전층의 원통 가운데를 지나도록 연장된 제2도전층을 포함하여 구성될 수 있다.The signal pin includes a cylindrical first conductive layer surrounding the outer circumference of the portion of the signal pin adjacent to the package body as the first signal channel, and the signal pin is a lower portion of the signal pin as the second signal channel. And a second conductive layer constituting the exposed portion and extending through the center of the cylinder of the first conductive layer.

상기 신호 핀은 상기 제1신호 채널과 상기 제2신호 채널 사이에서 도입되는 절연층을 더 포함하여 구성될 수 있다.The signal pin may further include an insulating layer introduced between the first signal channel and the second signal channel.

본 발명에 따르면, 패키지에 요구되는 신호 핀의 개수를 획기적으로 줄일 수 있어 패키지의 크기를 크게 줄일 수 있다.According to the present invention, the number of signal pins required for the package can be drastically reduced, thereby greatly reducing the size of the package.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, where a layer is described as being "on" another layer or semiconductor substrate, the layer may be in direct contact with the other layer, or a third layer may be interposed therebetween. have.

본 발명의 실시예에서는 하나의 신호 핀에 적어도 2개 이상의 다수의 신호 채널들을 함께 구비하여 신호 핀의 개수를 줄일 수 있는 신호 핀 구조를 제시한다. 이에 따라, 이러한 구조의 신호 핀을 채용하는 집적 회로 소자 또는 반도체 소자 패키지는 보다 적은 수의 신호 핀이 결합되므로 그 크기를 획기적으로 줄일 수 있다.An embodiment of the present invention proposes a signal pin structure capable of reducing the number of signal pins by having at least two signal channels together on one signal pin. Accordingly, an integrated circuit device or a semiconductor device package employing a signal pin having such a structure can significantly reduce its size since fewer signal pins are coupled.

도 3은 본 발명의 실시예에 의한 집적 회로 소자 패키지를 설명하기 위해서 개략적으로 도시한 도면이다. 도 4는 도 3의 신호 핀의 종단면 구조를 설명하기 위해서 개략적으로 도시한 도면이다. 도 5는 도 4의 신호 핀의 횡단면 구조를 설명하기 위해서 4 - 4' 절단선을 따라 개략적으로 도시한 도면이다.3 is a diagram schematically illustrating an integrated circuit device package according to an exemplary embodiment of the present invention. 4 is a diagram schematically illustrating a longitudinal cross-sectional structure of the signal pin of FIG. 3. FIG. 5 is a view schematically illustrating the cross-sectional structure of the signal pin of FIG. 4 along a 4-4 'cutting line.

도 3 내지 도 5를 참조하면, 본 발명의 실시예에 의한 패키지는, 종래와 마찬가지로 집적 회로 소자 칩 또는 반도체 소자 칩이 패키징된 패키지 몸체(100)와, 패키지 몸체(100)에 패키징된 칩으로부터 신호를 외부로 인출하거나 칩으로 신호를 인가하는 통로로 이용될 신호 핀(200)을 포함하여 구성된다.3 to 5, a package according to an embodiment of the present invention may include a package body 100 in which an integrated circuit device chip or a semiconductor device chip is packaged and a chip packaged in the package body 100 as in the related art. It includes a signal pin 200 to be used as a passage for drawing a signal to the outside or apply a signal to the chip.

신호 핀(200)은 적어도 2개 이상의 다수의 신호 채널들(210, 230)을 포함하여 구성되고, 이러한 신호 채널들(210, 230)은 그 사이에 도입되는 절연층(220)에 의해서 서로 독립적으로 이격 절연된다. 예를 들어, 제1신호 채널(210)과 제2신호 채널(230)은 절연층(220)에 의해서 이격되고 서로 간에 동축(coaxial) 관계로 하나의 단일 신호 핀(200)을 구성하게 된다.The signal pin 200 comprises at least two or more signal channels 210, 230, which are independent of each other by an insulating layer 220 introduced therebetween. Insulated by spaced apart. For example, the first signal channel 210 and the second signal channel 230 are separated by the insulating layer 220 and constitute a single signal pin 200 in a coaxial relationship with each other.

제1신호 채널(210)은 패키지 몸체(100)에 인접하는 신호 핀(200) 부분에서 노출되게 구성될 수 있고, 제2신호 채널(230)은 패키지 몸체(100)와 반대 방향의 하단부에서 제1신호 채널(210)과 이격되어 노출되게 구성될 수 있다.The first signal channel 210 may be configured to be exposed at a portion of the signal pin 200 adjacent to the package body 100, and the second signal channel 230 may be formed at a lower end of the package body 100 opposite to the package body 100. The signal may be spaced apart from the signal channel 210.

예를 들어, 제1신호 채널(210)은 패키지 몸체(100)에 인접하는 신호 핀(200) 부분의 외주를 둘러싸는 원통형 제1도전층을 포함하여 구성된다. 제2신호 채널(230)은 신호 핀(200)의 하단부를 구성하되 제1신호 채널(210)을 이루는 제1도전층의 원통 가운데를 지나도록 연장되는 제2도전층을 포함하여 구성된다. 절연층(220)은 이들 두 제1 및 제2도전층 사이에 도입되어 제1신호 채널(210)과 제2신호 채널(230) 상호 간을 격리 및 절연시킨다. 즉, 도 5에서 제시된 바와 같이 동축 케이블(coaxial cable) 형태로 제1신호 채널(210) 및 제2신호 채널(230)이 도입되어 하나의 신호 핀(200)을 구성한다.For example, the first signal channel 210 includes a cylindrical first conductive layer surrounding an outer circumference of a portion of the signal pin 200 adjacent to the package body 100. The second signal channel 230 constitutes a lower end of the signal pin 200 but includes a second conductive layer extending to pass through the center of the cylinder of the first conductive layer constituting the first signal channel 210. An insulating layer 220 is introduced between these two first and second conductive layers to isolate and insulate the first signal channel 210 and the second signal channel 230 from each other. That is, as shown in FIG. 5, the first signal channel 210 and the second signal channel 230 are introduced in the form of a coaxial cable to form one signal pin 200.

이러한 제1신호 채널(210)은 전형적인 패키징 과정에서와 마찬가지로 패키지 내부에서 금 와이어(도시되지 않음) 등에 의해서 칩의 패드(도시되지 않음)에 전기적으로 연결된다. 제2신호 채널(230) 또한 제1신호 채널(210)과 이격 절연되어 제1신호 채널(210)과는 독립적으로 칩의 다른 패드에 전기적으로 연결된다. 따라서, 제1신호 채널(210)로는 제1신호가, 제2신호 채널(230)로는 제2신호가 상호 간에 독립적으로 전달될 수 있다.The first signal channel 210 is electrically connected to a pad (not shown) of the chip by a gold wire (not shown) or the like inside the package as in a typical packaging process. The second signal channel 230 is also separated from the first signal channel 210 and electrically connected to another pad of the chip independently of the first signal channel 210. Accordingly, the first signal may be independently transmitted to the first signal channel 210 and the second signal may be independently transmitted to the second signal channel 230.

이와 같이 신호 핀(200)을 새로이 구성하면, 실질적으로 패키지에서 요구되는 신호 핀(200)의 수를 1/2 또는 그 이하로 도입할 수 있다. 즉, 하나의 신호 핀(200)에 2개 혹은 그 이상의 신호 채널들(210, 230)이 구비될 수 있으므로, 보다적은 수의 신호 핀(200)만을 도입하는 것이 가능하다. 따라서, 전체 패키지의 크기를 획기적으로 줄일 수 있다. 즉, 패키지의 크기를 1/2 이하로 줄이는 것이 가능해진다.In this way, if the signal pin 200 is newly configured, the number of signal pins 200 required by the package may be introduced to 1/2 or less. That is, since one or more signal channels 210 and 230 may be provided in one signal pin 200, it is possible to introduce only a smaller number of signal pins 200. Therefore, the size of the entire package can be significantly reduced. That is, it is possible to reduce the size of the package to 1/2 or less.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.

상술한 본 발명에 따르면, 패키지에 요구되는 신호 핀의 수를 크게 줄일 수 있어, 신호 핀의 개수의 증가에 따른 패키지 크기의 증가를 억제하고 실질적으로 패키지의 크기를 크게 줄일 수 있다. 이에 따라, 패키지 과정에서의 원가 절감을 효과적으로 구현할 수 있고, 보다 작은 크기의 패키지를 구현할 수 있다.According to the present invention described above, the number of signal pins required for the package can be greatly reduced, so that the increase in the package size due to the increase in the number of signal pins can be suppressed and the size of the package can be substantially reduced. Accordingly, it is possible to effectively implement the cost reduction in the package process, and to implement a package of a smaller size.

Claims

Package body; And

At least a first signal channel and a second signal channel which are connected for signal transmission to the package body and transfer independent signals from each other, are separated from each other and include a signal pin provided coaxially with each other; Circuitry package.

The method of claim 1,

The signal pin includes the first signal channel exposed at a portion adjacent to the package body,

And the signal pin includes the second signal channel spaced apart from the first signal channel at a lower end of the package body in a direction opposite to the package body.

The method of claim 2,

The signal pin includes a cylindrical first conductive layer surrounding the outer periphery of the portion of the signal pin adjacent to the package body as the first signal channel;

And the signal pin comprises a second conductive layer that forms the exposed portion at the lower end of the signal pin as the second signal channel and extends through the center of the cylinder of the first conductive layer. package.

The method of claim 3,

And the signal pin further comprises an insulating layer introduced between the first signal channel and the second signal channel.