KR20040089962A - Liquid crystal display and method for fabricating the same - Google Patents

Liquid crystal display and method for fabricating the same Download PDF

Info

Publication number
KR20040089962A
KR20040089962A KR1020030023826A KR20030023826A KR20040089962A KR 20040089962 A KR20040089962 A KR 20040089962A KR 1020030023826 A KR1020030023826 A KR 1020030023826A KR 20030023826 A KR20030023826 A KR 20030023826A KR 20040089962 A KR20040089962 A KR 20040089962A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
substrate
driving circuit
region
Prior art date
Application number
KR1020030023826A
Other languages
Korean (ko)
Other versions
KR100931587B1 (en
Inventor
추교섭
송준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030023826A priority Critical patent/KR100931587B1/en
Publication of KR20040089962A publication Critical patent/KR20040089962A/en
Application granted granted Critical
Publication of KR100931587B1 publication Critical patent/KR100931587B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

PURPOSE: An LCD(Liquid Crystal Display) and a fabricating method thereof are provided to reduce the entire size of a gate driving circuit by adopting two TFTs(Thin Film Transistors) as the gate driving circuit. CONSTITUTION: A color filter substrate(200) has a color filter and a common electrode(240) formed on the color filter. The first combining member classifies an array substrate(100) into a display area(DA) and a peripheral area(PA), and combines the color filter substrate with the array substrate between the array substrate and the color filter substrate. A liquid crystal layer(300) is inserted between the array substrate and the color filter substrate in response to a display part. In the peripheral area, a gate driving circuit(160) is formed. The gate driving circuit has the first TFT having a lower gate electrode and an upper gate electrode electrically connected with the lower gate electrode. In the display area, the display part is formed to display an image. The display part has a gate line, a data line crossed with the gate line, and the second TFT connected with the gate line and the data line.

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR FABRICATING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY AND METHOD FOR FABRICATING THE SAME}

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving display characteristics.

액정표시장치는 제1 기판, 제2 기판 및 상기 제1 기판과 상기 제2 기판과의 사이에 개재된 액정층으로 이루어진다. 상기 액정표시장치는 외부로부터의 신호에 의하여 상기 제1 기판과 상기 제2 기판과의 사이에 전계가 형성되면 상기 전계에 의해서 상기 액정층의 배열각이 변화되면서 영상을 표시한다.The liquid crystal display device includes a first substrate, a second substrate, and a liquid crystal layer interposed between the first substrate and the second substrate. When an electric field is formed between the first substrate and the second substrate by a signal from the outside, the liquid crystal display device displays an image while the arrangement angle of the liquid crystal layer is changed by the electric field.

상기 제1 기판은 영상을 표시하는 표시영역과 상기 표시영역에 인접한 주변 영역으로 이루어진다. 상기 표시영역에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 및 상기 TFT에 결합된 화소 전극으로 이루어진다.The first substrate includes a display area displaying an image and a peripheral area adjacent to the display area. The display area includes a plurality of pixels in a matrix form. Each of the plurality of pixels includes a gate line, a data line, a thin film transistor (hereinafter, referred to as a TFT) connected to the gate line and the data line, and a pixel electrode coupled to the TFT.

상기 주변 영역에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로가 상기 TFT 공정에 의해서 형성된다. 상기 게이트 구동회로는 다수 트랜지스터, 커패시터 및 다수의 배선으로 이루어진다. 상기 게이트 구동회로는 상기 트랜지스터들 및 커패시터가 서로 유기적으로 연결된 구조를 갖는다. 서로 다른 층에 구비된 전극들을 구비하는 상기 트랜지스터들을 연결시키기 위해서 상기 게이트 구동회로는 도전막을 구비한다. 여기서, 상기 도전막은 상기 게이트 구동회로의 표면에 배치하게 된다.In the peripheral region, a gate driving circuit for applying a driving voltage to the gate line is formed by the TFT process. The gate driving circuit includes a plurality of transistors, a capacitor, and a plurality of wirings. The gate driving circuit has a structure in which the transistors and the capacitor are organically connected to each other. The gate driving circuit includes a conductive layer to connect the transistors having electrodes provided on different layers. Here, the conductive film is disposed on the surface of the gate driving circuit.

한편, 상기 제2 기판에는 상기 액정층을 사이에 두고 상기 화소전극과 마주보는 공통전극이 구비된다. 또한, 상기 공통전극은 상기 게이트 구동회로와도 상기액정층을 사이에 두고 마주보는데, 상기 게이트 구동회로의 도전막과 상기 공통전극과의 사이에서는 기생 커패시턴스가 형성된다.The second substrate includes a common electrode facing the pixel electrode with the liquid crystal layer interposed therebetween. In addition, the common electrode faces the gate driving circuit with the liquid crystal layer interposed therebetween, and parasitic capacitance is formed between the conductive film of the gate driving circuit and the common electrode.

상기 기생 커패시턴스는 상기 게이트 구동회로의 오동작을 유도하거나, 상기 게이트 구동회로로부터 출력되는 신호가 왜곡 또는 지연되는 현상을 발생시킨다. 결국, 상기 기생 커패시턴스는 상기 액정표시장치의 표시특성을 저하시키는 요인으로 작용한다.The parasitic capacitance induces a malfunction of the gate driving circuit, or causes a phenomenon that the signal output from the gate driving circuit is distorted or delayed. As a result, the parasitic capacitance acts as a factor to lower the display characteristics of the liquid crystal display.

따라서, 본 발명의 목적은 표시 특성을 향상시키기 위한 액정표시장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device for improving display characteristics.

또한, 본 발명의 다른 목적은 상술한 액정표시장치의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the above-described liquid crystal display device.

도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 나타낸 단면도이다.1 is a cross-sectional view of a liquid crystal display device according to a first embodiment of the present invention.

도 2는 본 발명의 제2 실시예에 따른 액정표시장치에 채용되는 하부 기판을 나타낸 평면도이다.2 is a plan view illustrating a lower substrate used in the liquid crystal display according to the second exemplary embodiment of the present invention.

도 3은 본 발명에 채용되는 박막 트랜지스터를 도시한 단면도이다.3 is a cross-sectional view showing a thin film transistor employed in the present invention.

도 4a내지 도 4d는 도2의 액정표시장치를 제조하는 방법을 도시한 도면이다.4A to 4D illustrate a method of manufacturing the liquid crystal display of FIG. 2.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 하부 기판 120 : 투명전극100: lower substrate 120: transparent electrode

130 : 유기 절연막 160 : 게이트 구동회로130: organic insulating film 160: gate driving circuit

200 : 상부 기판 260 : 실런트200: upper substrate 260: sealant

600 : 투과형 액정표시장치 DRA : 구동영역600: transmissive liquid crystal display DRA: drive area

DA : 표시영역 PA : 주변영역DA: Display Area PA: Peripheral Area

SLA : 실라인 영역SLA: Sealed Line Area

상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 하부 기판, 상부 기판, 제1 결합 부재 및 액정층을 포함한다.The liquid crystal display according to the present invention for achieving the above object of the present invention includes a lower substrate, an upper substrate, a first coupling member and a liquid crystal layer.

제1 결합 부재는 상기 하부 기판을 제1 영역과 제2 영역으로 구분하고, 상기 하부 기판과 상기 상부 기판과의 사이에서 상기 하부 기판과 상기 상부 기판을 결합시키기 위한 것이다.The first coupling member divides the lower substrate into a first region and a second region, and joins the lower substrate and the upper substrate between the lower substrate and the upper substrate.

상기 제2 영역은 하부 게이트 전극과 상기 하부 게이트 전극과 전기적으로 연결된 상부 게이트 전극을 갖는 제1 스위칭 소자를 갖는 구동부와 게이트 라인, 상기 게이트 라인과 교차되는 데이터 라인, 상기 게이트 라인과 데이터 라인에 연결된 제2 스위칭 소자를 구비하여 영상을 표시하는 표시부로 이루어진 것을 특징으로 한다.The second region may include a driver and a gate line having a first switching element having a lower gate electrode and an upper gate electrode electrically connected to the lower gate electrode, a data line intersecting the gate line, and a gate line and a data line. It is characterized by consisting of a display unit for displaying an image having a second switching element.

또한, 상술한 본 발명의 다른 목적을 달성하기 위한 액정 표시 장치의 제조 방법은 하부 기판을 구비하는 단계, 상부 기판을 구비하는 단계, 제1 결합 부재를 구비하는 단계, 제2 결합 부재를 구비하는 단계 및 액정층을 개재하는 단계를 포함한다.In addition, the manufacturing method of the liquid crystal display device for achieving another object of the present invention described above is provided with a lower substrate, a step of providing an upper substrate, a step of providing a first coupling member, a second coupling member And interposing the liquid crystal layer.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 제1 실시예에 따른 투과형 액정표시장치를 나타낸 단면도이다.1 is a cross-sectional view of a transmissive liquid crystal display device according to a first exemplary embodiment of the present invention.

도 1을 참조하면, 액정표시장치(600)는 어레이 기판(100), 컬러필터기판(200) 및 상기 컬러필터기판(200)과 상기 어레이 기판(100)과의 사이에 개재된 액정층(300)으로 이루어진다. 상기 액정표시장치(400)는 외부로부터의 신호에 의하여 상기 컬러필터기판(200) 및 상기 어레이 기판(100)과의 사이에 형성된 전계에 의해서 상기 액정층(300)의 배열각을 변화시키면서 영상을 표시한다.Referring to FIG. 1, the liquid crystal display device 600 includes an array substrate 100, a color filter substrate 200, and a liquid crystal layer 300 interposed between the color filter substrate 200 and the array substrate 100. ) The liquid crystal display device 400 displays an image while changing an arrangement angle of the liquid crystal layer 300 by an electric field formed between the color filter substrate 200 and the array substrate 100 by a signal from the outside. Display.

상기 어레이 기판(100)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 주변영역(PA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(110) 및 상기 TFT(110)에 결합된 화소전극(120)으로 이루어진다.The array substrate 100 includes a display area DA and a peripheral area PA adjacent to the display area DA. The display area DA includes a plurality of pixels in a matrix form. Each of the plurality of pixels includes a gate line, a data line, a thin film transistor (hereinafter referred to as a TFT) 110 connected to the gate line and the data line, and a pixel electrode 120 coupled to the TFT 110. .

상기 주변영역(PA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(160)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(160)를 상기 어레이 기판(100) 상에 집적시킴으로써, 상기 액정표시장치(400)의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.In the peripheral area PA, a gate driving circuit 160 for applying a driving voltage to the gate line is formed by the TFT process. As such, by integrating the gate driving circuit 160 on the array substrate 100, the number, volume, and size of the assembly process of the liquid crystal display device 400 may be reduced.

특히, 게이트 구동회로(160)에 채용되는 TFT는 도3에서 설명하겠지만, 상부 게이트 전극과 하부 게이트 전극 즉, 게이트 전극을 두개 갖는 TFT이다.In particular, the TFT employed in the gate driving circuit 160 will be described with reference to FIG. 3, but is a TFT having two upper and lower gate electrodes, that is, two gate electrodes.

이러한 듀얼 게이트 전극을 갖는 TFT를 채용함으로써, 게이트 구동 회로(160)가 구비된 영역이 게이트 전극을 한 개 갖는 일반적인 TFT를 채용하는 경우에 비해 절반으로 줄어들게 된다.By employing the TFT having such a dual gate electrode, the area provided with the gate driving circuit 160 is reduced by half compared with the case of employing a general TFT having one gate electrode.

즉, 게이트 구동 회로(160)가 구비된 영역이 절반으로 줄어듦으로 인해 기생 캐패시턴스가 절반으로 줄어들 뿐만 아니라, 액정표시장치에 있어서 영상이 표시되지 않는 영역이 비대칭적으로 되는 것을 막아 주어 표시 품질을 향상시킬 수 있다.That is, since the area provided with the gate driving circuit 160 is reduced in half, the parasitic capacitance is reduced in half, and the display quality is prevented from being asymmetrical in the area in which the image is not displayed in the LCD. You can.

한편, 상기 컬러필터기판(200)에는 상기 액정층(300)을 사이에 두고 상기 화소전극(200)과 마주보는 공통전극(240)이 구비된다. 상기 표시영역(DA)에 대응하여 상기 공통전극(240) 상에는 상기 액정표시장치(600)의 셀갭을 유지시키기 위한 셀갭유지부재(350)가 구비된다.The color filter substrate 200 includes a common electrode 240 facing the pixel electrode 200 with the liquid crystal layer 300 interposed therebetween. The cell gap holding member 350 is provided on the common electrode 240 to maintain the cell gap of the liquid crystal display device 600 corresponding to the display area DA.

도 2는 본 발명의 제2 실시예에 따른 액정표시장치에 채용되는 하부 기판을 나타낸 평면도이다.2 is a plan view illustrating a lower substrate used in the liquid crystal display according to the second exemplary embodiment of the present invention.

도 2를 참조하면, 상기 하부 기판(100)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 구동 영역(DA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인(GL), 데이터 라인(DL), 상기 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(110) 및 상기 TFT(110)에 결합된 화소전극(120)으로 이루어진다.Referring to FIG. 2, the lower substrate 100 includes a display area DA and a driving area DA adjacent to the display area DA. In the display area DA, a plurality of pixels are provided in a matrix form. Each of the plurality of pixels includes a gate line GL, a data line DL, a thin film transistor (TFT) 110 connected to the gate line GL, and a data line DL. And a pixel electrode 120 coupled to 110.

상기 구동 영역(DRA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(160)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(160)를 상기 하부 기판(100) 상에 집적시킴으로써, 상기 액정표시장치의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.In the driving region DRA, a gate driving circuit 160 for applying a driving voltage to the gate line is formed by the TFT process. As such, by integrating the gate driving circuit 160 on the lower substrate 100, the number, volume, and size of the assembly process of the liquid crystal display may be reduced.

여기서, 상기 하부 기판(100)을 평면적으로 보았을 때, 상기 제1 영역(Ⅰ)과 제2 영역(Ⅱ) 및 실라인 영역(SLA)으로 나눌 수 있다. 상기 제1 영역(Ⅰ)은 소오스 구동회로(미도시)를 제어하는 부분이고, 상기 제2 영역(Ⅱ)은 표시영역(DA)과 구동영역(DRA)으로 이루어진다. 표시영역(DA)은 영상을 표시하고, 구동영역(DRA)은 표시영역(DA)을 구동하되 바람직하게는 게이트 라인(GL)의 일단에 연결되어 게이트 라인(GL)으로 구동신호를 순차적으로 인가한다.Here, when the lower substrate 100 is viewed in plan view, the lower substrate 100 may be divided into the first region I, the second region II, and the seal line region SLA. The first region I is a part for controlling a source driving circuit (not shown), and the second region II includes a display area DA and a driving area DRA. The display area DA displays an image, and the driving area DRA drives the display area DA, but is preferably connected to one end of the gate line GL to sequentially apply a driving signal to the gate line GL. do.

실라인 영역(SLA)은 상기 제1 영역(Ⅰ)과 제2 영역(Ⅱ)을 나눔과 동시에 제2 영역(Ⅱ)을 표시영역(DA)과 구동영역(DRA)으로 나눈다.The seal line area SLA divides the first area I and the second area II and simultaneously divides the second area II into the display area DA and the driving area DRA.

상기 구동영역(DRA)에 대응하여 상기 하부 기판(100)에는 게이트 구동회로(160)가 구비된다. 상기 게이트 구동회로(160)는 연결 배선(165)을 통해 상기 표시영역(DA)에 배치되는 상기 게이트 라인(GL)의 일단에 연결된다. 따라서, 상기 게이트 구동회로(160)는 상기 게이트 라인(GL)으로 게이트 구동신호를 제공한다. 상기 게이트 구동회로(160)는 상기 표시영역(DA)에 구비되는 상기 TFT(110)와 동일한 공정을 통해서 형성되어 상기 하부 기판(100) 상에 집적된다.A gate driving circuit 160 is provided in the lower substrate 100 corresponding to the driving region DRA. The gate driving circuit 160 is connected to one end of the gate line GL disposed in the display area DA through a connection line 165. Thus, the gate driving circuit 160 provides a gate driving signal to the gate line GL. The gate driving circuit 160 is formed through the same process as the TFT 110 provided in the display area DA and integrated on the lower substrate 100.

한편, 도면에 도시하지는 않았지만 제1 영역에는 데이터 구동회로(미도시)가 구비되고 상기 데이터 라인(DL)의 일단에 연결되어 상기 데이터 라인(DL)으로 영상신호를 제공한다. 상기 데이터 구동회로는 칩 형태로 구비되어 상기 하부 기판(100)이 완성되면, 이후에 상기 하부 기판(100) 상에 조립된다.Although not shown in the drawings, a data driving circuit (not shown) is provided in the first region and is connected to one end of the data line DL to provide an image signal to the data line DL. The data driving circuit is provided in a chip form, and when the lower substrate 100 is completed, the data driving circuit is assembled on the lower substrate 100.

한편, 상기 액정표시장치는 상기 하부 기판(100)과 상기 상부 기판과의 사이에 개재되어 상기 두 기판을 결합시키기 위한 실런트(350, 360)를 구비한다. 상기 실런트(350, 360)는 상기 실라인 영역(SLA)에 대응하도록 배치되는데, 특히 제1 실런트(350)는 상기 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)과의 사이에 구비되고 제2 실런트(360)는 상기 제2 영역(Ⅱ)을 표시영역(DA) 및 구동영역(DRA)으로 구분하기 위해 두 영역(DA, DRA) 사이에 구비된다.The liquid crystal display device includes sealants 350 and 360 interposed between the lower substrate 100 and the upper substrate to bond the two substrates together. The sealants 350 and 360 are disposed to correspond to the seal line region SLA. In particular, the first sealant 350 is provided between the first region I and the second region II, The second sealant 360 is provided between the two areas DA and DRA to divide the second area II into the display area DA and the driving area DRA.

상기 하부 기판(100)과 상기 상부 기판이 각각 완성되면, 상기 하부 기판(100)과 상기 상부 기판은 상기 실런트(350, 360)에 의해서 견고하게 결합된다. 상기 하부 기판(100)과 상기 상부 기판이 결합되면, 상기 공통전극은 상기 표시영역(DA)에서 상기 화소전극(120)과 서로 마주볼 뿐만 아니라, 상기 게이트 구동회로(160)와도 상기 주변영역(PA)에서 서로 마주보게 된다.When the lower substrate 100 and the upper substrate are completed, the lower substrate 100 and the upper substrate are firmly coupled by the sealants 350 and 360. When the lower substrate 100 and the upper substrate are combined, the common electrode not only faces the pixel electrode 120 in the display area DA, but also the peripheral region (not shown) with the gate driving circuit 160. In PA).

그러므로, 상기 구동영역(DRA)과 상기 표시영역(DRA)사이에 구비된 상기 제2 실런트(360)는 상기 액정층이 구동영역(DRA)에 개재되지 못하도록 밀봉되므로, 상기 게이트 구동회로(160)에는 액정이 차단될 수 있다.Therefore, the second sealant 360 provided between the driving region DRA and the display region DRA is sealed so that the liquid crystal layer is not interposed in the driving region DRA. The liquid crystal may be blocked.

따라서, 상기 구동영역(DRA)에 대응하여 형성되는 상기 공통전극(240)과 상기 게이트 구동회로(160)와의 사이에는 상기 액정층(300)이 개재되지 못한다.Therefore, the liquid crystal layer 300 may not be interposed between the common electrode 240 and the gate driving circuit 160 formed corresponding to the driving region DRA.

상기 공통전극과 상기 게이트 구동회로(160)와의 사이에서 발생되는 기생 커패시턴스는 둘 사이에 개재된 유전체의 유전율에 비례한다. 상기 공통전극과 상기 게이트 구동회로(160)와의 사이에는 상기 액정층보다 현저하게 낮은 유전율을 갖는 대기가 개재됨으로서 상기 공통전극과 상기 게이트 구동회로(160)와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.The parasitic capacitance generated between the common electrode and the gate driving circuit 160 is proportional to the dielectric constant of the dielectric interposed between the common electrode and the gate driving circuit 160. An atmosphere having a dielectric constant significantly lower than that of the liquid crystal layer is interposed between the common electrode and the gate driving circuit 160 to reduce parasitic capacitance generated between the common electrode and the gate driving circuit 160. have.

뿐만 아니라, 상기 게이트 구동회로(160)는 위와 같이 외부에 바로 노출되는 것이 아니라 상기 제1 실런트(350)에 의해 외부로부터 보호되므로 이물에 오염되는 것을 방지하는 등 손상을 방지할 수 있다.In addition, since the gate driving circuit 160 is not directly exposed to the outside as described above, the gate driving circuit 160 is protected from the outside by the first sealant 350, thereby preventing damage such as contamination of the foreign matter.

또한, 게이트 구동회로(160)에 게이트 전극을 두개 갖는 듀얼 게이트 TFT를 채용한다. 이로써, 도 2에서 DRA에 해당하는 부분이 게이트 전극을 한 개 갖는 일반적인 TFT를 채용하는 경우에 비해 절반으로 줄어들게 된다.In addition, a dual gate TFT having two gate electrodes is employed in the gate driving circuit 160. As a result, the portion corresponding to the DRA in FIG. 2 is reduced by half compared with the case of employing a general TFT having one gate electrode.

즉, DRA 부분이 절반으로 줄어듦으로 인해 기생 캐패시턴스가 절반으로 줄어들 뿐만 아니라, 액정표시장치에 있어서 영상이 표시되지 않는 영역이 비대칭적으로 되는 것을 막아 주어 표시 품질을 향상시킬 수 있다.In other words, the parasitic capacitance is reduced by half because the DRA portion is cut in half, and the display quality can be improved by preventing asymmetrical regions in which no image is displayed in the liquid crystal display.

도 3은 도 1에서 도시된 게이트 구동 회로부에 채용되는 TFT의 단면도를 나나타낸 도면이다.FIG. 3 is a sectional view showing a TFT employed in the gate driving circuit portion shown in FIG.

도 3을 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(105)상에 크롬(Cr)막(211) 및 알루미늄-네오디뮴(AlNd)막(215)을 차례로 증착한 상부 게이트 전극(260) 및 후술할 하부 게이트 전극(210)을 포함한 게이트 배선이 형성된다.Referring to FIG. 3, an upper gate electrode in which a chromium (Cr) film 211 and an aluminum-neodymium (AlNd) film 215 are sequentially deposited on a substrate 105 made of an insulating material such as glass, quartz, or sapphire ( 260 and a gate wiring including a lower gate electrode 210 to be described later.

상기 게이트 배선이 형성된 기판상에 실리콘 질화물로 이루어진 게이트 절연막(220)을 증착하고, 그 위에 비정질 실리콘막 및 n+도핑된 비정질 실리콘막을 순차적으로 증착한다. 이어서, 사진 식각 공정으로 상기 n+도핑된 비정질 실리콘막 및 비정질 실리콘막을 연속적으로 패터닝하여 비정질 실리콘막으로 이루어진 액티브 패턴(230)을 형성한다.A gate insulating layer 220 made of silicon nitride is deposited on the substrate on which the gate wiring is formed, and an amorphous silicon film and an n + doped amorphous silicon film are sequentially deposited thereon. Subsequently, the n + doped amorphous silicon film and the amorphous silicon film are successively patterned by a photolithography process to form an active pattern 230 made of an amorphous silicon film.

상기 오믹 콘택 패턴(240) 및 게이트 절연막(220)상에 제2 금속막으로서, 예컨대 크롬(Cr)을 증착하고 이를 사진 식각 공정으로 패터닝하여 소오스 전극(240) 및 드레인 전극(245)을 포함하는 데이터 배선을 형성한다.As the second metal layer on the ohmic contact pattern 240 and the gate insulating layer 220, for example, chromium (Cr) is deposited and patterned by a photolithography process to include a source electrode 240 and a drain electrode 245. A data wiring is formed.

상기 데이터 배선 및 게이트 절연막(220)상에 무기 절연물로 이루어진 보호막(250)을 증착한다. 상기 보호막(250)상에 상기 하부 게이트 전극(210)이 위치한 영역에 대응되는 곳에 금속막을 증착하여 상부 게이트 전극(260)을 형성한다.A protective film 250 made of an inorganic insulating material is deposited on the data line and the gate insulating film 220. The upper gate electrode 260 is formed by depositing a metal film on a portion of the passivation layer 250 corresponding to a region where the lower gate electrode 210 is located.

이와 같은 듀얼 게이트 TFT는 상 하부에 각각 게이트를 형성함으로써 소오스 전극(240)으로부터 드레인 전극(245)에 이르는 전류 통로를 확장시킨 것이다. 이렇게 함으로써, 게이트가 하나인 전통적인 단일게이트 트랜지스터에 비해 트랜스 컨덕턴스(trans-conductance)가 2배 정도 증가한다.Such a dual gate TFT extends the current path from the source electrode 240 to the drain electrode 245 by forming gates on the upper and lower sides, respectively. This doubles the trans-conductance compared to traditional single-gate transistors with one gate.

따라서, 게이트 구동회로부에 채용되는 TFT는 동일한 트랜스 컨덕턴스를 위한 게이트 전극의 면적이 단일 게이트 TFT에 비해 2배 적은 게이트 전극을 채용할수 있게 되므로 게이트 구동 회로부의 면적이 절반으로 줄어들게 된다.Therefore, the TFT employed in the gate driving circuit portion can employ a gate electrode having twice the area of the gate electrode for the same transconductance compared to a single gate TFT, thereby reducing the area of the gate driving circuit portion by half.

즉, 게이트 구동 회로부의 면적이 절반으로 줄어들면 기생 캐패시턴스가 절반으로 줄어든다. 또한, 디스플레이 되지 않는 게이트 구동 회로부의 면적이 절반으로 줄어들어 액정표시장치의 디스플레이 영역의 비대칭이 어느 정도 해소되어 액정표시장치의 표시품질을 향상시킬 수 있다.That is, if the area of the gate driving circuit portion is reduced by half, the parasitic capacitance is reduced by half. In addition, the area of the gate driving circuit portion that is not displayed is reduced by half, so that the asymmetry of the display area of the liquid crystal display device is eliminated to some extent, thereby improving the display quality of the liquid crystal display device.

도 4a내지 도 4d는 도 1에 도시된 액정표시장치를 제조하는 방법을 도시한 도면이다.4A to 4D illustrate a method of manufacturing the liquid crystal display shown in FIG. 1.

도 4a를 참조하면, 본 발명에 따른 액정표시장치를 제조하기 위하여 먼저 하부 기판(100)과 상부 기판(200)을 구비한다.Referring to FIG. 4A, a lower substrate 100 and an upper substrate 200 are first provided to manufacture a liquid crystal display according to the present invention.

상기 하부 기판은 제1 영역(Ⅰ)과 제2 영역(Ⅱ)으로 나뉘며, 제2 영역(Ⅱ)은 표시영역과 표시영역(DA)에 인접한 구동영역(DRA)으로 이루어진다.The lower substrate is divided into a first region I and a second region II, and the second region II includes a display region and a driving region DRA adjacent to the display region DA.

한편, 상기 상부 기판(200)에는 상기 화소전극과 마주보는 공통전극(240)이 구비된다.On the other hand, the upper substrate 200 is provided with a common electrode 240 facing the pixel electrode.

도 4b 및 도 3을 참조하면, 하부 기판(100)의 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)을 구분하고 상기 하부 기판(100)과 상기 상부 기판(200)을 결합시키는 제1 실런트(370)가 형성된다.4B and 3, a first sealant for dividing the first region I and the second region II of the lower substrate 100 and for coupling the lower substrate 100 and the upper substrate 200 to each other. 370 is formed.

제1 실런트(370)의 측벽에 상기 게이트 구동회로와 외부를 연결하는 틈(390)을 형성한다.A gap 390 is formed on the sidewall of the first sealant 370 to connect the gate driving circuit to the outside.

상기 하부 기판은 제1 영역(Ⅰ)과 제2 영역(Ⅱ)으로 나뉘며, 제2 영역(Ⅱ)은 표시영역과 표시영역(DA)에 인접한 구동영역(DRA)으로 이루어진다. 상기표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인(GL), 데이터 라인(DL), 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(110) 및 상기 TFT(110)에 결합된 화소전극(120)으로 이루어진다.The lower substrate is divided into a first region I and a second region II, and the second region II includes a display region and a driving region DRA adjacent to the display region DA. The display area DA includes a plurality of pixels in a matrix form. Each of the plurality of pixels includes a gate line GL, a data line DL, a thin film transistor (hereinafter, referred to as a TFT) 110 connected to the gate line and the data line, and a pixel coupled to the TFT 110. It consists of an electrode 120.

상기 구동영역(DRA)에는 상기 게이트 라인(GL)에 구동전압을 인가하기 위한 게이트 구동회로(160)가 상기 TFT 공정에 의해서 형성된다. 상기 게이트 구동회로(160)는 게이트 전극을 상하부 각각에 갖는 듀얼 게이트 TFT를 채용한다. 이와 같이, 상기 게이트 구동회로(160)를 상기 하부 기판상에 집적시킴으로써, 상기 액정표시장치의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.In the driving region DRA, a gate driving circuit 160 for applying a driving voltage to the gate line GL is formed by the TFT process. The gate driving circuit 160 employs dual gate TFTs having gate electrodes at upper and lower portions, respectively. As such, by integrating the gate driving circuit 160 on the lower substrate, the number, volume, and size of the assembly process of the liquid crystal display may be reduced.

상기 게이트 구동회로(160)에 채용되는 TFT는 게이트 전극을 상하부에 갖는 것으로서, 이러한 구조를 채용함으로써 트랜스 컨덕턴스의 크기가 일반적인 TFT에 비해 커지므로 결과적으로 동일한 트랜스 컨덕턴스를 구현하기 위해 게이트 구동회로의 면적이 절반으로 줄어든다.The TFTs employed in the gate driving circuit 160 have gate electrodes at the upper and lower sides. By adopting such a structure, the size of the transconductance becomes larger than that of a general TFT, and as a result, the area of the gate driving circuit is implemented to realize the same transconductance. This is cut in half.

한편, 상기 틈(390)을 형성하는 이유는, 후에 하부 기판(100)과 상기 상부 기판(200)이 합착되는 단계에서 게이트 구동회로가 구비된 영역상에 발생될 염려가 있는 기포등이 빠져나가게 하기 위함이다. 따라서, 게이트 구동회로(미도시)와 공통 전극(240)사이에 유전체로 작용할 수 있는 물질을 최소한으로 한정시켜 게이트 구동회로와 공통 전극사이의 기생 커패시턴스를 감소시킬 수 있다.On the other hand, the reason for forming the gap 390 is to cause the bubble or the like that may be generated on the region provided with the gate driving circuit in the step of bonding the lower substrate 100 and the upper substrate 200 later to escape. To do this. Therefore, the parasitic capacitance between the gate driving circuit and the common electrode may be reduced by limiting a material capable of acting as a dielectric between the gate driving circuit (not shown) and the common electrode 240 to a minimum.

상기 제1 실런트(370)의 측벽에 게이트 구동회로와 외부를 연결하는 틈(미도시)을 형성하는 것은 제1 실런트(370)를 일종의 패턴으로 형성하는 것으로서 일반적인 실크 스크린(silk screen)방법으로 가능하며, 이는 일반적으로 알려진 방법이므로 그 상세한 설명은 생략한다.Forming a gap (not shown) that connects the gate driving circuit and the outside on the sidewall of the first sealant 370 forms the first sealant 370 in a pattern, which is possible using a general silk screen method. Since this is a generally known method, a detailed description thereof will be omitted.

상기 틈(390)은 후에 상기 하부 기판(100)과 상기 상부 기판(200)이 합착되는 단계에서 완전히 메워져야 하므로 합착시 실런트가 퍼지는 평균폭인 0.5내지 1mm보다 작게 형성하는 것이 바람직하다.Since the gap 390 must be completely filled in the lower substrate 100 and the upper substrate 200, the gap 390 may be formed to be smaller than 0.5 to 1 mm, which is an average width of the sealant spreading during the bonding.

도 4c를 참조하면, 제2 영역(Ⅱ)을 구동영역(DRA)과 표시영역(DA)으로 구분하는 제2 실런트(380)를 형성한다.Referring to FIG. 4C, a second sealant 380 is formed to divide the second area II into the driving area DRA and the display area DA.

상기 제2 실런트(380)는 상기 제1 실런트(370)와 연결되고 제1 실런트(370)와 동일한 높이를 갖도록 하여 후에 개재될 액정이 상기 구동영역(DRA)에는 개재되지 못하도록 밀봉된다.The second sealant 380 is connected to the first sealant 370 and has the same height as the first sealant 370 so that the liquid crystal to be interposed later may not be interposed in the driving region DRA.

도 4d를 참조하면, 상기 하부 기판(100)과 상기 상부 기판(200)을 합착한다.Referring to FIG. 4D, the lower substrate 100 and the upper substrate 200 are bonded to each other.

두 개의 기판(100, 200)이 합착되면서 주위의 고온으로 인해 생길 염려가 있는 상기 구동영역상의 기포 등이 빠져나가며, 그 후에 상기 실런트(370)는 아직 경화되지 않은 상태이므로 상기 도 4b 및 도 4c에서의 틈은 실런트(370)가 퍼지면서 메워진다.As the two substrates 100 and 200 are bonded together, bubbles, etc., in the driving region, which may be generated due to the high temperature of the surroundings, are released. After that, the sealant 370 is not yet cured, and thus, FIGS. 4B and 4C. The gap in is filled as the sealant 370 spreads.

구동영역상의 이물질들을 두 개의 기판(100, 200) 합착과정에서 제거함으로써 게이트 구동회로(미도시)와 공통전극(240)사이의 기생 커패시턴스를 감소시킬 수 있다.The parasitic capacitance between the gate driving circuit (not shown) and the common electrode 240 may be reduced by removing foreign substances on the driving region in the bonding process of the two substrates 100 and 200.

이와 같은 액정표시장치에 따르면, 하부 기판은 게이트 전극을 상하부에 두개 갖는 TFT를 게이트 구동회로에 채용함으로써 게이트 구동회로의 전체적인 면적을 줄일 수 있다. 그러므로, 게이트 구동회로와 공통전극사이에 기생 커패시턴스를 감소시킬 수 있다.According to such a liquid crystal display, the lower substrate can reduce the overall area of the gate driving circuit by employing TFTs having two gate electrodes at the upper and lower portions thereof in the gate driving circuit. Therefore, parasitic capacitance can be reduced between the gate driving circuit and the common electrode.

따라서, 상기 기생 커패시턴스의 생성을 억제함으로써 상기 게이트 구동회로의 오동작을 방지할 수 있고, 그로 인해서 액정표시장치의 표시 특성을 향상시킬 수 있다.Therefore, by suppressing generation of the parasitic capacitance, malfunction of the gate driving circuit can be prevented, thereby improving display characteristics of the liquid crystal display device.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (6)

하부 기판;Lower substrate; 컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어진 상부 기판;An upper substrate comprising a color filter and a common electrode provided on the color filter; 상기 하부 기판을 제1 영역과 제2 영역으로 구분하고, 상기 하부 기판과 상기 상부 기판과의 사이에서 상기 하부 기판과 상기 상부 기판을 결합시키기 위한 제1 결합부재;A first coupling member for dividing the lower substrate into a first region and a second region and for coupling the lower substrate and the upper substrate between the lower substrate and the upper substrate; 상기 표시부에 대응하여 하부 기판과 상기 상부 기판과의 사이에 개재된 액정층을 포함하고,A liquid crystal layer interposed between the lower substrate and the upper substrate corresponding to the display unit; 상기 제2 영역은 하부 게이트 전극과 상기 하부 게이트 전극과 전기적으로 연결된 상부 게이트 전극을 갖는 제1 스위칭 소자를 갖는 구동부와 게이트 라인, 상기 게이트 라인과 교차되는 데이터 라인, 상기 게이트 라인과 데이터 라인에 연결된 제2 스위칭 소자를 구비하여 영상을 표시하는 표시부로 이루어진 것을 특징으로 하는 액정표시장치.The second region may include a driver and a gate line having a first switching element having a lower gate electrode and an upper gate electrode electrically connected to the lower gate electrode, a data line intersecting the gate line, and a gate line and a data line. And a display unit for displaying an image having a second switching element. 제1항에 있어서, 상기 구동부 및 표시부사이에 구비되는 제2 결합 부재를 더 포함하는 액정표시장치.The liquid crystal display device of claim 1, further comprising a second coupling member disposed between the driving unit and the display unit. 제1 항에 있어서, 상기 제1 스위칭 소자와 상기 게이트 라인을 연결하기 위한 신호 라인을 더 포함하고, 상기 제1 스위칭 소자는 상기 신호 라인을 통하여 상기 게이트 라인으로 구동신호를 순차적으로 인가하는 것을 특징으로 하는 액정표시장치.The method of claim 1, further comprising a signal line for connecting the first switching element and the gate line, the first switching element is characterized in that for sequentially applying a drive signal to the gate line through the signal line. A liquid crystal display device. 하부 기판을 구비하는 단계;Providing a lower substrate; 컬러필터 및 상기 컬러필터 상에 구비된 공통전극으로 이루어진 상부 기판을 구비하는 단계;Providing an upper substrate including a color filter and a common electrode provided on the color filter; 상기 하부 기판을 제1 영역과 제2 영역으로 구분하고, 상기 하부 기판과 상기 상부 기판과의 사이에서 상기 하부 기판과 상기 상부 기판을 결합시키기 위한 제1 결합부재을 구비하는 단계; 및Dividing the lower substrate into a first region and a second region, and providing a first coupling member for coupling the lower substrate and the upper substrate between the lower substrate and the upper substrate; And 상기 표시부에 대응하여 하부 기판과 상기 상부 기판과의 사이에 액정층을 개재하는 단계를 포함하고,Interposing a liquid crystal layer between the lower substrate and the upper substrate corresponding to the display unit; 상기 제2 영역은 하부 게이트 전극과 상기 하부 게이트 전극과 전기적으로 연결된 상부 게이트 전극을 갖는 제1 스위칭 소자를 갖는 구동부와 게이트 라인, 상기 게이트 라인과 교차되는 데이터 라인, 상기 게이트 라인과 데이터 라인에 연결된 제2 스위칭 소자를 구비하여 영상을 표시하는 표시부로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.The second region may include a driver and a gate line having a first switching element having a lower gate electrode and an upper gate electrode electrically connected to the lower gate electrode, a data line intersecting the gate line, and a gate line and a data line. 12. A method of manufacturing a liquid crystal display device, comprising a display unit having a second switching element to display an image. 제4항에 있어서, 상기 구동부 및 표시부사이에 구비되는 제2 결합 부재를 더 구비하는 단계를 포함하는 액정표시장치의 제조 방법.The method of claim 4, further comprising: a second coupling member provided between the driving unit and the display unit. 제4항에 있어서, 상기 제1 스위칭 소자와 상기 게이트 라인을 연결하기 위한 신호 라인을 더 포함하고, 상기 제1 스위칭 소자는 상기 신호 라인을 통하여 상기 게이트 라인으로 구동신호를 순차적으로 인가하는 것을 특징으로 하는 액정표시장치의 제조 방법.The method of claim 4, further comprising a signal line for connecting the first switching device and the gate line, wherein the first switching device sequentially applies a driving signal to the gate line through the signal line. The manufacturing method of the liquid crystal display device made into.
KR1020030023826A 2003-04-15 2003-04-15 LCD and its manufacturing method KR100931587B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030023826A KR100931587B1 (en) 2003-04-15 2003-04-15 LCD and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030023826A KR100931587B1 (en) 2003-04-15 2003-04-15 LCD and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20040089962A true KR20040089962A (en) 2004-10-22
KR100931587B1 KR100931587B1 (en) 2009-12-14

Family

ID=37371139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030023826A KR100931587B1 (en) 2003-04-15 2003-04-15 LCD and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100931587B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101842796B1 (en) 2016-11-02 2018-03-28 경희대학교 산학협력단 Oxide semiconductor transistor having dual gate structure and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111952A (en) * 1998-10-07 2000-04-21 Sony Corp Electrooptical device, driving substrate for electrooptical device and their preparation

Also Published As

Publication number Publication date
KR100931587B1 (en) 2009-12-14

Similar Documents

Publication Publication Date Title
US10439010B2 (en) Display device
KR101896377B1 (en) Liquid crystal display device having minimized bezzel
JP5638833B2 (en) Image display device and manufacturing method thereof
US20060187370A1 (en) Substrate for display device and display device equipped therewith
KR20100022762A (en) Liquid crystal display
US20060146246A1 (en) Liquid crystal display and fabricating method thereof
KR100363307B1 (en) Improved active matrix esd protection and testing scheme
US7489370B2 (en) Liquid crystal display device and method for making the same and method for repairing defective pixel using the same
JP2004101674A (en) Liquid crystal display device
US20110186848A1 (en) Semiconductor device and display device
JPH11109886A (en) Display device
KR101151797B1 (en) A Substrate for LCD and method of fabrication thereof
US6894755B2 (en) Liquid crystal display device integrating driving circuit on matrix substrate
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JPH11194367A (en) Display device
JP2007093685A (en) Electro-optical device and electronic equipment
KR100931587B1 (en) LCD and its manufacturing method
US20050030464A1 (en) LCD display of slim frame structure
JP5481790B2 (en) Electro-optic device
JP2001051300A (en) Liquid crystal display device
US7839463B2 (en) Thin film diode panel and manufacturing method of the same
KR101005552B1 (en) Panel for Liquid Crystal Display Device and Method for fabricating the same
KR20020053428A (en) The structure of liquid crystal display panel and method for fabricating the same
JP4468626B2 (en) Display device substrate and display device including the same
KR100569271B1 (en) Thin film transistor liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee