KR20040081676A - Method for fabricating a semiconductor device having a gate oxide of multiple thickness level - Google Patents
Method for fabricating a semiconductor device having a gate oxide of multiple thickness level Download PDFInfo
- Publication number
- KR20040081676A KR20040081676A KR1020030016301A KR20030016301A KR20040081676A KR 20040081676 A KR20040081676 A KR 20040081676A KR 1020030016301 A KR1020030016301 A KR 1020030016301A KR 20030016301 A KR20030016301 A KR 20030016301A KR 20040081676 A KR20040081676 A KR 20040081676A
- Authority
- KR
- South Korea
- Prior art keywords
- thickness
- oxide film
- silicon substrate
- mask pattern
- gate oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Abstract
Description
본 발명의 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device of the present invention, and more particularly, to a method for forming a gate oxide film of a semiconductor device.
최근 메모리 회로와 로직 회로가 하나의 칩 내에 들어가는 시스템-온-칩(system-on-chip)의 필요성이 증대되고 있다. 이러한 시스템-온-칩들은 크기 및 특성이 다른 트랜지스터들을 포함하고 이다. 이러한 크기 및 특성이 다른 트랜지스터들은 게이트 산화막이 서로 다르게 제공되어야만 동작 특성을 확보할 수 있다.Recently, the need for a system-on-chip in which a memory circuit and a logic circuit fit within one chip is increasing. These system-on-chips include transistors of different sizes and characteristics. Transistors having different sizes and characteristics may be provided with different gate oxides to ensure operating characteristics.
DRAM과 같은 반도체 메모리 소자는 한번의 게이트 산화 공정을 통해 게이트 산화막을 형성하기 때문에 주변회로영역과 셀 어레이 영역에서 게이트 산화막의 두께가 같다. 그러나, 누설 전류 특성 및 동작 특성을 제대로 확보하기 위해 셀 어레이 영역의 게이트 산화막의 두께는 두껍고 주변회로 영역의 게이트 산화막의 두께는 얇게 형성하는 것이 바람직하다. 더하여, 주변회로 영역 내에서도 PMOS와 NMOS가 다른 특성을 가지기 때문에 게이트 산화막의 두께를 달리하는 것이 필요하다.Since a semiconductor memory device such as a DRAM forms a gate oxide through a single gate oxidation process, the gate oxide film has the same thickness in the peripheral circuit region and the cell array region. However, in order to secure leakage current characteristics and operation characteristics, the gate oxide film in the cell array region is preferably thick and the gate oxide film in the peripheral circuit region is thin. In addition, since the PMOS and the NMOS have different characteristics even in the peripheral circuit region, it is necessary to vary the thickness of the gate oxide film.
게이트 산화막의 두께를 다르게 하는 방법은 실리콘 기판 상에 두껍게 게이트 산화막을 성장시킨 후 포토리소그래피 및 식각 공정을 이용하여 요구되는 대로 게이트 산화막을 식각하면 된다. 즉, 실리콘 기판에 4개 부분별로 게이트 산화막의 두께가 다르게 하려면, 실리콘 기판 상에 두껍게 게이트 산화막을 형성한 후, 4번의 포토리소그래피 및 식각 공정을 이용하여 게이트 산화막을 4번 식각하면 된다. 그러나, 요구되는 대로 포토리소그래피 및 식각 공정을 수행하면 공정이 복잡해지고 생산성이 떨어지는 단점이 있다.The method for varying the thickness of the gate oxide film is to grow the gate oxide film thickly on a silicon substrate and then etch the gate oxide film as required by using a photolithography and etching process. In other words, if the thickness of the gate oxide film is different for each of four portions on the silicon substrate, the gate oxide film may be formed on the silicon substrate thickly, and the gate oxide film may be etched four times using four photolithography and etching processes. However, performing the photolithography and etching processes as required has the disadvantages of complexity and low productivity.
따라서, 본 발명이 이루고자 하는 기술적 과제는 요구되는 대로 포토리소그래피 및 식각 공정을 수행하지 않고 단순한 공정으로 서로 다른 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 제공하는 데 있다.Accordingly, a technical object of the present invention is to provide a method of manufacturing a semiconductor device having gate oxide films having different thickness levels in a simple process without performing photolithography and etching processes as required.
도 1 내지 도 7은 본 발명의 제1 실시예에 의해 다수의 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor device having a gate oxide film having a plurality of thickness levels in accordance with a first embodiment of the present invention.
도 8 내지 도 11은 본 발명의 제2 실시예에 의해 다수의 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.8 to 11 are cross-sectional views illustrating a method of manufacturing a semiconductor device having a gate oxide film having a plurality of thickness levels in accordance with a second embodiment of the present invention.
도 12 내지 도 15는 본 발명의 제3 실시예에 의해 다수의 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.12 to 15 are cross-sectional views illustrating a method of manufacturing a semiconductor device having a gate oxide film having a plurality of thickness levels in accordance with a third embodiment of the present invention.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 반도체 소자의 제조방법은 실리콘 기판을 제1 부분과 제2 부분으로 한정하고, 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것을 포함한다. 상기 질소 이온 주입된 실리콘 기판을 1차 산화시켜 상기 제1 부분 및 제2 부분에 각각 두께가 다른 산화막을 형성한다. 상기 제1 부분 및 제2 부분에 형성된 두께가 다른 산화막을 패터닝하여 상기 실리콘 기판에 다수 두께 레벨의 산화막을 형성한다. 상기 다수 두께 레벨의 산화막이 형성된 실리콘 기판을 2차 산화시켜 다수 두께 레벨의 게이트 산화막을 형성한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device according to an embodiment of the present invention is to limit the silicon substrate to the first portion and the second portion, and selectively injecting nitrogen ions to the second portion of the silicon substrate It includes. The nitrogen ion implanted silicon substrate is first oxidized to form an oxide film having a different thickness on the first and second portions, respectively. An oxide film having a plurality of thickness levels is formed on the silicon substrate by patterning oxide films having different thicknesses formed on the first and second portions. The silicon substrate on which the multiple thickness level oxide film is formed is secondly oxidized to form a gate oxide film having multiple thickness levels.
상기 실리콘 기판을 제1 부분 및 제2 부분으로 한정하는 것은 상기 실리콘 기판의 제1 부분에 마스크 패턴을 형성하여 수행할 수 있다. 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것은, 상기 마스크 패턴을 이온주입마스크로 상기 실리콘 기판의 제2 부분에 질소 이온을 주입하여 수행할 수 있다.Limiting the silicon substrate to the first and second portions may be performed by forming a mask pattern on the first portion of the silicon substrate. Selectively implanting nitrogen ions into the second portion of the silicon substrate may be performed by implanting nitrogen ions into the second portion of the silicon substrate using the mask pattern as an ion implantation mask.
상기 실리콘 기판에 다수의 두께 레벨을 갖는 산화막을 형성하는 것은, 상기 제1 부분 및/또는 제2 부분의 산화막 상의 일부에 마스크 패턴을 형성한 후, 상기 마스크 패턴을 식각마스크로 제1 부분 및/또는 제2 부분 내의 산화막을 식각하여 수행한다.Forming an oxide film having a plurality of thickness levels on the silicon substrate may include forming a mask pattern on a portion of the oxide layer of the first portion and / or the second portion, and then forming the mask pattern as an etch mask on the first portion and / or. Or etching the oxide film in the second portion.
본 발명의 다른 예에 의한 반도체 소자의 제조방법은 실리콘 기판을 제1 부분과 제2 부분으로 한정한 후 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것을 포함한다. 상기 질소 이온 주입된 실리콘 기판을 1차 산화시켜, 제1 부분에 제1 두께의 산화막을 형성하고 제2 부분에 제1 두께보다 얇은 제2 두께의 산화막을 형성한다. 상기 제1 부분 및 제2 부분의 산화막 상의 일부에 마스크 패턴을 형성하여 제1 부분 내에 제3 부분과 제2 부분 내에 제4 부분을 한정한다. 상기 마스크 패턴을 식각 마스크로 상기 제3 부분 및 제4 부분 내의 산화막을 식각하여, 상기 제3 부분에 제1 두께보다 얇은 제3 두께의 산화막을 형성하고 상기 제4 부분에는 산화막을 제거한다. 상기 마스크 패턴을 제거한 후, 상기 산화막이 형성된 실리콘 기판을 2차 산화시켜 제1 부분, 제3 부분, 제2 부분 및 제4 부분 순으로 두께가 얇아지는 게이트 산화막을 형성한다.A method of manufacturing a semiconductor device according to another embodiment of the present invention includes limiting a silicon substrate to a first portion and a second portion, and then selectively injecting nitrogen ions into the second portion of the silicon substrate. The silicon substrate implanted with nitrogen ions is first oxidized to form an oxide film having a first thickness in a first portion, and an oxide film having a second thickness thinner than the first thickness in a second portion. A mask pattern is formed on a portion of the first and second portions of the oxide film to define a third portion in the first portion and a fourth portion in the second portion. The oxide pattern in the third and fourth portions is etched using the mask pattern as an etch mask to form an oxide film having a third thickness thinner than the first thickness in the third portion, and to remove the oxide film in the fourth portion. After the mask pattern is removed, the silicon substrate on which the oxide film is formed is secondly oxidized to form a gate oxide film that is thinned in the order of the first part, the third part, the second part, and the fourth part.
상기 실리콘 기판을 제1 부분 및 제2 부분으로 한정하는 것은, 상기 실리콘 기판의 제1 부분에 마스크 패턴을 형성하여 수행할 수 있다. 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것은, 상기 마스크 패턴을 이온주입마스크로 상기 실리콘 기판의 제2 부분에 질소 이온을 주입하여 수행할 수 있다.Limiting the silicon substrate to the first and second portions may be performed by forming a mask pattern on the first portion of the silicon substrate. Selectively implanting nitrogen ions into the second portion of the silicon substrate may be performed by implanting nitrogen ions into the second portion of the silicon substrate using the mask pattern as an ion implantation mask.
상기 산화막이 형성된 실리콘 기판을 2차 산화시키면 제1 부분에 제4 두께의 게이트 산화막, 제3 부분에 제4 두께보다 얇은 제5 두께의 게이트 산화막, 제2 부분에 상기 제5 두께보다 얇은 제6 두께의 게이트 산화막 및 제4 부분에 제6 두께보다 얇은 제7 두께의 게이트 산화막이 될 수 있다.Secondary oxidation of the silicon substrate on which the oxide film is formed results in a gate oxide film having a fourth thickness in a first portion, a gate oxide film having a fifth thickness thinner than a fourth thickness in a third portion, and a sixth thinner than the fifth thickness in a second portion. The gate oxide film having a thickness and the gate oxide film having a seventh thickness thinner than the sixth thickness may be formed in the fourth portion.
상기 마스크 패턴을 식각 마스크로 상기 제3 부분 및 제4 부분 내의 산화막을 식각할 때 상기 제4 부분에 제2 두께보다 얇은 두께의 산화막을 남길 수 도 있다.When the oxide patterns in the third and fourth portions are etched using the mask pattern as an etch mask, an oxide layer having a thickness smaller than the second thickness may be left in the fourth portion.
본 발명의 또 다른 예에 의한 반도체 소자의 제조방법은 실리콘 기판을 제1부분과 제2 부분으로 한정한 후 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입한다. 상기 질소 이온 주입된 실리콘 기판을 1차 산화시켜, 제1 부분에 제1 두께의 산화막을 형성하고 제2 부분에 제1 두께보다 얇은 제2 두께의 산화막을 형성한다. 상기 제1 부분의 산화막 상의 일부에 마스크 패턴을 형성하여 제1 부분 내에 제3 부분을 한정한다. 상기 마스크 패턴을 식각 마스크로 상기 제3 부분 및 제2 부분 내의 산화막을 식각하여, 상기 제3 부분에 제1 두께보다 얇은 제3 두께의 산화막을 형성하고 상기 제2 부분의 산화막을 제거한다. 상기 마스크 패턴을 제거한 후, 상기 산화막이 형성된 실리콘 기판을 2차 산화시켜 제1 부분, 제3 부분 및 제2 부분 순으로 두께가 얇아지는 게이트 산화막을 형성한다.In a method of manufacturing a semiconductor device according to another embodiment of the present invention, after limiting a silicon substrate to a first portion and a second portion, nitrogen ions are selectively implanted into the second portion of the silicon substrate. The silicon substrate implanted with nitrogen ions is first oxidized to form an oxide film having a first thickness in a first portion, and an oxide film having a second thickness thinner than the first thickness in a second portion. A mask pattern is formed on a portion of the oxide film of the first portion to define a third portion within the first portion. The oxide pattern in the third and second portions is etched using the mask pattern as an etch mask to form an oxide film having a third thickness thinner than the first thickness in the third portion, and to remove the oxide film of the second portion. After removing the mask pattern, the silicon substrate on which the oxide film is formed is secondly oxidized to form a gate oxide film having a thickness thinner in order of first portion, third portion, and second portion.
상기 실리콘 기판을 제1 부분 및 제2 부분으로 한정하는 것은, 상기 실리콘 기판의 제1 부분에 마스크 패턴을 형성하여 수행할 수 있다. 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것은, 상기 마스크 패턴을 이온주입마스크로 상기 실리콘 기판의 제2 부분에 질소 이온을 주입하여 수행할 수 있다.Limiting the silicon substrate to the first and second portions may be performed by forming a mask pattern on the first portion of the silicon substrate. Selectively implanting nitrogen ions into the second portion of the silicon substrate may be performed by implanting nitrogen ions into the second portion of the silicon substrate using the mask pattern as an ion implantation mask.
상기 산화막이 형성된 실리콘 기판을 2차 산화시키면 제1 부분에 제4 두께의 게이트 산화막, 제3 부분에 상기 제4 두께보다 얇은 제5 두께의 게이트 산화막, 상기 제2 부분에 상기 제5 두께보다 얇은 두께의 제6 두께의 게이트 산화막을 형성될 수 있다.Secondary oxidation of the silicon substrate on which the oxide film is formed results in a gate oxide film having a fourth thickness in a first portion, a gate oxide film having a fifth thickness thinner than the fourth thickness in a third portion, and thinner than the fifth thickness in the second portion. A gate oxide film having a sixth thickness of thickness may be formed.
상기 마스크 패턴을 식각 마스크로 상기 제3 부분 및 제2 부분 내의 산화막을 식각할 때 상기 제2 부분에 제2 두께보다 얇은 두께의 산화막을 남길 수 있다.When etching the oxide layers in the third and second portions using the mask pattern as an etch mask, an oxide layer having a thickness smaller than the second thickness may be left in the second portion.
본 발명의 또 다른 예에 의한 반도체 소자의 제조방법은 실리콘 기판을 제1부분과 제2 부분으로 한정한 후 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것을 포함한다. 상기 질소 이온 주입된 실리콘 기판을 1차 산화시켜, 제1 부분에 제1 두께의 산화막을 형성하고 제2 부분에 제1 두께보다 얇은 제2 두께의 산화막을 형성한다. 상기 제2 부분의 산화막 상의 일부에 마스크 패턴을 형성하여 제2 부분 내에 제3 부분을 한정한다. 상기 마스크 패턴을 식각 마스크로 상기 제1 부분 및 제3 부분 내의 산화막을 식각하여, 상기 제1 부분에 제1 두께보다 얇은 제3 두께의 산화막을 형성하고 상기 제3 부분의 산화막을 제거한다. 상기 마스크 패턴을 제거한 후, 상기 산화막이 형성된 실리콘 기판을 2차 산화시켜 제1 부분, 제2 부분 및 제3 부분 순으로 두께가 얇아지는 게이트 산화막을 형성한다.A method of manufacturing a semiconductor device according to still another embodiment of the present invention includes defining a silicon substrate as a first portion and a second portion, and then selectively injecting nitrogen ions into the second portion of the silicon substrate. The silicon substrate implanted with nitrogen ions is first oxidized to form an oxide film having a first thickness in a first portion, and an oxide film having a second thickness thinner than the first thickness in a second portion. A mask pattern is formed on a part of the oxide film of the second part to define a third part in the second part. The oxide pattern in the first and third portions is etched using the mask pattern as an etch mask to form an oxide film having a third thickness thinner than the first thickness in the first portion and to remove the oxide film in the third portion. After the mask pattern is removed, the silicon substrate on which the oxide film is formed is secondly oxidized to form a gate oxide film which becomes thin in the order of the first part, the second part, and the third part.
상기 실리콘 기판을 제1 부분 및 제2 부분으로 한정하는 것은, 상기 실리콘 기판의 제1 부분에 마스크 패턴을 형성하여 수행할 수 있다. 상기 실리콘 기판의 제2 부분에 선택적으로 질소 이온을 주입하는 것은, 상기 마스크 패턴을 이온주입마스크로 상기 실리콘 기판의 제2 부분에 질소 이온을 주입하여 수행할 수 있다.Limiting the silicon substrate to the first and second portions may be performed by forming a mask pattern on the first portion of the silicon substrate. Selectively implanting nitrogen ions into the second portion of the silicon substrate may be performed by implanting nitrogen ions into the second portion of the silicon substrate using the mask pattern as an ion implantation mask.
상기 산화막이 형성된 실리콘 기판을 2차 산화시키면 제1 부분에 제4 두께의 게이트 산화막, 제2 부분에 상기 제4 두께보다 얇은 제5 두께의 게이트 산화막, 상기 제3 부분에 상기 제5 두께보다 얇은 제6 두께의 게이트 산화막이 형성될 수 있다.Secondary oxidation of the silicon substrate on which the oxide film is formed results in a gate oxide film having a fourth thickness in the first portion, a gate oxide film having a fifth thickness thinner than the fourth thickness in the second portion, and thinner than the fifth thickness in the third portion. A gate oxide film of a sixth thickness may be formed.
상기 마스크 패턴을 식각 마스크로 상기 제1 부분 및 제3 부분 내의 산화막을 식각할 때 상기 제3 부분에 제2 두께보다 얇은 두께의 산화막을 남길 수 있다.When etching the oxide films in the first and third portions using the mask pattern as an etch mask, an oxide film having a thickness smaller than the second thickness may be left in the third portion.
이상과 같은 본 발명의 반도체 소자의 제조방법은 질소 이온 주입 공정을 이용하여 단순한 공정으로 서로 다른 두께 레벨의 게이트 산화막을 얻을 수 있다.As described above, in the method of manufacturing the semiconductor device of the present invention, gate oxide films having different thickness levels can be obtained by a simple process using a nitrogen ion implantation process.
이하, 첨부도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; However, embodiments of the present invention illustrated below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.
실시예 1Example 1
도 1 내지 도 7은 본 발명의 제1 실시예에 의해 다수의 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor device having a gate oxide film having a plurality of thickness levels in accordance with a first embodiment of the present invention.
도 1은 실리콘 기판(100)에 트랜치 절연막(104)을 형성하는 단계를 나타낸다.1 illustrates a step of forming a trench insulating film 104 in the silicon substrate 100.
도 1을 참조하면, 실리콘 기판(100)에 트랜치를 형성한다. 이어서, 상기 트랜치(102) 내에 트랜치 절연막(104)을 형성하여 활성 영역(106)을 한정한다. 즉, 상기 트랜치 절연막(104)이 형성되는 부분은 비활성 영역이 되며, 상기 비활성 영역 이외에는 활성영역(106)이 된다. 상기 활성영역(106)에는 트랜지스터가 형성된다.Referring to FIG. 1, a trench is formed in the silicon substrate 100. A trench insulating film 104 is then formed in the trench 102 to define the active region 106. That is, the portion where the trench insulating layer 104 is formed becomes an inactive region, and the active region 106 except for the inactive region. Transistors are formed in the active region 106.
도 2는 실리콘 기판(100)에 제1 마스크 패턴을 형성하고 질소 이온을 선택적으로 주입하는 단계를 나타낸다.2 illustrates forming a first mask pattern on the silicon substrate 100 and selectively implanting nitrogen ions.
도 2를 참조하면, 상기 트랜치 절연막(104)이 형성된 실리콘 기판(100)의 일부분 상에 제1 마스크 패턴(108)을 형성한다. 상기 제1 마스크 패턴(108)은 포토리소그래피 공정을 이용하여 포토레지스트 패턴으로 형성한다. 상기 제1 마스크 패턴(108)이 실리콘 기판(100)의 일부분 상에 형성됨으로써 상기 실리콘 기판(100)은 제1 부분(1000)과 제2 부분(1200)으로 한정된다.Referring to FIG. 2, a first mask pattern 108 is formed on a portion of the silicon substrate 100 on which the trench insulating layer 104 is formed. The first mask pattern 108 is formed into a photoresist pattern using a photolithography process. Since the first mask pattern 108 is formed on a portion of the silicon substrate 100, the silicon substrate 100 is limited to the first portion 1000 and the second portion 1200.
계속하여, 상기 제1 마스크 패턴(108)을 이온주입마스크로 하여 화살표로 표시한 바와 같이 질소 이온을 주입한다. 상기 질소 이온은 1E13∼1E 15 atoms/cm2도즈량과 5∼100 Kev의 에너지로 주입한다. 이에 따라, 상기 실리콘 기판(100)의 제2 부분(1200)에 질소 이온이 선택적으로 주입된다.Subsequently, nitrogen ions are implanted using the first mask pattern 108 as an ion implantation mask as indicated by the arrow. The nitrogen ions are implanted at a dose of 1E13 to 1E 15 atoms / cm 2 and energy of 5 to 100 Kev. Accordingly, nitrogen ions are selectively implanted into the second portion 1200 of the silicon substrate 100.
도 3을 실리콘 기판(100) 상에 두께가 다른 산화막(110)을 형성하는 단계를 나타낸다.3 illustrates a step of forming an oxide film 110 having different thicknesses on the silicon substrate 100.
도 3을 참조하면, 질소 이온이 주입된 실리콘 기판(100)을 1차 산화시켜 상기 제1 부분(1000) 및 제2 부분(1200)에 각각 두께가 다른 산화막(110)을 형성한다. 상기 1차 산화는 건식 산화 및 습식 산화가 가능하며, -50 ∼ 200℃에서 수행한다. 상기 질소 이온이 주입된 제2 부분(1200)은 제1 부분(1000)에 비하여 산화속도가 느리기 때문에 제1 부분(1000)과 제2 부분(1200)의 산화막(110) 두께가 다르게 된다. 제1 부분(1000)에는 제1 두께(T1)의 산화막(110)이 형성되고, 제2 부분에는 제1 두께(T1)보다 얇은 제2 두께(T2)의 산화막(110)이 형성된다.Referring to FIG. 3, the silicon substrate 100 implanted with nitrogen ions is first oxidized to form an oxide film 110 having different thicknesses on the first and second portions 1000 and 1200, respectively. The primary oxidation is dry oxidation and wet oxidation is possible, it is carried out at -50 ~ 200 ℃. Since the oxidation rate of the second portion 1200 in which the nitrogen ions are implanted is slower than that of the first portion 1000, the thickness of the oxide layer 110 of the first portion 1000 and the second portion 1200 is different. An oxide film 110 having a first thickness T1 is formed in the first portion 1000, and an oxide film 110 having a second thickness T2 thinner than the first thickness T1 is formed in the second portion 1000.
도 4 및 도 5는 도 3의 제1 부분(1000) 및 제2 부분(1200)에 형성된 두께가 다른 산화막(110)을 패터닝하여 실리콘 기판(100)에 다수 두께 레벨의 산화막을 형성하는 단계를 나타낸다.4 and 5 illustrate the steps of forming oxide films having a plurality of thickness levels on the silicon substrate 100 by patterning the oxide films 110 having different thicknesses formed on the first portion 1000 and the second portion 1200 of FIG. 3. Indicates.
도 4를 참조하면, 제1 부분(1000) 및 제2 부분(1200) 상의 산화막(110) 상의 일부에 제2 마스크 패턴(112)을 형성한다. 상기 제2 마스크 패턴(112)은 포토리소그래피 공정을 이용하여 포토레지스트 패턴으로 형성한다. 상기 제2 마스크 패턴(112)이 제1 부분(1000) 및 제2 부분(1200) 상의 산화막(110) 상의 일부분 상에 형성됨으로써 제1 부분(1000) 내에 제3 부분(1400)이 한정되고, 제2 부분(1200) 내에 제4 부분(1600)이 한정된다.Referring to FIG. 4, a second mask pattern 112 is formed on a portion of the oxide film 110 on the first portion 1000 and the second portion 1200. The second mask pattern 112 is formed into a photoresist pattern using a photolithography process. The second mask pattern 112 is formed on a portion of the oxide film 110 on the first portion 1000 and the second portion 1200 to define a third portion 1400 in the first portion 1000. The fourth portion 1600 is defined within the second portion 1200.
도 5를 참조하면, 제2 마스크 패턴을 식각 마스크로 상기 제3 부분(1400) 및 제4 부분(1600) 내의 산화막(110)을 식각한다. 이에 따라, 제3 부분(1400)에 제1 두께(T1)보다 얇은 제3 두께(T3)의 산화막(110)을 형성하고, 상기 제4 부분(1600)의 산화막(110)은 제거한다. 상기 제4 부분(1600)의 산화막(110)은 완전히 제거하지 않고, 점선으로 표시한 바와 같이 제2 두께(T2)보다 얇은 두께로 남길 수 도 있다.Referring to FIG. 5, the oxide layer 110 in the third portion 1400 and the fourth portion 1600 is etched using the second mask pattern as an etching mask. Accordingly, an oxide film 110 having a third thickness T3 thinner than the first thickness T1 is formed in the third portion 1400, and the oxide film 110 of the fourth portion 1600 is removed. The oxide layer 110 of the fourth portion 1600 may not be completely removed, but may be left at a thickness thinner than the second thickness T2 as indicated by a dotted line.
도 6은 실리콘 기판(100)에 다수 두께 레벨의 게이트 산화막(114)을 형성하는 단계를 나타낸다.FIG. 6 illustrates forming a gate oxide film 114 having a plurality of thickness levels on the silicon substrate 100.
도 6을 참조하면, 식각 마스크로 이용된 제2 마스크 패턴(112)을 제거한다. 상기 산화막(110)이 형성된 실리콘 기판(100)을 2차 산화시켜 다수 두께 레벨의 게이트 산화막(114)을 형성한다. 상기 2차 산화는 건식 산화 및 습식 산화가 가능하며, -50∼200℃에서 수행한다. 상기 2차 산화에 따라 게이트 산화막(114)은 제1 부분(1000), 제3 부분(1400), 제2 부분(1200) 및 제4 부분(1600) 순으로 두께가 얇아진다. 즉, 제1 부분(1000)에 제4 두께(T4)의 게이트 산화막(114), 제3 부분(1400)에 제4 두께(T4)보다 얇은 제5 두께(T5)의 게이트 산화막(114), 제2 부분(1200)에 상기 제5 두께(T5)보다 얇은 제6 두께(T6)의 게이트 산화막(114) 및 제4 부분(1600)에 제6 두께(T6)보다 얇은 제7 두께(T7)의 게이트 산화막(114)이 형성된다. 결과적으로, 4개 부분별로 게이트 산화막(114)의 두께가 다르게 된다.Referring to FIG. 6, the second mask pattern 112 used as an etching mask is removed. The silicon substrate 100 on which the oxide film 110 is formed is secondly oxidized to form a gate oxide film 114 having a plurality of thickness levels. The secondary oxidation is possible for dry oxidation and wet oxidation, it is carried out at -50 ~ 200 ℃. As a result of the secondary oxidation, the gate oxide film 114 becomes thinner in the order of the first part 1000, the third part 1400, the second part 1200, and the fourth part 1600. That is, the gate oxide film 114 having a fourth thickness T4 in the first portion 1000, the gate oxide film 114 having a fifth thickness T5 thinner than the fourth thickness T4 in the third portion 1400, The gate oxide layer 114 having the sixth thickness T6 thinner than the fifth thickness T5 in the second portion 1200 and the seventh thickness T7 thinner than the sixth thickness T6 in the fourth portion 1600. A gate oxide film 114 is formed. As a result, the thickness of the gate oxide film 114 varies for each of the four portions.
도 7은 게이트 패턴(118)을 형성하는 단계를 나타낸다.7 illustrates a step of forming the gate pattern 118.
도 7을 참조하면, 상기 다수 두께 레벨의 게이트 산화막(114a∼114d)이 형성된 실리콘 기판(100)의 전면에 게이트 전극용 도전막을 형성한 후 포토리소그래피 공정 및 식각 공정을 이용하여 패터닝한다. 이에 따라, 실리콘 기판(100) 상에 게이트 산화막 패턴(114a) 및 게이트 전극(116)으로 구성된 게이트 패턴(118)이 형성된다. 상기 제1 부분(1000), 제3 부분(1400), 제2 부분(1200) 및 제4 부분(1600)별로 게이트 산화막 패턴(114a)의 두께가 다른 게이트 패턴(118)이 형성된다.Referring to FIG. 7, a gate electrode conductive film is formed on the entire surface of the silicon substrate 100 on which the gate oxide films 114a to 114d having the plurality of thickness levels are formed, and then patterned using a photolithography process and an etching process. Accordingly, the gate pattern 118 including the gate oxide layer pattern 114a and the gate electrode 116 is formed on the silicon substrate 100. A gate pattern 118 having a different thickness of the gate oxide pattern 114a is formed for each of the first portion 1000, the third portion 1400, the second portion 1200, and the fourth portion 1600.
실시예 2Example 2
도 8 내지 도 11은 본 발명의 제2 실시예에 의해 다수의 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다. 도 1 내지 도 7과 동일한 참조번호는 동일한 부재를 나타낸다. 본 발명의 제2 실시예는 제2 마스크 패턴(212)을 제1 부분(1000) 상에만 형성하여 실리콘 기판(100) 상에서 3 부분 별로 게이트 산화막(114)의 두께가 다른 것을 제외하고는 제1 실시예와 동일하다.8 to 11 are cross-sectional views illustrating a method of manufacturing a semiconductor device having a gate oxide film having a plurality of thickness levels in accordance with a second embodiment of the present invention. The same reference numerals as FIGS. 1 to 7 denote the same members. According to the second embodiment of the present invention, the second mask pattern 212 is formed only on the first portion 1000, except that the thickness of the gate oxide film 114 is different for each of the three portions on the silicon substrate 100. Same as the embodiment.
먼저, 도 1 내지 도 3과 같은 공정을 진행한다. 이렇게 되면, 제1 부분(1000)에는 제1 두께(T1)의 산화막(110)이 형성되고, 제2 부분(1200)에는 제1 두께(T1)보다 얇은 제2 두께(T2)의 산화막(110)이 형성된다.First, a process as shown in FIGS. 1 to 3 is performed. In this case, an oxide film 110 having a first thickness T1 is formed in the first portion 1000, and an oxide film 110 having a second thickness T2 thinner than the first thickness T1 is formed in the second portion 1200. ) Is formed.
도 8 및 도 9는 도 3의 제1 부분(1000) 및 제2 부분(1200)에 형성된 두께가 다른 산화막(110)을 패터닝하여 실리콘 기판(100)에 다수 두께 레벨의 산화막을 형성하는 단계를 나타낸다.8 and 9 illustrate the steps of forming oxide films having a plurality of thickness levels on the silicon substrate 100 by patterning oxide films 110 having different thicknesses formed on the first and second portions 1000 and 1200 of FIG. 3. Indicates.
도 8을 참조하면, 제1 부분(1000)의 산화막(110) 상의 일부에 제2 마스크 패턴(212)을 형성한다. 상기 제2 마스크 패턴(212)은 포토리소그래피 공정을 이용하여 포토레지스트 패턴으로 형성한다. 상기 제2 마스크 패턴(212)이 제1 부분(1000)의 산화막(110) 상의 일부분 상에 형성됨으로써 제1 부분(1000) 내에 제3 부분(1400)이 한정된다.Referring to FIG. 8, a second mask pattern 212 is formed on a portion of the oxide film 110 of the first portion 1000. The second mask pattern 212 is formed into a photoresist pattern using a photolithography process. The second mask pattern 212 is formed on a portion of the first layer 1000 on the oxide film 110 to define the third portion 1400 in the first portion 1000.
도 9를 참조하면, 제2 마스크 패턴(212)을 식각 마스크로 상기 제3 부분(1400) 및 제2 부분(1200)의 산화막(110)을 식각한다. 이에 따라, 제3 부분(1400)에 제1 두께(T1)보다 얇은 제3 두께(T3)의 산화막(110)을 형성하고, 상기 제2 부분(1200)의 산화막(110)은 제거한다. 상기 제2 부분(1200)의 산화막(110)은 완전히 제거하지 않고, 점선으로 표시한 바와 같이 제3 두께(T3)보다 얇은 두께로 남길 수 도 있다.9, the oxide layer 110 of the third portion 1400 and the second portion 1200 is etched using the second mask pattern 212 as an etching mask. Accordingly, the oxide film 110 having a third thickness T3 thinner than the first thickness T1 is formed in the third portion 1400, and the oxide film 110 of the second portion 1200 is removed. The oxide film 110 of the second portion 1200 may not be completely removed, but may be left to a thickness thinner than the third thickness T3 as indicated by a dotted line.
도 10은 실리콘 기판(100)에 다수 두께 레벨의 게이트 산화막(114)을 형성하는 단계를 나타낸다.10 illustrates forming a gate oxide film 114 of multiple thickness levels on the silicon substrate 100.
도 10을 참조하면, 식각 마스크로 이용된 제2 마스크 패턴(212)을 제거한다. 상기 산화막(110)이 형성된 실리콘 기판(100)을 2차 산화시켜 다수 두께 레벨의 게이트 산화막(114)을 형성한다. 상기 2차 산화의 공정 조건은 앞선 실시예와 동일하다. 2차 산화에 따라 상기 게이트 산화막(114)은 제1 부분(1000), 제3 부분(1400) 및 제2 부분(1200) 순으로 두께가 얇게 형성된다. 즉, 제1 부분(1000)에 제4 두께(T4)의 게이트 산화막(114), 제3 부분(1400)에 제4 두께(T4)보다 얇은 제5 두께(T5)의 게이트 산화막(114), 제2 부분(1200)에 상기 제5 두께(T5)보다 얇은 제6 두께(T6)의 게이트 산화막(114)이 형성된다. 결과적으로, 본 발명의 제2 실시예는 3개 부분별로 게이트 산화막(114)의 두께가 다르게 된다.Referring to FIG. 10, the second mask pattern 212 used as an etching mask is removed. The silicon substrate 100 on which the oxide film 110 is formed is secondly oxidized to form a gate oxide film 114 having a plurality of thickness levels. The process conditions of the secondary oxidation are the same as in the previous embodiment. As a result of the secondary oxidation, the gate oxide layer 114 is formed to have a thin thickness in order of the first portion 1000, the third portion 1400, and the second portion 1200. That is, the gate oxide film 114 having a fourth thickness T4 in the first portion 1000, the gate oxide film 114 having a fifth thickness T5 thinner than the fourth thickness T4 in the third portion 1400, A gate oxide layer 114 having a sixth thickness T6 that is thinner than the fifth thickness T5 is formed in the second portion 1200. As a result, in the second embodiment of the present invention, the thickness of the gate oxide film 114 is changed by three portions.
도 11은 게이트 패턴(118)을 형성하는 단계를 나타낸다.11 illustrates a step of forming the gate pattern 118.
도 11을 참조하면, 상기 다수 두께 레벨의 게이트 산화막(114)이 형성된 실리콘 기판(100)의 전면에 게이트 전극용 도전막을 형성한 후 포토리소그래피 공정 및 식각 공정을 이용하여 패터닝한다. 이에 따라, 실리콘 기판(100) 상에 게이트 산화막 패턴(114a) 및 게이트 전극(116)으로 구성된 게이트 패턴(118)이 형성된다. 상기 제1 부분(1000), 제3 부분(1400) 및 제2 부분(1200) 별로 게이트 산화막 패턴(114a)의 두께가 다른 게이트 패턴(118)이 형성된다.Referring to FIG. 11, a conductive film for a gate electrode is formed on the entire surface of the silicon substrate 100 on which the gate oxide film 114 having the plurality of thickness levels is formed, and then patterned by using a photolithography process and an etching process. Accordingly, the gate pattern 118 including the gate oxide layer pattern 114a and the gate electrode 116 is formed on the silicon substrate 100. A gate pattern 118 having a different thickness of the gate oxide pattern 114a is formed for each of the first portion 1000, the third portion 1400, and the second portion 1200.
실시예 3Example 3
도 12 내지 도 15는 본 발명의 제3 실시예에 의해 다수의 두께 레벨의 게이트 산화막을 갖는 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다. 도 1 내지 도 7과 동일한 참조번호는 동일한 부재를 나타낸다. 본 발명의 제3 실시예는 제2 마스크 패턴(312)을 제2 부분(1200) 상에만 형성하여 실리콘 기판(100) 상에서 3 부분 별로 게이트 산화막(114)의 두께가 다른 것을 제외하고는 제1 실시예와 동일하다.12 to 15 are cross-sectional views illustrating a method of manufacturing a semiconductor device having a gate oxide film having a plurality of thickness levels in accordance with a third embodiment of the present invention. The same reference numerals as FIGS. 1 to 7 denote the same members. According to the third embodiment of the present invention, the second mask pattern 312 is formed only on the second portion 1200, except that the thickness of the gate oxide layer 114 is different for each of the three portions on the silicon substrate 100. Same as the embodiment.
먼저, 도 1 내지 도 3과 같은 공정을 진행한다. 이렇게 되면, 제1 부분(1000)에는 제1 두께(T1)의 산화막(110)이 형성되고, 제2 부분(1200)에는 제1 두께(T1)보다 얇은 제2 두께(T2)의 산화막(110)이 형성된다.First, a process as shown in FIGS. 1 to 3 is performed. In this case, an oxide film 110 having a first thickness T1 is formed in the first portion 1000, and an oxide film 110 having a second thickness T2 thinner than the first thickness T1 is formed in the second portion 1200. ) Is formed.
도 12 및 도 13은 도 3의 제1 부분(1000) 및 제2 부분(1200)에 형성된 두께가 다른 산화막(110)을 패터닝하여 실리콘 기판(100)에 다수 두께 레벨의 산화막을 형성하는 단계를 나타낸다.12 and 13 illustrate the steps of forming oxide films having multiple thickness levels on the silicon substrate 100 by patterning oxide films 110 having different thicknesses formed on the first and second portions 1000 and 1200 of FIG. 3. Indicates.
도 12를 참조하면, 제2 부분(1200)의 산화막(110) 상의 일부에 제2 마스크 패턴(312)을 형성한다. 상기 제2 마스크 패턴(312)은 포토리소그래피 공정을 이용하여 포토레지스트 패턴으로 형성한다. 상기 제2 마스크 패턴(312)이 제2 부분(1200)의 산화막(110) 상의 일부분 상에 형성됨으로써 제2 부분(1000) 내에 제3 부분(1800)이 한정된다.Referring to FIG. 12, a second mask pattern 312 is formed on a portion of the oxide film 110 of the second portion 1200. The second mask pattern 312 is formed into a photoresist pattern using a photolithography process. The second mask pattern 312 is formed on a portion of the oxide layer 110 of the second portion 1200 to define the third portion 1800 in the second portion 1000.
도 13을 참조하면, 제2 마스크 패턴(312)을 식각 마스크로 상기 제1 부분(1000) 및 제3 부분(1800) 내의 산화막(110)을 식각한다. 이에 따라, 제1 부분(1000)에 제1 두께(T1)보다 얇은 제3 두께(T3)의 산화막(110)을 형성하고, 상기 제3 부분(1800)의 산화막(110)은 제거한다. 상기 제3 부분(1800)의 산화막(110)은 완전히 제거하지 않고, 점선으로 표시한 바와 같이 제3 두께(T3)보다 얇은 두께로 남길 수 도 있다.Referring to FIG. 13, the oxide layer 110 in the first portion 1000 and the third portion 1800 is etched using the second mask pattern 312 as an etching mask. Accordingly, the oxide film 110 having the third thickness T3 thinner than the first thickness T1 is formed in the first portion 1000, and the oxide film 110 of the third portion 1800 is removed. The oxide film 110 of the third portion 1800 may not be completely removed, but may be left to a thickness thinner than the third thickness T3 as indicated by a dotted line.
도 14는 실리콘 기판(100)에 다수 두께 레벨의 게이트 산화막(114)을 형성하는 단계를 나타낸다.14 illustrates forming a gate oxide film 114 of multiple thickness levels on the silicon substrate 100.
도 14를 참조하면, 식각 마스크로 이용된 제2 마스크 패턴(312)을 제거한다. 상기 산화막(110)이 형성된 실리콘 기판(100)을 2차 산화시켜 다수 두께 레벨의 게이트 산화막(114)을 형성한다. 상기 2차 산화의 공정 조건은 앞선 실시예와 동일하다. 2차 산화에 따라 상기 게이트 산화막(114)은 제1 부분(1000), 제2 부분(1200) 및 제3 부분(1800) 순으로 두께가 얇게 형성된다. 즉, 제1 부분(1000)에 제4 두께(T4)의 게이트 산화막(114), 제2 부분(1200)에 제4 두께(T4)보다 얇은 제5 두께(T5)의 게이트 산화막(114), 제3 부분(1800)에 상기 제5 두께(T5)보다 얇은 제6 두께(T6)의 게이트 산화막(114)이 형성된다. 결과적으로, 본 발명의 제3 실시예는 3개 부분별로 게이트 산화막(114)의 두께가 다르게 된다.Referring to FIG. 14, the second mask pattern 312 used as an etching mask is removed. The silicon substrate 100 on which the oxide film 110 is formed is secondly oxidized to form a gate oxide film 114 having a plurality of thickness levels. The process conditions of the secondary oxidation are the same as in the previous embodiment. As a result of the secondary oxidation, the gate oxide layer 114 is formed in a thin thickness in order of the first portion 1000, the second portion 1200, and the third portion 1800. That is, the gate oxide film 114 having a fourth thickness T4 in the first portion 1000, the gate oxide film 114 having a fifth thickness T5 thinner than the fourth thickness T4 in the second portion 1200, A gate oxide layer 114 having a sixth thickness T6 that is thinner than the fifth thickness T5 is formed in the third portion 1800. As a result, in the third embodiment of the present invention, the thickness of the gate oxide film 114 is changed by three portions.
도 15는 게이트 패턴(118)을 형성하는 단계를 나타낸다.15 illustrates forming a gate pattern 118.
도 15를 참조하면, 상기 다수 두께 레벨의 게이트 산화막(114)이 형성된 실리콘 기판(100)의 전면에 게이트 전극용 도전막을 형성한 후 포토리소그래피 공정 및 식각 공정을 이용하여 패터닝한다. 이에 따라, 실리콘 기판(100) 상에 게이트 산화막 패턴(114a) 및 게이트 전극(116)으로 구성된 게이트 패턴(118)이 형성된다. 특히, 상기 제1 부분(1000), 제2 부분(1200) 및 제2 부분(1800) 별로 게이트 산화막 패턴(114a)의 두께가 다른 게이트 패턴(118)이 형성된다.Referring to FIG. 15, a conductive film for a gate electrode is formed on the entire surface of the silicon substrate 100 on which the gate oxide film 114 having the plurality of thickness levels is formed, and then patterned by using a photolithography process and an etching process. Accordingly, the gate pattern 118 including the gate oxide layer pattern 114a and the gate electrode 116 is formed on the silicon substrate 100. In particular, a gate pattern 118 having a different thickness of the gate oxide pattern 114a is formed for each of the first portion 1000, the second portion 1200, and the second portion 1800.
상술한 바와 같이 본 발명은 질소 이온 주입 공정을 이용하여 요구되는 데로 포토리소그래피 및 식각 공정을 수행하지 않고 단순한 공정으로 서로 다른 두께 레벨의 게이트 산화막을 얻을 수 있다.As described above, the present invention can obtain gate oxide films having different thickness levels in a simple process without performing photolithography and etching processes as required by using a nitrogen ion implantation process.
특히, 본 발명은 4개 부분에 서로 다른 두께의 게이트 산화막을 형성할 때, 네 번의 포토리소그래피 및 식각 공정을 수행하지 않고 두 번의 포토리소그래피 및 식각 공정을 이용한다. 이에 따라, 공정이 단순화되고 생산성을 향상시킬 수 있다.In particular, the present invention uses two photolithography and etching processes without forming four photolithography and etching processes when forming gate oxide films having different thicknesses in four portions. Accordingly, the process can be simplified and productivity can be improved.
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030016301A KR20040081676A (en) | 2003-03-15 | 2003-03-15 | Method for fabricating a semiconductor device having a gate oxide of multiple thickness level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030016301A KR20040081676A (en) | 2003-03-15 | 2003-03-15 | Method for fabricating a semiconductor device having a gate oxide of multiple thickness level |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040081676A true KR20040081676A (en) | 2004-09-22 |
Family
ID=37365770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030016301A KR20040081676A (en) | 2003-03-15 | 2003-03-15 | Method for fabricating a semiconductor device having a gate oxide of multiple thickness level |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040081676A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147372B1 (en) * | 2004-10-25 | 2012-05-22 | 매그나칩 반도체 유한회사 | Method of forming dual gate oxide film in semiconductor device |
-
2003
- 2003-03-15 KR KR1020030016301A patent/KR20040081676A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147372B1 (en) * | 2004-10-25 | 2012-05-22 | 매그나칩 반도체 유한회사 | Method of forming dual gate oxide film in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100511045B1 (en) | Integration method of a semiconductor device having a recessed gate electrode | |
| US20080050875A1 (en) | Methods of fabricating embedded flash memory devices | |
| JP2002343879A (en) | Semiconductor device and method of manufacturing the same | |
| KR20040081676A (en) | Method for fabricating a semiconductor device having a gate oxide of multiple thickness level | |
| US7534677B2 (en) | Method of fabricating a dual gate oxide | |
| KR100406500B1 (en) | Method for fabricating semiconductor device | |
| KR100321758B1 (en) | Method for fabricating semiconductor device | |
| KR100929422B1 (en) | Manufacturing method of semiconductor device | |
| KR100778877B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100891248B1 (en) | Method for forming triple gate oxide film | |
| JPH02106043A (en) | Manufacture of semiconductor device | |
| US6933217B2 (en) | Method for forming a ROM coding in a semiconductor device | |
| KR100239452B1 (en) | Method for manufacturing semiconductor device | |
| KR100911103B1 (en) | Method of manufacturing a semiconductor device | |
| KR100720259B1 (en) | Method for forming semiconductor device | |
| KR100280490B1 (en) | Manufacturing method for isolation structure of semiconductor device | |
| KR100446431B1 (en) | Method for manufacturing gate of semiconductor device | |
| KR100677992B1 (en) | Method for manufacturing in semiconductor device | |
| KR100432893B1 (en) | Method for forming a semiconductor device | |
| KR100398571B1 (en) | Method of manufacturing merged memory and logic device | |
| KR20010011002A (en) | Forming method for transistor of semiconductor device | |
| KR20060072962A (en) | Method of manufacturing semiconductor device | |
| KR20020017725A (en) | High voltage Semiconductor device and method for the Same | |
| KR20030002622A (en) | method for manufacturing of transistor of semiconductor device | |
| JPH10163490A (en) | Manufacture of transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |