KR20040078417A - Clock generator - Google Patents

Clock generator Download PDF

Info

Publication number
KR20040078417A
KR20040078417A KR1020030013357A KR20030013357A KR20040078417A KR 20040078417 A KR20040078417 A KR 20040078417A KR 1020030013357 A KR1020030013357 A KR 1020030013357A KR 20030013357 A KR20030013357 A KR 20030013357A KR 20040078417 A KR20040078417 A KR 20040078417A
Authority
KR
South Korea
Prior art keywords
inverter
terminal
current
voltage
clock
Prior art date
Application number
KR1020030013357A
Other languages
Korean (ko)
Other versions
KR100983738B1 (en
Inventor
윤장현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030013357A priority Critical patent/KR100983738B1/en
Publication of KR20040078417A publication Critical patent/KR20040078417A/en
Application granted granted Critical
Publication of KR100983738B1 publication Critical patent/KR100983738B1/en

Links

Classifications

    • A—HUMAN NECESSITIES
    • A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
    • A22C—PROCESSING MEAT, POULTRY, OR FISH
    • A22C17/00—Other devices for processing meat or bones
    • A22C17/0006—Cutting or shaping meat
    • A22C17/002—Producing portions of meat with predetermined characteristics, e.g. weight or particular dimensions
    • A—HUMAN NECESSITIES
    • A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
    • A22C—PROCESSING MEAT, POULTRY, OR FISH
    • A22C17/00—Other devices for processing meat or bones
    • A22C17/0093—Handling, transporting or packaging pieces of meat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D5/00—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D5/20—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting with interrelated action between the cutting member and work feed
    • B26D5/22—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting with interrelated action between the cutting member and work feed having the cutting member and work feed mechanically connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/01—Means for holding or positioning work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/06—Arrangements for feeding or delivering work of other than sheet, web, or filamentary form

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Food Science & Technology (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

PURPOSE: A clock generator is provided to enhance stability of operations by supplying a clock frequency regardless of supply voltage and external noise. CONSTITUTION: A band gap reference voltage generator(10) is used for generating a reference voltage of a constant level regardless of temperature and supply voltage by an offset output characteristic between a negative temperature coefficient and a positive temperature coefficient. A voltage/current converter(20) is used for generating the source current and the sink current proportional to the reference voltage. A ring oscillator(30) is used for generating the first and the second clocks as differential signals according to the source current and the sink current.

Description

클럭 발생 장치{Clock generator}Clock generator

본 발명은 클럭 발생 장치에 관한 것으로, 특히 집적회로에 전원전압 및 외부 노이즈에 둔감한 안정적인 클럭을 제공할 수 있도록 하는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock generating apparatus, and more particularly, to a technology for providing a stable clock insensitive to power supply voltage and external noise in an integrated circuit.

일반적으로 클럭신호의 복원은 고속데이터의 전송시 전체 시스템의 성능을 결정짓는 중요한 요소이다. 이러한 클럭신호 복원을 위하여 입력되는 신호를 다중위상 클럭으로 샘플링하는 방법을 주로 사용한다. 이때, 다중위상 클럭의 탭(TAP)에서 탭까지의 공간이 클럭신호 복원의 위상 잡음을 결정한다.In general, the recovery of the clock signal is an important factor that determines the performance of the entire system when transmitting high-speed data. In order to recover the clock signal, a method of sampling an input signal into a multiphase clock is mainly used. At this time, the space from the tap TAP to the tap of the multiphase clock determines the phase noise of the clock signal recovery.

이러한 다중위상 클럭을 발생시키기 위해 일반적으로 링오실레이터가 많이 사용된다. 링오실레이터는 다수개 인버터의 입/출력단을 서로 연결하여 체인 형식으로 구성함으로써 시스템 동기화 및 데이터 샘플링시 사용되는 고주파 클럭을 생성한다.Ring oscillators are commonly used to generate such multiphase clocks. The ring oscillator connects the input and output terminals of a plurality of inverters together to form a chain to generate a high frequency clock used for system synchronization and data sampling.

도 1은 종래의 RC 오실레이터에 관한 회로도이다.1 is a circuit diagram of a conventional RC oscillator.

종래의 RC 오실레이터는 전원전압단과 접지전압단 사이에 직렬 연결된 저항 R1과 캐패시터 C1, NMOS트랜지스터 N1 및 인버터 IV1를 구비한다. 여기서, NMOS트랜지스터 N1는 인버터 IV1의 입력단과 접지전압단 사이에 연결되어 게이트 단자를 통해 인버터 IV1의 출력신호 OUT가 인가된다.The conventional RC oscillator includes a resistor R1 and a capacitor C1, an NMOS transistor N1, and an inverter IV1 connected in series between a power supply voltage terminal and a ground voltage terminal. Here, the NMOS transistor N1 is connected between the input terminal of the inverter IV1 and the ground voltage terminal, and the output signal OUT of the inverter IV1 is applied through the gate terminal.

그런데, 이러한 구성을 갖는 종래의 RC 오실레이터는 공급전압에 비례하여 클럭의 주파수가 변화하므로 안정적인 주파수를 얻기가 어렵다.However, the conventional RC oscillator having such a configuration is difficult to obtain a stable frequency because the frequency of the clock changes in proportion to the supply voltage.

도 2는 종래의 링오실레이터에 관한 회로도이다.2 is a circuit diagram of a conventional ring oscillator.

종래의 링오실레이터는 인버터 IV2 내지 인버터 IV6가 체인으로 연결되어 인버터 IV6의 출력신호 OUTP가 인버터 IV2의 입력으로 피드백된다.In the conventional ring oscillator, the inverters IV2 to IV6 are connected in a chain so that the output signal OUTP of the inverter IV6 is fed back to the input of the inverter IV2.

여기서, 인버터 IV2 내지 인버터 IV6는 각각 PMOS트랜지스터 P1~P5와 NMOS트랜지스터 N2~N6가 전원전압단과 접지전압단 사이에 직렬 결합되어 입력을 반전 출력하는 드라이버의 구성을 갖는다.Here, the inverters IV2 to IV6 have a configuration of a driver in which the PMOS transistors P1 to P5 and the NMOS transistors N2 to N6 are coupled in series between the power supply voltage terminal and the ground voltage terminal to invert and output the input.

이러한 구성을 갖는 종래의 링오실레이터는 상술된 RC 오실레이터의 전원 주파수에 대해 보다 안정한 주파수를 얻을 수 있다. 하지만, 종래의 링오실레이터는 기판(Substrate) 노이즈에 취약하여 안정적인 주파수를 얻을 수 없게 되는 문제점이 있다.The conventional ring oscillator having such a configuration can obtain a more stable frequency with respect to the power supply frequency of the above-described RC oscillator. However, the conventional ring oscillator has a problem in that a stable frequency cannot be obtained because it is vulnerable to substrate noise.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 바이어스 회로에서 공급된 안정적인 소스 전류와 싱크 전류에 의해 클럭을 발생함으로써 전원전압과 기판 노이즈에 둔감한 주파수를 얻도록 하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to obtain a frequency insensitive to power supply voltage and substrate noise by generating a clock by a stable source current and a sink current supplied from a bias circuit.

도 1은 종래의 RC 오실레이터에 관한 회로도.1 is a circuit diagram of a conventional RC oscillator.

도 2는 종래의 링오실레이터에 관한 회로도.2 is a circuit diagram of a conventional ring oscillator.

도 3은 본 발명에 따른 클럭 발생 장치의 구성도.3 is a block diagram of a clock generator according to the present invention.

도 4는 도 3의 전압/전류 변환기에 관한 상세 회로도.4 is a detailed circuit diagram of the voltage / current converter of FIG.

도 5는 도 3의 환형 링오실레이터에 관한 상세 회로도.5 is a detailed circuit diagram of the annular ring oscillator of FIG.

상기한 목적을 달성하기 위한 본 발명의 클럭 발생 장치는, 부(-)의 온도계수와 양(+)의 온도계수가 서로 상쇄되는 출력특성에 의해 온도 및 공급전압에 관계없이 일정한 레벨의 기준전압을 발생하는 밴드갭 기준전압 발생기와; 기준전압에 비례하는 소스전류 및 싱크전류를 발생하는 전압/전류 변환기; 및 소스전류 및 싱크전류에 따라 일정한 전압 범위의 차동 신호로써 제 1클럭 및 제 2클럭을 발생하는 환형 링오실레이터를 구비함을 특징으로 한다.The clock generator according to the present invention for achieving the above object is a reference voltage of a constant level regardless of the temperature and supply voltage due to the output characteristics of the negative (-) and positive (+) temperature coefficient cancel each other A generating bandgap reference voltage generator; A voltage / current converter for generating a source current and a sink current proportional to the reference voltage; And an annular ring oscillator for generating a first clock and a second clock as differential signals having a constant voltage range according to the source current and the sink current.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 발명에 따른 클럭 발생 장치의 구성도이다.3 is a block diagram of a clock generator according to the present invention.

본 발명은 밴드갭(Bandgap) 기준전압 발생기(10)와, 전압/전류 변환기(20) 및 환형 링오실레이터(30)를 구비한다.The present invention includes a bandgap reference voltage generator 10, a voltage / current converter 20, and an annular ring oscillator 30.

밴드갭 기준전압 발생기(10)는 전원전압 및 온도에 둔감한 기준전압 REF를 생성한다. 여기서, 밴드갭 기준전압 발생기(10)는 일반적으로 부(-)의 온도 계수와 양(+)의 온도계수의 합으로 출력 특성이 결정된다. 따라서, 주변 온도 변화에 따라 부와 양의 온도계수가 서로 상쇄되어 온도 및 전압에 관계없이 일정한 레벨의 기준전압 REF을 발생한다. 이러한 밴드갭 기준전압 발생기(10)는 일반적인 구성이므로 본 발명에서는 그 상세한 설명을 생략하기로 한다.The bandgap reference voltage generator 10 generates the reference voltage REF insensitive to the power supply voltage and temperature. Here, the bandgap reference voltage generator 10 generally has an output characteristic determined by the sum of a negative temperature coefficient and a positive temperature coefficient. Therefore, the negative and positive temperature coefficients cancel each other with the change of the ambient temperature to generate a constant reference voltage REF regardless of the temperature and voltage. Since the bandgap reference voltage generator 10 has a general configuration, a detailed description thereof will be omitted.

그리고, 전류 미러로 구성되는 전압/전류 변환기(20)는 밴드갭 기준전압 발생기로부터 인가되는 기준전압 REF에 비례하여 전원전압 및 온도에 둔감한 소스전류를 생성한다.The voltage / current converter 20 configured as a current mirror generates a source current insensitive to the power supply voltage and temperature in proportion to the reference voltage REF applied from the bandgap reference voltage generator.

환형 링오실레이터(30)는 전압/전류 변환기(20)로부터 인가되는 소스 전류 에 따라 전원전압에 둔감하고 주위의 온도 변화에 무관한 클럭 신호 OUTP, OUTN를 발생한다.The annular ring oscillator 30 generates clock signals OUTP and OUTN that are insensitive to the power supply voltage and are independent of ambient temperature changes in accordance with the source current applied from the voltage / current converter 20.

도 4는 도 3의 전압/전류 변환기(20)에 관한 상세 회로도이다.4 is a detailed circuit diagram of the voltage / current converter 20 of FIG. 3.

전압/전류 변환기(20)는 저항 R2과, PMOS트랜지스터 P6~P12와, NMOS트랜지스터 N7~N12를 구비한다.The voltage / current converter 20 includes a resistor R2, PMOS transistors P6 to P12, and NMOS transistors N7 to N12.

여기서, 저항 R2는 전원전압단과 PMOS트랜지스터 P7의 사이에 연결된다.Here, the resistor R2 is connected between the power supply voltage terminal and the PMOS transistor P7.

그리고, 인에이블 구동소자인 PMOS트랜지스터 P6는 전원전압단과 기준전압 REF 입력단 사이에 연결되어 게이트 단자에 인에이블 신호 EN가 인가된다. 기준전압 구동소자인 PMOS트랜지스터 P7은 저항 R2과 NMOS트랜지스터 N7 사이에 연결되어 게이트 단자에 기준전압 REF이 인가된다. PMOS트랜지스터 P7은 저항 R2의 저항값과 기준전압 REF에 의해 전류를 생성한다.The enable driving element PMOS transistor P6 is connected between the power supply voltage terminal and the reference voltage REF input terminal, and the enable signal EN is applied to the gate terminal. The PMOS transistor P7, which is a reference voltage driving element, is connected between the resistor R2 and the NMOS transistor N7 so that the reference voltage REF is applied to the gate terminal. The PMOS transistor P7 generates a current by the resistance value of the resistor R2 and the reference voltage REF.

PMOS트랜지스터 P8은 전원전압단과 NMOS트랜지스터 N8 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P10,P12의 게이트 단자와 공통 연결된다. PMOS트랜지스터 P9는 전원전압단과 NMOS트랜지스터 N9 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P11의 게이트 단자와 공통 연결된다. PMOS트랜지스터 P10는 전원전압단과NMOS트랜지스터 N10 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P8,P12의 게이트 단자와 공통 연결된다.The PMOS transistor P8 is connected between the power supply voltage terminal and the NMOS transistor N8 so that the gate terminal is commonly connected to the gate terminals of the PMOS transistors P10 and P12. The PMOS transistor P9 is connected between the power supply voltage terminal and the NMOS transistor N9 so that the gate terminal is commonly connected with the gate terminal of the PMOS transistor P11. The PMOS transistor P10 is connected between the power supply voltage terminal and the NMOS transistor N10 so that the gate terminal is commonly connected to the gate terminals of the PMOS transistors P8 and P12.

PMOS트랜지스터 P11는 전원전압단과 PMOS트랜지스터 P12 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P9의 게이트 단자와 공통 연결된다. PMOS트랜지스터 P12는 전원전압단과 소스단자 SO 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P8,P10의 게이트 단자와 공통 연결된다.The PMOS transistor P11 is connected between the power supply voltage terminal and the PMOS transistor P12 so that the gate terminal is commonly connected with the gate terminal of the PMOS transistor P9. The PMOS transistor P12 is connected between the power supply voltage terminal and the source terminal SO so that the gate terminal is commonly connected with the gate terminals of the PMOS transistors P8 and P10.

또한, NMOS트랜지스터 N7은 PMOS트랜지스터 P7 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N8,N9의 게이트 단자와 공통 연결된다. NMOS트랜지스터 N8는 PMOS트랜지스터 P8 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N7,N9의 게이트 단자와 공통 연결된다.In addition, the NMOS transistor N7 is connected between the PMOS transistor P7 and the ground voltage terminal so that the gate terminal is commonly connected with the gate terminals of the NMOS transistors N8 and N9. The NMOS transistor N8 is connected between the PMOS transistor P8 and the ground voltage terminal so that the gate terminal is commonly connected to the gate terminals of the NMOS transistors N7 and N9.

NMOS트랜지스터 N9는 PMOS트랜지스터 P9 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N7,N8의 게이트 단자와 공통 연결된다. NMOS트랜지스터 N10은 PMOS트랜지스터 P10 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N11의 게이트 단자와 공통 연결된다.The NMOS transistor N9 is connected between the PMOS transistor P9 and the ground voltage terminal so that the gate terminal is commonly connected to the gate terminals of the NMOS transistors N7 and N8. The NMOS transistor N10 is connected between the PMOS transistor P10 and the ground voltage terminal so that the gate terminal is commonly connected with the gate terminal of the NMOS transistor N11.

NMOS트랜지스터 N11는 싱크 단자 SI와 NMOS트랜지스터 N12 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N10의 게이트 단자와 공통 연결된다. NMOS트랜지스터 N12는 NMOS트랜지스터 N11와 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N9의 게이트 단자와 공통 연결된다.The NMOS transistor N11 is connected between the sink terminal SI and the NMOS transistor N12 so that the gate terminal is commonly connected with the gate terminal of the NMOS transistor N10. The NMOS transistor N12 is connected between the NMOS transistor N11 and the ground voltage terminal so that the gate terminal is commonly connected with the gate terminal of the NMOS transistor N9.

이러한 구성을 갖는 전압/전류 변환기(20)는 전류 미러의 형태로 구성된다. 그리고, 인에이블 신호 EN의 인에이블시 PMOS트랜지스터 P7의 게이트 단자에 입력되는 기준전압 REF과 저항 R2에 의해 전류를 생성한다. 이렇게 생성된 전류는 PMOS트랜지스터 P8~P12 및 NMOS트랜지스터 N7~N12에 의해 복사되어 소스 단자 SO 및 싱크 단자 SI에 각각 소스전류와 싱크전류로써 공급된다.The voltage / current converter 20 having such a configuration is configured in the form of a current mirror. When the enable signal EN is enabled, a current is generated by the reference voltage REF and the resistor R2 input to the gate terminal of the PMOS transistor P7. The generated current is copied by the PMOS transistors P8 to P12 and the NMOS transistors N7 to N12 and supplied to the source terminal SO and the sink terminal SI as source current and sink current, respectively.

한편, 도 5는 도 3의 환형 링오실레이터(30)에 관한 상세 회로도이다.5 is a detailed circuit diagram of the annular ring oscillator 30 of FIG.

차동 구조의 환형 링오실레이터(30)는 홀수개의 인버터 IV7~IV11 체인을 구비하는 제 1인버터부(31)와, 홀수개의 인버터 IV12~IV16 체인을 구비하는 제 2인버터부(32)가 환형으로 이루어진다.The annular ring oscillator 30 of the differential structure has a first inverter portion 31 having an odd number of inverters IV7 to IV11 chains and a second inverter portion 32 having an odd number of inverters IV12 to IV16 chains. .

여기서, 인버터 IV7는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P13 및 NMOS트랜지스터 N13를 구비한다. 인버터 IV8는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P14 및 NMOS트랜지스터 N14를 구비한다. 인버터 IV9는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P15 및 NMOS트랜지스터 N15를 구비한다. 인버터 IV10는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P16 및 NMOS트랜지스터 N16를 구비한다. 인버터 IV11는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P17 및 NMOS트랜지스터 N17를 구비한다.Here, inverter IV7 has a PMOS transistor P13 and an NMOS transistor N13 connected in series between the source terminal SO and the sink terminal SI. Inverter IV8 has a PMOS transistor P14 and an NMOS transistor N14 connected in series between the source terminal SO and the sink terminal SI. Inverter IV9 has a PMOS transistor P15 and an NMOS transistor N15 connected in series between the source terminal SO and the sink terminal SI. Inverter IV10 has a PMOS transistor P16 and an NMOS transistor N16 connected in series between the source terminal SO and the sink terminal SI. Inverter IV11 has a PMOS transistor P17 and an NMOS transistor N17 connected in series between the source terminal SO and the sink terminal SI.

그리고, 인버터 IV12는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P18 및 NMOS트랜지스터 N18를 구비한다. 인버터 IV13는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P19 및 NMOS트랜지스터 N19를 구비한다. 인버터 IV14는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P20 및 NMOS트랜지스터 N20를 구비한다. 인버터 IV15는 소스 단자SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P21 및 NMOS트랜지스터 N21를 구비한다. 인버터 IV16는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P22 및 NMOS트랜지스터 N2를 구비한다.Inverter IV12 has a PMOS transistor P18 and an NMOS transistor N18 connected in series between the source terminal SO and the sink terminal SI. Inverter IV13 has a PMOS transistor P19 and an NMOS transistor N19 connected in series between the source terminal SO and the sink terminal SI. Inverter IV14 has a PMOS transistor P20 and an NMOS transistor N20 connected in series between the source terminal SO and the sink terminal SI. Inverter IV15 has a PMOS transistor P21 and an NMOS transistor N21 connected in series between the source terminal SO and the sink terminal SI. Inverter IV16 has a PMOS transistor P22 and an NMOS transistor N2 connected in series between the source terminal SO and the sink terminal SI.

또한, 제 1인버터부(31)의 출력신호 OUTP는 인버터 IV7의 입력으로 피드백된다. 제 2인버터부(32)의 출력신호 OUTN는 인버터 IV12의 입력으로 피드백된다.In addition, the output signal OUTP of the first inverter unit 31 is fed back to the input of the inverter IV7. The output signal OUTN of the second inverter section 32 is fed back to the input of the inverter IV12.

또한, 환형 링오실레이터(30)의 노드 A는 노드 E와 연결되고 노드 B는 노드 D와 상호 교차 연결되어, 제 1인버터부(31)의 출력신호 OUTP와 제 2인버터부(32)의 출력신호 OUTN의 위상은 180도의 차를 갖는다. 따라서, 환형 링오실레이터(30)는 위상차를 갖는 차동신호의 전달 특성에 의하여 공통잡음에 둔감한 특성을 갖게 된다.Further, node A of the annular ring oscillator 30 is connected to node E and node B is cross-connected with node D, so that the output signal OUTP of the first inverter unit 31 and the output signal of the second inverter unit 32 are The phase of OUTN has a 180 degree difference. Therefore, the annular ring oscillator 30 has a characteristic insensitive to common noise due to the transfer characteristic of the differential signal having the phase difference.

환형 링오실레이터(30)의 각각의 인버터들 IV7~IV16은 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된다. 따라서, 전압/전류 변환기(20)의 소스 단자 SO로부터 인가되는 소스 전류와, 전압/전류 변환기(20)의 싱크 단자 SI로 공급되는 싱크 전류에 의해 전원전압과 외부 노이즈에 무관한 안정적인 클럭을 발생할 수 있도록 한다.Respective inverters IV7 to IV16 of the annular ring oscillator 30 are connected in series between the source terminal SO and the sink terminal SI. Therefore, a stable clock irrespective of the power supply voltage and external noise is generated by the source current applied from the source terminal SO of the voltage / current converter 20 and the sink current supplied to the sink terminal SI of the voltage / current converter 20. To help.

이러한 구성을 갖는 환형 링오실레이터(30)의 주파수는 기본 셀의 게이트 캐패시터를 충방전하는 속도와 관계가 있다. 따라서, 게이트 노드에 공급되는 전류의 양을 조절하거나 RC 지연시간을 변화시켜 충방전 속도를 조절함으로써 클럭 주파수를 변화시킬 수 있다.The frequency of the annular ring oscillator 30 having this configuration is related to the speed of charging and discharging the gate capacitor of the base cell. Therefore, the clock frequency can be changed by adjusting the amount of current supplied to the gate node or by changing the RC delay time to adjust the charge / discharge rate.

이상에서 설명한 바와 같이, 본 발명은 전원전압 및 외부 노이즈에 둔감한 클럭 주파수를 공급하여 동작의 안정성을 높일 수 있다. 또한, 집적회로의 내부에 안정적인 클럭 주파수를 제공하는 회로들을 포함하여, 추가적인 외부 회로가 불필요함으로써 시스템 구현시 비용을 절감할 수 있도록 하는 효과를 제공한다.As described above, the present invention can increase the stability of the operation by supplying a clock frequency insensitive to the power supply voltage and external noise. In addition, by including circuits that provide a stable clock frequency inside the integrated circuit, additional external circuits are unnecessary, thereby reducing the cost of implementing the system.

Claims (5)

부(-)의 온도계수와 양(+)의 온도계수가 서로 상쇄되는 출력특성에 의해 온도 및 공급전압에 관계없이 일정한 레벨의 기준전압을 발생하는 밴드갭 기준전압 발생기;A bandgap reference voltage generator for generating a reference voltage at a constant level regardless of temperature and supply voltage due to an output characteristic in which a negative temperature coefficient and a positive temperature coefficient cancel each other; 상기 기준전압에 비례하는 소스전류 및 싱크전류를 발생하는 전압/전류 변환기; 및A voltage / current converter for generating a source current and a sink current proportional to the reference voltage; And 상기 소스전류 및 상기 싱크전류에 따라 일정한 전압 범위의 차동 신호로써 제 1클럭 및 제 2클럭을 발생하는 환형 링오실레이터를 구비함을 특징으로 하는 클럭 발생 장치.And an annular ring oscillator for generating a first clock and a second clock as differential signals having a constant voltage range according to the source current and the sink current. 제 1 항에 있어서, 상기 전압/전류 변환기는The voltage / current converter of claim 1, wherein 전원전압이 인가되는 저항;A resistor to which a power supply voltage is applied; 전원전압단과 기준전압 입력단 사이에 연결되어 상기 인에이블 신호가 입력되는 인에이블 구동소자;An enable driving device connected between a power supply voltage terminal and a reference voltage input terminal to receive the enable signal; 상기 저항의 저항값과 상기 기준전압에 의해 전류를 발생하는 기준전압 구동소자; 및A reference voltage driving element generating a current by a resistance value of the resistor and the reference voltage; And 상기 전류에 따라 상기 소스전류 및 상기 싱크전류를 발생하는 전류미러를 구비함을 특징으로 하는 클럭 발생 장치.And a current mirror for generating the source current and the sink current according to the current. 제 2 항에 있어서, 상기 전류미러는The method of claim 2, wherein the current mirror 상기 전원전압단과 소스단자 사이에서 제 1전압 레벨을 갖는 상기 소스전류를 발생하고, 싱크단자와 접지전압단 사이에서 제 2전압 레벨을 갖는 상기 싱크전류를 발생함을 특징으로 하는 클럭 발생 장치.And generating the source current having a first voltage level between the power supply terminal and the source terminal, and generating the sink current having a second voltage level between the sink terminal and the ground voltage terminal. 제 1 항에 있어서, 상기 환형 링오실레이터는The method of claim 1, wherein the annular ring oscillator 소스단자와 싱크단자 사이에 연결된 홀수개의 인버터 체인을 구비하여 상기 제 1클럭이 피드백 입력되는 제 1인버터부; 및A first inverter part having an odd number of inverter chains connected between a source terminal and a sink terminal, to which the first clock is fed back; And 상기 소스단자와 상기 싱크단자 사이에 연결된 홀수개의 인버터 체인을 구비하여 상기 제 1클럭과 반대 위상을 갖는 상기 제 2클럭이 피드백 입력되는 제 2인버터부를 구비함을 특징으로 하는 클럭 발생 장치.And a second inverter unit having an odd number of inverter chains connected between the source terminal and the sink terminal to feed back the second clock having a phase opposite to that of the first clock. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1인버터부는 상기 제 1클럭이 피드백 입력되는 제 1인버터 및 상기 제 1인버터의 출력을 반전하는 제 2인버터를 구비하고,The first inverter unit includes a first inverter to which the first clock is fed back and a second inverter to invert the output of the first inverter, 상기 제 2인버터부는 상기 제 2클럭이 피드백 입력되는 제 3인버터 및 상기 제 3인버터의 출력을 반전하는 제 4인버터를 구비하되,The second inverter unit includes a third inverter to which the second clock is fed back and a fourth inverter to invert the output of the third inverter, 상기 제 1인버터의 출력노드는 상기 제 4인버터의 출력노드에 연결되고, 상기 제 2인버터의 출력노드는 상기 제 3인버터의 출력노드에 연결됨을 특징으로 하는 클럭 발생 장치.And an output node of the first inverter is connected to an output node of the fourth inverter, and an output node of the second inverter is connected to an output node of the third inverter.
KR1020030013357A 2003-03-04 2003-03-04 Clock generator KR100983738B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013357A KR100983738B1 (en) 2003-03-04 2003-03-04 Clock generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013357A KR100983738B1 (en) 2003-03-04 2003-03-04 Clock generator

Publications (2)

Publication Number Publication Date
KR20040078417A true KR20040078417A (en) 2004-09-10
KR100983738B1 KR100983738B1 (en) 2010-09-24

Family

ID=37363727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013357A KR100983738B1 (en) 2003-03-04 2003-03-04 Clock generator

Country Status (1)

Country Link
KR (1) KR100983738B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115559B2 (en) 2009-01-06 2012-02-14 Samsung Electronics Co., Ltd. Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
CN109756104A (en) * 2017-11-07 2019-05-14 无锡华润矽科微电子有限公司 Two-phase dynamic synchronization clock generation circuit applied to charge pump system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153049B1 (en) * 1995-10-17 1998-12-15 김광호 Constant current circuit
JPH1098356A (en) * 1996-07-15 1998-04-14 Mitsubishi Electric Corp Voltage controlled oscillator
US5764110A (en) * 1996-07-15 1998-06-09 Mitsubishi Denki Kabushiki Kaisha Voltage controlled ring oscillator stabilized against supply voltage fluctuations

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115559B2 (en) 2009-01-06 2012-02-14 Samsung Electronics Co., Ltd. Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
CN109756104A (en) * 2017-11-07 2019-05-14 无锡华润矽科微电子有限公司 Two-phase dynamic synchronization clock generation circuit applied to charge pump system
CN109756104B (en) * 2017-11-07 2024-03-22 华润微集成电路(无锡)有限公司 Two-phase dynamic synchronous clock generation circuit applied to charge pump system

Also Published As

Publication number Publication date
KR100983738B1 (en) 2010-09-24

Similar Documents

Publication Publication Date Title
US5012142A (en) Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
JP2905669B2 (en) Delay circuit
US7202720B2 (en) Delay locked loop having a duty cycle correction circuit
JPH01137808A (en) Operational amplifier circuit
US5751176A (en) Clock generator for generating complementary clock signals with minimal time differences
US7969253B2 (en) VCO with stabilized reference current source module
US5585754A (en) Integrated digital circuit
CN115480606A (en) Voltage regulator and semiconductor memory device having the same
KR100983738B1 (en) Clock generator
US6198328B1 (en) Circuit configuration for producing complementary signals
KR20040023837A (en) Differential amplification type input buffer in semiconductor device
US6611177B2 (en) Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise
US7741875B2 (en) Low amplitude differential output circuit and serial transmission interface using the same
US5914624A (en) Skew logic circuit device
WO2023240856A1 (en) Data processing circuit and method, and semiconductor memory
KR20180005585A (en) Phase detector for clock data recovery circuit
US10263604B2 (en) Triangular wave generator
US6906568B2 (en) Hysteresis comparing device with constant hysteresis width and the method thereof
WO2022088782A1 (en) Oscillation circuit
US20020021149A1 (en) Input buffer circuit for transforming pseudo differential signals into full differential signals
US6501314B1 (en) Programmable differential D flip-flop
KR100468717B1 (en) Data receiver and data receiving method using signal integration
US11855636B2 (en) Oscillator and clock generation circuit
US20240106441A1 (en) Phase locked loop circuit and semiconductor device including the same
KR100206602B1 (en) The skew logic circuit of semiconductor memory device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 10