KR20040074278A - Power Amplifying Circuit - Google Patents
Power Amplifying Circuit Download PDFInfo
- Publication number
- KR20040074278A KR20040074278A KR1020030009803A KR20030009803A KR20040074278A KR 20040074278 A KR20040074278 A KR 20040074278A KR 1020030009803 A KR1020030009803 A KR 1020030009803A KR 20030009803 A KR20030009803 A KR 20030009803A KR 20040074278 A KR20040074278 A KR 20040074278A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- amplifier
- matching
- circuit
- power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 임피던스 특성을 개선을 통해 효율을 향상시키기 위한 전력 증폭 회로에 관한 것이다.The present invention relates to a power amplification circuit for improving efficiency by improving impedance characteristics.
최근 세계 각지에서 무선 전화, 무선 LAN 등의 무선 통신 서비스가 급증하고 있다. 일례로 유럽의 GSM 900 (Global System for Mobile communication,890-915 MHz ), North America의 AMPS 800 ( Advanced Mobile Phone Service, 824-849 MHz), PCS 1900 (Personal Communication System, 미국 1850-1910 MHz, 한국 1750-1780 MHz) 무선 휴대폰 서비스가 제공되고 있다.In recent years, wireless communication services such as wireless telephones and wireless LANs have been increasing in many parts of the world. For example, GSM 900 (Global System for Mobile communication, 890-915 MHz) in Europe, AMPS 800 (Advanced Mobile Phone Service, 824-849 MHz) in North America, PCS 1900 (Personal Communication System, USA 1850-1910 MHz, Korea 1750-1780 MHz) wireless cellular services.
휴대폰에서 무선인터넷 을 통해 전력 소비량이 높은 컬러 동영상 콘텐츠 사용이 늘어나면서, 휴대폰 업체들의 저전력 부품 요구가 커지고 있다.Increasing use of color video content, which consumes a lot of power, is increasing demand for low-power components.
무선 휴대폰에서 전력 소비가 가장 많은 소자는 RF 송신부의 전력 증폭회로이다. 현재 휴대폰에서 전력 증폭회로의 전력 효율 높이기 위한 방법은 출력 전력에 따라 전력 증폭회로가 고출력 모드, 저출력 모드로 동작하며 저출력 모드에서 소비 전류를 감소시키는 것이다.The most power-consuming device in wireless cellular phones is the power amplifier circuit of the RF transmitter. Currently, a method for increasing the power efficiency of a power amplifier circuit in a mobile phone is that the power amplifier circuit operates in a high output mode and a low output mode according to the output power and reduces the current consumption in the low output mode.
휴대폰에서 최근 RF 소자 개수를 줄이고, 핸드폰의 개발 시간을 단축하기 위해 Zero IF 또는 Direct Conversion 회로가 핸드폰 통신 시스템에 채택되고 있다. 그 한 예는 휴대폰에서 Qualcomm사의 MSM6xxx Mobile Station Modem (MSM family of chipsets를 사용하는 것이다.In order to reduce the number of RF devices and to shorten the development time of mobile phones in recent years, zero IF or direct conversion circuits have been adopted in mobile communication systems. One example is the use of Qualcomm's MSM6xxx Mobile Station Modem (MSM family of chipsets) in mobile phones.
이러한 Zero IF 통신시스템을 갖춘 핸드폰에 전력 증폭회로의 소비 전력 효율을 높이기 위해 고출력 모드 (High Power Mode), 또는 저출력 (Low Power Mode) 모드로 동작할 경우, Zero IF 통신 시스템의 신호대 잡음 성능을 높이기 위해 두 출력 모드 간의 전력 이득이 10 dB 정도인 전력증폭기를 요구하고 있다.When operating in high power mode or low power mode to improve the power consumption of the power amplification circuit in a mobile phone equipped with such a zero IF communication system, the signal-to-noise performance of the zero IF communication system is increased. This requires a power amplifier with a power gain of about 10 dB between the two output modes.
현재 시판되고 있는 전력 증폭 회로는 모드 간 전력 이득이 2-3 dB 정도이며, 전력 이득을 크게 하기 위한 회로가 구체적으로 발표되지 않고 있다.Current power amplifier circuits have a power gain of 2-3 dB between modes, and a circuit for increasing power gain has not been specifically disclosed.
따라서, 앞으로 Zero IF 통신시스템이 휴대폰에 광범위하게 사용될 것을 대비하여 전력 증폭 회로에서 두 출력 모드 간에 전력 이득의 차이를 크게 하는 회로가 요구되어진다.Therefore, there is a need for a circuit that increases the difference in power gain between the two output modes in a power amplification circuit in preparation for the widespread use of a zero IF communication system in a mobile phone.
이러한 전력 증폭 회로의 효율은 통화시간을 결정하는 중요한 요소로 작용하며, 사용된 소자의 특성과 더불어 전력 증폭 회로에 적용된 정합 회로(matching circuit)의 특성에 따라서도 달라진다.The efficiency of such a power amplification circuit acts as an important factor in determining the talk time, and also depends on the characteristics of the matching circuit applied to the power amplification circuit as well as the characteristics of the device used.
도 1은 출력 전력에 따라 고출력 모드, 저출력 모드로 동작하는 종래의 전력 증폭 회로의 개략적인 구성을 나타낸 것으로, 고출력 모드 앰프(11), 저출력 모드 앰프(12), 상기 고출력 모드 앰프(11)로의 입력신호 공급/차단을 선택하기 위한 스위치(S1), 상기 저출력 모드 앰프(12)로의 입력신호 공급/차단을 선택하기 위한 스위치(S2), 그리고 상기 고출력 모드 앰프(11)의 출력 또는 저출력 모드 앰프(12)의 출력 임피던스 정합을 위한 정합회로(13)로 이루어진다.1 shows a schematic configuration of a conventional power amplifier circuit operating in a high output mode and a low output mode in accordance with an output power. A switch S1 for selecting an input signal supply / blocking, a switch S2 for selecting an input signal supply / blocking to the low output mode amplifier 12, and an output or low output mode amplifier of the high output mode amplifier 11; And a matching circuit 13 for matching the output impedance of (12).
이때 고출력 모드 앰프(11)와 저출력 모드 앰프(12)를 사용하는 것은 배경기술에서 설명한 바와 같이, 입력신호의 전력 레벨에 따라 적정 증폭이 이루어져 효율이 개선되도록 하기 위함이다.In this case, the use of the high output mode amplifier 11 and the low output mode amplifier 12 is to improve efficiency by performing proper amplification according to the power level of the input signal as described in the background art.
그리고 도 2는 도 1의 정합회로(13)로서, 일반적인 저역 통과 타입 및 고역 통과 타입의 정합회로들은 한 쪽 포트(입력 포트)에 수 옴(Ohm) 정도의 낮은 임피던스를 적용할 때 다른 포트(출력 포트)의 출력 임피던스가 상당히 크게 된다.FIG. 2 is a matching circuit 13 of FIG. 1, in which the matching circuits of the general low pass type and the high pass type have a different impedance when a low impedance of several ohms is applied to one port (input port). The output impedance of the output port becomes quite large.
한편, 고출력 모드 앰프(11)가 '오프' 되었을 때 내부 트랜지스터의 컬렉터측 출력 임피던스 특성이 도 3의 스미스 챠트(Smith Chart)상에 도시되어 있다. 스미스 챠트상에 나타난 바와 같이, 일반적으로 앰프를 이루는 트랜지스터의 크기가 상당히 작지 않는 한 그 출력 임피던스는 오픈 영역에서 벗어나 있음을 알 수 있다.On the other hand, the output impedance characteristic of the collector side of the internal transistor when the high output mode amplifier 11 is 'off' is shown on the Smith chart of FIG. As shown on the Smith chart, it is generally seen that the output impedance is out of the open region unless the size of the transistors that make up the amplifier is quite small.
또한 고출력 모드 앰프(11)가 '오프' 되고 정합회로(13)를 통해 변환을 마친상태에서의 고출력 모드 앰프(11) 내부 트랜지스터의 컬렉터측 출력 임피던스 특성이 도 4의 스미스 챠트(Smith Chart)상에 도시되어 있다. 스미스 챠트상에 나타난 바와 같이, 상당히 낮은 임피던스를 나타냄을 알 수 있다.In addition, the collector-side output impedance characteristics of the internal transistors of the high output mode amplifier 11 when the high output mode amplifier 11 is 'off' and converted through the matching circuit 13 are shown in the Smith chart of FIG. 4. Is shown. As shown on the Smith chart, it can be seen that it shows a fairly low impedance.
종래의 기술에 따른 전력 증폭 회로는 효율 개선을 위해 입력신호의 전력레벨을 고려한 다수의 앰프를 사용하였지만, 전력레벨에 상관없이 앰프 출력측에 공통의 정합회로를 사용하므로 앰프간의 간섭이 발생하여 효율을 저하시키는 문제점이 있다.The power amplifier circuit according to the prior art uses a plurality of amplifiers considering the power level of the input signal to improve the efficiency, but since a common matching circuit is used on the amplifier output side irrespective of the power level, interference between the amplifiers occurs to improve There is a problem of deterioration.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 앰프의 수에 상관없이 서로간의 간섭발생을 방지하여 효율을 개선할 수 있도록 한 전력 증폭 회로를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a power amplification circuit capable of improving efficiency by preventing interference between each other regardless of the number of amplifiers.
도 1은 종래의 기술에 따른 전력 증폭 회로를 나타낸 도면1 is a view showing a power amplifier circuit according to the prior art
도 2는 도 1의 정합회로를 나타낸 도면2 illustrates the matching circuit of FIG. 1.
도 3 및 도 4는 도 1에 따른 임피던스 특성을 나타낸 스미스 챠트3 and 4 are Smith charts showing impedance characteristics according to FIG. 1.
도 5는 본 발명의 제1 실시예에 따른 전력 증폭 회로를 나타낸 도면5 is a diagram showing a power amplifying circuit according to a first embodiment of the present invention.
도 6은 도 5에 따른 임피던스 특성을 나타낸 스미스 챠트FIG. 6 is a Smith chart showing impedance characteristics of FIG. 5. FIG.
도 7은 본 발명의 제2 실시예에 따른 전력 증폭 회로를 나타낸 도면7 illustrates a power amplifying circuit according to a second embodiment of the present invention.
본 발명은 일측 포트를 통해 전력신호를 입력받는 입력 정합회로와, 입력 정합회로의 타측 포트에 공통연결되고 적어도 두 개 이상의 출력 모드별 앰프로 이루어진 앰프부와, 앰프 각각의 출력단에 연결되는 정합회로들로 이루어진 출력 정합부와, 각 앰프 출력단과 정합회로 사이에 연결되는 스위치들로 이루어진 스위칭부와, 정합회로 각각에 연결되고 정합회로를 거친 출력신호의 주파수 대역을 변환하는 λ/4 변환기들로 이루어진 λ/4 변환부를 포함함을 특징으로 한다.The present invention provides an input matching circuit for receiving a power signal through one port, an amplifier unit commonly connected to the other port of the input matching circuit, and having at least two amplifiers for each output mode, and a matching circuit connected to each output terminal of the amplifier. An output matching section consisting of an output matching section, a switching section consisting of switches connected between each amplifier output stage and the matching circuit, and λ / 4 converters converting a frequency band of an output signal connected to each matching circuit and passing through the matching circuit. It characterized in that it comprises a λ / 4 conversion unit.
이하, 첨부된 도면을 참조하여 본 발명에 따른 전력 증폭 회로의 바람직한 실시예들을 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the power amplifier circuit according to the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 제1 실시예에 따른 전력 증폭 회로를 나타낸 도면, 도 6은 도 5에 따른 임피던스 특성을 나타낸 스미스 챠트이고, 도 7은 본 발명의 제2 실시예에 따른 전력 증폭 회로를 나타낸 도면이다.5 is a diagram illustrating a power amplifier circuit according to a first embodiment of the present invention, FIG. 6 is a Smith chart showing impedance characteristics according to FIG. 5, and FIG. 7 is a diagram illustrating a power amplifier circuit according to a second embodiment of the present invention. The figure shown.
- 제1 실시예 -First Embodiment
본 발명의 제1 실시예에 따른 전력 증폭 회로는 도 5에 도시된 바와 같이, 입력 임피던스 정합을 위한 입력 정합회로(51), 고출력 모드 앰프(52), 저출력 모드 앰프(53), 출력 정합회로(54)(55), 그리고 λ/4 변환기(56)(57)로 이루어진다.As shown in FIG. 5, the power amplifier circuit according to the first embodiment of the present invention includes an input matching circuit 51 for input impedance matching, a high output mode amplifier 52, a low output mode amplifier 53, and an output matching circuit. (54) (55), and the λ / 4 converter (56, 57).
이때 고출력 모드 앰프(52) 및 저출력 모드 앰프(53)는 각각의 바이어스(Bias) 온/오프 신호에 따라 동작하거나 동작이 중지된다.At this time, the high output mode amplifier 52 and the low output mode amplifier 53 operate or stop according to respective bias on / off signals.
그리고 출력 정합회로(54)는 고출력 모드 앰프(52)의 출력에 맞는 출력 임피던스를 제공할 수 있는 것이 사용되고, 출력 정합회로(55) 역시 저출력 모드 앰프(53)의 출력에 맞는 출력 임피던스를 제공할 수 있는 것이 사용된다.In addition, the output matching circuit 54 may provide an output impedance suitable for the output of the high output mode amplifier 52, and the output matching circuit 55 may also provide an output impedance suitable for the output of the low output mode amplifier 53. What can be used.
또한 λ/4 변환기(56)(57)는 마이크로 스트립(Micro strip)과 전송 라인중 하나를 이용하여 구현할 수 있고, 럼프드 엘리먼트(Lumped Element)를 이용할 경우 저역 통과 π네트워크로 컴팩트하게 구현할 수도 있다.In addition, the λ / 4 converters 56 and 57 may be implemented using one of a micro strip and a transmission line, and may be compactly implemented as a low pass π network using a lumped element. .
이와 같이 구성된 본 발명의 제1 실시예에 따른 전력 증폭 회로의 동작을 설명하면 다음과 같다.The operation of the power amplifier circuit according to the first embodiment of the present invention configured as described above is as follows.
먼저, 저출력 모드일 경우 고출력 모드 앰프(52)의 바이어스를 '오프'시켜 동작이 중지되도록 한다.First, in the low output mode, the bias of the high output mode amplifier 52 is 'off' to stop the operation.
따라서 'P1' 지점에서의 임피던스가 아주 낮아지는 반면, 출력 정합회로(54)및 λ/4 변환기(56)에 의해 'P3' 지점이 매우 높은 임피던스 상태가 되어 저출력 모드 앰프(53)의 동작에 영향을 주지 않는다.Therefore, while the impedance at the 'P1' point becomes very low, the 'P3' point is brought into a very high impedance state by the output matching circuit 54 and the λ / 4 converter 56, thereby preventing the operation of the low output mode amplifier 53. Does not affect
다음으로, 고출력 모드의 경우 저출력 모드 앰프(53)의 바이어스를 '오프'시켜 동작이 중지되도록 한다.Next, in the high output mode, the bias of the low output mode amplifier 53 is 'off' to stop the operation.
따라서 'P2' 지점에서의 임피던스가 아주 낮아지는 반면, 출력 정합회로(55) 및 λ/4 변환기(57)에 의해 'P3' 지점이 매우 높은 임피던스 상태가 되어 고출력 모드 앰프(52)의 동작에 영향을 주지 않는다.Therefore, while the impedance at the 'P2' point becomes very low, the 'P3' point is brought into a very high impedance state by the output matching circuit 55 and the λ / 4 converter 57 and thus the operation of the high output mode amplifier 52 is performed. Does not affect
이와 같이 본 발명의 제1 실시예에 따르면 상기 도 4의 스미스 챠트상에 낮은 임피던스 특성을 나타내던 것을 도 6의 스미스 챠트와 같이 높은 임피던스 특성을 갖도록 이동시킬 수 있음을 알 수 있다.As described above, according to the first exemplary embodiment of the present invention, it can be seen that the low impedance characteristic on the Smith chart of FIG. 4 can be moved to have a high impedance characteristic like the Smith chart of FIG. 6.
또한 동작하지 않는 앰프들의 출력 임피던스가 P3 지점에서 '오픈'에 가까운 큰 임피던스로 나타나도록 'P3' 노드와 접지단사이에 인덕터(Inductor) 그리고 커패시터(Capacitor)중 하나를 션트(Shunt) 목적으로 즉, 분로(分路)를 위해 연결할 수 있다.Also, one of the inductor and the capacitor between the 'P3' node and the ground terminal is used for shunting purposes so that the output impedance of the amplifiers which are not operating is represented by a large impedance close to 'open' at the P3 point. It can be connected for shunts.
- 제2 실시예 -Second Embodiment
상술한 본 발명의 제1 실시예는 두가지 모드(고출력 모드와 저출력 모드)에 대응한 실시예라면, 본 발명의 제2 실시예는 적어도 3개 이상의 다중 출력모드에 대응한 실시예로서, 상술한 본 발명의 제1 실시예와 동작원리는 동일하다.If the first embodiment of the present invention described above corresponds to two modes (high power mode and low output mode), the second embodiment of the present invention corresponds to at least three or more multiple output modes. The operation principle is the same as that of the first embodiment of the present invention.
본 발명의 제2 실시예에 따른 전력 증폭회로는 도 7에 도시된 바와 같이, 입력 임피던스 정합을 위한 입력 정합회로(61), 상기 입력 정합회로(61)에 공통연결된 N개의 앰프(62~65)로 이루어진 앰프부, 상기 앰프(62~65)로 이루어진 앰프부에 대응되는 스위치(S1~SN)로 이루어진 스위칭부, 상기 앰프부에 대응되는 출력 정합회로(66~69)들로 이루어진 출력 정합부, 그리고 상기 출력 정합부의 출력 정합회로(66~69) 각각의 출력신호 주파수 대역을 변환하는 λ/4 변환기(70~73)들로 이루어진 λ/4 변환부로 이루어진다.As shown in FIG. 7, the power amplifier circuit according to the second embodiment of the present invention includes an input matching circuit 61 for input impedance matching and N amplifiers 62 to 65 commonly connected to the input matching circuit 61. A switch part consisting of an amplifier unit consisting of a switch (S 1 ~ S N ) corresponding to the amplifier unit consisting of the amplifier (62 ~ 65), and an output matching circuit (66 ~ 69) corresponding to the amplifier unit An output matching section, and a λ / 4 conversion section consisting of λ / 4 converters 70 to 73 for converting the output signal frequency band of each of the output matching circuits 66 to 69 of the output matching section.
이때 출력 정합회로(66~69)는 각각 해당 앰프(62~65)의 출력 특성에 적당한 임피던스 특성을 갖는 것이 사용된다.At this time, the output matching circuits 66 to 69 each have an impedance characteristic suitable for the output characteristics of the corresponding amplifiers 62 to 65.
설명의 편의상 4개의 출력모드를 갖고 앰프(62~65)가 순차적으로 제1 출력모드 앰프 ~ 제4 출력모드 앰프라 가정하자.For convenience of explanation, assume that the amplifiers 62 to 65 are sequentially the first output mode amplifier to the fourth output mode amplifier with four output modes.
예를 들어, 제1 출력모드일 경우 제2 출력모드 앰프(63)와 제3 출력모드 앰프(64) 및 제4 출력모드 앰프(65) 각각에 바이어스를 '오프'시켜 동작이 중지되도록 하고 스위치(S2, SN-1, SN)를 모두 닫는다.For example, in the first output mode, the bias is turned off to each of the second output mode amplifier 63, the third output mode amplifier 64, and the fourth output mode amplifier 65 so that the operation is stopped. Close both (S 2 , S N-1 , S N ).
따라서 출력 정합회로(67~69) 및 λ/4 변환기(71~73)에 의해 출력단의 임피던스가 매우 높게 되므로 제2 출력모드 앰프(63)와 제3 출력모드 앰프(64) 및 제4 출력모드 앰프(65)가 제1 출력모드 앰프(62)의 동작에 영향을 끼치지 않는다.Therefore, the output matching circuits 67 to 69 and the λ / 4 converters 71 to 73 cause the impedance of the output stage to be very high, so that the second output mode amplifier 63 and the third output mode amplifier 64 and the fourth output mode are used. The amplifier 65 does not affect the operation of the first output mode amplifier 62.
본 발명에 따른 전력 증폭 회로는 앰프의 동작상태 조정과 각 앰프 출력 특성에 따른 각각의 정합회로 및 주파수 대역 변환기를 사용하여 현재 동작모드에 따른 앰프와 그 이외의 앰프의 간섭이 차단되므로 전력 증폭회로의 효율을 향상시킬수 있는 효과가 있다.The power amplification circuit according to the present invention uses the matching circuit and the frequency band converter according to the operation condition of the amplifier and the characteristics of the respective amplifier outputs, so that the interference of the amplifier and other amplifiers according to the current operation mode is cut off. There is an effect that can improve the efficiency of.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0009803A KR100519320B1 (en) | 2003-02-17 | 2003-02-17 | Power Amplifying Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0009803A KR100519320B1 (en) | 2003-02-17 | 2003-02-17 | Power Amplifying Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040074278A true KR20040074278A (en) | 2004-08-25 |
| KR100519320B1 KR100519320B1 (en) | 2005-10-07 |
Family
ID=37361031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0009803A KR100519320B1 (en) | 2003-02-17 | 2003-02-17 | Power Amplifying Circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100519320B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
-
2003
- 2003-02-17 KR KR10-2003-0009803A patent/KR100519320B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
| US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100519320B1 (en) | 2005-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8359067B2 (en) | Radio frequency device and mobile communication terminal using the same | |
| US6069526A (en) | Partial or complete amplifier bypass | |
| US7493094B2 (en) | Multi-mode power amplifier module for wireless communication devices | |
| US7486134B2 (en) | High efficiency load insensitive power amplifier | |
| US7570932B1 (en) | Dual mode quadrature radio frequency power amplifier | |
| CN101079597B (en) | RF transmitter | |
| KR20010043766A (en) | Harmonic suppression in dual band mobile phones | |
| US6271722B1 (en) | Partial or complete amplifier bypass | |
| US6342812B1 (en) | Power amplification system for low power radio frequency signals | |
| US7030691B2 (en) | Power amplifier | |
| US8207790B2 (en) | High frequency power amplifier | |
| JP2008092521A (en) | Small power amplifier | |
| EP1229642B1 (en) | Power amplifier circuit for amplifying RF-Signals | |
| JP5313970B2 (en) | High frequency power amplifier | |
| US6711392B1 (en) | Balanced power amplifier for low power radio communications | |
| KR100519320B1 (en) | Power Amplifying Circuit | |
| JPH09232887A (en) | High frequency power amplifier | |
| Kato et al. | A high efficiency and low Rx-noise three power mode power amplifier for W-CDMA handsets | |
| KR20040074277A (en) | Power Amplifying Circuit | |
| KR100531373B1 (en) | Power amplifier | |
| Weng et al. | A $ Ka $-band monolithic bidirectional up-down converter for high-speed applications | |
| Zhong et al. | A Dual Mode Integrated LNA and Switch for WLAN Receiver | |
| KR100487347B1 (en) | High Efficiency Power amplifier | |
| EP1054507A2 (en) | Mobile station employing single ended use of a differential power amplifier for reduced output power | |
| KR100499504B1 (en) | smart power amplifier of high-efficiency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |