KR20040070693A - 비동기 방식의 차세대 이동 통신 시스템에서의 동기 획득장치 및 방법 - Google Patents

Abstract

본 발명은 기지국에서 제1송신 안테나와, 제2송신 안테나를 가지고 송신 다이버시티 적용하여 기준 채널 신호를 송신하는 비동기 방식의 차세대 이동 통신 시스템에서, 상기 기준 채널 신호를 수신하여 기지국의 동기를 획득하는 장치에 있어서, 상기 제1송신 안테나를 통해 송신된 기준 채널 신호를 입력 제어기에서 발생한 스크램블링 코드들을 가지고 상관하는 제1상관 뱅크와, 상기 제2송신 안테나를 통해 송신된 기준 채널 신호를 송신 다이버시티 제어기에서 발생한 스크램블링 코드들을 가지고 상관하는 제2상관 뱅크와, 상기 동기 획득 장치가 3단계 셀 탐색 동작을 수행할 경우 상기 기지국이 속한 기지국의 코드 그룹내 각각의 스크램블링 코드들을 발생하고, 상기 동기 획득 장치가 다중 경로 탐색을 수행할 경우 상기 3단계 셀 탐색에서 탐색한 스크램블링 코드를 위상 천이시킨 스크램블링 코드들을 발생하는 상기 입력 제어기와, 상기 입력 제어기에서 발생한 스크램블링 코드들을 입력하고, 상기 제2송신 안테나에 적용된 변조 패턴을 곱해 상기 제2상관기로 출력하는 상기 송신 다이버시티 제어기를 포함함을 특징으로 한다.

Description

비동기 방식의 차세대 이동 통신 시스템에서의 동기 획득 장치 및 방법{APPARATUS FOR SYNCHRONIZATION ACQUISITION IN ASYNCHRONOUS IMT-2000 MOBILE COMMUNICATION SYSTEM AND METHOD THEREOF}

본 발명은 차세대 (IMT-2000) 이동 통신 시스템에 관한 것으로서, 특히 비동기식 방식 이동 통신 시스템에서 위한 통합적으로 동기를 획득하는 장치 및 방법에 관한 것이다.

이동 통신 시스템(Mobile Communication System)이 발전해 나감에 따라 코드 분할 다중 접속(CDMA: Code Division Multiple Access, 이하 "CDMA"라 칭하기로 한다) 이동 통신 시스템은 차세대 통신 시스템인 IMT-2000(International Mobile Telecommunication-2000)으로 진화한다. 상기 IMT-2000은 육상 및 위성 환경에서 음성, 고속 데이터, 영상 등의 멀티미디어 서비스 및 글로벌 로밍(global roaming)을 제공하는 유무선 통합 차세대 통신 서비스를 지칭한다. IMT-2000 국제 표준은 크게 북미가 주도하는 동기 방식의 CDMA 2000방식과 유럽이 주도하는 비동기식 방식의 광대역 코드 분할 다중 접속(W-CDMA: Wideband-CDMA, 이하 "W-CDMA"라 칭하기로 한다) 방식으로 구분할 수 있다. 한편 UMTS(Universal Mobile Telecommunication System)는 유럽형 차세대 이동 통신 시스템으로, GSM(Global System for Mobile communication) 방식을 바탕으로 비동기식 방식인 상기 W-CDMA 방식을 이용하는 이동 통신 시스템이다. 상기 UMTS(Universal Mobile Telecommunication System)는 기본적으로는 CDMA 방식을 사용하지만 비동기형 기지국 시스템으로서, 각 기지국은 비동기적으로 동작을 수행한다. 반면 상기 CDMA 2000 이동 통신 시스템은 IS-95 이동 통신 시스템을 바탕으로 한 동기형 기지국 시스템으로서, 각 기지국간은 서로 동기가 맞추어져 동작을 수행한다. 상기 UMTS 이동 통신 시스템 및 CDMA 2000 이동 통신 시스템에서 동작하는 이동국(UE: User Equipment)은 초기 셀 탐색(initial cell search)과, 다중 경로 탐색(multipath search)과, 인접 셀 탐색(neighbor cell search) 및 재포착(re-acquisition) 동작을 수행해야한다.

그런데 상기 UMTS 시스템은 비동기식 시스템이고, 상기 IS-95 및 CDMA 2000 시스템은 동기식 시스템으로서 상기 초기 셀 탐색과, 다중 경로 탐색과, 인접셀 탐색 및 재포착 동작간에는 상이점이 존재한다. 그러면 여기서 상기 UMTS 통신 시스템의 동기 과정, 즉 초기 셀 탐색과, 다중 경로 탐색과, 인접 셀 탐색 및 재포착 동작을 설명하기로 한다.

UMTS 통신 시스템에서 상기 기지국들 각각을 구분하기 위해 상기 기지국들 각각에 대응하여 서로 다른 스크램블링 코드(scrambling code)를 할당하는 방법을 이용한다. 예를 들어, 상기 비동기형 기지국 시스템을 구성하는 셀(cell)들, 즉 기지국들이 512개 존재할 경우 상기 512개의 기지국들 각각은 512개의 스크램블링 코드들 중 서로 다른 하나의 스크램블링 코드를 할당받아 자신을 구분하는 코드로 사용하게 된다. 이렇게 기지국이 기지국 자신을 구분하는 스크램블링 코드를 사용하여 신호를 송신하고 있기 때문에 상기 기지국으로부터 서비스를 받을 사용자 단말기(UE: User Equipment, 이하 "UE"라 칭함)들 역시 상기 기지국의 스크램블링 코드를 식별할 수 있어야만 상기 기지국에서 제공하는 신호를 정상적으로 수신하는 것이 가능하다.

먼저, 상기 UMTS 시스템에서는 기지국(Node B)들 각각을 구분하기 위해 상기 기지국들 각각에 대응하여 서로 다른 스크램블링 코드(scrambling code), 즉 셀 구분 코드(Cell Specific Code)를 할당한다. 예를 들어 상기 UMTS를 구성하고 있는 셀(Cell)들이 512개이고, 상기 셀들마다 각각 하나의 기지국이 존재할 경우 상기 512개의 기지국들 각각은 512개의 셀 구분 코드들 중 서로 다른 하나의 셀 구분 코드를 할당받아 기지국 자신을 구분하는 코드로 사용하게 된다. 이렇게 기지국이 기지국 자신을 구분하는 셀 구분 코드를 사용하여 신호를 송신하고 있기 때문에 상기 기지국으로부터 서비스를 받을 이동국들 역시 상기 기지국의 셀 구분 코드를 식별할 수 있어야만 상기 기지국에서 제공하는 신호를 정상적으로 수신하는 것이 가능하다.

결국 상기에서 설명한 바와 같이 기지국에서 제공하는 신호를 정상적으로 수신하기 위해서는 이동국이 인접 기지국들로부터 수신되는 신호들중 가장 강한 에너지(energy)를 가지고 수신되는 신호의 스크램블링 코드를 확인해야만 하고, 이렇게 스크램블링 코드를 확인하는 과정이 결국 셀 탐색 과정이 되는 것이다. 한편, 상기 셀 탐색은 그 상황에 따라 다양한 형태로 이루어지게 되는데, 이동국이 파워 온(power on)시 현재 서비스 셀의 기지국이 사용중인 스크램블링 코드를 찾아내는 초기 셀 탐색과 상기 획득한 스크램블링 코드를 지속적으로 유지한 상태에서 레이크(Rake) 복조를 위하여 수신 신호의 다중 경로(Multipath) 신호 성분을 검출하는 다중 경로 탐색과, 상기 이동국이 핸드오버(handover) 영역에 존재하게 될 때 상기 이동국 자신이 핸드오버해야 할 인접 셀(neighbor cell)들을 탐색하는 인접 셀 탐색과, 마지막으로 유휴 상태(idle state)에서 "slotted mode"를 선택하여 사용할 때 혹은 슬립 상태(sleep state)에서 깨어날 때 상기 슬립 상태에서 잃어버린 의사잡음 코드 타이밍을 재포착하는 재포착이 있다.

그런데, 이동국이 자신이 속한 기지국을 탐색하기 위해서는 상기 UMTS를 구성하는 기지국들 각각에 대한 탐색을 수행해야하기 때문에, 결국 상기 이동국은 상기 UMTS를 구성하는 512개 기지국들 각각에 대한 탐색을 수행해야 하는 것이다. 이렇게 이동국이 상기 UMTS를 구성하는 512개 기지국들 각각에 대한 탐색을 수행하는 것은 상기 512개 기지국들 각각의 셀 구분 코드를 검사하는 것이므로, 이동국 자신이 속한 셀을 탐색하는데 많은 시간이 소요된다. 그래서 상기 이동국이 상기 UMTS를 구성하는 각각의 기지국들에 대한 일반적인 셀 탐색 알고리즘을 적용한다는 것은 비효율적이므로 다단계 셀탐색 알고리즘을 구현하고 있다. 상기 다단계 셀 탐색 알고리즘을 구현하기 위해서는 상기 UMTS에 속해 있는 다수개의 기지국들, 예를 들어 512개의 기지국들을 소정 개수의 그룹, 예를 들어 64개의 그룹(Group 0~Group 63)으로 분류한다. 상기 분류된 64개의 그룹 각각에 서로 다른 그룹 구분 코드를 할당하여 기지국 그룹을 구분하고, 상기 각각의 기지국 그룹들은 8개의 기지국들로 구성되어 있다. 또한, 상기 8개의 기지국들 각각은 셀 구분 코드(Cell Specific Code)가 할당되어 있으므로 최종적으로 이동국 자신이 속한 기지국을 탐색할 수 있다.

상기에서 설명한 다단계 셀 탐색 과정은 다음과 같은 3단계 셀 탐색 과정으로 구성된다. 먼저, 1단계 셀 탐색 과정은 이동국이 기지국에서 전송하는 제1동기채널(P-SCH: Primary Synchronization CHannel)신호를 수신하여 그 중 최대전력으로 수신되는 슬럿 타이밍을 찾아 동기하는 과정이다. 2단계 셀 탐색 과정은 상기 이동국이 상기 1단계 셀탐색 과정에서 탐색된 슬럿 타이밍 정보를 받아 상기 기지국에서 전송하는 제2동기채널(S-SCH: Secondary Synchronization CHannel)을 통해 프레임 동기 및 이동국 자신이 속한 기지국 그룹을 검출하는 과정이다. 3단계 셀 탐색 과정은 상기 이동국이 상기 2단계 셀탐색에서 탐색된 프레임 동기 및 기지국 그룹 정보를 근거로 하여 상기 기지국에서 전송하는 공통 파일럿 채널(CPICH) 신호를 가지고 이동국 자신이 속한 기지국을 최종적으로 탐색하는 과정이다.

상기 설명에서는 비동기식 기지국 동작을 수행하는 UMTS 통신 시스템의 동기 획득 과정을 설명하였으며, 다음으로 상기 3단계 셀 탐색 과정을 자세하게 설명하기로 한다.

상기 도 1은 일반적인 CDMA 이동 통신 시스템 동기 획득 장치 내부의 상관기 구조를 도시한 도면이다.

상기 도 1을 참조하면, 기지국으로부터 채널 신호가 수신되면, 상기 수신된 채널 신호, 즉 아날로그(analog) 형태의 I채널 신호와 Q 채널 신호는 아날로그/디지털 변환기(ADC: Analog to Digital Convertor)(도시하지 않음)로 입력되고, 상기 아날로그/디지털 변환기는 상기 아날로그 형태의 I채널 신호와 Q 채널 신호를 디지털 변환한 후 디스크램블러(de-scrambler)(110) 및 디스크램블러(111)로 출력한다. 여기서, 상기 디지털 변환된 I채널 신호와 Q 채널 신호를 각각 ADC_I 신호와 ADC_Q 신호라 칭하기로 한다. 상기 디스크램블러(110)는 상기 ADC_I 신호를 입력받고, 스크램블링 코드 발생기(scrambling code generator)(105)는 상기 기지국이 채널 신호 송신시 사용한 스크램블링 코드와 동일한 스크램블링 코드 sc_i를 발생하여 상기 디스크램블러(110)로 출력한다. 상기 디스크램블러(110)는 상기 ADC_I 신호를 상기 스크램블링 코드 발생기(105)에서 출력한 스크램블링 코드를 가지고 디스크램블링을 수행한 후 제1옵셋 보상기(115)로 출력한다. 한편, 상기 디스크램블러(111)는 ADC_Q 신호를 입력하여 상기 스크램블링 코드 발생기(105)에서 발생한, 상기 기지국이 채널 신호 송신시 사용한 스크램블링 코드와 동일한 스크램블링 코드 sc_q를 가지고 디스크램블링을 수행한 후 제2옵셋 보상기(116)로 출력한다.

상기 옵셋보상기(115)는 상기 디스크램블러(110)에서 출력하는 I 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(120)로 출력한다. 즉, 상기 옵셋 보상기(115)는 2ⁿ인 6비트 컴플리먼트 포맷 데이터(complement format data)가 입력되면 -32~+31의 값을 가지는데, 이 값은 음(-)쪽으로 치우친 옵셋을 가지므로 입력신호에 2를 곱하고 1을 더한 "2x()+1" 형태의 옵셋 보상을 통해 -63~+63의 값으로 변경하여 최대값을 검출할 수 있도록 음(-)의 옵셋 성분을 제거한다. 상기 옵셋 보상기(116) 역시 상기 옵셋 보상기(115)와 동일한 동작을 수행하고, 상기 옵셋 보상기(116)는 상기 디스크램블러(111)에서 출력하는 Q 채널 신호를 입력하여 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(121)로 출력한다. 상기 이득 곱셈기(120)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관에너지를 검출하기 위한 데이터 비트들의 수가 변경되므로 이를 조정하기 위해서상기 옵셋 보상기(115)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(125)로 출력한다. 상기 동기 누적기(125)는 상기 이득 곱셈기(120)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(135)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩(loading)된다. 이와 마찬가지로 상기 이득 곱셈기(121)는 상기 옵셋 보상기(115)에서 출력한 신호를 입력하여 이득 G를 곱한후 동기 누적기(126)로 출력한다. 상기 동기누적기(126)는 상기 이득 곱셈기(121)에서 출력한 신호를 동기 누적하여 제곱기(136)로 출력한다.

상기 제곱기(135)는 상기 누적기(125)에서 출력한 동기 누적된 I채널 데이터를 입력받아 제곱 연산을 수행하고 합산기(140)로 출력한다. 또한 상기 제곱기(136)는 상기 누적기(126)에서 출력한 동기 누적된 Q채널 데이터를 입력받아 제곱 연산을 수행하고 상기 합산기(140)로 출력한다. 상기 합산기(140)는 상기 제곱기(135) 및 제곱기(136)에서 출력한 동기 누적된 I/Q 채널 데이터를 합산하여 에너지를 계산하고 그 결과값을 비동기 누적기(145)로 출력한다. 상기 비동기 누적기(145)는 상기 합산기(140)에서 출력한 에너지 값을 비동기 누적회수 만큼 누적하여 상관 에너지로 출력한다. 여기서, 상기 비동기 누적기(145)의 비동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 또한, 상기 상관에너지들중 최대값과, 그 때의 인덱스(index)를 찾는다. 이때 최대값의 인덱스는 동기를 맞추고자 하는 기지국에서 송신한 스크램블링 코드와의 옵셋이 되고, 상기 이동국은 상기 옵셋을 가지고 기지국과의 동기 획득을 완료할 수 있다.

한편, 상기 UMTS 셀 탐색 과정에서 3단계 셀 탐색 과정은 상기에서 설명한 바와 같이 기지국의 코드 그룹에 속한 8개의 기지국들 각각의 셀 구분 코드, 즉 스크램블링 코드를 구별하여 이동국 자신이 속한 기지국의 스크램블링 코드 타이밍을 획득하는 과정이다. 그래서, 상기 3단계 셀 탐색 과정을 수행하는 3단계 셀 탐색기는 서로 다른 8개의 스크램블링 코드들을 사용하여 결과적으로 이동국이 속한 기지국의 스크램블링 코드를 검색한다.

그러면 여기서 도 2를 참조하여 3단계 셀 탐색기 구조를 설명하기로 한다.

상기 도 2는 일반적인 UMTS 시스템의 3단계 셀 탐색 장치 내부 구조를 도시한 도면이다.

상기 도 2를 참조하면, 상기에서 설명한 바와 같이 UMTS 시스템의 셀 탐색 과정의 3단계 셀 탐색 과정은 8개의 스크램블링 코드들을 가지고 실제 이동국이 속한 기지국의 스크램블링 코드를 검색하기 때문에 상기 8개의 스크램블링 코드들 각각을 탐색해야만 한다. 또한, 페이딩(fading) 현상을 극복하기 위해 송신 다이버시티(Tx Diversity) 기법이 사용되는데, 상기 송신 다이버시티 기법은 두 개 이상의 송수신 안테나들을 이용하는 것이다. 상기 송신 다이버시티는 한 개의 송신 안테나를 통해 송신된 신호가 페이딩으로 인해 그 신호 크기가 감소할 경우, 나머지 송신 안테나를 통해 송신된 신호를 수신하는 기법이다. 상기 도 2에서는 기지국이 2개의 안테나들, 즉 제1안테나와 제2안테나를 통해 신호를 송신하는 송신 다이버시티를 적용할 경우를 가정하기로 한다. 이렇게 송신 다이버시티와 8개의 스크램블링 코드들을 고려하여 상기 3단계 셀 탐색 장치는 상기 도 2에 도시한 바와 같이 송신 다이버시티를 위한 2개의 상관 뱅크(correlation bank)들, 즉 제1상관 뱅크(200)와 제2상관뱅크(250) 및 스크램블링 코드 발생기(240)와, 송신 다이버시티 제어기(245)를 가지며, 상기 8개의 스크램블링 코드들을 고려하여 상기 2개의 상관 뱅크들(200),(250) 각각이 8개의 상관기들을 가진다.

한편, 상기 도 2를 설명함에 있어 설명의 편의상 상기 제1상관 뱅크(200)에서는 제1-1 상관기를, 상기 제2상관 뱅크(250)에서는 제2-1상관기를 일 예로 하여 그 동작을 설명하기로 한다.

첫 번째로, 상기 제1-1상관기 구조를 설명하기로 한다.

먼저, 기지국으로부터 수신된 아날로그 형태의 I채널 신호와 Q 채널 신호는 아날로그/디지털 변환기(도시하지 않음)로 입력되고, 상기 아날로그/디지털 변환기는 상기 아날로그 형태의 I채널 신호와 Q 채널 신호를 디지털 변환한 후 각각 디스크램블러(211) 및 디스크램블러(221)로 출력한다. 여기서, 상기 디지털 변환된 I채널 신호와 Q 채널 신호를 각각 ADC_I 신호와 ADC_Q 신호라 칭하기로 한다. 상기 디스크램블러(211)는 상기 스크램블링 코드 발생기(240)에서 발생한, 기지국이 채널 신호 송신시 사용한 스크램블링 코드와 동일한 스크램블링 코드를 가지고 상기 ADC_I 신호를 디스크램블링한 후 옵셋 보상기(212)로 출력한다. 상기 옵셋 보상기(212)는 상기 디스크램블러(211)에서 출력하는 I 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(213)로 출력한다. 상기 이득 곱셈기(213)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관 에너지(correlation energy)로 생성되는 데이터 비트들 수가 변경되므로 이를 조정하기 위해서 상기 옵셋 보상기(212)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(214)로 출력한다. 상기 동기 누적기(214)는 상기 이득 곱셈기(213)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(215)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 상기 제곱기(215)는 상기 누적기(214)에서 출력한 동기 누적된 I채널 데이터를 입력받아 제곱 연산을 수행하고 합산기(230)로 출력한다.

다음으로, 상기 디스크램블러(221)는 상기 스크램블링 코드 발생기(240)에서 발생한, 기지국이 채널 신호 송신시 사용한 스크램블링 코드와 동일한 스크램블링 코드를 가지고 상기 ADC_Q 신호를 디스크램블링한 후 옵셋 보상기(222)로 출력한다. 상기 옵셋 보상기(222)는 상기 디스크램블러(221)에서 출력하는 Q 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(223)로 출력한다. 상기 이득 곱셈기(223)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관 에너지로 생성되는 데이터 비트들 수가 변경되므로 이를 조정하기 위해서 상기 옵셋 보상기(222)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(224)로 출력한다. 상기 동기 누적기(224)는 상기 이득 곱셈기(223)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(225)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 상기 제곱기(225)는 상기 누적기(224)에서 출력한 동기 누적된 Q 채널 데이터를 입력받아 제곱 연산을 수행하고 상기 합산기(230)로 출력한다.

상기 합산기(230)는 상기 제곱기(215) 및 제곱기(225) 각각에서 출력한 동기누적된 I 채널 데이터와 Q 채널 데이터를 합산하여 비동기 누적기(231)로 출력한다. 상기 비동기 누적기(231)는 상기 합산기(230)에서 출력한 값을 비동기 누적회수 만큼 누적하여 제1-1상관 에너지로 출력한다. 여기서, 상기 비동기 누적기(231)의 비동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 여기서, 상기 제1-1상관 에너지에서 최대값을 가지는 상관 에너지와 그 인덱스는 기지국에서 적용한 스크램블링 코드와의 옵셋이 된다.

이런 식으로, 상기 제1상관 뱅크(200)의 제1-1상관기 내지 제1-8상관기의 8개 상관기들 각각은 상관 에너지를 검출하고, 상기 검출한 상관 에너지들을 고려하여 상기 제1상관 뱅크(200)의 상관 에너지를 검출한다.

두 번째로, 상기 제2-1상관기 구조를 설명하기로 한다.

상기 제2-1 상관기 구조에서 디스크램블러(261)와, 옵셋 보상기(262)와, 이득 곱셈기(263)와, 동기 누적기(264)와, 제곱기(265)의 동작은 상기 제1-1 상관기 구조에서 설명한 디스크램블러(211)와, 옵셋 보상기(212)와, 이득 곱셈기(213)와, 동기 누적기(214)와, 제곱기(215)의 동작과 동일한 동작을 수행하며, 또한 상기 제2-1 상관기 구조에서 디스크램블러(271)와, 옵셋 보상기(272)와, 이득 곱셈기(273)와, 동기 누적기(274)와, 제곱기(275)의 동작은 상기 제1-1 상관기 구조에서 설명한 디스크램블러(221)와, 옵셋 보상기(222)와, 이득 곱셈기(223)와, 동기 누적기(224)와, 제곱기(225)의 동작과 동일한 동작을 수행하며, 마지막으로 합산기(280)와 비동기 누적기(281)의 동작은 상기 제1-1 상관기 구조에서 설명한 합산기(230)와 비동기 누적기(231)의 동작과 동일하므로 여기서는 그 상세한 설명을생략하기로 한다.

다만, 상기 제2-1 상관기 구조에서 상기 디스클램블러(261) 및 디스크램블러(271)로 제공되는 스크램블링 코드는 상기 제1-1 상관기 구조의 디스클램블러(211) 및 디스크램블러(221)로 제공되는 스크램블링 코드와는 상이한데 그 이유는 다음과 같다. 상기 스크램블링 코드 발생기(240)는 상기 기지국에서 채널 송신시 적용한 스크램블링 코드와 동일한 스크램블링 코드를 생성한다. 상기 생성된 스크램블링 코드는 송신 다이버시티 제어기(245)로 입력되며, 상기 송신 다이버시티 제어기(245)는 상기 스크램블링 코드에 상기 기지국에서 송신 다이버시티를 적용하기 위해 사용한 안테나 변조 패턴(antenna modulation pattern)을 곱한 후 상기 디스크램블러(261)와 디스크램블러(271)로 출력한다. 상기 기지국이 제1안테나와 제2안테나를 통해 동일한 신호를 송신 다이버시티 적용하여 송신하였기 때문에, 상기 제2안테나를 통해 송신되는 신호는 상기 제1안테나를 통해 송신되는 신호와 차별성을 가지기 위해 상기 안테나 변조 패턴, 즉 제2안테나 변조 패턴이 곱해지게 된다. 따라서, 수신측에서도 상기 제2안테나 변조 패턴을 고려해야하기 때문에 상기 송신 다이버시티 제어기(245)는 상기 스크램블링 코드 발생기(240)에서 출력한 스크램블링 코드에 안테나 변조 패턴을 곱한 후 상기 디스크램블러(261)와 디스크램블러(271)로 출력하는 것이다. 상기 디스크램블러(261)는 상기 ADC_I 신호를 상기 송신 다이버시티 제어기(245)에서 출력한 스크램블링 코드를 가지고 디스크램블링한 후 옵셋 보상기(262)로 출력한다. 또한, 상기 디스크램블러(271)는 상기 ADC_Q 신호를 상기 송신 다이버시티 제어기(245)에서 출력한 스크램블링 코드를 가지고 디스크램블링한 후 옵셋 보상기(272)로 출력한다.

이런 식으로, 상기 제2상관 뱅크(250)의 제2-1상관기 내지 제2-8상관기의 8개 상관기들 각각은 상관 에너지를 검출하고, 상기 검출한 상관 에너지들을 고려하여 상기 제2상관 뱅크(250)의 상관 에너지를 검출한다. 이렇게 상기 제2상관 뱅크(200)에서 검출한 상관 에너지와 상기 제2상관 뱅크(250)에서 검출한 상관 에너지는 추후 가산되어 피크 검출기(peak detector)(도시하지 않음)로 입력되므로, 결국 동시에 8개의 스크램블링 코드들에 대한 상관 에너지를 동시에 계산할 수 있는 것이다. 물론, 상기 기지국에서 송신 다이버시티를 적용하지 않을 경우에는 상기 이동국은 2개의 상관 뱅크를 이용해서 2개의 기지국 그룹을 동시에 탐색할 수 있다.

한편, 상기 이동국은 무선 채널 환경 또는 핸드오프(handoff) 상황에서 최적의 기지국 다중 경로(multipath) 신호를 수신해야 한다. 이 경우 상기 이동국은 상기 3단계 셀 탐색 과정을 통해 현재 이동국 자신이 속한 기지국의 스크램블링 코드타이밍을 획득하고, 상기 획득한 스크램블링 코드 타이밍 전후의 일정 영역, 즉 윈도우(window) 구간에서 일정 간격으로 모든 가설지점들에 대한 상관값들을 구한 후 그 중에서 피크(peak)값이면서 미리 설정한 임계값 이상인 복수개의 상관값들을 검출한다. 그러면 상기 검출된 피크값이면서 임계값 이상인 상관값의 인덱스는 기지국에서 생성된 스크램블링 코드 타이밍과의 지연값으로 다중 경로 신호 성분들의 타이밍이 되는 것이다. 이렇게, 초기 셀 탐색과 차별화되는 다중 경로 신호들을 탐색하는 동작을 "다중 경로 탐색"이라고 칭하며, 또한 상기 다중 경로 탐색의 경우급격한 채널 상황의 변화에 기민하게 대처하기 위하여 고속 탐색을 수행할 수 있어야만 한다.

그러면 여기서 도 3을 참조하여 상기 다중 경로 탐색을 위한 다중 경로 탐색 장치의 내부 구조를 설명하기로 한다.

상기 도 3은 일반적인 UMTS 시스템의 다중 경로 탐색 장치 내부 구조를 도시한 도면이다.

상기 도 3을 참조하면, 상기에서 설명한 바와 같이 UMTS 시스템의 셀 탐색 과정의 다중 경로 탐색 과정은 초기 셀 탐색 과정을 수행한 후, 상기 초기 셀탐색에서 획득한 스크램블링 코드 타이밍 전후의 다중 경로 신호들을 탐색하는 과정이다. 상기 도 3에서는 8개의 다중 경로 신호들에 대해서 다중 경로 탐색을 수행한다고 가정하기로 한다. 또한, 기지국에서는 송신 다이버시티를 적용하였다고 가정하기로 하며, 일 예로 2개의 송신 안테나들을 구비하여 송신 다이버시티를 적용하였다고 가정하기로 한다. 이렇게 송신 다이버시티와 8개의 다중 경로 신호 성분들, 즉 8개의 스크램블링 코드들을 고려하여 다중 경로 탐색 장치는 상기 도 3에 도시된 바와 같이 송신 다이버시티를 위한 2개의 상관 뱅크들, 즉 제1상관 뱅크(300) 및 제2상관 뱅크(350)와 스크램블링 코드 및 직교 가변 확산 계수(OVSF: Orthogonal Variable Spreading Factor, 이하 "OVSF"라 칭하기로 한다) 발생기(340)와, 8 쉬프트 레지스터(8 shift register)(344)와, 송신 다이버시티 제어기(346)를 가지며, 상기 8개의 스크램블링 코드들을 고려하여 상기 제1상관 뱅크(300) 및 제2상관 뱅크(350) 각각이 8개의 상관기들을 가진다.

한편, 상기 도 3을 설명함에 있어 설명의 편의상 제1상관 뱅크(300)에서는 제1-1 상관기를, 제2상관 뱅크(350)에서는 제2-1상관기를 일 예로 하여 그 동작을 설명하기로 한다.

첫 번째로, 상기 제1-1상관기 구조를 설명하기로 한다.

먼저, 기지국으로부터 수신된 아날로그 형태의 I채널 신호와 Q 채널 신호는 아날로그/디지털 변환기(도시하지 않음)로 입력되고, 상기 아날로그/디지털 변환기는 상기 아날로그 형태의 I채널 신호와 Q 채널 신호를 디지털 변환한 후 각각 디스크램블러(311) 및 디스크램블러(321)로 출력한다. 여기서, 상기 디지털 변환된 I채널 신호와 Q 채널 신호를 각각 ADC_I 신호와 ADC_Q 신호라 칭하기로 한다. 상기 디스크램블러(311)는 상기 8 쉬프트 레지스터(344)에서 출력한 스크램블링 코드를 가지고 상기 ADC_I 신호를 디스크램블링한 후 옵셋 보상기(312)로 출력한다. 여기서, 상기 8 쉬프트 레지스터(344)는 스크램블링 코드 및 OVSF 코드 발생기(340)에서 발생한 스크램블링 코드를 입력하여 해당 시점에서 1/2칩(chip)씩 쉬프트된 8개의 스크램블링 코드를 생성한다. 여기서, 상기 스크램블링 코드 및 OVSF 코드 발생기(340)에서 발생한 스크램블링 코드에 대해서 송신 다이버시티가 적용되지 않은 경우에는 제 1상관뱅크(300)와 제 2상관뱅크(350)에 각기 8개의 다른 가설 즉, 1/2칩씩 16개의 가설들에 대해서 탐색이 가능하므로 총칩에 대해서 쉬프트가 가능한 것이다. 한편, 상기 스크램블링 코드 및 OVSF 코드 발생기(340)는 다중 경로 탐색의 경우 제1공통 파일럿 채널(P-CPICH: Primary-Common PIlotCHannel, 이하 "P-SPICH"라 칭하기로 한다) 신호가 아닌 제2공통 파일럿 채널(S-CPICH: Secondary CPICH, 이하 "S-CPICH"라 칭하기로 한다) 신호를 이용할 경우를 고려하여 상기 S-CPICH에 적용되는 OVSF 코드도 발생될 수 있다. 물론, 상기 다중 경로 탐색에서 상기 P-CPICH를 사용할 경우에는 모든 기지국들에서 동일한 OVSF 코드를 사용하기 때문에 상기 스크램블링 코드 및 OVSF 코드 발생기(340)는 별도로 OVSF 코드를 발생하지 않으며, 상기 S-CPICH를 사용할 경우 모든 기지국들은 기지국 상황에 상응하게 서로 다른 OVSF 코드를 사용하기 때문에, 탐색할 기지국의 S-CPICH에 적용된 OVSF 코드를 발생한다. 이하, 설명의 편의상 상기 스크램블링 코드 및 OVSF 코드 발생기(340)가 스크램블링 코드만을 발생한다고 가정하기로 한다. 상기 옵셋 보상기(312)는 상기 디스크램블러(311)에서 출력하는 I 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(313)로 출력한다. 상기 이득 곱셈기(313)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관 에너지로 생성되는 데이터 비트들 수가 변경되므로 이를 조정하기 위해서 상기 옵셋 보상기(312)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(314)로 출력한다. 상기 동기 누적기(314)는 상기 이득 곱셈기(313)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(315)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 상기 제곱기(315)는 상기 누적기(314)에서 출력한 동기 누적된 I 채널 데이터를 입력받아 제곱 연산을 수행하고 합산기(330)로 출력한다.

다음으로, 상기 디스크램블러(321)는 상기 8 쉬프트 레지스터(344)에서 발생한 스크램블링 코드를 가지고 상기 ADC_Q 신호를 디스크램블링한 후 옵셋 보상기(322)로 출력한다. 상기 옵셋 보상기(322)는 상기 디스크램블러(321)에서 출력하는 Q 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(323)로 출력한다. 상기 이득 곱셈기(323)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관 에너지로 생성되는 데이터 비트들 수가 변경되므로 이를 조정하기 위해서 상기 옵셋 보상기(322)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(324)로 출력한다. 상기 동기 누적기(324)는 상기 이득 곱셈기(323)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(325)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 상기 제곱기(325)는 상기 누적기(324)에서 출력한 동기 누적된 Q 채널 데이터를 입력받아 제곱 연산을 수행하고 상기 합산기(330)로 출력한다.

상기 합산기(330)는 상기 제곱기(315) 및 제곱기(325) 각각에서 출력한 동기 누적된 I 채널 데이터와 Q 채널 데이터를 합산하여 비동기 누적기(331)로 출력한다. 상기 비동기 누적기(331)는 상기 합산기(330)에서 출력한 값을 비동기 누적회수 만큼 누적하여 제1-1상관 에너지로 출력한다. 여기서, 상기 비동기 누적기(331)의 비동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 여기서, 상기 제1-1상관 에너지에서 최대값을 가지는 상관 에너지와 그 인덱스는 기지국에서 적용한 스크램블링 코드와의 옵셋이 된다.

이런 식으로, 상기 제1 상관 뱅크(300)의 제1-1상관기 내지 제1-8상관기의 8개 상관기들 각각은 상관 에너지를 검출하고, 상기 검출한 상관 에너지들을 고려하여 상기 제1 상관 뱅크(300)의 상관 에너지를 검출한다.

두 번째로, 상기 제2-1상관기 구조를 설명하기로 한다.

상기 제2-1 상관기 구조에서 디스크램블러(361)와, 옵셋 보상기(362)와, 이득 곱셈기(363)와, 동기 누적기(364)와, 제곱기(365)의 동작은 상기 제1-1 상관기 구조에서 설명한 디스크램블러(311)와, 옵셋 보상기(312)와, 이득 곱셈기(313)와, 동기 누적기(314)와, 제곱기(315)의 동작과 동일한 동작을 수행하며, 또한 상기 제2-1 상관기 구조에서 디스크램블러(371)와, 옵셋 보상기(372)와, 이득 곱셈기(373)와, 동기 누적기(374)와, 제곱기(375)의 동작은 상기 제1-1 상관기 구조에서 설명한 디스크램블러(321)와, 옵셋 보상기(322)와, 이득 곱셈기(323)와, 동기 누적기(324)와, 제곱기(325)의 동작과 동일한 동작을 수행하며, 마지막으로 합산기(380)와 비동기 누적기(381)의 동작은 상기 제1-1 상관기 구조에서 설명한 합산기(330)와 비동기 누적기(331)의 동작과 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.

다만, 상기 제2-1 상관기 구조에서 상기 디스클램블러(361) 및 디스크램블러(371)로 제공되는 스크램블링 코드는 상기 제1-1 상관기 구조의 디스클램블러(311) 및 디스크램블러(321)로 제공되는 스크램블링 코드와는 상이한데 그 이유는 다음과 같다. 상기 8 쉬프트 레지스터(344)에서 출력하는 스크램블링 코드는 송신 다이버시티 제어기(346)로 입력되며, 상기 송신 다이버시티 제어기(346)는 상기 스크램블링 코드에 상기 기지국에서 송신 다이버시티를 적용하기 위해 사용한 안테나 변조 패턴(antenna modulation pattern)을 곱한 후 상기 디스크램블러(361)와 디스크램블러(371)로 출력한다. 상기 기지국이 제1안테나와 제2안테나를 통해 동일한 신호를 송신 다이버시티 적용하여 송신하였기 때문에, 상기 제2안테나를 통해 송신되는 신호는 상기 제1안테나를 통해 송신되는 신호와 차별성을 가지기 위해 상기 안테나 변조 패턴, 즉 제2안테나 변조 패턴이 곱해지게 된다. 따라서, 수신측에서도 상기 제2안테나 변조 패턴을 고려해야하기 때문에 상기 송신 다이버시티 제어기(346)는 상기 스크램블링 코드 및 OVSF 코드 발생기(340)에서 출력한 스크램블링 코드에 안테나 변조 패턴을 곱한 후 상기 디스크램블러(361)와 디스크램블러(371)로 출력하는 것이다. 그러면 상기 송신 다이버시티 제어기(346)에서 출력되는 스크램블링 코드가 상기 디스크램블러(361)와 디스크램블러(371)로 입력되고, 상기 디스크램블러(361)는 상기 ADC_I 신호를 송신 다이버시티가 적용된 스크램블링 코드를 가지고 디스크램블링하고, 또한 상기 디스크램블러(371)는 상기 ADC_Q 신호를 송신 다이버시티가 적용된 스크램블링 코드를 가지고 디스크램블링하여 기지국에서 적용한 송신 다이버시티를 고려하게 되는 것이다.

이런 식으로, 상기 제2 상관 뱅크(350)의 제2-1상관기 내지 제2-8상관기의 8개 상관기들 각각은 상관 에너지를 검출하고, 상기 검출한 상관 에너지들을 고려하여 상기 제2 상관 뱅크(350)의 상관 에너지를 검출한다. 이렇게 상기 제1 상관 뱅크(300)에서 검출한 상관 에너지와 상기 제2 상관 뱅크(350)에서 검출한 상관 에너지는 추후 가산되어 피크 검출기(도시하지 않음)로 입력되므로, 결국 동시에 8개의 스크램블링 코드들에 대한 상관 에너지를 동시에 계산할 수 있는 것이다. 물론, 상기 기지국에서 송신 다이버시티를 적용하지 않을 경우 상기 이동국은 2개의 상관뱅크를 동시에 사용하여 16가설 즉, 8 칩을 동시에 탐색할 수 있다.

상기에서 설명한 바와 같이 광대역 코드 분할 다중 접속 이동 통신 시스템은 초기 셀 탐색을 위한 3단계의 셀 탐색 과정들, 즉 1단계 셀 탐색 과정과, 2단계 셀 탐색 과정 및 3단계 셀 탐색 과정과 다중 경로 탐색을 위한 다중 경로 탐색 과정 각각에 대응하게 상관기들을 구비해야만 한다. 즉, 이동국은 상기 도 1에서 설명한 바와 같이 일반적인 동기 획득 장치 뿐만 아니라 상기 도 2에서 설명한 바와 같이 3단계 셀 탐색을 위한 3단계 셀 탐색 장치와, 상기 도 3에서 설명한 바와 같이 다중 경로 탐색 장치를 별도로 구비해야만 한다. 이렇게 각각의 탐색 과정에 상응하게 별도의 탐색 장치를 구비하여야만 하므로 하드웨어 사이즈의 증대와 원가 상승이 주요인이 되는 문제점을 발생시킬 수 있다. 따라서, 간단한 하드웨어 구조로서 다양한 동기를 획득하는 방안에 대한 필요성이 대두되고 있다.

따라서, 본 발명의 목적은 차세대 비동기 방식 이동 통신 시스템에서 동기를 획득하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 이동 통신 시스템에서 3단계 셀 탐색과 다중 경로 탐색을 통합적으로 수행할 수 있는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 이동 통신 시스템에서 하드웨어적으로 최소화된 동기 획득 장치 및 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 장치는; 기지국에서 제1송신 안테나와, 제2송신 안테나를 가지고 송신 다이버시티 적용하여 기준 채널 신호를 송신하는 차세대 비동기 방식의 이동 통신 시스템에서, 상기 기준 채널 신호를 수신하여 동기를 획득하는 장치에 있어서, 상기 제1송신 안테나를 통해 송신된 기준 채널 신호를 입력 제어기에서 발생한 스크램블링 코드들을 가지고 상관하는 제1상관 뱅크와, 상기 제2송신 안테나를 통해 송신된 기준 채널 신호를 송신 다이버시티 제어기에서 발생한 스크램블링 코드들을 가지고 상관하는 제2상관 뱅크와, 상기 동기 획득 장치가 3단계 셀 탐색 동작을 수행할 경우 상기 기지국이 속한 기지국 그룹내 기지국들 각각의 스크램블링 코드들을 발생하고, 상기 동기 획득 장치가 다중 경로 탐색을 수행할 경우 상기 3단계 셀 탐색에서 탐색한 스크램블링 코드를 위상 천이시킨 스크램블링 코드들을 발생하는 상기 입력 제어기와, 상기 입력 제어기에서 발생한 스크램블링 코드들을 입력하고, 상기 제2송신 안테나에 적용된 변조 패턴을 곱해 상기 제2상관기로 출력하는 상기 송신 다이버시티 제어기를 포함함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 방법은; 기지국에서 제1송신 안테나와, 제2송신 안테나를 가지고 송신 다이버시티 적용하여 기준 채널 신호를 송신하는 차세대 비동기 방식의 이동 통신 시스템에서, 상기 기준 채널 신호를 수신하여 동기를 획득하는 장치의 제어 방법에 있어서, 상기 동기 획득 장치가 3단계 셀 탐색 동작을 수행할 경우 상기 기지국이 속한 기지국 그룹내 기지국들 각각의 스크램블링 코드들을 발생하고, 상기 동기 획득 장치가 다중 경로 탐색을 수행할 경우 상기 3단계 셀 탐색에서 탐색한 스크램블링 코드를 위상 천이시킨 스크램블링 코드들을 발생하는 과정과, 상기 제1송신 안테나를 통해 송신된 기준 채널 신호를 상기 발생한 스크램블링 코드들을 가지고 상관하는 과정과, 상기 제2송신 안테나를 통해 송신된 기준 채널 신호를 상기 발생한 스크램블링 코드들을 가지고 상관하는 과정을 포함함을 특징으로 한다.

도 1은 일반적인 CDMA 이동 통신 시스템의 동기 획득 장치 내부의 상관기 구조를 도시한 도면

도 2는 일반적인 UMTS 시스템의 3단계 셀 탐색 장치 내부 구조를 도시한 도면

도 3은 일반적인 UMTS 시스템의 다중 경로 탐색 장치 내부 구조를 도시한 도면

도 4는 본 발명의 일 실시예에 따른 UMTS 시스템의 통합형 동기 획득 장치 내부 구조를 도시한 도면

도 5는 도 4의 입력 제어기(440)의 내부 구조를 개략적으로 도시한 도면

도 6은 도 4의 송신 다이버시티 제어기(445)의 내부 구조를 개략적으로 도시한 도면

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 4는 본 발명의 일 실시예에 따른 UMTS 시스템의 통합형 동기 획득 장치 내부 구조를 도시한 도면이다.

상기 도 4를 설명하기에 앞서, 상기 종래 기술 부분에서 설명한 바와 같이 광대역 코드 분할 다중 접속(WCDMA: Wideband Code Division Multiple Access) 통신 시스템인 UMTS(Universal Mobile Telecommunication System)에서 이동국(UE: User Equipment)은 초기 셀 탐색(initial cell search)과, 다중 경로 탐색(multipath search)과, 인접 셀 탐색(neighbor cell search) 및 재포착(re-acquisition) 등과 같은 동기 동작을 수행한다. 상기 초기 셀 탐색은 이동국이 기지국에서 전송하는 제1동기채널(P-SCH: Primary Synchronization CHannel)신호를 수신하여 그 중 최대전력으로 수신되는 슬럿 타이밍을 찾는 1단계 셀 탐색 과정과,상기 이동국이 상기 1단계 셀탐색 과정에서 탐색된 슬럿 타이밍 정보를 받아 상기 기지국에서 전송하는 제2동기채널(S-SCH: Secondary Synchronization CHannel)을 통해 프레임 동기 및 이동국 자신이 속한 기지국 그룹을 검출하는 2단계 셀 탐색 과정과, 상기 이동국이 상기 2단계 셀탐색에서 탐색된 프레임 동기 및 기지국 그룹 정보를 근거로 하여 상기 기지국에서 전송하는 제1공통 파일럿 채널(P-CPICH: Primary-Common PIlot CHannel, 이하 "P-SPICH"라 칭하기로 한다) 신호를 가지고 이동국 자신이 속한 기지국을 최종적으로 탐색하는 3단계 셀 탐색 과정 과정으로 이루어진다. 특히, 상기 3단계 셀 탐색 과정에서는 기지국 그룹내의 8개 기지국들 각각의 스크램블링 코드(scrambling code)들 각각에 대한 탐색이 이루어져야만 한다. 또한, 상기 다중 경로 탐색의 경우도 8개의 다중 경로 성분들을 고려하기 위해 상기 3단계 셀 탐색에서 찾아진 스크램블링 코드의 8개의 천이된 위상들을 고려해야한다. 한편, 상기 UMTS 통신 시스템에서는 페이딩(fading) 현상을 극복하기 위해 송신 다이버시티(Tx Diversity) 기법이 사용되는데, 상기 송신 다이버시티 기법은 두 개 이상의 송수신 안테나들을 이용하는 것이다. 즉, 상기 송신 다이버시티는 한 개의 송신 안테나를 통해 송신된 신호가 페이딩으로 인해 그 신호 크기가 감소할 경우, 나머지 송신 안테나를 통해 송신된 신호를 수신하는 기법이다. 그래서, 이동국의 경우 기지국에서 송신 다이버시티를 적용하였을 경우 상기 송신 다이버시티들을 고려하여 탐색을 수행해야만 한다.

본 발명은 상기 3단계 셀 탐색과 다중 경로 탐색을 모두 지원 가능한 UMTS 시스템의 통합형 동기 획득 장치를 제안하며, 본 발명에서 제안하는 통합형 동기획득 장치 구조를 상기 도 4를 참조하여 설명하기로 한다.

상기 도 4를 참조하면, 상기 통합형 동기 획득 장치는 다수의 상관 뱅크(correlation bank)들, 즉 제1상관 뱅크(400) 및 제2상관 뱅크(450)와, 입력 제어기(input controller)(440)와, 송신 다이버시티 제어기(Tx diversity controller)(445)로 구성된다. 여기서, 상기 통합형 동기 획득 장치가 제1상관 뱅크(400) 및 제2상관 뱅크(450)의 2개의 상관 뱅크들을 가지는 이유는 송신기, 즉 기지국에서 2개의 송신 안테나들을 이용하여 송신 다이버시티 기법을 적용하는 경우를 가정하기 때문이다. 일 예로, 상기 기지국이 4개의 송신 안테나들을 이용하여 송신 다이버시티 기법을 적용하는 경우를 가정하면 상기 통합형 동기 획득 장치는 4개의 상관 뱅크들을 가지도록 구성되며, 이와는 반대로 상기 기지국이 송신 다이버시티 기법을 적용하지 않았을 경우에는 상기 통합형 동기 획득 장치는 1개의 상관 뱅크만을 가지도록 구성되나 빠른 검색 시간을 위해 다수의 상관 뱅크를 가질 수있다. 한편, 상기 도 4를 설명함에 있어 설명의 편의상 상기 제1 상관 뱅크(400)에서는 제1-1 상관기를, 상기 제2 상관 뱅크(450)에서는 제2-1상관기를 일 예로 하여 그 동작을 설명하기로 한다.

첫 번째로, 상기 제1-1상관기 구조를 설명하기로 한다.

먼저, 기지국으로부터 수신된 아날로그(analog) 형태의 I 채널 신호와 Q 채널 신호는 아날로그/디지털 변환기(ADC: Analog to Digital Convertor)(도시하지 않음)로 입력되고, 상기 아날로그/디지털 변환기는 상기 아날로그 형태의 I 채널 신호와 Q 채널 신호를 디지털 변환한 후 각각 디스크램블러(de-scrambler)(411) 및디스크램블러(421)로 출력한다. 여기서, 상기 디지털 변환된 I 채널 신호와 Q 채널 신호를 각각 ADC_I 신호와 ADC_Q 신호라 칭하기로 한다. 상기 디스크램블러(411)는 상기 입력 제어기(440)에서 출력한 스크램블링 코드와 동일한 스크램블링 코드를 가지고 상기 ADC_I 신호를 디스크램블링한 후 옵셋 보상기(offset compensator)(412)로 출력한다. 여기서, 상기 입력 제어기(440)의 스크램블링 코드 발생 동작은 상기 통합형 동기 획득 장치가 3단계 셀 탐색을 수행하는지 혹은 다중 경로 탐색을 수행하는지에 따라 상이하며, 상기 통합형 동기 획득 장치가 3단계 셀 탐색을 수행하는지 혹은 다중 경로 탐색을 수행하는지에 따라 상기 제1 상관 뱅크(400) 및 제2상관 뱅크(450) 각각에서 출력하는 상관 에너지들의 해석이 상이해진다. 상기 통합형 동기 획득 장치의 동작 모드에 따른, 즉 상기 통합형 동기 획득 장치가 3단계 셀 탐색 모드로 동작하는지 혹은 다중 경로 탐색 모드로 동작하는지에 따른 상기 입력 제어기(440)의 동작 및 상기 제1 상관 뱅크(400) 및 제2상관 뱅크(450) 각각에서 출력하는 상관 에너지들의 해석은 하기에서 도 5를 참조하여 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다. 상기 옵셋 보상기(412)는 상기 디스크램블러(411)에서 출력하는 I 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(413)로 출력한다. 상기 이득 곱셈기(413)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관 에너지로 생성되는 데이터 비트들 수가 변경되므로 이를 조정하기 위해서 상기 옵셋 보상기(412)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(414)로 출력한다. 상기 동기 누적기(414)는 상기 이득 곱셈기(413)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(415)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 상기 제곱기(415)는 상기 누적기(414)에서 출력한 동기 누적된 I 채널 데이터를 입력받아 제곱 연산을 수행하고 합산기(430)로 출력한다.

다음으로, 상기 디스크램블러(421)는 상기 입력 제어기(440)에서 출력한 스크램블링 코드와 동일한 스크램블링 코드를 가지고 상기 ADC_Q 신호를 디스크램블링한 후 옵셋 보상기(422)로 출력한다. 상기 옵셋 보상기(422)는 상기 디스크램블러(421)에서 출력하는 Q 채널 신호를 입력받아 음(-)쪽으로 치우친 옵셋 성분을 제거한 후 이득 곱셈기(423)로 출력한다. 상기 이득 곱셈기(423)는 동기누적 및 비동기 누적 회수의 변경에 따라 상관 에너지로 생성되는 데이터 비트들 수가 변경되므로 이를 조정하기 위해서 상기 옵셋 보상기(422)에서 출력한 신호를 입력받아 이득 G를 곱한 후 동기 누적기(424)로 출력한다. 상기 동기 누적기(424)는 상기 이득 곱셈기(423)에서 출력한 신호를 주파수 옵셋의 영향이 최소화되는 구간 동안 동기 누적을 수행하여 제곱기(425)로 출력한다. 여기서, 상기 동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 상기 제곱기(425)는 상기 누적기(424)에서 출력한 동기 누적된 Q 채널 데이터를 입력받아 제곱 연산을 수행하고 상기 합산기(430)로 출력한다.

상기 합산기(430)는 상기 제곱기(415) 및 제곱기(425) 각각에서 출력한 동기 누적된 I 채널 데이터와 Q 채널 데이터를 합산하여 비동기 누적기(431)로 출력한다. 상기 비동기 누적기(431)는 상기 합산기(430)에서 출력한 값을 비동기 누적회수 만큼 누적하여 제1-1상관 에너지로 출력한다. 여기서, 상기 비동기 누적기(431)의 비동기 누적 구간은 CPU의 레지스터를 통해 로딩된다. 여기서, 상기 제1-1상관 에너지에서 최대값을 가지는 상관 에너지와 그 인덱스는 기지국에서 적용한 스크램블링 코드와의 옵셋이 되며, 상기 통합형 동기 획득 장치가 어느 모드에서 동작했는지에 상이하게 그 해석이 달라지는 것이다. 이는 하기에서 도 5를 참조하여 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.

이런 식으로, 상기 제1상관 뱅크(400)의 제1-1상관기 내지 제1-8상관기의 8개 상관기들 각각은 상관 에너지를 검출하고, 상기 검출한 상관 에너지들을 고려하여 상기 제1 상관 뱅크(400)의 상관 에너지를 검출한다.

두 번째로, 상기 제2-1상관기 구조를 설명하기로 한다.

상기 제2-1 상관기 구조에서 디스크램블러(461)와, 옵셋 보상기(462)와, 이득 곱셈기(463)와, 동기 누적기(464)와, 제곱기(465)의 동작은 상기 제1-1 상관기 구조에서 설명한 디스크램블러(411)와, 옵셋 보상기(412)와, 이득 곱셈기(413)와, 동기 누적기(414)와, 제곱기(415)의 동작과 동일한 동작을 수행하며, 또한 상기 제2-1 상관기 구조에서 디스크램블러(471)와, 옵셋 보상기(472)와, 이득 곱셈기(473)와, 동기 누적기(474)와, 제곱기(475)의 동작은 상기 제1-1 상관기 구조에서 설명한 디스크램블러(421)와, 옵셋 보상기(422)와, 이득 곱셈기(423)와, 동기 누적기(424)와, 제곱기(425)의 동작과 동일한 동작을 수행하며, 마지막으로 합산기(480)와 비동기 누적기(481)의 동작은 상기 제1-1 상관기 구조에서 설명한 합산기(430)와 비동기 누적기(431)의 동작과 동일하므로 여기서는 그 상세한 설명을생략하기로 한다.

다만, 상기 제2-1 상관기 구조에서 상기 디스클램블러(461) 및 디스크램블러(471)로 제공되는 스크램블링 코드는 상기 제1-1 상관기 구조의 디스클램블러(411) 및 디스크램블러(421)로 제공되는 스크램블링 코드와는 상이한데 그 이유는 다음과 같다. 상기 입력 제어기(440)에서 출력하는 스크램블링 코드는 송신 다이버시티 제어기(445)로 입력되며, 상기 송신 다이버시티 제어기(445)는 상기 스크램블링 코드에 상기 기지국에서 송신 다이버시티를 적용하기 위해 사용한 안테나 변조 패턴(antenna modulation pattern)을 곱한 후 상기 디스크램블러(461)와 디스크램블러(471)로 출력한다. 상기 기지국이 제1안테나와 제2안테나를 통해 동일한 신호를 송신 다이버시티 적용하여 송신하였기 때문에, 상기 제2안테나를 통해 송신되는 신호는 상기 제1안테나를 통해 송신되는 신호와 차별성을 가지기 위해 상기 안테나 변조 패턴, 즉 제2안테나 변조 패턴이 곱해지게 된다. 따라서, 수신측에서도 상기 제2안테나 변조 패턴을 고려해야하기 때문에 상기 송신 다이버시티 제어기(445)는 상기 입력 제어기(440)에서 출력한 스크램블링 코드에 안테나 변조 패턴을 곱한 후 상기 디스크램블러(461)와 디스크램블러(471)로 출력하는 것이다.

이런 식으로, 상기 제2상관 뱅크(450)의 제2-1상관기 내지 제2-8상관기의 8개 상관기들 각각은 상관 에너지를 검출하고, 상기 검출한 상관 에너지들을 고려하여 상기 제2상관 뱅크(450)의 상관 에너지를 검출한다. 이렇게 상기 제1상관 뱅크(400)에서 검출한 상관 에너지와 상기 제2상관 뱅크(450)에서 검출한 상관 에너지는 추후 가산되어 피크 검출기(peak detector)(도시하지 않음)로 입력되므로,결국 동시에 8개의 스크램블링 코드들에 대한 상관 에너지를 동시에 계산할 수 있는 것이다.

그러면 여기서 도 5를 참조하여 상기 입력 제어기(440)의 내부 구조를 설명하기로 한다.

상기 도 5는 도 4의 입력 제어기(440)의 내부 구조를 개략적으로 도시한 도면이다.

상기 도 5를 참조하면, 상기 입력 제어기(440)는 직교 가변 확산 계수(OVSF: Orthogonal Variable Spreading Factor, 이하 "OVSF"라 칭하기로 한다) 코드 발생기(500)와, 다수의 스크램블링 코드 발생기들, 즉 제1스크램블링 코드 발생기(521) 내지 제8 스크램블링 코드 발생기(535) 및 제11스크램블링 코드 발생기(537) 내지 제18스크램블링 코드 발생기(551)와, 다수의 선택기(selector)들(501)~(515),(531),(537),(561)~(575)과, 곱셈기들(533),(535) 및 레지스터열 (register array)들(I01 ~ I16, Q01 ~ Q16)로 구성된다. 상기 도 4에서 설명한 바와 같이 상기 통합형 동기 획득 장치가 3단계 셀 탐색 동작을 수행하는지 혹은 다중 경로 탐색 동작을 수행하는지에 따라 상기 입력 제어기(440)의 스크램블링 코드 발생 동작은 상이해지며, 이를 설명하면 다음과 같다.

첫 번째로, 상기 통합형 동기 획득 장치가 3단계 셀 탐색 동작을 수행하는 경우의 상기 입력 제어기(440) 동작을 설명하기로 한다.

먼저, 상기 도 5에 도시되어 있는 바와 같이 탐색 모드 신호 srch_mode가 선택기들(501)~(515),(561)~(575)로 제공된다. 여기서, 상기 탐색 모드 신호srch_mode는 상기 통합형 동기 획득 장치가 현재 수행해야하는 탐색 동작이 3단계 셀 탐색인지 혹은 다중 경로 탐색인지를 나타내는 신호이며, 상기 통합형 동기 획득 장치가 3단계 셀 탐색을 수행할 경우 상기 탐색 모드 신호 srch_mode 값은 "0"으로 설정되며, 이와는 달리 상기 통합형 동기 획득 장치가 다중 경로 탐색을 수행할 경우 상기 탐색 모드 신호 srch_mode 값은 "1"로 설정된다. 상기 3단계 셀 탐색은 초기 셀 탐색으로서, 2단계 셀 탐색에서 탐색된 기지국 그룹내 8개의 기지국들 각각의 스크램블링 코드들을 동시에 탐색해야한다. 한편, 상기 제1스크램블링 코드 발생기(521) 내지 제8스크램블링 코드 발생기(535) 각각에서 발생하는 스크램블링 코드들과 상기 제11스크램블링 코드 발생기(537) 내지 제18스크램블링 코드 발생기(551) 각각에서 발생하는 스크램블링 코드들은 동일할 수도 있고 상이할 수도 있다. 상기 기지국이 송신 다이버시티를 적용하였다면 상기 제1스크램블링 코드 발생기(521) 내지 제8스크램블링 코드 발생기(535)만 동작되어 상기 제1상관 뱅크(400)에 8개의 스크램블링 코드가 바로 입력되고 상기 제2상관 뱅크(450)에는 상기 8개의 스크램블링 코드에 송신 다이버시티에 따른 안테나 패턴이 곱해진 코드가 입력된다. 한편 인접 셀(neighbor cell) 탐색의 일부분으로 송신 다이버시티가 적용되지 않는 두 기지국 그룹 A와 B를 동시에 탐색하는 경우, 상기 제1스크램블링 코드 발생기(521) 내지 제8스크램블링 코드 발생기(535)는 제1상관 뱅크(400)으로 입력되어 기지국 그룹 A를 탐색하는데 사용되고 상기 제11스크램블링 코드 발생기(537) 내지 제18스크램블링 코드 발생기(551)는 제2상관 뱅크(450)으로 입력되어 기지국 코드 A를 탐색하는데 사용된다.

최종적으로 상기 제1스크램블링 코드 발생기(521) 내지 제8스크램블링 코드 발생기(535) 각각에서 발생하는 스크램블링 코드들은 상기 제1상관 뱅크(400)의 1-1 상관기 내지 1-8 상관기 각각의 디스크램블러들로 출력되고, 상기 제1스크램블링 코드 발생기(521) 내지 제8스크램블링 코드 발생기(535) 각각에서 발생하는 스크램블링 코드들과 상기 제11스크램블링 코드 발생기(537) 내지 제18스크램블링 코드 발생기(551) 각각에서 발생하는 스크램블링 코드들은 상기 송신 다이버시티 제어기(445)로 출력되어야만 한다. 즉, 상기 제1스크램블링 코드 발생기(521)에서 발생한 제1스크램블링 코드는 선택기(531) 및 곱셈기(533)로 출력된다. 여기서, 상기 곱셈기(533)는 상기 통합형 동기 획득 장치가 다중 경로 탐색을 할 경우, 특히 P-CPICH 신호가 아닌 제2공통 파일럿 채널(S-CPICH: Secondary CPICH, 이하 "S-CPICH"라 칭하기로 한다) 신호를 이용하여 다중 경로 탐색을 수행할 경우 상기 S-CPIH에 적용되는 OVSF 코드, 즉 상기 OVSF 코드 발생기(500)에서 출력한 OVSF 코드와 상기 제1스크램블링 코드 발생기(521)에서 발생한 코드를 곱셈하여 출력한다. 그러나 상기 통합형 동기 획득 장치가 3단계 셀 탐색을 수행하므로 여기서는 상기 선택기((531)는 상기 제1스크램블링 코드 발생기(531)에서 출력하는 신호를 그대로 선택하여 상기 제1-1 상관기의 스크램블링 코드 sc_i01을 출력한다. 여기서, 상기 스크램블링 코드 sc_i01는 상기 제1-1상관기의 ADC_I 신호에 디스크램블링될 스크램블링 코드를 나타낸다. 이와 마찬가지로, 선택기(537)는 상기 제1스크램블링 코드 발생기(521)에서 발생한 스크램블링 코드를 그대로 선택하여 상기 제1-1 상관기의 스크램블링 코드 sc_q01로 출력한다. 여기서, 상기 스크램블링 코드 sc_q01는상기 제1-1상관기의 ADC_Q 신호에 디스크램블링될 스크램블링 코드를 나타낸다. 또한, 선택기(501) 내지 선택기(507)는 상기 제2스크램블링 코드 발생기(523) 내지 제8스크램블링 코드 발생기(535)에서 출력한 신호를 그대로 선택하여 제1-2 상관기 내지 제1-8상관기의 스크램브링 코드 sc_i02 내지 sc_i08로 출력한다. 여기서, 상기 스크램블링 코드 sc_i02 내지 sc_i08은 상기 제1-2상관기 내지 1-8 상관기의 ADC_I 신호에 디스크램블링될 스크램블링 코드를 나타낸다. 또한, 선택기(561) 내지 선택기(567)는 상기 제2스크램블링 코드 발생기(523) 내지 제8스크램블링 코드 발생기(535)에서 출력한 신호를 그대로 선택하여 제1-2 상관기 내지 제1-8상관기의 스크램브링 코드 sc_q02 내지 sc_q08로 출력한다. 여기서, 상기 스크램블링 코드 sc_q02 내지 sc_q08은 상기 제1-2상관기 내지 1-8 상관기의 ADC_Q 신호에 디스크램블링될 스크램블링 코드를 나타낸다. 이런식으로, 상기 제11스크램블링 코드 발생기(537) 내지 제18스크램블링 코드 발생기(551)는 sc_i11 내지 sc_i18 및 sc_qi11 내지 sc_i18을 발생한다. 그리고, 상기 입력 제어기(440)에서 출력되는 모든 스크램블링 코드들은 상기 송신 다이버시티 제어기(445)로 출력되고, 상기 송신 다이버시티 제어기(445)는 상기 입력 제어기(440)에서 출력되는 스크램블링 코드들을 입력받아 해당 탐색 동작에 따라서 필요한 스크램블링 코드들을 선택하여 출력하며, 상기 송신 다이버시티 제어기(445)의 구체적 동작은 하기 도 6에서 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.

두 번째로, 상기 통합형 동기 획득 장치가 다중 경로 탐색 동작을 수행하는 경우의 상기 입력 제어기(440) 동작을 설명하기로 한다.

상기에서 설명한 바와 같이 상기 통합형 동기 획득 장치가 다중 경로 탐색 동작을 수행할 경우 상기 탐색 모드 신호 srch_mode는 1로 설정된다. 상기 다중 경로 탐색은 초기 셀 탐색의 3단계 셀 탐색 과정에서 획득한 기지국의 스크램블링 코드 타이밍을 기준으로 8개의 다중 경로 성분들을 고려하기 때문에 상기 획득한 기지국의 스크램블링 코드의 8개의 쉬프트(shift)된 위상들에 대한 탐색이 수행된다. 상기 입력 제어기(440)의 스크램블링 코드 발생기들 중 상기 제3단계 셀 탐색에서 획득한 스크램블링 코드를 제1스크램블링 코드 발생기(521)에서 발생한다고 가정하기로 한다. 그러면 상기 제1스크램블링 코드 발생기(521)는 스크램블링 코드를 발생하여 상기 선택기(531) 및 곱셈기(533)로 출력한다. 상기에서 상기 다중 경로 탐색에서 S-CPICH 신호를 사용하지 않는다고 가정하였으므로 상기 S-CPICH 신호의 사용여부를 나타내는 선택 신호 OVSF_ON은 "0"으로 설정되며, 따라서 상기 선택기(531)는 상기 제1스크램블링 코드 발생기(521)에서 출력한 스크램블링 코드를 그대로 출력한다. 상기 제1스크램블링 코드 발생기(521)에서 출력한 스크램블링 코드는 상기 레지스터(I01)부터 순차적으로 출력된다. 여기서, 상기 레지스터열들(I01~I16)은 상기에서 설명한 바와 같이 1/2칩씩 송신 다이버시티가 적용되지 않은 경우, 최대 16개의 가설들에 대한 탐색을 위한 쉬프트 동작에 따른 위상 천이된 스크램블링 코드를 저장하며, 결과적으로 레지스터(I16)에 저장되어 있는 스크램블링 코드는 상기 제1스크램블링 코드 발생기(521)에서 상기 레지스터(I01)로 입력된 코드보다 16 가설 즉, 8칩 전에 생성된 코드이다. 그리고, 상기 통합형 동기 획득 장치가 다중 경로 탐색을 수행하므로 상기 선택기(501) 내지 선택기(518)는 각각 상기 레지스터들(I01~I16)에 저장된 스크램블링 코드들을 출력한다. 여기서, 상기 선택기(501) 내지 선택기(518)에서 출력하는 스크램블링 코드들, 즉 sc_i02 내지 sc_i18은 상기 ADC_I 신호의 디스크램블링에 사용되며, 상기에서 설명한 바와 마찬가지로 상기 sc_i01 내지 sc_i08은 제1상관 뱅크(400)로 제공되며, 상기 sc_i01 내지 sc_i18은 송신 다이버시티 제어기(445)로 출력된다. 이와 마찬가지로 선택기(537)는 상기 제1스크램블링 코드 발생기(521)에서 출력한 스크램블링 코드를 그대로 선택하여 레지스터들(Q01~Q16)로 출력하고, 상기 선택기(561) 내지 선택기(575)는 각각 상기 레지스터들(Q01~Q16)의 스크램블링 코드들을 출력한다. 여기서, 상기 선택기(561) 내지 선택기(575)에서 출력하는 스크램블링 코드들, 즉 sc_q02 내지 sc_q18은 상기 ADC_Q 신호의 디스크램블링에 사용되며, 상기에서 설명한 바와 마찬가지로 상기 sc_q01 내지 sc_q18은 송신 다이버시티 제어기(445)로 출력된다.

그러면 여기서 도 6을 참조하여 상기 송신 다이버시티 제어기(445) 내부 구조를 설명하기로 한다.

상기 도 6은 도 4의 송신 다이버시티 제어기(445)의 내부 구조를 개략적으로 도시한 도면이다.

상기 도 6에 도시한 바와 같이 상기 송신 다이버시티 제어기(445)는 스크램블링 코드 선택 제어기(600)와, 제2안테나 변조 패턴 생성기(650)로 구성된다. 상기 스크램블링 코드 선택 제어기(600)는 상기 입력 제어기(440)에서 출력한 16개의 스크램블링 코드들중 제2상관 뱅크(450)로 제공할 8개의 스크램블링 코드들을 선택하는 기능을 수행하며, 이는 하기에서 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다. 상기 제2안테나 변조 패턴 생성기(650)는 기지국에서 2개의 송신 안테나들을 가지고 송신 다이버시티를 적용하였을 경우 제2안테나에 적용한 변조 패턴을 생성한다.

그러면 여기서 상기 스크램블링 코드 선택 제어기(600) 동작을 설명하면 다음과 같다.

먼저, 상기 기지국에서 송신 다이버시티를 적용하였을 경우 송신 다이버시티 선택 신호 td_mode는 "1" 값을 가지며, 송신 다이버시티를 적용하지 않았을 경우 상기 송신 다이버시티 선택 신호 td_mode는 "0"값을 가진다. 첫 번째로 기지국이 송신 다이버시티를 적용하였을 경우를 설명하기로 한다. 상기 입력 제어기(440)에서 출력한 스크램블링 코드들은 상기 스크램블링 코드 선택 제어기(600)의 동작에 따라서 선택되는데, 상기 기지국이 송신 다이버시티를 적용하였을 경우를 가정하였으므로, 상기 입력 제어기(440)에서 출력한 sc_i01 내지 sc_i08은 각각 곱셈기(625) 내지 곱셈기(611)에서 상기 제2안테나 변조 패턴 생성기(650)에서 생성한 제2안테나 변조 패턴과 곱해진 후 각각 선택기(626) 내지 선택기(612)로 출력된다. 상기 송신 다이버시티 선택 신호 td_mode가 "1"값을 가지므로 상기 선택기(626) 내지 선택기(612)는 상기 곱셈기(625) 내지 곱셈기(611)에서 출력하는 신호를 선택하여 상기 제2상관 뱅크(450)의 ADC_I 신호의 디스크램블링에 사용할 스크램블링 코드로 출력한다. 이와 마찬가지로 상기 입력 제어기(440)에서 출력한 sc_q01내지 sc_q08은 각각 곱셈기(665) 내지 곱셈기(651)에서 상기 제2안테나 변조패턴 생성기(650)에서 생성한 제2안테나 변조 패턴과 곱해진 후 각각 선택기(666) 내지 선택기(652)로 출력된다. 상기 송신 다이버시티 선택 신호 td_mode가 "1"값을 가지므로 상기 선택기(666) 내지 선택기(652)는 상기 곱셈기(665) 내지 곱셈기(651)에서 출력하는 신호를 선택하여 상기 제2상관 뱅크(450)의 ADC_Q 신호의 디스크램블링에 사용할 스크램블링 코드로 출력한다.

두 번째로, 기지국이 송신 다이버시티를 적용하지 않았을 경우 상기 선택기(626) 내지 선택기(612)는 상기 입력 제어기(440)에서 출력한 sc_i11 내지 sc_i18을 선택하여 출력하고, 상기 선택기(666) 내지 선택기(652)는 상기 입력 제어기(440)에서 출력한 sc_q11 내지 sc_q18을 선택하여 출력한다. 이때 srch_mode가 "0"인 3단계 탐색의 경우 sc_i11 내지 sc_i18 및 sc_q11 내지 sc_q18은 기지국 그룹에 속한 8개의 스크램블링 코드를 뜻하고, srch_mode가 "1"인 다중 경로 탐색의 경우 3 단계 탐색에서 찾아진 스크램블링 코드 타이밍에 1/2 칩씩 shift된 8개의 스크램블링 코드를 뜻한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은, UMTS 시스템에서 이동 통신 시스템에서 3단계 셀 탐색과 다중 경로 탐색을 통합하여 수행할 수 있다는 이점을 가진다. 또한, 3단계 셀 탐색과 다중 경로 탐색을 하드웨어적으로 최소화할 수 있는 통합형 동기 획득 장치를 제공한다는 이점을 가진다.

Claims (11)

1. 기지국에서 제1송신 안테나와, 제2송신 안테나를 가지고 송신 다이버시티를 적용하여 기준 채널 신호를 송신하는 차세대 비동기 방식의 이동 통신 시스템에서, 상기 기준 채널 신호를 수신하여 동기를 획득하는 장치에 있어서,

   상기 제1송신 안테나를 통해 송신된 기준 채널 신호를 입력 제어기에서 발생한 스크램블링 코드들을 가지고 상관하는 제1상관 뱅크와,

   상기 제2송신 안테나를 통해 송신된 기준 채널 신호를 송신 다이버시티 제어기에서 발생한 스크램블링 코드들을 가지고 상관하는 제2상관 뱅크와,

   상기 동기 획득 장치가 3단계 셀 탐색 동작을 수행할 경우 상기 기지국이 속한 기지국 그룹내 기지국들 각각의 스크램블링 코드들을 발생하고, 상기 동기 획득 장치가 다중 경로 탐색을 수행할 경우 상기 3단계 셀 탐색에서 탐색한 스크램블링 코드를 위상 천이시킨 스크램블링 코드들을 발생하는 상기 입력 제어기와,

   상기 입력 제어기에서 발생한 스크램블링 코드들을 입력되고, 상기 제2송신 안테나에 적용된 변조 패턴을 곱해 상기 제2상관기로 출력하는 상기 송신 다이버시티 제어기를 포함함을 특징으로 하는 상기 통합형 동기 획득 장치.
2. 제1항에 있어서,

   상기 송신 다이버시티 제어기는 상기 입력 제어기에서 발생한 스크램블링 코드들 중 상기 기지국의 송신 다이버시티 적용 여부에 따라 특정 스크램블링 코드들을 선택하는 스크램블링 코드 선택 제어기와,

   상기 변조 패턴을 발생하는 변조 패턴 생성기를 포함함을 특징으로 하는 상기 통합형 동기 획득 장치.
3. 제1항에 있어서.

   상기 제1상관 뱅크 및 제2상관 뱅크 각각은 다수의 상관기들로 구성되며, 상기 입력 제어기는 상기 발생한 스크램블링 코드들을 상기 제1상관 뱅크 및 제2 상관 뱅크의 상관기들 각각으로 출력함을 특징으로 하는 상기 통합형 동기 획득 장치.
4. 제1항에 있어서,

   상기 기준 채널은 제1공통 파일럿 채널임을 특징으로 하는 상기 통합형 동기 획득 장치.
5. 제1항에 있어서,

   상기 기준 채널은 제2공통 파일럿 채널임을 특징으로 하는 상기 통합형 동기획득 장치.
6. 제5항에 있어서,

   상기 입력 제어기는 상기 스크램블링 코드들에 상기 제2공통 파일럿 채널에 적용되는 직교 가변 확산 계수 코드를 곱한 후 출력함을 특징으로 하는 상기 통합형 동기 획득 장치.
7. 기지국에서 제1송신 안테나와, 제2송신 안테나를 가지고 송신 다이버시티 적용하여 기준 채널 신호를 송신하는 차세대 비동기방식 이동 통신 시스템에서, 상기 기준 채널 신호를 수신하여 동기를 획득하는 장치의 제어 방법에 있어서,

   상기 동기 획득 장치가 3단계 셀 탐색 동작을 수행할 경우 상기 기지국이 속한 기지국 그룹내 기지국들 각각의 스크램블링 코드들을 발생하고, 상기 동기 획득 장치가 다중 경로 탐색을 수행할 경우 상기 3단계 셀 탐색에서 탐색한 스크램블링 코드를 위상 천이시킨 스크램블링 코드들을 발생하는 과정과,

   상기 제1송신 안테나를 통해 송신된 기준 채널 신호를 상기 발생한 스크램블링 코드들을 가지고 상관하는 과정과,

   상기 제2송신 안테나를 통해 송신된 기준 채널 신호를 상기 발생한 스크램블링 코드들을 가지고 상관하는 과정을 포함함을 특징으로 하는 상기 제어 방법.
8. 제7항에 있어서,

   상기 제2송신 안테나를 통해 송신된 기준 채널 신호를 상관하는 스크램블링 코드들은 상기 제2송신 안테나에 적용된 변조 패턴을 곱한 것임을 특징으로 하는 상기 제어 방법.
9. 제7항에 있어서,

   상기 기준 채널은 제1공통 파일럿 채널임을 특징으로 하는 상기 제어 방법.
10. 제7항에 있어서,

    상기 기준 채널은 제2공통 파일럿 채널임을 특징으로 하는 상기 제어 방법.
11. 제8항에 있어서,

    상기 제1송신 안테나 및 제2송신 안테나를 통해 송신된 기준 채널 신호들을 상관하는 스크램블링 코드들은 상기 제2공통 파일럿 채널에 적용되는 직교 가변 확산 계수 코드를 곱한 것임을 특징으로 하는 상기 제어 방법.