KR20040066449A - 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법 - Google Patents

동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20040066449A
KR20040066449A KR1020030003513A KR20030003513A KR20040066449A KR 20040066449 A KR20040066449 A KR 20040066449A KR 1020030003513 A KR1020030003513 A KR 1020030003513A KR 20030003513 A KR20030003513 A KR 20030003513A KR 20040066449 A KR20040066449 A KR 20040066449A
Authority
KR
South Korea
Prior art keywords
signal
frequency offset
symbol
output
predetermined number
Prior art date
Application number
KR1020030003513A
Other languages
English (en)
Other versions
KR100566279B1 (ko
Inventor
박수진
임채만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030003513A priority Critical patent/KR100566279B1/ko
Publication of KR20040066449A publication Critical patent/KR20040066449A/ko
Application granted granted Critical
Publication of KR100566279B1 publication Critical patent/KR100566279B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/66—Units comprising two or more parallel glass or like panes permanently secured together
    • E06B3/67—Units comprising two or more parallel glass or like panes permanently secured together characterised by additional arrangements or devices for heat or sound insulation or for controlled passage of light
    • E06B3/6715—Units comprising two or more parallel glass or like panes permanently secured together characterised by additional arrangements or devices for heat or sound insulation or for controlled passage of light specially adapted for increased thermal insulation or for controlled passage of light
    • E06B3/6722—Units comprising two or more parallel glass or like panes permanently secured together characterised by additional arrangements or devices for heat or sound insulation or for controlled passage of light specially adapted for increased thermal insulation or for controlled passage of light with adjustable passage of light

Landscapes

  • Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치에서, 동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하고, 상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하며, 상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절함으로써 동기 획득에 소요되는 시간을 최소화한다.

Description

동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 장치 및 그 제어 방법{APPARATUS FOR DETECTING FREQUENCY OFFSET BY DIFFERING SYNCHRONOUS ACCUMULATION PERIOD AND CONTROL METHOD THEREOF}
본 발명은 이동 통신 시스템의 자동 주파수 제어 장치 및 방법에 관한 것으로서, 특히 사용자 단말기의 주파수 오차 검출 장치 및 방법에 관한 것이다.
3세대(3G: 3rd Generation) 이동 통신 시스템인 UMTS(Universal Mobile Telecommunication System) 시스템은 차세대 통신 시스템으로서 기지국(Node B)과 사용자 단말기(UE: User Equipment)간 비동기로 통신을 수행한다. 그리고, 상기 사용자 단말기는 수신되는 신호의 주파수를 획득하기 위해서 자동 주파수 제어(AFC: Automatic Frequency Control) 장치를 구비한다. 상기 자동 주파수 제어 장치는 송신측에서 송신한 송신 신호의 반송파(carrier) 주파수를 정확하게 수신 주파수로국부 발진하는 장치로서, 상기 반송파 주파수에서 어느 정도의 주파수 오프셋(offset)을 가지는지에 따라 수신 신호 복조의 정확도가 결정된다.
상기 주파수 오프셋은 반송파 주파수가 온도에 따라 변화하기 때문에 무선 통신 시스템에 있어서 피할 수 없는 성능 저하의 요인으로 작용한다. 만약 반송파 주파수와 수신기의 국부 발진 주파수 사이에 주파수 오프셋이 존재한다면, 수신기에서 수신한 채널(channel) 신호의 전력 스펙트럼 밀도(power spectrum density)는 하기 수학식 1과 같이 표현된다.
상기 수학식 1에서, S(f)는 수신 채널 신호에 대한 전력 스펙트럼 밀도를 나타내며, fd는 도플러 주파수(doppler frequency)이고, foffset은 주파수 오프셋(frequency offset)을 나타낸다. b0는 일반 상수이다.
상기 수학식 1에서 나타낸 바와 같이 주파수 오프셋 foffset을 포함한 전력 스펙트럼 밀도 S(f)는 도플러 주파수 fd와 주파수 오프셋 foffset의 합, 즉 (fd+ foffset)에 의해 결정된다. 또한, 상기 전력 스펙트럼 밀도 S(f)는 채널 상태의 변화 역시 나타낸다. 만약, 상기 주파수 오프셋 foffset을 별도의 페이딩(fading) 현상 보상 방법에 의해 보상할 수 있다면 상기 수신기는 상기 주파수 오프셋 foffset의 영향을 고려할 필요가 없으므로 그 하드웨어적인 복잡도(hardware complexity)가 감소될 것이다. 그러나, 상기 주파수 오프셋 foffset의 영향이 전혀 없는 경우는 실제 아이디얼한(ideal) 채널 환경에서만 가능하며, 실제 채널 환경에서는 불가능하다. 그래서 상기 주파수 오프셋 foffset의 영향을 최소화하기 위해 상기 자동 주파수 제어 장치가 필요하다.
또한, 상기 UMTS 통신 시스템에서 상기 자동 주파수 제어 장치의 기준 신호(reference signal)가 되는 것은 송신기, 일 예로 기지국의 제1안테나(antenna 1)를 통해 전송되는 공통 파일럿 채널(CPICH: Common PIlot CHannel) 신호와, 제2안테나(antenna 2)를 통해 전송되는 다이버시티(diversity) 공통 파일럿 채널 신호이다. 그러면 여기서 도 1을 참조하여 UMTS 통신 시스템에서 공통 파일럿 채널에 적용되는 안테나 패턴(antenna pattern)을 설명하기로 한다.
상기 도 1은 일반적인 UMTS 통신 시스템에서 공통 파일럿 채널에 적용되는 안테나 패턴의 일 예를 도시한 도면이다.
상기 도 1을 참조하면, 상기 공통 파일럿 채널은 미리 설정된 심벌 시퀀스(pre-defined symbol sequence), 즉 안테나 패턴을 전달하는 30kbps rate의 순방향 물리 채널(downlink physical channel)이다. 임의의 기지국에서 순방향 채널에 송신 다중화가 사용되는 경우 상기 공통 파일럿 채널은 동일한 채널 구분 코드(channelization code) 및 스크램블링 코드(scrambling code)를 사용하여 두 개의 안테나들, 즉 제1안테나(antenna 1)와 제2안테나(antenna 2)를 통해 전송된다.이러한 경우에 상기 제1안테나 및 제2안테나 각각에서 전송되는 공통 파일럿 채널에 미리 설정되어 있는 안테나 패턴은 서로 다르게 되는데 상기 두 개의 안테나들 각각에 적용되는 안테나 패턴은 상기 도 1에 도시한 바와 같다. 그리고 상기 기지국의 순방향 채널에 송신 다중화가 사용되지 않는 경우 상기 제1안테나의 안테나 패턴만이 사용된다.
그리고 상기 공통 파일럿 채널은 제1공통 파일럿 채널(primary CPICH)과 제2공통 파일럿 채널(secondary CPICH)의 2개 서브 채널(sub channel)들로 구성된다. 상기 제1공통 파일럿 채널은 0번 채널 구분 코드와 0번 스크램블링 코드로 스크램블링되며 상기 셀마다 한 개씩 존재하여 상기 셀 전체로 방송(broadcasting)된다. 그리고 상기 제2공통 파일럿 채널은 임의의 채널 구분 코드와 제1동기코드 및 제2동기코드로 스크램블링 되며, 셀마다 0/1/다수개 존재하여 셀 전체 또는 셀의 일부로 방송된다. 결국 상기 공통 파일럿 채널은 해당 셀의 나머지 전용 물리 채널(DPCH: Dedicated Physical CHannel)들의 기준 위상(phase reference)이며 사용자 단말기 셀 탐색(cell search)에 사용된다.
한편, 상기 수신기는 상기 공통 파일럿 채널 신호와, 다이버시티 공통 파일럿 채널 신호 모두를 수신하고, 상기 수신한 공통 파일럿 채널 신호와, 다이버시티 공통 파일럿 채널 신호 모두에 주파수 오프셋 성분이 나타난다. 또한, 상기 공통 파일럿 채널 신호의 위상은 일반 트래픽(traffic) 채널의 전송 속도와 무관하게 임의의 시간 구간(Td)을 택하여 평균 위상을 계산할 수 있다. 즉, 수신 신호를 [t-Td/2 , t+Td/2]의 시간 구간에서 적분 & 덤프(integrate & dump)함으로써 수신 신호의 위상을 얻을 수 있다. 상기 공통 파일럿 채널을 통해서는 변조되지 않은 신호가 전송되기 때문에, 자동 주파수 제어 장치는 연속적으로 수신되는 공통 파일럿 채널 신호에 대해서 cross-product를 취해 상기 공통 파일럿 채널 신호의 위상 변화를 계산할 수 있다. 이렇게 cross-product를 취해 계산한 상기 공통 파일럿 채널 신호의 위상 변화는 나머지 수신 신호들의 위상 변화에 대한 선형(linear) 추정값이 된다. 그리고, 상기 위상 변화는 주파수 오프셋에 비례한다. 즉, 위상 변화가 클수록 주파수 오프셋이 크게 되는 것이다.
상기 공통 파일럿 채널 신호의 위상 변화는 사용자 단말기가 기지국 신호를 수신하는 기준 타이밍(reference timing)이 부정확하기 때문이다. 상기 기준 타이밍이 상기 공통 파일럿 채널 신호의 타이밍과 정확하게 동기할 경우 상기 공통 파일럿 채널 신호의 위상 변화는 발생하지 않는다. 상기 사용자 단말기의 기준 타이밍은 온도 수정 발진기(TCXO: Temperature Crystal Oscillator)에서 발생하는데, 상기 온도 수정 발진기는 미세한 주파수 오프셋에 의해서도 심각한 기준 타이밍 오류를 발생하게 된다. 그래서, 상기 온도 수정 발진기의 발진 주파수를 지속적으로 제어하여 상기 사용자 단말기와 기지국간에 타이밍을 일치시키게 된다. 결과적으로, 상기 공통 파일럿 채널 신호의 위상 변화는 자동 주파수 제어 장치에 누적되고, 상기 자동 주파수 제어 장치에 누적된 상기 공통 파일럿 채널 신호의 위상 변화값의 부호를 가지고 상기 온도 수정 발진기에서 발생하는 기준 타이밍이 기지국 타이밍에 비해 빠른지 혹은 느린지를 결정한다. 이렇게 상기 온도 수정 발진기에서 발생하는 기준 타이밍이 기지국 타이밍에 비해 빠를 경우 상기 온도 수정 발진기는발생하는 기준 타이밍을 늦추고, 이와는 반대로 상기 온도 수정 발진기에서 발생하는 기준 타이밍이 기지국 타이밍에 비해 느릴 경우 상기 온도 수정 발진기는 발생하는 기준 타이밍을 빠르게 하도록 한다.
그러면 여기서 도 2를 참조하여 상기 자동 주파수 제어 장치의 내부 구조를 설명하기로 한다.
상기 도 2는 일반적인 사용자 단말기 자동 주파수 제어 장치의 내부 구조를 도시한 블록도이다.
상기 도 2를 설명하기에 앞서, 먼저 상기 자동 주파수 제어 장치의 동작은 크게 포착(acquisition) 동작과, 추적(tracking) 동작으로 구분된다. 상기 포착 동작은 사용자 단말기가 파워 온(power on)시 상기 공통 파일럿 채널 신호를 이용하여 사용자 단말기 자신이 속한 기지국의 스크램블링 코드 타이밍을 획득하게 되고, 상기 획득한 스크램블링 코드 타이밍을 획득하여 상기 기지국과 동기를 획득하는 동작이다. 그래서, 상기 포착 동작은 빠른 시간 내에 일정한 주파수 오차 범위 내에서 사용자 단말기와 기지국간에 동기해야하므로 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭(bandwidth)을 크게 설정한다. 한편, 상기 추적 동작은 상기 일정한 주파수 오차 범위 내에서 동기하고 있는 사용자 단말기와 기지국간의 동기를 정확히 맞추기 위한 동작이다. 즉, 상기 기지국과 사용자 단말기 기준 타이밍을 정확하게 일치시키는 동작이 추적 동작이며, 따라서 상기 추적 동작에서는 잡음(noise)에 의한 영향을 최소화하기 위해 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭을 상기 포착 동작시보다 작게 설정한다.
상기 도 2를 참조하면, 먼저 상기 자동 주파수 제어 장치는 아날로그 파트(analog part)(210)와, 디지털 파트(digital part)(250)로 구분된다. 먼저, 상기 아날로그 파트(210)를 설명하기로 한다. 먼저, 안테나를 통해 공통 파일럿 채널 신호가 수신되고, 상기 수신된 공통 파일럿 채널 신호는 I 채널 신호 Rx_I와 Q 채널 신호 Rx_Q로 분리된다. 상기 I 채널 신호 Rx_I와 Q 채널 신호 Rx_Q는 각각 곱셈기(211)와 곱셈기(221)로 입력된다. 상기 곱셈기(211)는 상기 I 채널 신호 Rx_I와, 전압 제어 발진기(VCO: Voltage Control Oscillator)(231)에서 출력한 신호에위상을 곱한 신호를 곱해 저역 통과 필터(LPF: Low Pass Filter)(213)로 출력한다. 여기서, 상기 I 채널 신호 Rx_I와, 전압 제어 발진기(231)에서 출력한 신호에위상을 곱한 신호를 곱하는 이유는 상기 I 채널 신호 Rx_I와 Q 채널 신호 Rx_Q는 상호간에위상차가 나기 때문이다. 상기 저역 통과 필터(213)는 상기 곱셈기(211)에서 출력한 신호를 입력하여 미리 설정된 대역에 맞게 필터링한 후 아날로그/디지털 변환기(Analog/Digital Convertor)(215)로 출력한다. 상기 아날로그/디지털 변환기(215)는 상기 저역 통과 필터(213)에서 출력한 신호를 디지털 변환한 후 상기 디지털 파트(250)로 출력한다. 한편, 상기 곱셈기(221)는 상기 Q 채널 신호 Rx_Q와 상기 전압 제어 발진기(231)에서 출력한 신호를 곱한 후 저역 통과 필터(223)로 출력한다. 상기 저역 통과 필터(223)는 상기 곱셈기(221)에서 출력한 신호를 입력하여 미리 설정된 대역에 맞게 필터링한 후 아날로그/디지털 변환기(225)로 출력한다. 상기 아날로그/디지털 변환기(225)는 상기 저역 통과 필터(223)에서 출력한 신호를 디지털 변환한 후 상기 디지털 파트(250)로 출력한다. 또한, 상기 전압 제어 발진기(231)는 전압 제어 온도 수정 발진기(VCTCXO: Voltage Controlled Temperature Crystal Oscillator)로서 하기에서 설명할 디지털 파트(250)의 출력 신호에 상응하게 해당 주파수를 발진한다.
그러면 여기서 상기 디지털 파트(250)의 동작을 설명하기로 한다.
먼저, 상기 아날로그 파트(210)의 아날로그/디지털 변환기(215)에서 출력된 신호는 상기 디지털 파트(250)의 역확산기(de-spreader)(251)로 입력된다. 상기 역확산기(251)는 상기 아날로그/디지털 변환기(215)에서 출력한 신호를 입력하여 송신기, 즉 기지국에서 적용한 확산 코드(spreading code)와 동일한 확산 코드를 가지고 역확산한 후 적분 & 덤프기(253)로 출력한다. 상기 적분 & 덤프기(253)는 상기 역확산기(251)에서 출력한 신호를 적분 & 덤프한 후 제1안테나 패턴(antenna pattern) 곱셈기(255)로 출력한다. 상기 제1안테나 패턴 곱셈기(255)는 상기 적분 & 덤프기(253)에서 출력한 신호에 상기 송신기에서 적용한 제1안테나 패턴을 곱한 후 2 심벌 누적기(2 symbol accumulator)(257)로 출력한다. 여기서, 상기 제1안테나 패턴은 상기 도 1에서 설명한 바와 같이 제1안테나에 적용되는 패턴이다. 일반적으로, 상기 포착 과정에서는 사용자 단말기가 기지국이 안테나 다이버시티를 적용하여 신호를 전송하는지 여부를 확인할 수가 없다. 그래서, 사용자 단말기는 기지국이 안테나 다이버시티를 적용하여 신호를 전송하고 있다고 가정하고, 제2안테나를 통해 전송되는 다이버시티 공통 파일럿 채널 신호와의 직교성을 유지하면서 포착 동작을 수행해야 한다. 상기 2 심벌 누적기(257)는 상기 제1안테나 패턴 곱셈기(255)에서 출력한 신호를 2 심벌 동안 누적한 후 가산기(259)로 출력한다. 또한,상기 적분 & 덤프기(253)에서 출력한 신호는 제2안테나 패턴 곱셈기(256)로 입력되고, 상기 제2안테나 패턴 곱셈기(256)는 상기 적분 & 덤프기(253)에서 출력한 신호에 상기 송신기에서 적용한 제2안테나 패턴을 곱한 후 2 심벌 누적기(258)로 출력한다. 여기서, 상기 제2안테나 패턴은 상기 도 1에서 설명한 바와 같이 제2안테나에 적용되는 패턴이다. 상기 2 심벌 누적기(258)는 상기 제2안테나 패턴 곱셈기(256)에서 출력한 신호를 2 심벌 동안 누적한 후 상기 가산기(259)로 출력한다.
한편, 상기 아날로그 파트(210)의 아날로그/디지털 변환기(225)에서 출력된 신호는 상기 디지털 파트(250)의 역확산기(261)로 입력된다. 상기 역확산기(261)는 상기 아날로그/디지털 변환기(225)에서 출력한 신호를 입력하여 송신기, 즉 기지국에서 적용한 확산 코드와 동일한 확산 코드를 가지고 역확산한 후 적분 & 덤프기(263)로 출력한다. 상기 적분 & 덤프기(263)는 상기 역확산기(261)에서 출력한 신호를 적분 & 덤프한 후 제1안테나 패턴 곱셈기(265)로 출력한다. 상기 제1안테나 패턴 곱셈기(265)는 상기 적분 & 덤프기(263)에서 출력한 신호에 상기 송신기에서 적용한 제1안테나 패턴을 곱한 후 2 심벌 누적기(267)로 출력한다. 상기 2 심벌 누적기(267)는 상기 제1안테나 패턴 곱셈기(265)에서 출력한 신호를 2 심벌 동안 누적한 후 가산기(269)로 출력한다. 또한, 상기 적분 & 덤프기(263)에서 출력한 신호는 제2안테나 패턴 곱셈기(266)로 입력되고, 상기 제2안테나 패턴 곱셈기(266)는 상기 적분 & 덤프기(263)에서 출력한 신호에 상기 송신기에서 적용한 제2안테나 패턴을 곱한 후 2 심벌 누적기(268)로 출력한다. 상기 2 심벌 누적기(268)는 상기제2안테나 패턴 곱셈기(266)에서 출력한 신호를 2 심벌 동안 누적한 후 상기 가산기(269)로 출력한다.
상기 가산기(259)는 상기 2 심벌 누적기(257) 및 2 심벌 누적기(259) 각각에서 출력한 신호를 가산한 CPICH_ACC_I 신호를 주파수 오프셋 검출기(270)로 출력한다. 여기서, 상기 가산기(259)에서 출력한 CPICH_ACC_I 신호는 결국 기지국에서 제1안테나와 제2안테나 각각을 통해 전송한 공통 파일럿 채널 신호의 I 채널 성분이 된다. 상기 가산기(269)는 상기 2 심벌 누적기(267) 및 2 심벌 누적기(268) 각각에서 출력한 신호를 가산한 CPICH_ACC_Q 신호를 상기 주파수 오프셋 검출기(270)로 출력한다. 여기서, 상기 가산기(269)에서 출력한 CPICH_ACC_Q 신호는 결국 기지국에서 상기 제1안테나 및 제2안테나를 통해 전송한 공통 파일럿 채널 신호의 Q 채널 성분이 된다. 상기 주파수 오프셋 검출기(270)는 CPFDD(cross-product frequency difference detector)를 사용한다고 가정하기로 한다. 그러면 상기 주파수 오프셋 검출기(270)는 상기 가산기(259)에서 출력한 CPICH_ACC_I 신호와 상기 가산기(269)에서 출력한 CPICH_ACC_Q 신호를 입력하여 두 신호간의 주파수 오프셋 FREQ_ERR_1을 검출하여 주파수 오프셋 결합기(frequency offset combiner)(271)로 출력한다. 상기 주파수 오프셋 FREQ_ERR_1에서 "1"은 핑거(finger) 번호를 나타낸다. 상기 주파수 오프셋 결합기(271)는 상기 주파수 오프셋 검출기(270)에서 출력하는 주파수 오프셋 FREQ_ERR_1뿐만 아니라 나머지 핑거들에서 출력하는 주파수 오프셋 FREQ_ERR_n들 모두를 결합한다. 상기 도 2에 도시되어 있는 바와 같이 상기 수신기는 다수의 핑거들, 즉 제1핑거 내지 제n핑거의 n개의 핑거들을 구비하며, 상기 제1핑거에 구비되어 있는 주파수 오프셋 검출기(270)에서 출력하는 주파수 오프셋이 FREQ_ERR_1로 표현되고, 상기 제n핑거에 구비되어 있는 주파수 오프셋 검출기(도시하지 않음)에서 출력하는 주파수 오프셋이 FREQ_ERR_n으로 표현된다.
여기서, 상기 주파수 오프셋 결합기(271)가 다수의 핑거들 각각에서 출력하는 주파수 오프셋들, 즉 FREQ_ERR_1 내지 FREQ_ERR_n 모두를 결합하는 이유는 다음과 같다.
일반적으로, 무선 채널 환경은 아이디얼(ideal)한 환경이 아니라 다중 경로(multi-path) 환경이므로 기지국 송신기에서 전송한 채널 신호는 적어도 1개 이상의 경로들을 통해 사용자 단말기 수신기로 수신된다. 그리고 다중 경로를 통해 수신되는 채널 신호들 각각은 그 경로의 거리에 따라 수신 시간차가 발생하므로, 서로 다른 타이밍에서 상기 임계치(threshold value) 이상의 상관값(correlation value)이 포착된다. 이렇게 다중 경로를 통해 수신되는 채널 신호들 각각을 수신할 수 있도록 상기 사용자 단말기는 레이크 수신기(rake receiver)를 구비하며, 상기 레이크 수신기는 상기 다중 경로를 통해 수신되는 채널 신호들 각각을 복조하기 위한 다수의 핑거들을 구비한다. 상기 핑거들 각각은 도면상에 도시하지는 않았으나 상기 CPICH_ACC_I 신호 및 CPICH_ACC_Q 신호를 생성하고, 주파수 오프셋 FREQ_ERR_n을 검출하는 구성들을 모두 구비하고 있다. 그래서, 상기 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들은 상기 주파수 오프셋 결합기(271)로 출력되고, 상기 주파수 오프셋 결합기(271)는 상기 다수의 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들을 결합하여 이득 곱셈기(273)로 출력한다. 그래서, 상기 주파수 오프셋 결합기(271)는 다수의 핑거들에서 출력한 주파수 오프셋 FREQ_ERR_n들을 결합하여 다이버시티(diversity) 효과를 얻는다. 즉, 상기 다중 경로를 통해 수신된 채널 신호들중 특정 경로를 통해 수신된 채널 신호가 열악한 상태일 경우 결과적으로 다른 경로들을 통해 수신된 채널 신호들이 컴바이닝되어 채널 신호 수신 성능이 향상되게 되는 것이다.
상기 이득 곱셈기(273)는 상기 주파수 오프셋 결합기(271)에서 출력한 신호를 입력하여 미리 설정되어 있는 설정 이득 K와 곱한후 루프 필터(loop filter)(275)로 출력한다. 상기 루프 필터(275)는 무한 누적기(unlimited accumulator) 구조를 가지며, 누적된 주파수 오프셋을 디지털/아날로그 변환기(Digital/Analog Convertor)(277)로 출력한다. 상기 디지털/아날로그 변환기(277)는 상기 루프 필터(275)에서 출력한 누적 주파수 오프셋을 아날로그 변환한 후 상기 전압 제어 발진기(231)로 출력한다. 상기 전압 제어 발진기(231)는 상기 디지털/아날로그 변환기(277)에서 출력한 값을 입력하여 해당하는 주파수로 발진한다.
그러면 여기서 도 3을 참조하여 상기 주파수 오프셋 검출기(270) 내부 구조를 설명하기로 한다.
상기 도 3은 상기 도 2의 주파수 오프셋 검출기(270) 내부 구조를 개략적으로 도시한 도면이다.
상기 도 3을 설명하기에 앞서, 상기 도 2에서 설명한 자동 주파수 제어 장치가 처리하는 공통 파일럿 채널 신호의 한 심벌은 256chips 길이를 가진다고 가정하기로 한다. 상기 도 3을 참조하면, 먼저 상기 도 2에서 설명한 가산기(259)에서 출력한 CPICH_ACC_I 신호는 상기 주파수 오프셋 검출기(270)의 512 chips 지연기(311)와, 곱셈기(323)로 입력된다. 상기 512 chips 지연기(311)는 상기 CPICH_ACC_I 신호를 입력하여 512chips 동안 지연시킨후 곱셈기(313)로 출력한다. 상기 512 chips 지연기(311)가 상기 CPICH_ACC_I 신호를 512chips 동안 지연시키는 이유는 상기 2심벌 누적기들(257),(258)에서 신호를 2심벌 누적하였기 때문이다. 그리고 상기 도 2의 가산기(269)에서 출력한 CPICH_ACC_Q 신호는 상기 주파수 오프셋 검출기(270)의 512 chips 지연기(321)와, 곱셈기(313)로 입력된다. 상기 512 chips 지연기(321)는 상기 CPICH_ACC_Q 신호를 입력하여 512chips 동안 지연시킨후 상기 곱셈기(323)로 출력한다. 상기 512 chips 지연기(321)가 상기 CPICH_ACC_Q 신호를 512chips 동안 지연시키는 이유 역시 상기 2심벌 누적기들(267),(268)에서 신호를 2심벌 누적하였기 때문이다.
상기 곱셈기(313)는 상기 512 chips 지연기(311)에서 출력한 신호와 상기 CPICH_ACC_Q 신호를 곱한 후 가산기(330)로 출력한다. 또한 상기 곱셈기(323)는 상기 512 chips 지연기(321)에서 출력한 신호와 상기 CPICH_ACC_I 신호를 곱한 후 상기 가산기(330)로 출력한다. 상기 가산기(330)는 상기 곱셈기(313)에서 출력한 신호와 상기 곱셈기(323)에서 출력한 신호를 가산하여 주파수 오프셋 FREQ_ERR_1로 출력한다.
한편, 상기 주파수 오프셋 검출기(270)가 주파수 오프셋을 검출할 수 있는 범위는 상기 주파수 오프셋 검출기(270) 자신의 출력이 선형성(linearity)을 가지는 영역에 따라 결정된다. 즉, 상기 주파수 오프셋 검출기(270)의 출력 특성이 선형성을 유지하는 구간에 대해서만 주파수 오프셋을 검출하는 것이 가능하다. 일 예로, 상기 도 2의 자동 주파수 제어 장치에서 설명한 바와 같이 공통 파일럿 채널의 한 심벌이 256chips의 길이를 가지고, 주파수 오프셋 검출을 위해 누적하는 심벌들의 개수가 2개일 때, 상기 주파수 오프셋 검출기(270)는 대략 -1600Hz<Δf<1600Hz 범위 내의 주파수 오프셋을 검출하는 것이 가능하다. 이를 도 4를 참조하여 설명하면 다음과 같다.
상기 도 4는 도 2의 자동 주파수 제어 장치에서 공통 파일럿 채널의 한 심벌이 256chips 길이를 가질 경우 주파수 오프셋 검출기(270)의 출력 특성 곡선을 도시한 그래프이다.
상기 도 4를 참조하면, 먼저, 상기 도 2에서 설명한 자동 주파수 제어 장치에서 수신 공통 파일럿 채널 신호의 한 심벌이 256chips 길이를 가지고, 2 심벌 누적기들(257),(258),(267),(268)이 누적하는 심벌의 개수가 2개이다. 즉, 상기 도 2에서 설명한 자동 주파수 제어 장치는 512chips 동안 누적하는 형태의 512 덤프 구조를 가지며, 이 경우 상기 도 4에 도시한 바와 같이 상기 주파수 오프셋 검출기(270)의 출력 특성 곡선은 대략 -1600Hz에서 1600Hz 범위내에서 선형성을 유지하고 있다. 이렇게 상기 주파수 오프셋 검출기(270)의 출력이 선형성을 유지하는 -1600Hz에서 1600Hz 범위내에서만 정확한 주파수 오프셋을 측정하는 것이 가능하다. 그 이유는 -1600Hz에서 1600Hz 범위 이외의 주파수 대역에서는 상기 주파수 오프셋 검출기(270)의 출력이 선형성을 유지하지 못하기 때문에 정확한 주파수 오프셋 검출이 불가능하기 때문이다.
이렇게, 일반적인 UMTS 통신 시스템에서는 상기에서 설명한 바와 같이 공통 파일럿 채널의 한 심벌이 256chips 길이를 가질 경우 상기 자동 주파수 제어 장치는 2심벌씩 누적하여 주파수 오프셋을 검출한다. 이 경우 주파수 오프셋을 검출할 수 있는 범위는 대략 -1600Hz에서 1600Hz 범위로서 비교적 작은 주파수 범위를 가진다. 그런데, 반송파 주파수가 2[GHZ] 대역의 주파수이고, 전압 제어 발진기로 3ppm(parts per million)의 주파수 오차를 가지는 전압 제어 온도 수정 발진기를 사용할 경우 발생할 수 있는 주파수 오프셋들은 대략 6[KHz] 정도의 주파수 범위내에 존재한다. 그런데, 상기 주파수 오프셋 검출기에서 검출 가능한 주파수 대역은 대략 -1600Hz에서 1600Hz 범위로서 상기 6[KHz] 정도의 범위 내에 존재하는 주파수 오프셋을 검출하기 위해서는 주파수 스위핑(frequency sweeping)을 장시간해야만 한다. 상기 장시간의 주파수 스위핑에 오류가 발생할 경우 상기 수신기가 포착 과정에서 추적 과정으로 천이하는데 소요되는 시간이 증가하여 동기를 획득하는 시간이 오래 소요된다는 문제점을 가진다. 이렇게 동기 획득을 장시간 동안 못할 경우 기지국과 사용자 단말기간 신호 송수신에 문제가 발생하며, 따라서 이동 통신 시스템 전체 성능을 저하시킨다는 문제점을 가진다.
따라서, 본 발명의 목적은 자동 주파수 제어 장치에서 주파수 오프셋을 검출하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 자동 주파수 제어 장치에서 포착 과정과 추적 과정에서 상이한 동기누적 구간을 사용하는 주파수 오프셋 검출 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치에 있어서, 동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하는 수신부와, 상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하는 주파수 오프셋 검출부와, 상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절하는 제어기를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치 제어 방법에 있어서, 동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하는 과정과, 상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하는 과정과, 상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절하는 과정을 포함함을 특징으로 한다.
도 1은 일반적인 UMTS 통신 시스템에서 공통 파일럿 채널에 적용되는 안테나 패턴의 일 예를 도시한 도면
도 2는 일반적인 사용자 단말기 자동 주파수 제어 장치의 내부 구조를 도시한 블록도
도 3은 상기 도 2의 주파수 오프셋 검출기(270) 내부 구조를 개략적으로 도시한 도면
도 4는 도 2의 자동 주파수 제어 장치에서 공통 파일럿 채널의 한 심벌이 256chips 길이를 가질 경우 주파수 오프셋 검출기(270)의 출력 특성 곡선을 도시한 그래프
도 5는 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 1심벌 누적할 경우를 개략적으로 도시한 도면
도 6은 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 4심벌 누적할 경우를 개략적으로 도시한 도면
도 7은 본 발명의 실시예에서의 기능을 수행하기 위한 자동 주파수 제어 장치 내부 구조를 도시한 블록도
도 8은 도 7의 주파수 오프셋 검출기(770) 내부 구조를 개략적으로 도시한 도면
도 9는 도 8의 쉬프트 & 가산기들(800),(810) 내부 구조를 개략적으로 도시한 도면
도 10은 도 7의 자동 주파수 제어 장치에서 256chips 누적한 심볼값을 이용할 경우의 주파수 오프셋 검출기(770)의 출력 특성 곡선을 도시한 그래프
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 자동 주파수 제어(AFC: Automatic Frequency Control) 장치에서 주파수 오프셋(frequency offset)을 검출함에 있어 포착(acquisition) 과정과 추적(tracking) 과정에서 서로 다른 동기 누적 구간을 적용하여 빠른 동기 획득을 가능하게 한다. 상기에서 설명한 바와 같이 상기 자동 주파수 제어 장치의 동작은 크게 포착 동작과, 추적 동작으로 구분된다. 상기 포착 동작은 빠른 시간 내에 일정한 주파수 오차 범위 내에서 사용자 단말기와 기지국간에 동기해야하므로 상기 자동 주파수 제어 장치의 제어 주파수 대역폭(bandwidth)을 크게 설정한다. 한편, 상기 추적 동작은 상기 일정한 주파수 오차 범위 내에서 동기하고 있는 사용자 단말기와 기지국간의 동기를 정확히 맞추기 위한 동작으로서, 상기 자동 주파수 제어 장치의 제어 대역폭을 상기 포착 동작시보다 작게 설정한다.
그러면 여기서 도 5를 참조하여 아이디얼한(ideal) 채널 환경에서 사용자 단말기(UE: User Equipment)로 수신되는 공통 파일럿 채널(CPICH: Common PIlot CHannel) 신호를 설명하기로 한다.
상기 도 5는 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 1심벌 누적할 경우를 개략적으로 도시한 도면이다.
상기 도 5를 참조하면, 먼저 상기 도 1에서 설명한 바와 같이 상기 공통 파일럿 채널은 미리 설정된 심벌 시퀀스(pre-defined symbol sequence), 즉 안테나 패턴(antenna pattern)을 전달하는 30kbps rate의 순방향 물리 채널(downlink physical channel)이다. 임의의 기지국(Node B)에서 순방향 채널에 송신 다중화가 사용되는 경우 상기 공통 파일럿 채널은 동일한 채널 구분 코드(channelization code) 및 스크램블링 코드(scrambling code)를 사용하여 두 개의 안테나, 즉 제1안테나(antenna 1)와 제2안테나(antenna 2)를 통해 전송된다. 이러한 경우에 상기 제1안테나 및 제2안테나 각각에서 전송되는 공통 파일럿 채널에 미리 설정되어 있는 안테나 패턴은 서로 다르게 되는데 상기 두 개의 안테나들 각각에 대한 안테나 패턴은 상기 도 1에서 설명한 바와 같다. 그리고 상기 기지국의 순방향 채널에 송신 다중화가 사용되지 않는 경우 상기 제1안테나의 안테나 패턴만이 이용된다.
상기 공통 파일럿 채널 신호가 아이디얼한 채널 환경에서 사용자 단말기로 수신되었다고 가정하면, 상기 도 5에 도시되어 있는 바와 같이 공통 파일럿 채널의 심벌 인덱스(index)가 (1, 2), (3, 4), (5, 6), (7, 8), ... 인 경우 동일한 에너지(energy)로 수신되는 것을 알 수 있다. 상기 사용자 단말기의 수신기는 제1안테나 패턴을 적용하여 송신한 신호와 제2안테나 패턴을 적용하여 송신한 신호를 결합(combining)하여 전체 수신 신호로 판단한다. 일 예로, 심벌 인덱스 1의 공통 파일럿 채널 심벌의 경우 제1안테나 패턴을 적용한 수신 신호의 에너지는 A이고, 제2안테나 패턴을 적용한 수신 신호의 에너지는 -A이기 때문에 심벌 인덱스 1의 공통 파일럿 채널 심벌의 전체 에너지는 0이 된다. 마찬가지로 심벌 인덱스 2의 공통 파일럿 채널 심벌의 경우 제1안테나 패턴을 적용한 수신 신호의 에너지는 A이고,제2안테나 패턴을 적용한 수신 신호의 에너지는 -A이기 때문에 심벌 인덱스 2의 공통 파일럿 채널 심벌의 전체 에너지는 0이 된다. 그래서, 상기 심벌 인덱스 1 및 심벌 인덱스 2는 동일한 에너지로 수신된다고 판단하는 것이다. 물론, 상기 공통 파일럿 채널 신호는 실제 무선 채널 환경에서 송수신되기 때문에 페이딩(fading) 현상과 도플러(doppler) 현상 등으로 인해 해당 심벌의 에너지가 0으로 수신되지는 않을 것이다.
그러면 사용자 단말기는 (1, 2), (3, 4), (5, 6), (7, 8), ...의 공통 파일럿 채널 심벌들 쌍(pair) 각각에 대해서 기지국에서 동일한 신호를 송신했다고 판단하게 되고, 이런 특성을 이용하여 주파수 오프셋을 검출한다. 또한, 상기 공통 파일럿 채널은 150개의 심벌들(심벌 0~심벌 149)이 한 개의 무선 프레임(radio frame)을 구성하는데, 첫 번째 심벌인 심벌 0과 마지막 심벌인 심벌 149는 주파수 오프셋 검출에 사용하지 않는다. 이 경우 주파수 오프셋 검출기(270)는 주파수 오프셋 값 '0'을 출력한다. 이런 공통 파일럿 채널 신호의 동일 에너지 특성은 공통 파일럿 채널을 1심벌씩 누적했을 때 발생한다.
상기 도 5에서는 수신되는 공통 파일럿 채널 신호를 1심벌 누적할 경우의 공통 파일럿 채널 신호 에너지 특성을 설명하였으며, 다음으로 수신되는 공통 파일럿 채널 신호를 4심벌 누적할 경우의 공통 파일럿 채널 신호 에너지 특성을 도 6을 참조하여 설명하기로 한다.
상기 도 6은 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 4심벌 누적할 경우를 개략적으로 도시한 도면이다.
상기 도 6을 참조하면, 상기 공통 파일럿 채널 신호가 아이디얼한 채널 환경에서 사용자 단말기로 수신되었다고 가정하면, 상기 도 6에 도시되어 있는 바와 같이 공통 파일럿 채널의 심벌 인덱스(index)가 (0, 1, 2, 3), (1, 2, 3, 4), (2, 3, 4, 5), ... 인 경우 동일한 에너지 값으로 수신되는 것을 알 수 있다. 일 예로, 상기 공통 파일럿 채널의 심벌 인덱스 (0, 1, 2, 3)의 심벌들 각각은 제1안테나 패턴이 적용된 신호의 에너지는 A, A, A, A이고, 제2안테나 패턴이 적용된 신호의 에너지는 A, -A, -A, A이기 때문에 상기 심벌 인덱스 (0, 1, 2, 3)의 심벌들의 전체 에너지는 4A가 된다. 이와 마찬가지로, 심벌 인덱스가 (1, 2, 3, 4), (2, 3, 4, 5), ... 인 경우 해당 심벌들의 전체 에너지는 4A가 된다. 즉, 누적하는 심벌들을 한 심벌씩 슬라이딩(sliding)하면서 4심벌들씩 누적하게 되고, 상기 4심벌들을 누적한 평균 에너지는 항상 4A가 된다. 상기 사용자 단말기는 누적한 4심벌들의 평균 에너지가 항상 4A가 된다는 것을 된다는 특성을 가지고 주파수 오프셋을 검출한다. 단, 상기 150개의 심벌들중 마지막 146, 147, 148, 149번째 심벌들중 어느 한 심벌이 상기 4심벌들을 누적하는 시작 심벌이 될 경우 상기 주파수 오프셋 검출기는 주파수 오프셋을 검출하지 않는다.
그러면 여기서 도 7을 참조하여 본 발명의 자동 주파수 제어 장치 내부 구조를 설명하기로 한다.
상기 도 7은 본 발명의 실시예에서의 기능을 수행하기 위한 자동 주파수 제어 장치 내부 구조를 도시한 블록도이다.
상기 도 7을 참조하면, 상기 도 2에서 설명한 자동 주파수 제어 장치와 마찬가지로 본 발명의 자동 주파수 제어 장치 역시 아날로그 파트(analog part)(710)와, 디지털 파트(digital part)(750)로 구분된다. 먼저, 아날로그 파트(710)를 설명하면, 상기 도 2에서 설명한 아날로그 파트(210)와 동일한 구조를 가진다. 즉, 곱셈기(711)와, 저역 통과 필터(LPF: Low Pass Filter)(713)와, 아날로그/디지털 변환기(Analog/Digital Convertor)(715)와, 곱셈기(721)와, 저역 통과 필터(723)와, 아날로그/디지털 변환기(725)는 상기 도 2에서 설명한 곱셈기(211)와, 저역 통과 필터(213)와, 아날로그/디지털 변환기(215)와, 곱셈기(221)와, 저역 통과 필터(223)와, 아날로그/디지털 변환기(225)와 참조부호만 상이할 뿐 동일하게 동작하므로 여기서는 그 상세한 설명을 생략하기로 한다. 또한, 상기 디지털 파트(250)의 역확산기(de-spreader)(751)와, 적분 & 덤프기(integrate & dump)(753)와, 제1안테나 패턴 곱셈기(755)와, 제2안테나 패턴 곱셈기(756)와, 역확산기(761)와, 적분 & 덤프기(763)와, 제1안테나 패턴 곱셈기(765)와, 제2안테나 패턴 곱셈기(766)는 상기 도 2에서 설명한 역확산기(251)와, 적분 & 덤프기(253)와, 제1안테나 패턴 곱셈기(255)와, 제2안테나 패턴 곱셈기(256)와, 역확산기(261)와, 적분 & 덤프기(263)와, 제1안테나 패턴 곱셈기(265)와, 제2안테나 패턴 곱셈기(266)와 참조부호만 상이할 뿐 동일하게 동작하므로 여기서는 그 상세한 설명을 생략하기로 한다.
그래서, 상기 제1안테나 패턴 곱셈기(755)에서 출력된 신호는 2 심벌 누적기(2 symbol accumulator)(757)로 입력되고, 상기 2 심벌 누적기(757)는 상기제1안테나 패턴 곱셈기(755)에서 출력한 신호를 제어기(700)의 제어에 따라 2 심벌 동안 누적한 후 가산기(759)로 출력한다. 상기에서 설명한 바와 같이 상기 자동 주파수 제어 장치는 크게 포착(acquisition) 동작과, 추적(tracking) 동작으로 구분된다. 상기 포착 동작은 사용자 단말기가 파워 온(power on)시 상기 공통 파일럿 채널 신호를 이용하여 사용자 단말기 자신이 속한 기지국의 스크램블링 코드 타이밍을 획득하게 되고, 상기 획득한 스크램블링 코드 타이밍을 획득하여 상기 기지국과 동기를 획득하는 동작이다. 그래서, 상기 포착 동작은 빠른 시간 내에 일정한 주파수 오차 범위 내에서 사용자 단말기와 기지국간에 동기해야하므로 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭(bandwidth)을 크게 설정한다. 한편, 상기 추적 동작은 상기 일정한 주파수 오차 범위 내에서 동기하고 있는 사용자 단말기와 기지국간의 동기를 정확히 맞추기 위한 동작이다. 즉, 상기 기지국과 사용자 단말기 기준 타이밍을 정확하게 일치시키는 동작이 추적 동작이며, 따라서 상기 추적 동작에서는 잡음(noise)에 의한 영향을 최소화하기 위해 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭을 상기 포착 동작시보다 작게 설정한다.
한편, 상기 제2안테나 패턴 곱셈기(756)에서 출력된 신호는 2 심벌 누적기(758)로 출력되고, 상기 2 심벌 누적기(758)는 상기 제2안테나 패턴 곱셈기(756)에서 출력한 신호를 입력하여 n 심벌 동안 누적하고 상기 가산기(759)로 출력한다. 또한, 상기 제1안테나 패턴 곱셈기(765)에서 출력된 신호는 2 심벌 누적기(767)로 출력되고, 상기 2 심벌 누적기(767)는 상기 제1안테나 패턴곱셈기(765)에서 출력한 신호를 입력하여 2 심벌 동안 누적하고 가산기(769)로 출력한다. 상기 제2안테나 패턴 곱셈기(766)에서 출력된 신호는 2 심벌 누적기(768)로 출력되고, 상기 2 심벌 누적기(768)는 상기 제2안테나 패턴 곱셈기(766)에서 출력한 신호를 입력하여 2 심벌 동안 누적하고 상기 가산기(769)로 출력한다. 상기 가산기(759)는 상기 2 심벌 누적기(757)에서 출력한 신호와 상기 2 심벌 누적기(758)에서 출력한 신호를 가산한 CPICH_ACC1_I 신호를 주파수 오프셋 검출기(770)로 출력한다. 여기서, 상기 가산기(759)에서 출력한 CPICH_ACC1_I 신호는 결국 기지국에서 제1안테나와 제2안테나 각각을 통해 전송한 공통 파일럿 채널 신호의 I 채널 성분이 된다. 상기 가산기(769)는 상기 2 심벌 누적기(767) 및 2 심벌 누적기(768) 각각에서 출력한 신호를 가산한 CPICH_ACC1_Q 신호를 상기 주파수 오프셋 검출기(770)로 출력한다. 여기서, 상기 가산기(769)에서 출력한 CPICH_ACC1_Q 신호는 결국 기지국에서 상기 제1안테나 및 제2안테나를 통해 전송한 공통 파일럿 채널 신호의 Q 채널 성분이 된다.
한편으로 도7에서 보여지는 바와 같이 적분&덤프기(753)에서 출력된 신호가 직접 주파수 오프셋 검출기로 바로 입력되는 신호도 존재 한다. 이 신호가 공통파일럿 채널 신호의 I채널 성분 CPICH_ACC2_I 이다. 마찬가지로 적분&덤프기(763)에서 출력된 신호가 직접 주파수 오프셋 검출기로 바로 입력되는 신호도 존재 한다. 이 신호가 공통파일럿 채널 신호의 Q채널 성분 CPICH_ACC2_Q 이다.
상기 주파수 오프셋 검출기(770)는 CPFDD(cross-product frequency difference detector)를 사용한다고 가정하기로 한다. 그러면 상기 주파수 오프셋검출기(770)는 상기 가산기(759)에서 출력한 CPICH_ACC1_I 신호와 상기 가산기(769)에서 출력한 CPICH_ACC1_Q 신호 그리고 상기 적분&덤프기(753)에서 출력한 CPICH_ACC2_I 신호와 상기 적분&덤프기(763)에서 출력한 CPICH_ACC2_Q 신호를 입력하여 두 신호간의 주파수 오프셋 FREQ_ERR_1을 검출하여 주파수 오프셋 결합기(frequency offset combiner)(771)로 출력한다. 상기 주파수 오프셋 FREQ_ERR_1에서 "1"은 핑거(finger) 번호를 나타낸다. 상기 주파수 오프셋 검출기(770)의 내부 구조는 하기에서 도 8을 참조하여 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다. 상기 주파수 오프셋 결합기(771)는 상기 주파수 오프셋 검출기(770)에서 출력하는 주파수 오프셋 FREQ_ERR_1뿐만 아니라 나머지 핑거들에서 출력하는 주파수 오프셋 FREQ_ERR_n들 모두를 결합한다. 상기 도 7에 도시되어 있는 바와 같이 상기 수신기는 다수의 핑거들, 즉 제1핑거 내지 제n핑거의 n개의 핑거들을 구비하며, 상기 제1핑거에 구비되어 있는 주파수 오프셋 검출기(770)에서 출력하는 주파수 오프셋이 FREQ_ERR_1로 표현되고, 상기 제n핑거에 구비되어 있는 주파수 오프셋 검출기(도시하지 않음)에서 출력하는 주파수 오프셋이 FREQ_ERR_n으로 표현된다.
여기서, 상기 주파수 오프셋 결합기(771)가 다수의 핑거들 각각에서 출력하는 주파수 오프셋들, 즉 FREQ_ERR_1 내지 FREQ_ERR_n 모두를 결합하는 이유는 다음과 같다.
일반적으로, 무선 채널 환경은 아이디얼(ideal)한 환경이 아니라 다중 경로(multi-path) 환경이므로 기지국 송신기에서 전송한 채널 신호는 적어도 1개이상의 경로들을 통해 사용자 단말기 수신기로 수신된다. 그리고 다중 경로를 통해 수신되는 채널 신호들 각각은 그 경로의 거리에 따라 수신 시간차가 발생하므로, 서로 다른 타이밍에서 상기 임계치(threshold value) 이상의 상관값(correlation value)이 포착된다. 이렇게 다중 경로를 통해 수신되는 채널 신호들 각각을 수신할 수 있도록 상기 사용자 단말기는 레이크 수신기(rake receiver)를 구비하며, 상기 레이크 수신기는 상기 다중 경로를 통해 수신되는 채널 신호들 각각을 복조하기 위한 다수의 핑거들을 구비한다. 상기 핑거들 각각은 도면상에 도시하지는 않았으나 상기 CPICH_ACC1_I 신호 및 CPICH_ACC1_Q 신호 그리고 CPICH_ACC2_I 신호 및 CPICH_ACC2_Q 신호를 생성하고, 주파수 오프셋 FREQ_ERR_n을 검출하는 구성들을 모두 구비하고 있다. 그래서, 상기 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들은 상기 주파수 오프셋 결합기(771)로 출력되고, 상기 주파수 오프셋 결합기(771)는 상기 다수의 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들을 결합하여 이득 곱셈기(773)로 출력한다. 그래서, 상기 주파수 오프셋 결합기(771)는 다수의 핑거들에서 출력한 주파수 오프셋 FREQ_ERR_n들을 결합하여 다이버시티(diversity) 효과를 얻는다. 즉, 상기 다중 경로를 통해 수신된 채널 신호들중 특정 경로를 통해 수신된 채널 신호가 열악한 상태일 경우 결과적으로 다른 경로들을 통해 수신된 채널 신호들이 컴바이닝되어 채널 신호 수신 성능이 향상되게 되는 것이다.
상기 이득 곱셈기(773)는 상기 주파수 오프셋 결합기(771)에서 출력한 신호를 입력하여 미리 설정되어 있는 설정 이득 K와 곱한후 루프 필터(loopfilter)(775)로 출력한다. 상기 루프 필터(775)는 무한 누적기(unlimited accumulator) 구조를 가지며, 누적된 주파수 오프셋을 디지털/아날로그 변환기(Digital/Analog Convertor)(777)로 출력한다. 상기 디지털/아날로그 변환기(777)는 상기 루프 필터(775)에서 출력한 누적 주파수 오프셋을 아날로그 변환한 후 상기 전압 제어 발진기(731)로 출력한다. 상기 전압 제어 발진기(731)는 상기 디지털/아날로그 변환기(777)에서 출력한 값을 입력하여 해당하는 주파수로 발진한다.
다음으로 도 8을 참조하여 상기 주파수 오프셋 검출기(770) 내부 구조를 설명하기로 한다.
상기 도 8은 도 7의 주파수 오프셋 검출기(770) 내부 구조를 개략적으로 도시한 도면이다.
상기 도 8을 참조하면, 상기 도 7에서 설명한 바와 같이 가산기(759)에서 출력한 CPICH_ACC1_I 신호 및 가산기(769)에서 출력한 CPICH_ACC1_Q 신호 그리고 적분&덤프기(753)에서 출력한 CPICH_ACC2_I 신호 및 적분&덤프기(763)에서 출력한 CPICH_ACC2_Q 신호는 쉬프트(shift) & 가산기(800)와 쉬프트 & 가산기(810) 각각으로 입력된다. 상기 도 8에 도시한 CPICH_ACC1_I와 CPICH_ACC1_Q는 상기 2 심벌 누적기들(757),(758),(767),(768)을 거쳐 상기 가산기(759)와 가산기(769)에서 출력되는 신호를 나타낸다. 상기 CPICH_ACC1_I 신호와 CPICH_ACC1_Q 신호는 적분&덤프기들(753),(763) 각각에서 256chips 누적한 심볼들을 제1안테나 패턴 곱셈기들과 제2안테나 패턴 곱셈기들을 거쳐 2 심볼 누적한 신호이므로 결국 512chips 누적한신호가 되는 것이다. 또한, CPICH_ACC2_I와 CPICH_ACC2_Q는 상기 적분&덤프기들(753),(763)에서 출력된 신호이다. 기 적분&덤프기들(753),(763)은 256chips 구간동안 누적하기 때문에 CPICH_ACC2_I와 CPICH_ACC2_Q 신호는 256chips 누적한 심볼이다. 상기 제어기(700)는 자동 주파수 제어 장치가 어떤 동작을 수행하는지에 따라, 즉 상기 자동 주파수 제어 장치가 포착 동작을 수행하는지 혹은 추적 동작을 수행하는지에 따라 제어 신호를 발생한다. 여기서 먼저 상기 쉬프트 & 가산기(800) 및 쉬프트 & 가산기(810) 내부 구조 및 그 동작에 대해서 설명하기로 한다. 쉬프트 & 가산기(800),(810)들은 상기 CPICH_ACC1_I 신호와, CPICH_ACC1_Q 신호 및 CPICH_ACC2_I 신호와, CPICH_ACC2_Q 신호를 입력하여 제어신호에 따라 선택기(911)에서 선택하고 이득제어기(913)를 통해 출력된다. 먼저 상기 CPICH_ACC2_I 신호와 CPICH_ACC2_Q 신호가 직접 선택기(911)로 입력되고, 상기 선택기(911)에서 제어신호 '2'가 입력되면 이 신호가 선택되어져서 이득 제어기(913)를 통해 출력된다. 여기서, 상기 제어 신호 '2'가 입력되는 경우는 포착모드일 경우이다. 이 모드를 선택하면 주파수 오차검출 범위가 넓어지므로 초기 포착모드에 매우 적합하다. 상기 CPICH_ACC2_I 신호와 CPICH_ACC2_Q 신호가 쉬프트 레지스터들(901),(902),(903)과 가산기들(904),(905),(906)을 통하고 그 최종 출력이 선택기(911)로 입력되며, 제어신호 '0'이 입력되면 이 신호가 선택되게 된다. 이 신호는 이득 제어기(913)를 통해 출력된다. 이 모드는 256chips 마다 슬라이딩하면서 1024chips 누적된 값을 출력한다. 이 모드는 1024chips을 누적하므로 초기 주파수 오프셋이 크게 존재하는 경우에는 사용할 수 없으므로 초기 포착모드에는적합하지 않다. 그래서 추적모드에서 사용한다. 추적모드에서 이 방법은 잡음 평균 효과를 가져와서 잔여 주파수 오프셋의 분산 값의 변화가 거의 없어 추적모드에서 자동주파수 제어 루우프가 안정적으로 동작하도록 한다. 마지막으로 CPICH_ACC1_I 신호와 CPICH_ACC1_Q 신호가 선택기(911)로 직접 입력되어 제어신호 '1'이 입력되면 이 신호가 선택되어지고 이득제어기(913)를 통해 출력된다. 이 방법은 512chips 누적된 값을 이용하는 종래 기술이며 추적모드에서 사용될 수 있다. 이와 같이 제어신호를 이용하여 모드에 따라서 다양한 알고리즘을 선택할 수 있다.
상기에서 설명한 바와 같이 선택 신호들이 쉬프트&가산기(800),(801)를 통해서 출력되고 이 신호들은 다시 256chips마다 출력되는 신호와 512chips마다 출력되는 신호여부에 따라 제어기(700)에 의해 입력되는 제어신호에 따라 선택기(801),(811)에 의해 선택되어 진다. I채널 쪽의 쉬프트&가산기(800)에서 256chips마다 출력되는 신호는 256chips 지연기(803)로 출력되고, Q채널 쪽의 쉬프트&가산기(810)에서 256chips마다 출력되는 신호와 곱셉기(807)에서 곱셈된다. Q채널 쪽의 쉬프트&가산기(810)에서 256chips마다 출력되는 신호는 256chips 지연기(813)로 출력되고 I채널 쪽의 쉬프트&가산기(800)에서 256chips마다 출력되는 신호와 곱셉기(817)에서 곱셈된다. 최종적으로 가산기(820)는 곱셈기(870)의 출력에 곱셈기(817)의 출력을 감산하여 주파수 오차값을 출력한다. 이 가산기(820)의 동작속도는 512chips 마다 동작한다. 상기 도5에서 설명한 바와 같이 CPFDD는 동일 레벨의 신호끼리 수행될 수 있으므로 인덱스(1,2)신호가 CPFDD을 수행하고 인덱스(3,4)신호가 CPFDD을 수행하게 된다. 256chips 누적값을 이용하는 경우에는상기 도 5에서 설명한 바와 같이 프레임 경계에서는 주파수 오차값을 '0'을 출력하도록 한다. 인덱스 0과 149번째 심볼이 입력될 경우이다. 1024chips 누적값을 이용하는 경우에는 심볼 인덱스와 상관없이 동작하고 가산기 동작도 256chips마다 수행하도록 할 수 있다. 이러한 제어도 제어기(700)에 의해 수행된다.
한편 I채널 쪽의 쉬프트&가산기(800)에서 512chips마다 출력되는 신호는 512chips 지연기(805)로 출력되고, Q채널 쪽의 쉬프트&가산기(810)에서 512chips마다 출력되는 신호와 곱셉기(807)에서 곱셈된다. Q채널 쪽의 쉬프트&가산기(810)에서 512chips마다 출력되는 신호는 512chips 지연기(815)로 출력되고, I채널 쪽의 쉬프트&가산기(800)에서 512chips마다 출력되는 신호와 곱셉기(817)에서 곱셈된다. 최종적으로 가산기(820)는 곱셈기(870)의 출력에 곱셈기(817)의 출력을 감산하여 주파수 오차값을 출력한다. 이 때 가산기(820)의 동작속도는 512chips 마다 동작한다. 512chips마다 입력되는 512chips 누적값을 이용하는 경우는 심볼 인덱스와 상관없이 동작한다.
다음으로 도 10을 참조하여 256chips 누적한 신호를 입력하여 주파수 오프셋 검출기(770)가 주파수 오프셋을 검출하는 경우의 주파수 오프셋 검출기(770)의 출력 특성을 설명하기로 한다.
상기 도 10은 도 7의 자동 주파수 제어 장치에서 256chips 누적한 심볼값을 이용할 경우의 주파수 오프셋 검출기(770)의 출력 특성 곡선을 도시한 그래프이다.
상기 도 10을 참조하면, 먼저, 상기 도 7에서 설명한 자동 주파수 제어 장치에서 256chips 누적한 신호를 입력하여 주파수 오프셋 검출기(770)가 주파수 오프셋을 검출하는 경우를 가정하였다. 이 경우 상기 도 10에 도시한 바와 같이 상기 주파수 오프셋 검출기(770)의 출력 특성 곡선은 대략 -3750Hz에서 2750Hz 범위내에서 선형성을 유지하고 있다. 이렇게 상기 주파수 오프셋 검출기(770)의 출력이 선형성을 유지하는 -3750Hz에서 3750Hz 범위내에서만 정확한 주파수 오프셋을 측정하는 것이 가능하다. 그 이유는 -3750Hz에서 3750Hz 범위 이외의 주파수 대역에서는 상기 주파수 오프셋 검출기(770)의 출력이 선형성을 유지하지 못하기 때문에 정확한 주파수 오프셋 검출이 불가능하기 때문이다. 결국, 상기 자동 주파수 제어 장치에서 포착 혹은 추적을 위해 수신 공통 파일럿 채널 신호의 누적 구간이 작아질수록 더 넓은 주파수 대역에서 주파수 오프셋 검출이 가능하며, 이와는 반대로 수신 공통 파일럿 채널 신호의 구간이 클수록 더 좁은 주파수 대역에서 주파수 오프셋 검출이 가능하다. 그래서, 상기 자동 주파수 제어 장치가 포착 동작을 할경우에는 구간을 최소화하고, 상기 자동 주파수 제어 장치가 추적 동작을 할 경우에는 누적 구간을 증가시킨다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 자동 주파수 제어 장치에서 주파수 오프셋을 검출함에 있어 포착 동작을 수행할 때와 추적 동작을 수행할 때 서로 다른 동기 누적 구간을 적용한다. 즉, 자동 주파수 제어 장치가 포착 동작을 수행할 때는 동기 누적 구간을 최소화하여 넓은 주파수 대역에 걸쳐 포착하는 것을 가능하게 하고, 자동 주파수 제어 장치가 추적 동작을 수행할 때는 동기 누적 구간을 상기 포착 구간보다는 크게 하여 잡음 평균 효과를 높여 잔여 주파수 오프셋의 분산을 줄여 줌으로써 자동주파수 제어 장치가 안정적으로 동작하도록 하는 이점이 있다. 특히 추적모드에서는 데이터 복조가 일어나게 됨으로 안정적으로 동작하는 것이 무엇보다 중요하게 된다. 이렇게 포착 동작과 추적 동작의 동기 누적 구간을 상이하게 적용하여 동기를 획득함으로써 빠른 동기 획득이 가능하다는 이점을 가지며, 따라서 기지국과 사용자 단말기간 통신 성능의 향상을 가져온다는 이점을 가진다.

Claims (8)

  1. 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치에 있어서,
    동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하는 수신부와,
    상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하는 주파수 오프셋 검출부와,
    상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절하는 제어기를 포함함을 특징으로 하는 상기 장치.
  2. 제1항에 있어서,
    상기 제어기는 상기 자동 주파수 제어 장치의 동작 모드가 포착 동작 모드일 경우 상기 누적하는 심벌들 개수를 상기 동작 모드가 추적 모드일 경우 누적하는 심벌들 개수보다 작게 조정함을 특징으로 하는 상기 장치.
  3. 제1항에 있어서,
    상기 수신부는;
    상기 수신된 기준 채널 신호 중 I 채널 신호를 상기 소정 개수의 심벌 구간 동안 누적하는 제1심벌 누적기와,
    상기 수신된 기준 채널 신호 중 Q 채널 신호를 상기 소정 개수의 심벌 구간 동안 누적하는 제2심벌 누적기를 포함함을 특징으로 하는 상기 장치.
  4. 제3항에 있어서,
    상기 주파수 오프셋 검출부는;
    상기 제1심벌 누적기에서 출력한 신호를 입력하여 상기 소정 개수의 심벌 구간 동안 지연하는 제1지연기와,
    상기 제2심벌 누적기에서 출력한 신호를 입력하여 상기 소정 개수의 심벌 구간 동안 지연하는 제2지연기와,
    상기 제1지연기에서 출력한 신호를 상기 제2심벌 누적기에서 출력한 신호와 곱한 신호와, 상기 제2지연기에서 출력한 신호를 상기 제1심벌 누적기에서 출력한 신호와 곱한 신호를 가산하여 주파수 오프셋을 출력하는 가산기를 포함함을 특징으로 하는 상기 장치.
  5. 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치 제어 방법에 있어서,
    동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하는 과정과,
    상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하는 과정과,
    상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절하는 과정을 포함함을 특징으로 하는 상기 방법.
  6. 제5항에 있어서,
    상기 자동 주파수 제어 장치의 동작 모드가 포착 동작 모드일 경우 상기 누적하는 심벌들 개수를 상기 동작 모드가 추적 모드일 경우 누적하는 심벌들 개수보다 작게 조정함을 특징으로 하는 상기 방법.
  7. 제5항에 있어서,
    상기 소정 개수의 심벌 구간 동안 누적하는 과정은;
    상기 수신된 기준 채널 신호 중 I 채널 신호를 상기 소정 개수의 심벌 구간 동안 누적하는 제1과정과,
    상기 수신된 기준 채널 신호 중 Q 채널 신호를 상기 소정 개수의 심벌 구간 동안 누적하는 제2과정을 포함함을 특징으로 하는 상기 방법.
  8. 제7항에 있어서,
    상기 주파수 오프셋을 검출하는 과정은;
    상기 제1과정에서 생성된 신호를 입력하여 상기 소정 개수의 심벌 구간 동안 지연하는 제3과정과,
    상기 제2과정에서 생성된 신호를 입력하여 상기 소정 개수의 심벌 구간 동안 지연하는 제4과정과,
    상기 제3과정에서 생성된 신호를 상기 제2과정에서 생성된 신호와 곱한 신호와, 상기 제4과정에서 생성된 신호를 상기 제1과정에서 생성된 신호와 곱한 신호를 가산하여 주파수 오프셋을 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
KR1020030003513A 2003-01-18 2003-01-18 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법 KR100566279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030003513A KR100566279B1 (ko) 2003-01-18 2003-01-18 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030003513A KR100566279B1 (ko) 2003-01-18 2003-01-18 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20040066449A true KR20040066449A (ko) 2004-07-27
KR100566279B1 KR100566279B1 (ko) 2006-03-30

Family

ID=37356273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030003513A KR100566279B1 (ko) 2003-01-18 2003-01-18 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR100566279B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732169B1 (ko) * 2005-10-13 2007-06-27 엘지전자 주식회사 자동 주파수 제어 장치 및 방법
KR101049363B1 (ko) * 2008-12-16 2011-07-13 한국전자통신연구원 무선 통신 환경에서의 효율적인 주파수 오프셋 추정 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732169B1 (ko) * 2005-10-13 2007-06-27 엘지전자 주식회사 자동 주파수 제어 장치 및 방법
KR101049363B1 (ko) * 2008-12-16 2011-07-13 한국전자통신연구원 무선 통신 환경에서의 효율적인 주파수 오프셋 추정 방법 및 장치

Also Published As

Publication number Publication date
KR100566279B1 (ko) 2006-03-30

Similar Documents

Publication Publication Date Title
JP3697268B2 (ja) スペクトラム拡散ｃｄｍａ通信用の直交符号同期システムおよび方法
US6888880B2 (en) Apparatus for searching for a cell and method of acquiring code unique to each cell in an asynchronous wideband DS/CDMA receiver
US5638362A (en) Correlation detector and communication apparatus
US6154487A (en) Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus
US6205167B1 (en) Apparatus and method for code tracking in an IS-95 spread spectrum communications system
US5898665A (en) Coherent tracking apparatus and method for CDMA receiver
KR20070087907A (ko) 자동 주파수 제어기의 루프필터 이득 값 조절장치 및 방법
CA2483561C (en) Simple and robust digital code tracking loop for wireless communication systems
US6314128B1 (en) Spread spectrum synchronized receiver and synchronizing methods
US6791964B1 (en) Multicarrier CDMA rake receiver apparatus
US7130329B2 (en) Apparatus and method for radio frequency tracking and acquisition
US6047015A (en) Mobile radio apparatus
WO2001017118A2 (en) Time tracking loop for pilot aided direct sequence spread spectrum systems
US8107564B2 (en) Device for detecting a frequency offset
EP1209871A1 (en) Channel presuming system and channel presuming method
US7023904B2 (en) Synchronization tracking circuit
KR100566279B1 (ko) 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는장치 및 그 제어 방법
KR100557112B1 (ko) 이동통신시스템의 수신단에서의 주파수 오차를 추정하여 결합하는 장치
US20030108136A1 (en) Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter
JP3581067B2 (ja) Ａｆｃ機能の有るｃｄｍａ受信機
US20050043825A1 (en) Method and apparatus for a control signal generating circuit
KR101199942B1 (ko) 주파수 도약 시스템
JP3258944B2 (ja) 移動無線受信装置
JPH11122216A (ja) スペクトラム拡散通信受信装置及びその同期確立方法
KR20000073313A (ko) 부호분할 다중접속 시스템에서 동기 트래킹을 위한 문턱값 설정방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee