KR20040060965A - 매입형 마이크로컨트롤러를 가진 마이크로컴퓨터 브리지아키텍처 - Google Patents

매입형 마이크로컨트롤러를 가진 마이크로컴퓨터 브리지아키텍처 Download PDF

Info

Publication number
KR20040060965A
KR20040060965A KR10-2004-7006657A KR20047006657A KR20040060965A KR 20040060965 A KR20040060965 A KR 20040060965A KR 20047006657 A KR20047006657 A KR 20047006657A KR 20040060965 A KR20040060965 A KR 20040060965A
Authority
KR
South Korea
Prior art keywords
standard format
microcontroller
south bridge
bus
alarm
Prior art date
Application number
KR10-2004-7006657A
Other languages
English (en)
Other versions
KR100946395B1 (ko
Inventor
구릭데일이.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20040060965A publication Critical patent/KR20040060965A/ko
Application granted granted Critical
Publication of KR100946395B1 publication Critical patent/KR100946395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Stored Programmes (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

집적 회로, 컴퓨터 시스템 및 상기 컴퓨터 시스템의 오퍼레이팅 방법. 상기 집적 회로는 내부 버스와 상기 내부 버스에 접속된 마이크로컨트롤러를 포함한다. 상기 마이크로컨트롤러는 상기 내부 버스를 마스터하도록 구성된다. 이더넷 컨트롤러는 또한, 상기 마이크로컨트롤러와 상기 이더넷 컨트롤러 사이에 연결되어 상기 마이크로컨트롤러와 상기 이더넷 컨트롤러 사이에 데이터를 버퍼링하는 다수의 버퍼들과 함께 내부 버스에 연결될 수 있다. 상기 이더넷 컨트롤러와 상기 마이크로컨트롤러는 상기 내부 버스를 통해 데이터를 교환하도록 구성된다.

Description

매입형 마이크로컨트롤러를 가진 마이크로컴퓨터 브리지 아키텍처 {MICROCOMPUTER BRIDGE ARCHITECTURE WITH AN EMBEDDED MICROCONTROLLER}
도 1A는 예시적인 컴퓨터 시스템(100)을 나타낸다. 상기 컴퓨터 시스템(100)은 프로세서(102), 노스 브리지(104), 메모리(106), 진보된 그래픽 포트(AGP:Advanced Graphics Port) 디바이스(108), 네트워크 인터페이스 카드(NIC:network interface card)(109), 주변 기기 인터페이스(PCI:Peripheral Component Interconnect) 버스(110), PCI 커넥터(111), 사우스 브리지(112), 배터리(113), 집적 드라이브 일렉트로닉스(IDE:Integrated Drive Electronics) 인터페이스로서 보다 일반적으로 알려져 있는 AT 부착(ATA) 인터페이스(114), SM 버스(115), USB(universal serial bus) 인터페이스(116), LPC(Low Pin Count) 버스(118), 입력/출력 컨트롤러 칩(수퍼 I/OTM)(120) 및 BIOS 메모리(122)를 포함한다. 상기 노스 브리지(104) 및 상기 사우스 브리지(112)는 "칩셋" 이라는 포괄적 용어가 되는 단일 칩 또는 다수의 칩들을 포함한다는 것이 주목된다. 예를 들어,캐시들, 모뎀들, 병렬 또는 직렬의 인터페이스들, SCSI 인터페이스들 등과 같은 다른 버스들, 디바이스들 그리고/또는 서브시스템들이 상기 컴퓨터 시스템(100) 내에 포함될 것이란 것이 또한 주목된다.
상기 프로세서(102)는 상기 노스 브리지(104)에 연결된다. 상기 노스 브리지(104)는 상기 프로세서(102), 상기 메모리(106), 상기 AGP 디바이스(108) 및 상기 PCI 버스(110) 사이의 인터페이스를 제공한다. 상기 사우스 브리지(112)는 상기 PCI 버스(110)와, 상기 IDE 인터페이스(114), 상기 SM 버스(115), 상기 USB 인터페이스(116) 및 상기 LPC 버스(118)에 연결된 그 주변 장치들, 디바이스들 및 서브시스템들의 사이에 인터페이스를 제공한다. 상기 배터리(113)는 상기 사우스 브리지(112)에 연결되어 도시되어 있다. 상기 수퍼 I/OTM칩(120)은 상기 LPC 버스(118)에 연결된다.
상기 노스 브리지(104)는 프로세서(102), 메모리(106), AGP 디바이스(108), PCI 버스(110)에 연결된 디바이스들, 그리고 사우스 브리지(112)에 연결된 디바이스들 및 서브시스템들의 사이에 통신 액세스를 제공한다. 전형적으로, 본원에서는 PCI 버스(110)에 접속하여 컴퓨터 시스템(100)에 연결되는 PCI 커넥터(111)로서 도시된 PCI "슬롯들"에 착탈식 주변장치들이 삽입된다. 대안적으로, 마더보드상에 배치된 디바이스들은 상기 PCI 버스(110)에 직접 접속될 수 있다. 상기 SM 버스(115)는 상기 SM 버스(115) 접속들의 일부분을 위한 PCI 커넥터(111)내의 핀들을 이용함으로써 상기 PCI 버스(110)와 "통합(integrated)"될 수 있다.
상기 사우스 브리지(112)는 PCI 버스(110)와, 모뎀, 프린터, 키보드, 마우스 등과 같은 다양한 디바이스들 및 서브시스템들과의 사이에 인터페이스를 제공하며, 이들 다양한 디바이스들 및 서브시스템들은 일반적으로 LPC 버스(118), 또는 X-버스 또는 산업 표준 아키텍처(Industry Standard Architecture: ISA) 버스와 같은 그의 전임자들(predecessors) 중 하나를 통하여 컴퓨터 시스템(100)에 연결된다. 상기 사우스 브리지(112)는 상기 디바이스들을, IDE 인터페이스(114), USB 인터페이스(116) 및 LPC 버스(118)를 통하여 컴퓨터 시스템(100)의 나머지와 인터페이스하는데 이용되는 로직을 포함한다. 상기 사우스 브리지(112)는 또한 SM 버스(115), 2선식 인터-IC 버스 프로토콜의 확장을 통하여 디바이스들과 인터페이스하기 위한 로직을 포함한다.
도 1B는 배터리(113)에 의한 예비 전력 - 이 전력은 소위 "RTC(real time clock: 실시간 클록) 배터리 웰"(125)내에 제공된다 - 을 갖는 사우스 브리지(112)의 특정 양상들을 예시한다. 상기 사우스 브리지(112)는 상기 RTC 배터리 웰(125)의 내부에, 사우스 브리지(SB) RAM(126)과 클록 회로(128) 둘 다를 포함한다. 상기 SB RAM(126)은 CMOS RAM(126A) 및 RTC RAM(126B)을 포함한다. 상기 RTC RAM(126B)은 클록 데이터(129) 및 체크섬 데이터(127)를 포함한다. 상기 사우스 브리지(112)는 또한 상기 RTC 배터리 웰(125)의 외부에, CPU 인터페이스(132), 전력 및 시스템 관리 유닛들(133) 및 다양한 버스 인터페이스 로직 회로들(134)을 포함한다.
상기 클록 회로(128)로부터의 시간 및 날짜 데이터가 상기 RTC RAM(126B)에 클록 데이터(129)로서 저장된다. 상기 RTC RAM(126B)내의 체크섬 데이터(127)는 상기 CMOS RAM(126A) 데이터에 근거하여 계산되어, 하기에 예를 들면, 도 2의 블록(148)에 설명된 바와 같은, 부트(boot) 프로세스 동안 BIOS에 의해 저장될 수 있다. CPU 인터페이스(132)는 인터럽트 신호 컨트롤러들 및 프로세서 신호 컨트롤러들을 포함할 수 있다.
도 1C는 컴퓨터 시스템(100)에 대한 종래 기술의 원격 관리 구성을 예시한다. 마더보드(101)는 사우스 브리지(112), PCI 버스(110), PCI 커넥터(111), SM 버스(115) 및 센서들(103A 및 103B)에 구조적 및 기본적인 전기적 지원을 제공한다. 착탈식 증설용(add-in) 카드인 NIC(109)는 PCI 커넥터(111)를 통해 마더보드(101), PCI 버스(110) 및 SM 버스(115)에 연결한다. NIC(109)는 이더넷 컨트롤러(105) 및 ASF 마이크로컨트롤러(107)를 포함한다. 상기 이더넷 컨트롤러(105)는 원격 관리 서버(90)와 통신을 행하여, ASF 마이크로컨트롤러(107)와 원격 관리 서버(90) 간에 관리 데이터 및 커맨드들을 전달한다. 상기 원격 관리 서버(90)는 컴퓨터 시스템(100)의 외부에 있다.
산업 표준 사양은 일반적으로 경보 표준 포맷(Alert Standard Format: ASF) 사양이라 칭해지며, 원격 관리 서버(90)를 이용한 "시스템 관리용이성"에 대한 하나의 방법을 정의한다. 상기 ASF 사양은 컴퓨터 시스템(100)과 같은 클라이언트 시스템의 운영 체제가 기능을 행하지 않을 때 동작을 행할 수 있는 원격 제어 및 경보 인터페이스들을 정의한다. 일반적으로, 상기 원격 관리 서버(90)는 하나 또는 그 이상의 클라이언트 시스템들을 감시하고 제어하도록 구성된다. 상기 ASF 경보 인터페이스들의 전형적인 동작들은 클라이언트로부터 상기 원격 관리 서버(90)에경보 메시지들을 전송하는 동작과, 상기 원격 관리 서버(90)로부터 상기 클라이언트(들)에 원격 제어 커맨드들을 전송하고 상기 클라이언트(들)로부터 상기 원격 관리 서버(90)에 응답들을 전송하는 동작과, 상기 원격 관리 서버(90)에 클라이언트 특정의 구성들 및 자산(asset)들을 결정하여 전송하는 동작과, 그리고 상기 클라이언트(들)의 운영 체제(들)와 인터페이스함으로써 상기 클라이언트(들)를 구성하여 제어하는 동작을 포함한다. 또한, 상기 원격 관리 서버(90)는 상기 ASF NIC(109)와 통신을 행하며, 상기 클라이언트(들)의 ASF NIC(109)는 로컬 클라이언트 센서들(103) 및 로컬 클라이언트 호스트 프로세서와 통신을 행한다.
클라이언트가 ACPI-인식 운영 체제 기능을 갖는다면, 상기 ASF NIC(109)에 대한 구성 소프트웨어는 "하나의 양호한 부트(one good boot)" 동안 특정 ASF, ACPI 및 클라이언트 구성 데이터를 저장하도록 실행한다.
클라이언트로부터 원격 관리 서버(90)에 전송하는 ASF에서의 전송 프로토콜은 플랫폼 이벤트 트랩(Platform Event Trap: PET)이다. PET 프레임은 GUID(전세계적 고유 식별자)와, 시퀀스 번호와, 시간과, 클라이언트에서의 PET의 소스와, 이벤트 타입 코드와, 이벤트 레벨과, 경보, 이벤트 데이터 및 ID 필드들을 발생시킨 센서 디바이스와, 이벤트 데이터와, 그리고 ID 필드들을 비롯한 다수의 필드들로 구성되어 있다.
다수의 이벤트들은 경보가 전송되게 한다. 이 이벤트들은 설정값 이상 또는 이하의 온도값, 설정값 이상 또는 이하의 전압값, 팬 실제 또는 예측 실패(fan actual or predicted failure), 설정값 이상 또는 이하의 팬 속도, 그리고 물리적컴퓨터 시스템 침입(intrusion)을 포함한다. 시스템 동작 에러들은 또한 메모리 에러들, 데이터 디바이스 에러들, 데이터 컨트롤러 에러들, CPU 전기적 특성 부정합들 등과 같은 경보들일 수 있다. 경보들은 또한 클라이언트의 임의의 부분의 부팅 또는 초기화 동안 BIOS 또는 펌웨어 진행(progression)에 대응할 수 있다. 운영 체제(OS) 이벤트들은 또한 OS 부트 실패 또는 OS 타임아웃들과 같은 경보들을 발생시킬 수 있다. ASF 사양은 클라이언트가 심장박동 또는 "나는 아직 이곳에 있다(I am still here)" 메시지를 전송하지 않을 때, 전형적으로 1분이지만 10분을 초과하지 않는 프로그램가능 주기를 갖는 "심장박동(heartbeat)" 경보를 제공한다.
클라이언트 제어 기능들은 사용자 데이터그램 프로토콜(UDP) 기반의 프로토콜인 원격 관리 및 제어 프로토콜(RMCP)을 통하여 구현된다. RMCP는 클라이언트가 운영 체제를 구동시키고 있지 않을 때 이용된다. RMCP 패킷들은 리셋, 파워업 및 파워다운 사이클들 동안 교환되며, 각각 다른 메시지 타입을 갖는다. 원격 관리 서버(90)는 클라이언트(들)에 의해 확인응답되는 프리젠스-핑-요청(presence-ping-request)과, 그 다음에 오는 이용되는 ASF 버전을 표시하는 프리젠스-퐁(presence-pong)을 이용하는 핸드쉐이크(handshake) 프로토콜에 의해 클라이언트(들)의 ASF-RMCP 능력들을 결정한다. 그 다음, 원격 관리 서버(90)는 클라이언트에, 그 클라이언트의 구성을 표시하도록 하는 요청을 전송하고, 상기 클라이언트는 "하나의 양호한 부트" 동안 비휘발성 메모리에 저장된 상기 클라이언트의 구성을 제공하는 메시지로 응답하여 따른다. 상기 RMCP 패킷들은 컨텐츠 필드, 타입 필드, 오프셋 필드 및 값 필드를 포함한다.
RMCP 메시지 트랜잭션들은 원격 관리 서버(90)로부터의 요청, 확인응답을 위한 시한 대기(timed wait) 다음에 응답을 위한 제 2 시한 대기를 수반한다. 확인응답 또는 응답을 위한 시간 한계들 중 어느 것이 초과되었다면, 원격 관리 서버(90)는 클라이언트가 재전송된 패킷들의 일부를 필요로 하거나 혹은 클라이언트가 클라이언트 또는 통신 링크의 실패로 인해 접속이 끊겼음을 알게 된다.
ASF NIC(109)는 운영 체제의 개입이 없이도 IP(인터넷 프로토콜) 어드레스(또는 등가물)를 알릴 수 있어야 한다. 따라서, 상기 ASF NIC(109)는 운영 체제에 의한 ARP(Address Resolution Protocol: 주소 결정 프로토콜) 요청들을 수신하여 그에 응답하고, 그 운영 체제가 구동될 때 ARP 패킷들을 방해하지 않고, 그리고 그렇게 하도록 구성될 때 ARP 패킷들을 불러 일으킬 수 있어야 한다. ACPI는 표준 구성으로서 ARP 패킷들을 불러일으키는 것을 포함한다는 것을 주목할 필요가 있다.
클라이언트의 구성의 표시로서 클라이언트로부터 원격 관리 서버(90)에 다음의 정보 즉, 센서들 및 그의 특징들, PET 메시지들에 대한 ASF 성능들 및 시스템 타입, 그리고 RMCP 및 최종 RCMP 커맨드에 대한 클라이언트의 지원을 식별하는 ACPI 디스크립션 테이블과; 클라이언트가 워치독 타이머가 부착된 선택적인 운영 체제를 구성하는 방법과; 그리고 PET 메시지들에 대한 UUID/GUID의 SMBIOS 식별이 전송된다. ASF 객체들은 ACPI의 ASL(ASF Software Language: ASF 소프트웨어 언어) 명명 협정을 따른다.
도 2에서, BIOS(122)에 저장된 코드를 이용하여 컴퓨터 시스템을 초기화하는 통상적인 방법의 흐름도가 도시된다. 블록(136)에서, 전원공급장치의 초기화 동안,전원공급장치는 노스 브리지(104)에 대한 전원 양호 신호(power good signal)를 발생시킨다. 블록(138)에서, 상기 전원공급장치로부터의 전원 양호 신호의 수신시, 상기 사우스 브리지(112)(또는 노스 브리지(104))는 프로세서(102)에 대한 리셋 신호의 어서트(assert)를 중단한다.
블록(140)에서, 초기화 동안, 상기 프로세서(102)는 디폴트 점프 위치를 판독한다. 메모리내의 상기 디폴트 점프 위치는 보통 FFFF0h와 같은 위치에 있다. 블록(142)에서, 상기 프로세서(102)는 ROM BIOS(122)내의 적절한 BIOS 코드 위치(예를 들면, FFFF0h)로의 점프를 수행하고, 상기 BIOS 코드를 RAM 메모리(106)에 복사하고, 그리고 RAM 메모리(106)로부터의 BIOS 코드 명령들을 프로세스하기 시작한다. 블록(144)에서, 프로세서(102)에 의해 프로세스된 상기 BIOS 코드는 파워온 셀프 테스트(POST: power-on self test)를 수행한다.
그 다음에 블록(146)에서, 상기 BIOS 코드는 비디오 컨트롤러, IDE 컨트롤러, SCSI 컨트롤러 등으로부터 추가적인 BIOS 코드를 검색하고, 스타트-업 정보 스크린을 디스플레이한다. 예로서, 상기 비디오 컨트롤러 BIOS는 종종 COOOh에서 발견되고, 상기 IDE 컨트롤러 BIOS 코드는 종종 C800h에서 발견된다. 블록(148)에서, 상기 BIOS 코드는 RAM 메모리 카운트업 테스트와 같은 추가적인 시스템 테스트들, 그리고 COM(직렬) 및 LPT(병렬) 포트들을 식별하는 것을 비롯한 시스템 인벤토리(inventory)를 수행할 수 있다. 상기 추가적인 시스템 테스트들은 원격 관리 서버(90)로 통신 링크를 개시하는 것을 비롯한, ASF, ACPI 및 이더넷 초기화들을 포함할 수 있다. 블록(150)에서, 상기 BIOS 코드는 또한 플러그-앤-플레이 디바이스들 및 다른 유사한 디바이스들을 식별하고, 그 다음, 식별된 디바이스들의 개요 스크린을 디스플레이한다.
블록(152)에서, 상기 BIOS 코드는 부트 위치, 그리고 대응하는 부트 섹터를 식별한다. 상기 부트 위치는 플로피 드라이브, 하드 드라이브, CDROM, 원격 위치 등에 있을 수 있다. 그 다음, 블록(154)에서, 상기 BIOS 코드는 부트 위치에서 부트 섹터 코드를 호출하여 운영 체제에 의해서와 같이 컴퓨터 시스템을 부팅한다.
콜드(cold) 부트 또는 하드(hard) (재)부트에 대하여, 블록들(136-154)에 주어진 디스크립션들의 전체 또는 대부분이 발생할 수 있음에 주목할 필요가 있다. 웜(warm) 부트 또는 소프트(soft) (재)부트 동안, 상기 BIOS 코드는 보통 블록(142)에서 블록(148)으로 점프하여 POST, 메모리 테스트 등을 생략한다.
ASF와 같은 원격 관리 기술들은 원격 관리 하드웨어 및/또는 펌웨어의 초기화가 운영 체제에 의해 감독될 수 있도록 운영 체제의 "하나의 양호한 부트"를 위해 설치되는 NIC(109)에 대해서 서술된다. 개인용 컴퓨터들에 대한 원격 관리에 있어서의 개선들은 원격 관리 하드웨어 및/또는 펌웨어의 초기화 속도를 빠르게 하고, 운영 체제에 대한 의존성을 감소시킨다. 긴 부트 시간을 갖는 컴퓨터 시스템(100)은 생산성을 느리게 하고, 최소한, 사용자들을 짜증나게 한다. 가능하다면 부트 시간을 단축시키는 것이 바람직하다.
본 발명은 일반적으로 컴퓨팅 시스템에 관한 것이고, 특히, 퍼스널 컴퓨터 시스템에서와 같은 원격 관리 용이성을 위한 칩셋 아키텍처에 관한 것이다.
첨부 도면들을 참조로 한 다음의 상세한 설명을 참조하여 본 발명을 이해할 수 있다. 첨부 도면들에서, 동일한 참조 번호들은 유사한 요소들을 나타낸다.
도 1A는 종래기술의 컴퓨터 시스템의 블록도를 예시하고, 도 1B는 종래기술의 사우스 브리지의 블록도를 예시하고, 그리고 도 1C는 종래기술의 원격 관리 장치를 예시하고;
도 2는 ROM에 저장된 코드를 이용하여 컴퓨터 시스템을 부팅하는 종래기술의 방법의 흐름도를 예시하고;
도 3A 및 도 3B는 본 발명의 다양한 양상들에 따른, 원격 관리 장치들을 갖는 컴퓨터 시스템들의 실시예들의 블록도를 예시하고;
도 4는 본 발명의 다양한 양상들에 따른, ASF, ACPI 및/또는 이더넷 성능들을 집적하여 포함하는 ASF 사우스 브리지의 일 실시예의 블록도를 예시하고;
도 5는 본 발명의 다양한 양상들에 따른, 상기 ASF 사우스 브리지의 RTC 배터리 웰에 ASF 레지스터들을 포함하는 ASF 사우스 브리지의 일 실시예의 블록도를 예시하고;
도 6은 본 발명의 다양한 양상들에 따른, 도 4의 상기 ASF 사우스 브리지를 포함하는 컴퓨터 시스템을 부팅하는 방법의 일 실시예의 흐름도를 예시하고; 그리고
도 7A 및 도 7B는 본 발명의 다양한 양상들에 따른, 도 4의 상기 ASF 사우스브리지를 포함하는 컴퓨터 시스템을 동작시키는 방법의 실시예들의 흐름도들을 예시한다.
본 발명은 다양한 수정들 및 변형들을 갖지만, 본원에서는 특정 실시예들을 예시적으로 도면들에 도시하여 상세하게 설명한다. 그러나, 이러한 특정 실시예들은 본 발명을 개시된 특정 형태들로만 한정하지 않음을 이해해야 한다. 본 발명은 첨부된 청구항들에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 수정들, 등가물들 및 대안들을 포함한다.
본 발명의 일 양상에 있어서, 하나의 집적회로가 개시된다. 이 집적회로는 내부 버스 및 그 내부 버스에 접속된 마이크로컨트롤러를 포함한다. 상기 마이크로컨트롤러는 상기 내부 버스를 마스터(master)하도록 구성된다. 다른 실시예들에서, 상기 집적회로는 상기 내부 버스에 연결된 이더넷 컨트롤러 및 마이크로컨트롤러와 이더넷 컨트롤러 사이에 연결되어 상기 마이크로컨트롤러와 상기 이더넷 컨트롤러 사이의 데이터를 버퍼링하는 다수의 버퍼들을 포함한다. 상기 이더넷 컨트롤러 및 상기 마이크로컨트롤러는 상기 내부 버스를 통해서 데이터를 교환하도록 구성된다.
본 발명의 다른 양상에 있어서, 다른 집적회로가 개시된다. 이 집적회로는 내부 버스, 상기 내부 버스에 접속된 마이크로컨트롤러 및 상기 내부 버스에 연결된 시스템 관리 인터럽트 요청 레지스터를 포함한다. 상기 마이크로컨트롤러는 상기 내부 버스를 마스터하도록 구성된다. 상기 시스템 관리 인터럽트 요청 레지스터는 그 시스템 관리 인터럽트 요청 레지스터에 기입된 시스템 관리 인터럽트 벡터에 응답하여 시스템 관리 인터럽트에 대한 요청을 발생시키도록 구성된다. 상기 마이크로컨트롤러는 상기 시스템 관리 인터럽트 벡터를 상기 시스템 관리 인터럽트 요청 레지스터에 기입하도록 구성된다.
본 발명의 또다른 양상에 있어서, 또다른 집적회로가 개시된다. 이 집적회로는 내부 버스, 상기 내부 버스에 접속된 마이크로컨트롤러 및 상기 내부 버스에 연결된 인터럽트 레지스터를 포함한다. 상기 마이크로컨트롤러는 상기 내부 버스를 마스터하도록 구성된다. 상기 인터럽트 레지스터에 기입된 마이크로컨트롤러 인터럽트 벡터에 응답하여 마이크로컨트롤러 인터럽트가 발생된다.
본 발명의 다른 양상에 있어서, 하나의 컴퓨터 시스템이 개시된다. 이 컴퓨터 시스템은 외부 버스, 집적회로 및 상기 외부 버스에 연결된 프로세서를 포함한다. 상기 집적회로는 내부 버스, 상기 내부 버스에 접속된 마이크로컨트롤러, 상기 내부 버스에 연결된 이더넷 컨트롤러, 상기 마이크로컨트롤러와 상기 이더넷 컨트롤러 사이에 연결되어 데이터를 버퍼링하는 다수의 버퍼들 및 상기 외부 버스에 접속된 버스 인터페이스 로직을 포함한다. 상기 마이크로컨트롤러는 상기 내부 버스를 마스터하도록 구성된다. 상기 이더넷 컨트롤러 및 상기 마이크로컨트롤러는 상기 내부 버스를 통해서 데이터를 교환하도록 구성된다. 상기 프로세서는 상기 이더넷 컨트롤러를 이용하여 네트워크를 통해서 통신을 행하도록 구성된다.
본 발명의 또다른 양상에 있어서, 컴퓨터 시스템 동작 방법이 개시된다. 상기 방법은 경보 표준 포맷의 사우스 브리지내의 이더넷 컨트롤러에서 경보 표준 포맷의 메시지를 수신하는 단계와, 상기 경보 표준 포맷의 사우스 브리지내의 상기 이더넷 컨트롤러로부터 상기 경보 표준 포맷의 사우스 브리지내의 내부 버스를 통해서 상기 경보 표준 포맷의 사우스 브리지내의 마이크로컨트롤러에 경보 표준 포맷의 메시지를 전송하는 단계를 포함한다. 상기 경보 표준 포맷의 사우스 브리지내의 상기 마이크로컨트롤러를 경보 표준 포맷 슬레이브(slave) 모드로 동작을 행할 때, 상기 방법은 상기 경보 표준 포맷의 메시지를 상기 경보 표준 포맷의 사우스 브리지내의 상기 마이크로컨트롤러로부터 외부 버스를 통해서 경보 표준 포맷의 네트워크 인터페이스 카드에 전송하는 단계를 포함한다. 상기 경보 표준 포맷의 사우스 브리지내의 상기 마이크로컨트롤러를 경보 표준 포맷 마스터(master) 모드로 동작을 행할 때, 상기 방법은 상기 경보 표준 포맷의 메시지에 대한 확인응답을 상기 경보 표준 포맷의 사우스 브리지내의 상기 마이크로컨트롤러로부터 상기 경보 표준포맷의 사우스 브리지내의 상기 이더넷 컨트롤러에 전송하는 단계를 포함한다.
이하, 본 발명의 예시적인 실시예들이 설명된다. 명확성을 위하여, 본원에서는 실제 구현시의 모든 특징들을 다 설명하지는 않는다. 어떠한 실제 실시예의 전개에 있어서, 실행마다 변하게 되는 시스템 관련 및 사업 관련 제약들과의 호환성과 같은 개발자의 특정한 목표들을 달성하기 위해서는 다수의 실시별 특정한 결정들이 이루어져야 한다는 것을 알 수 있을 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적이지만, 그럼에도 불구하고 본원의 개시의 이익을 갖는 당업자에게 있어서는 일상적인 일이라는 것을 알 수 있을 것이다. 참조 번호와 결합한 문자의 사용은, 그 참조 번호가 연계되는 항목의 대안적인 실시예들 또는 예들을 나타내고자 하는 것이다.
다음의 비-특허 문헌들은 본원에서 완전하게 제시되는 것처럼, 편견 및 권리포기 없이, 본원에서 그대로 참조문헌으로서 인용된다.
이제 도 3A 및 도 3B를 참조하면, 본 발명의 다양한 양상들에 따른, 원격 관리 장치들을 갖는 컴퓨터 시스템들(200A 및 200B)의 실시예들의 블록도들이 도시된다. 도 3A에서, ASF 사우스 브리지(212)는 ASF, ACPI 및/또는 개선된 원격 관리를 위한 이더넷 성능들을 통합하여 포함할 수 있다.
도 3A의 컴퓨터 시스템(200A)은 프로세서(202), 노스 브리지(204), 메모리(206), 진보된 그래픽 포트(Advanced Graphics Port: AGP) 디바이스(208), PCI 버스(210), PCI 커넥터(211), ASF 사우스 브리지(212), 배터리(213), AT부착(AT Attachment: ATA) 인터페이스(214), SM 버스(215), USB 인터페이스(216), LPC 버스(218), 입력/출력 컨트롤러 칩(수퍼I/OTM)(220), 확장된 BIOS 메모리(222) 및 선택적으로, 크립토-프로세서(224)와 보호된 저장장치(230)를 포함한다. 상기 노스 브리지(204) 및 상기 ASF 사우스 브리지(212)는 "칩셋"에 단지 단일 칩 또는 다수의 칩들을 포함할 수 있음에 주목할 필요가 있다. 상기 컴퓨터 시스템(200A)에는 필요에 따라, 다른 버스, 디바이스 및/또는 서브시스템 예를 들면, 캐시, 모뎀, 병렬 또는 직렬 인터페이스, SCSI 인터페이스 등이 포함될 수 있음에 주목할 필요가 있다.
상기 프로세서(202)는 상기 노스 브리지(204)에 연결된다. 상기 노스 브리지(204)는 상기 프로세서(202), 상기 메모리(206), 상기 AGP 디바이스(208), 그리고 상기 PCI 버스(210) 사이에 인터페이스를 제공한다. 상기 ASF 사우스 브리지(212)는 상기 PCI 버스(210)와, 상기 IDE 인터페이스(214), 상기 SM 버스(215), 상기 USB 인터페이스(216) 및 상기 LPC 버스(218)에 연결된 주변장치들, 디바이스들 및 서브시스템들 사이에 인터페이스를 제공한다. 상기 배터리(213)는 상기 ASF 사우스 브리지(212)에 연결되어 도시된다. 상기 수퍼 I/OTM칩(220), 상기 확장된 BIOS(222) 및 크립토-프로세서(224)는 상기 LPC 버스(218)에 연결된다. 상기 보호된 저장장치(230)는 상기 크립토-프로세서(224)를 통해 연결된다.
상기 노스 브리지(204)는 상기 프로세서(202), 메모리(206), 상기 AGP 디바이스(208), 상기 PCI 버스(210)에 연결된 디바이스들, 그리고 상기 ASF 사우스 브리지(212)에 연결된 디바이스들 및 서브시스템들의 사이에 통신 액세스를 제공한다. 전형적으로, 본원에서는 상기 PCI 버스(210)에 접속하여 컴퓨터 시스템(200A)에 연결하는 상기 PCI 커넥터(211)로서 도시된 PCI "슬롯들"에 착탈식 주변장치들이 삽입된다. 대안적으로, 마더보드상에 배치된 디바이스들은 상기 PCI 버스(210)에 직접 접속될 수 있다. 상기 SM 버스(215)는 상기 SM 버스(215) 접속들의 일부분을 위한 상기 PCI 커넥터(211)내의 핀들을 이용함으로써 상기 PCI 버스(210)와 "일체화"되어 도시된다.
상기 ASF 사우스 브리지(212)는 PCI 버스(210)와, 모뎀, 프린터, 키보드, 마우스 등과 같은 다양한 디바이스들 및 서브시스템들과의 사이에 인터페이스를 제공하며, 이들 다양한 디바이스들 및 서브시스템들은 일반적으로 LPC 버스(218)(또는 X-버스 또는 ISA 버스와 같은 그의 전임자들)를 통하여 컴퓨터 시스템(200A)에 연결된다. 상기 ASF 사우스 브리지(212)는 상기 디바이스들을, IDE 인터페이스(214), 바람직하게는 상기 ASF 사우스 브리지(212)의 외부에 있는 마스터들을 지원하는 SM 버스(215), USB 인터페이스(216) 및 LPC 버스(218)를 통하여 컴퓨터 시스템(200A)의 나머지와 인터페이스하는데 이용되는 로직을 포함한다.
상기 LPC 버스(218)의 동작들이 1997년 9월 29일의 종래기술의 로우 핀 카운트 인터페이스 사양(Low Pin Count Interface Specification) 개정 1.0에 대응할 수 있다. 상기 LPC 버스(218)의 동작들은 또한 확장된 LPC 버스 트랜잭션 메커니즘을 이용할 수 있다. 확장된 메모리 어드레스에 디코딩하는 복수의 START 신호들을 이용함으로써, 추가적인 메모리 어드레스들은 표준 LPC 어드레스 범위에서 그 이상으로 이용될 수 있다. 복수의 START 값들의 이용은, 표준 LPC 버스 트랜잭션으로 허용되지만, 상기 디코드 값들의 대부분은 이용되지 않는다.
상기 확장된 BIOS(222)는 상기 BIOS 메모리(122)내의 메모리 위치들과 다르거나 혹은 그에 추가한 추가적인 메모리 위치들을 포함한다. 상기 추가적인 메모리 위치들은 특정 판독/기입 허용들을 갖고 그리고/또는 보안 메모리 위치들일 수 있다. 상기 확장된 BIOS(222)에 대한 메모리 어드레싱은 상기 설명된 확장된 LPC 버스 트랜잭션 메커니즘을 이용할 수 있다. 상기 크립토-프로세서(224)는 상기 보호된 저장장치(230)에 보안성을 제공할 수 있고, 상기 보호된 저장장치(230)와의 액세스는 상기 크립토-프로세서(224)를 통해서 이루어진다.
상기 언급된 바와 같이, 상기 ASF 사우스 브리지(212)는 본 발명의 다양한 양상들에 따른, ASF, ACPI 및/또는 이더넷 기능성을 집적하여 포함할 수 있다. 본 발명의 일 양상에 따른, 상기 컴퓨터 시스템(200A)에 ASF NIC(109)가 존재하지 않기 때문에, 상기 ASF 사우스 브리지(212)는 그것이 파워업 사이클 동안, 상기 컴퓨터 시스템(200A)에 대한 마스터 ASF 컨트롤러여야 함을 인식한다. 상기 컴퓨터 시스템(200A)은 BIOS 로딩의 주요 부분 동안 ASF 사우스 브리지(212)에서 ASF 및/또는 ACPI 자산들을 초기화함으로써 장점적으로 상기 컴퓨터 시스템(100)보다 더 빨리 부팅할 수 있으며, 그 이유는 상기 ASF, ACPI 및/또는 이더넷 하드웨어는 BIOS 코드가 기입되기 전에 BIOS 코드 기입자에게 알려져 있기 때문이다. 상기 BIOS 코드 자체는 그 다음에 임의의 또는 모든 ASF, ACPI 및/또는 이더넷 초기화 데이터 및/또는 펌웨어를 포함하도록 확장될 수 있다. 본 발명의 다양한 실시예들의 추가설명은 하기에 주어진다.
도 3B에서, 상기 컴퓨터 시스템(200B)은 상기 컴퓨터 시스템(200B)이 상기 PCI 커넥터(211)에서 상기 ASF NIC(109)를 포함한다는 점에서 상기 컴퓨터 시스템(200A)과 다르다. 상기 컴퓨터 시스템(200B)에서, 본 발명의 일 양상에 따른 상기 ASF 사우스 브리지(212)는 상기 ASF NIC(109)에 대해 ASF 슬레이브여야 함을 인식해야 한다.
전원 관리 기능들은 보안 실행 모드(secure execution mode: SEM)에서 상기 사우스 브리지에 집적된 보안 하드웨어를 이용하는 것을 포함하여 수행될 수 있다. 전원 관리 및 구성에 대한 하나의 현행 표준으로는, ACPI 사양이 있다. 상기 ACPI 사양에 따라, 제어 방법들, 명령의 타입은 컴퓨터 시스템에 동작을 수행하라고 명령한다. 상기 ACPI 사양은 상기 명령들 중 임의의 것을 실행하는 방법을 알지 못한다. 상기 ACPI 사양은 단지 호출들을 정의하며, 상기 소프트웨어는 그 호출들을 금지된 방식으로 실행하도록 기입되어야 한다. 상기 ACPI 사양의 금지된 방식은 매우 제한적이다. 누구도 당신의 하드웨어내의 어떤 레지스터들을 액세스할 수 없다. 그 레지스터들을 액세스하기 위해서는 SMM에 들어가서 이들 레지스터를 판독할 수 있도록 SMI#(System Management Interrupt: 시스템 관리 인터럽트)을 발생시킬 수 있다. 전원 관리는 예를 들면, 프로세서 전압 및 주파수를 변화시켜서, 동작 한계위로 올리면 프로세서가 파괴되거나, 혹은 동작 한계 아래로 내리면 서비스의 거부에 이르게 할 가능성이 있기 때문에, ACPI 호출들은 SEM 내부와 같은 보안 방식으로 실행되어야 한다.
SEM 내부에서, 각각의 ACPI 호출은 안전한 작동을 위한 어떤 내부적인 법칙에 대하여 검사될 수 있다. 상기 ACPI 요청은 "메일박스"(사우스 브리지내의 한 방향 전용(one-direction-only) 메모리 위치들)의 "인박스(inbox)"(사우스 브리지내의 유입 전용(incoming-only) 메모리 위치들)에 놓일 수 있으며, 상기 인박스로부터 파라미터 값들이 판독되고, 상기 ACPI 요청은 용인성에 대하여 인박스 파라미터들을 이용하여 평가되며, 그 다음에 그 평가 결과들에 근거하여 그 요청을 수행하거나 수행하지 않는다.
시스템 관리 모드(SMM)는 전력을 유지하도록 구현되었던 컴퓨터 시스템에서의 동작 모드이다. 상기 SMM는 제 4 세대 x86 프로세서들을 위해 생성되었으며, x86 동작 모드와 다르다. 더 새로운 세대의 x86 프로세서들이 나타남에 따라, 상기 SMM은 운영 체제에 비교적 투명하게 되었다. 즉, 컴퓨터 시스템들은 상기 SMM에 들어가서 운영 체제에 거의 또는 전혀 영향을 미치지 않는다.
도 4에서, 본 발명의 다양한 양상들에 따라 ASF 사우스 브리지(212)의 일 실시예가 예시된다. 도시된 바와 같이, 내부 사우스 브리지 버스(302)는 사우스 브리지 레지스터(304)와, 이더넷 컨트롤러(344)의 내부 버스 인터페이스(338) 및 LPC 브리지(330)를 연결한다. 상기 사우스 브리지 레지스터(304)는 또한 SMI 요청 레지스터(306), ASF 구성 레지스터(308), 워치독 타이머(WDT)(31), CPU-MC(마이크로컨트롤러) 인터럽트 레지스터(312), CPU-MC 데이터 교환 레지스터(314), ACPI 인터페이스(316), ASF 상태 레지스터(318) 및 사우스 브리지 레지스터 브리지(334)에 연결한다. 상기 사우스 브리지 레지스터 브리지(334)는 또한 MC어드레스/데이터(A/D) 버스(322)에 연결한다.
또한, 상기 MC A/D 버스(322)에는, 메모리(324), ASF 전송(Tx) 버퍼(326), ASF 수신(Rx) 버퍼(328), LPC 브리지(330), RMCP 설정 커맨드 유닛(336) 및 내장형 마이크로프로세서(320)가 연결된다. 상기 MC(320)는 또한 상기 WDT(310)에 연결되며, 상기 CPU-MC 인터럽트 레지스터(312) 및 상기 ACPI 인터페이스(316)로부터 인터럽트(INT)를 수신하도록 연결된다. 상기 ACPI 인터페이스(316)는 또한 SCI 인터럽트 요청을 발생시킨다. 상기 ASF 상태 레지스터(318)는 또한 인터럽트 요청을 발생시킨다. 상기 내장형 이더넷 컨트롤러는 또한 상기 ASF Rx 버퍼(328)에 연결된 Rx 버퍼, 상기 ASF Tx 버퍼(326)에 연결된 Tx 버퍼(340) 및 레지스터(346)를 포함하는 이더넷 코어(344)를 포함한다. 상기 이더넷 코어(344)는 MII(Machine Independent Interface: 머신 독립 인터페이스)를 통해서 PHy(348)에 연결되어 도시된다. 상기 PHy(348)는 상기 ASF 사우스 브리지(212)의 외부에 있을 수 있다.
상기 MC(320)은 SM 버스(215)(미 도시)에 연결된다. 본 발명의 일 양상에 따르면, 상기 MC(320)는 상기 ACPI 사양의 13장에서 주어진 그들의 정의로부터 명명된 상기 APCI 사양의 소위 "13장 인터페이스들"을 이용하여, 상기 SM 버스 프로토콜에 대한 소프트웨어 드라이브 I/O 포트들을 이용한다. 본 실시예 또는 다른 실시예들에서, 상기 프로세서(CPU)(202)는 상기 SM 버스(215)를 마스터할 수 있다. 상기 MC(320)은 고정된 마더보드 내재의 레가시 센서 어드레스들을 상기 BIOS ROM(122) 또는 확장된 BIOS(222) 내에 저장하면서, 상기 메모리(324) 내에 할당가능한 어드레스들을 저장한다. 상기 ASF NIC(109)가 존재하고 상기 ASF 사우스 브리지(212)가 슬레이브 모드에서 동작할 때, 상기 ASF 사우스 브리지(212) 내부의 그 어떤 센서들도 상기 ASF NIC(109)에 인식되어야만 한다.
상기 이더넷 코어(344)를 포함하는 내장형 이더넷 컨트롤러는 부팅 시간에 상기 확장된 BIOS 내에 저장된 BIOS 코드로부터 또는 도시되지 않았으나 EEPROM으로부터 값들을 판독하고 상기 레지스터(346)에 기입하는 상기 MC(320)에 의해 구성될 수 있다. 상기 레지스터(346)는 다수의 저장 위치들 또는 하나 이상의 저장 위치들을 가진 각각의 다수의 레지스터들을 포함할 수 있다는 것에 주목해야한다.
상기 MC(320)는 다수의 도시되지 않은 범용 I/O 핀들을 가질 수 있다는 점을 주목해야 한다. 상기 입력 핀들은 상기 MC(320)에 패닉 인터럽트를 발생하는데 사용될 수 있다. 상기 출력 핀들은 상기 프로세서(202)가 "헝(hung)"일 때 기대되는 마더보드의 기능들을 제어 및 ASF 슬레이브 모드 패닉 발생을 위해 사용될 수 있다. 상기 ASF 슬레이브 모드 패닉 발생은 센서(103) 출력들의 "푸쉬들(pushes)"과 대체될 수 있다. 상기 범용 I/O 입력들은 상기 MC(320)에 대해 인터럽트를 발생하고 바람직하게는 상기 MC(320)에 의해 폴링될 수 있다.
또한 상기 MS(320)은 ASF 외에 상기 ASF 사우스 브리지(212)에 대한 다른 기능성들을 관리, 제어, 모니터 그리고/또는 제공하기 위해 구성된다는 점을 주목해야 한다. 다른 기능성들이란 SEM 기능성을 포함하는 보안, ACPI를 포함하는 시스템 헬스 체킹 또는 본원에서 설명된 것들과 일치하는 다른 기능성들을 포함한다.
상기 SMI 요청 레지스터(306)는 인터럽트 벡터가 상기 SMI 요청 레지스터(306)에 기입될 때 SMI 인터럽트를 발생하기 위해 구성된다. 상기 인터럽트 벡터는 도시되지 않은 인터럽트 컨트롤러에 제공된다.
상기 메모리(324)는 바람직하게는 ROM 그리고/또는 RAM응 포함한다. 상기 MC(320)는 메모리 내의 ROM으로부터 구성 데이터를 판독하고 상기 메모리(324) 내의 RAM 안에 상기 구성 데이터를 섀도우한다. 상기 구성 데이터는 상기 확장된 BIOS(222) 내에 저장되고 상기 RAM 내에 섀도우된다. 상기 ACPI 인터페이스(316)는 상기 ASF 사우스 브리지(212) 내의 도 3에서 보여지는 상기 전원/시스템 관리 코어(233)에 연결된다는 점을 명심해야 한다.
일 실시예에서, 상기 ASF 구성 레지스터(308)는 플러그이고 ASF를 위해 구성된 상기 MC(320)에 대해 구성 레지스터를 플레이한다. ASF는 상기 운영체제가 없을 때 즉 부팅 시간에 아직 로드되지 않거나 헝인 때 주로 사용되고, ASF는 다른 운영 체제와 상호작용하지 않는다.
일 실시예에서, 상기 MC(320)는 내장형 8051 마이크로컨트롤러와 같은 일반적으로 유효한 마이크로컨트롤러이다. 상기 8051 마이크로컨트롤러 및 관련된 마이크로컨트롤러는 본 기술분야에서 잘 알려진 기능성들을 가진다. 상기 8051 마이크로컨트롤러의 전형적인 기능성은 원비트 동작들 5 또는 6 인터럽트들에 대해 최적화된 부울린 프로세서를 가지고 두 개의 외부인 그리고 두 개의 우선 레벨들, 두개나 세개의 타이머들이나 카운터들, 종종 16 비트, 상기 타이머들 중 하나에 의해 정의된 데이터 율을 가진 프로그램가능 전이중통신방식 시리얼 포트, 보통 8 비트 포트와 같은 32 I/O 라인들, RAM 및 선택적인 ROM을 가진 중앙 프로세싱 유닛을 포함한다. 상기 8051 마이크로컨트롤러는 다양한 변화들 내에 존재한다는 것이 알려져 있는데, 각 변화는 본 장에서 채택된다. 다른 마이크로컨트롤러 및 마이크로프로세서 설계들은 또한 상기 MC(320)와 같이 고려된다.
도 5는 본 발명에 따른 상기 ASF 사우스 브리지(212)의 상기 RTC 배터리 웰(225)가 예시된다. CMOS RAM(226A) 및 RTC RAM(226B)로 나누어진 SB RAM(226)에 더하여, 상기 RTC 배터리 웰(225)은 클록 회로(228), 상태 레지스터(250) 및 인에이블 레지스터(252)를 포함한다. 상기 RTC RAM(226B)는 체크섬 에디터(227) 및 클록 데이터(229)를 포함한다. 상기 배터리(213)는 전원을 제공하기 위해 상기 RTC 배터리 웰(225)의 콘텐츠에 연결된다. 상기 상태 레지스터(250)는 상기 컴퓨터 시스템(200)의 상기 ASF 특성들에 대한 상태 정보를 저장하기 위해 구성된다. 상기 인에이블 레지스터(252)는 세트될 때 상기 ASF NIC(109)가 존재하지 않는다는 것을 표시하는 마스터 비트를 저장하기 위해 구성된다. 슬레이브 비트는 대안적으로 저장되어 세트될 때 상기 ASF NIC(109)가 존재한다는 것을 표시한다. 주목할 사항으로써, 도 5에 도시된 ASF 레지스터(250, 252)는 각각 개별적으로는 하나 이상의 저장 위치들 또는 각기 하나 이상의 저장 위치들을 가진 다수의 레지스터들을 포함한다.
상기 ASF 사우스 브리지(212)는 또한 상기 RTC 배터리 웰(225) 외부에, CPU 인터페이스(232), 전력 및 시스템 관리 유닛들(233) 및 다양한 버스 인터페이스 로직 회로들(234)을 포함한다. 상기 클록 회로(228)로 부터의 타임및 데이터의 데이터는 상기 RTC RAM(226B) 내에 상기 클록 데이터(229)로서 저장된다. 상기 RTC RAM(226B) 내의 상기 체크섬 데이터(227)는 상기 CMOS RAM(226A)를 기반으로 계산되어 상기 부팅 과정동안 상기 BIOS 코드에 의해 저장된다. 상기 CPU 인터페이스(232)는 인터럽트 신호 컨트롤러들 및 프로세서 신호 컨트롤러들을 포함한다. 상기 전력 및 시스템 관리 유닛들(233)은 확장된 구성 및 전력 인터페이스(ACPI : Advanced Configuration and Power Interface) 컨트롤러를 포함한다.
도 6은 상기 ASF 사우스 브리지를 포함하는 컴퓨터 시스템을 초기화하는 방법의 실시예의 흐름도이다. 도 6에서 도시되지 않았거나 대체된 도 2 내의 다양한 단계들도 또한 도 6에 포함된 것으로 고려된다.
초기화 동안, 상기 프로세서(202)는 상기 디폴트 점프 위치를 판독한다. 메모리 내의 상기 디폴트 점프 위치는 보통 FFFF0h와 같은 위치에 있다. 블럭(405) 에서, 상기 프로세서(202)는 상기 ROM BIOS(222) 내의 적당한 BIOS 코드 위치 예를 들어 FFFF0h로 점프를 수행하고 상기 BIOS 코드를 상기 RAM 메모리(206)로 복사하고 상기 RAM 메모리(206)로 부터의 상기 BIOS 코드 명령들의 처리를 시작한다. 상기 BIOS 코드 명령들의 처리는 ASF NIC(109)의 존재를 체크하는 것을 포함한다.
결정 블럭(410)에서, 만일 ASF NIC(109)가 존재한다면, 상기 방법은 블럭(415)으로 이어진다. 만일 ASF NIC(109)가 존재하지 않는다면, 상기 방법은 블럭(420)으로 이어진다.
만일 ASF NIC(109)가 존재한다면, ASF 사우스 브리지(212)는 블럭(415)에서 상기 ASF NIC(109)에 대한 슬레이브로써 구성된다. 만일 ASF NIC(109)가 존재하지 않는다면, ASF 사우스 브리지(212)는 블럭(420)에서 상기 ASF 디바이스 마스터로써구성된다. 블럭들(415, 420) 각각은 블럭(425)으로 계속된다.
상기 프로세서(102)에 의해 처리되는 상기 BIOS 코드는 블럭(425)에서, 파워 온 셀프 테스트(POST)를 수행한다. 상기 BIOS 코드는 블럭(430)에서 비디오 컨트롤러, IDE 컨트롤러, SCSI 컨트롤러 등으로부터 추가적인 BIOS 코드를 검색한다. 블럭(435)에서, 상기 BIOS 코드는 RAM 메모리 카운트업 테스트와 같은 추가적인 시스템 테스트들과 COM(직렬의) 및 LPT(병렬의) 포트들을 식별하는 것을 포함하는 시스템 인벤토리(system inventory)를 수행한다. 블럭(440)에서, 상기 BIOS 코드는 또한 플러그 및 플레이 디바이스들 및 다른 유사한 디바이스들을 식별하고 식별된 디바이스들의 요약 스크린을 디스플레이 한다. 블럭(445)에서, 상기 BIOS 코드는 부팅 위치 및 대응하는 부팅 섹터를 식별한다.
블럭(415)에서, 상기 ASF 사우스 브리지(212)를 상기 ASF NIC(109)에 슬레이브로서 구성하는 것은 상기 ASF 인에이블 레지스터(252) 내에 상기 슬레이브 상태를 표시하는 비트를 셋팅하는 것을 포함한다. 블럭(420)에서 상기 ASF 사우스 브리지(212)를 상기 ASF 마스터로서 구성하는 것은 상기 ASF 인에이블 레지스터(252) 내에 상기 마스터 상태를 표시하는 비트를 셋팅하는 것을 포함한다.
도 7A는 본 발명의 일 양상에 따른, 슬레이브 모드에서 상기 ASF 사우스 브리지(212)를 포함하는 컴퓨터 시스템 동작에 관한 방법(500)의 실시예의 흐름도를 묘사한다. 슬레이브 모드에서 상기 ASF 사우스 브리지(212)는 상기 ASF NIC(109)에 의한 내부 센서 상태의 판독들에 응답한다 (블럭 505). 슬레이브 모드에서 상기 ASF 사우스 브리지(212)는 상기 ASF NIC(109) 상에서 시작된 SM 버스(215)폴(poll)들에 응답한다(블럭 510). 슬레이브 모드에서 상기 ASF 사우스 브리지(212)는 또한 상기 ASF NIC(109)에 대한 제어 포인트들을 제공하는바, 제어 포인트들은 상기 ASF NIC(109)로 하여금 상기 컴퓨터 시스템(200)을 리셋하고 상기 컴퓨터 시스템(200)에 대해 전원을 순환시킬 수 있게 한다.
도 7B는 본 발명의 일 양상에 따른, 마스터 모드에서 상기 ASF 사우스 브리지(212)를 포함하는 컴퓨터 시스템 동작에 관한 방법(600)의 실시예의 흐름도를 묘사한다. 마스터 모드에서 상기 ASF 사우스 브리지(212)는 프로그램가능 폴링 율에 따라 상기 SM 버스(215)에 연결된 외부의 센서들을 활발히 폴한다 (블럭 605). 마스터 모드에서 상기 ASF 사우스 브리지(212)는 활발히 폴하거나 아니면 내부의 센서 상태들을 모니터한다 (블럭 610). 마스터 모드에서 상기 ASF 사우스 브리지(212)는 인터럽트들을 발생시키고 그리고/또는 인터럽트들에 응답한다 (블럭 615). 결과적인 외부 센서 상태 값들은 내부적으로 모니터된 센서 값들과 조합되어, 상기 ASF 사우스 브리지(212) 내의 상기 이더넷 코어(344)를 통해 상기 원격 관리 서버(90)로 보고된다 (블럭 620).
본 명세서의 목적에 의해, ROM에 관한 참고가 플래시 메모리 및 다른 실질적으로 비휘발성 메모리 타입에 적용되는 것과 같이 해석된다. 본 장에서 개시된 본 발명의 방법들이 흐름도에 의해 설명되었으나 상기 흐름도들의 다양한 성분들은 생략될 수 있고 다양한 실시예들 내에서 다른 순서로 수행될 수 있다는 점을 주목해야한다. 또한 본원에서 개시된 본 발명의 방법들이 구현상 변화들을 허용할 것이란 점을 주목해야 한다.
상기 개시된 본 발명의 양상들은 하드웨어나 소프트웨어에서 구현될 수 있다. 그래서, 본원의 상세한 설명의 일부는 결과적으로는 하드웨어로 구현된 과정의 관점에서 나타나고 본원의 상세한 설명의 일부는 결과적으로는 컴퓨터 시스템이나 컴퓨팅 디바이스의 메모리 내의 데이터 비트들 상의 동작들의 기호화된 표현들을 포함하는 소프트웨어로 구현된 과정의 관점에서 나타난다. 이러한 설명 및 표현들은 본 기술분야의 당업자들이 그들의 작업의 요지를 효율적으로 하드웨어 및 소프트웨어를 사용하는 기술 분야의 당업자들에게 전달하기 위해 사용된다. 둘 모두의 과정 및 동작은 물리적인 양들의 물리적인 조정들을 요구한다. 보통 소프트웨어에서는 필수적인 것은 아니지만, 이러한 양들은 저장되고 전달되고 조합되고 비교되고 또다르게 조작될 수 있는 전기적, 자기적 또는 광학적 신호들의 형태를 사용한다.
그러나 이러한 모든 것들 및 유사한 용어들은 적당한 물리적 양들과 관련되어 있고 이러한 정량화에 적용되는 단지 편리한 라벨들이라는 것을 명심해야 한다. 본 명세서를 통해 명확하게 언급되지 않았다면 또는 다른 점에서 명백한 것처럼, 이러한 묘사들은 다른 데이터 안으로의 어떤 전기적 디바이스들의 저장 내의 물리적인 즉 전기적, 자기적 또는 광학적인 양들로써 나타난, 유사하게는 상기 저장 내의 또는 전달 또는 디스플레이 장치들 내에서 물리적 양들을 나타낸 데이터를 조작 및 변형시키는 전기적 디바이스의 작동이나 과정을 말한다. 제한 없이, 묘사로 나타난 예시적인 용어들은 용어들 "처리(processing)", "컴퓨팅(computing)", "계산(calculating)", "결정(determining)", "디스플레이(displaying)" 및 유사한것이다.
소프트웨어로 구현된 본 발명의 양상은 전형적으로 어떤 형태의 프로그램 저장 매체에 앤코드 되거나 또는 어떤 형태의 전송 매체에서 구현된다. 상기 프로그램 저장 매체는 자기적 즉, 플로피 디스켓 또는 하드 드라이브이거나 또는 광학적 즉, 컴팩트 디스크 판독 전용 메모리 또는 CD ROM 및 판독 전용 또는 랜덤 액세스 일 수 있다. 유사하게, 상기 전송 매체는 트위스트된 전선 쌍, 동축 케이블, 광학 섬유 기술 분야에 알려진 또는 다른 어떤 적절한 전송 매체일 수 있다. 본 발명은 주어진 구현의 이러한 양상들에 의해 제한되지 않는다.
상기 개시된 특정 실시예들은 단지 예시적인 것으로서, 본 발명은 서로 다르지만, 본원의 가르침의 이득을 갖는 이 기술분야의 당업자들에게 명백한 등가적인 방식으로 변경 및 실행될 수 있다. 또한, 본 발명은 본원에 도시된 구조 또는 설계의 세부적인 사항들에 한정되지 않으며, 하기의 청구항들에 의해서만 정의된다. 따라서, 상기 개시된 특정 실시예들은 본 발명의 청구 범위 내에서 변동 또는 변경될 수 있다. 그러므로, 본원에서 보호받고자 하는 권리는 하기의 청구항들에서 정의된다.

Claims (19)

  1. 내부 버스와 제 1 외부 버스를 연결을 위한 제 1 버스 인터페이스 로직과,
    제 2 외부 버스와 연결을 위한 제 2 버스 인터페이스 로직, 및
    상기 내부 버스에 접속된 마이크로컨트롤러를 포함하며,
    상기 마이크로컨트롤러는 상기 내부 버스를 마스터하도록 구성된 것을 특징으로 하는 집적 회로.
  2. 제 1항에 있어서,
    상기 내부 버스에 연결된 이더넷 컨트롤러와, 여기서 상기 이더넷 컨트롤러 및 상기 마이크로컨트롤러는 상기 내부 버스 위에서 데이터를 교환하기 위해 구성되며; 그리고
    상기 마이크로컨트롤러 및 상기 이더넷 컨트롤러 간에 연결되어, 상기 데이터를 버퍼링하는 다수의 버퍼들을 더 포함하는 것을 특징으로 하는 집적 회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 마이크로컨트롤러는 경보 표준 포맷(Alert Standard Format: ASF) 마스터로서 구성되며,
    상기 이더넷 컨트롤러는 상기 경보 표준 포맷 메세지들을 상기 마이크로컨트롤러에 라우팅 하도록 구성된 것을 특징으로 하는 집적 회로.
  4. 제 2항에 있어서,
    상기 마이크로컨트롤러는 경보 표준 포맷(Alert Standard Format: ASF) 슬레이브로서 구성되며
    상기 이더넷 컨트롤러는 상기 경보 표준 포맷 메세지들을 외부 경보 표준 포맷 마스터에 라우팅 하도록 구성된 것을 특징으로 하는 집적 회로.
  5. 제 1항, 제 2항 또는 제 4항에 있어서,
    상기 내부 버스와 접속된 원격 관리 및 제어 프로토콜 세트 커맨드 유닛을 더 포함하고,
    상기 원격 관리 및 제어 프로토콜 세트 커맨드 유닛은 원격 관리를 실행하고 상기 이더넷 컨트롤러를 통하여 외부 관리 서버로부터 수신된 프로토콜 커맨드들을 제어하도록 구성된 것을 특징으로 하는 집적 회로.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 내부 버스에 연결된 시스템 관리 인터럽트 요청 레지스터를 더 포함하고,
    상기 시스템 관리 인터럽트 요청 레지스터는 상기 시스템 관리 인터럽트 요청 레지스터에 기입된 시스템 관리 인터럽트 벡터에 응답하여, 시스템 관리 인터럽트에 대한 요청을 발생하도록 구성되며,
    상기 마이크로컨트롤러는 시스템 관리 인터럽트 벡터를 시스템 관리 인터럽트 요청 레지스터에 기입하도록 구성된 것을 특징으로 하는 집적 회로.
  7. 제 6항에 있어서,
    상기 내부 버스에 연결된 타이머를 더 포함하고,
    상기 마이크로컨트롤러는 상기 타이머의 만료에 응답하여, 상기 시스템 관리 인터럽트 벡터를 상기 시스템 관리 인터럽트 요청 레지스터에 기입하도록 구성된 것을 특징으로 하는 집적 회로.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 내부 버스에 연결된 인터럽트 레지스터를 더 포함하고,
    상기 마이크로컨트롤러 인터럽트는 상기 인터럽트 레지스터에 기입된 마이크로컨트롤러 인터럽트 벡터에 응답하여 발생되는 것을 특징으로 하는 집적 회로.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 내부 버스에 연결된 데이터 교환 레지스터를 더 포함하고,
    상기 데이터 교환 레지스터는 상기 마이크로컨트롤러로부터의 데이터를 저장하거나 또는 상기 마이크로컨트롤러에 대한 데이터를 저장하도록 구성되고,
    상기 마이크로컨트롤러는 데이터를 상기 데이터 교환 레지스터에 기입하도록 구성되고,
    상기 마이크로컨트롤러는 상기 데이터 교환 레지스터로부터 데이터를 판독하도록 구성된 것을 특징으로 하는 집적 회로.
  10. 제 8항 또는 제 9항에 있어서,
    상기 내부 버스에 연결된 시스템 관리 인터럽트 요청 레지스터를 더 포함하고,
    상기 시스템 관리 인터럽트 요청 레지스터는 상기 시스템 관리 인터럽트 요청 레지스터에 기입된 시스템 관리 인터럽트 벡터에 응답하여, 시스템 관리 인터럽트에 관한 요청을 발생하도록 구성되며,
    상기 마이크로컨트롤러는 상기 시스템 관리 인터럽트 벡터를 상기 시스템 관리 인터럽트 요청 레지스터에 기입하도록 구성된 것을 특징으로 하는 집적 회로.
  11. 제 2항 또는 제 4항 중 어느 한 항에 있어서,
    상기 집적 회로는 컴퓨터 시스템내에 통합되며, 상기 컴퓨터 시스템은 외부 버스를 더 포함하며, 상기 집적 회로는 상기 외부 버스에 연결되는 것을 특징으로 하는 집적 회로.
  12. 제 11항에 있어서,
    상기 컴퓨터 시스템은 상기 외부 버스에 연결된 프로세서를 더 포함하며,
    상기 프로세서는 상기 집적 회로 내의 상기 이더넷을 이용하여 네트워크를통해 통신을 행하도록 구성된 것을 특징으로 하는 집적 회로.
  13. 제 11항 또는 제 12항에 있어서,
    상기 컴퓨터 시스템은 상기 외부 버스에 연결된 하나 이상의 센서들을 더 포함하고,
    상기 이더넷 컨트롤러는 네트워크를 통해 상기 센서들로부터 데이터를 송신하도록 구성되는 것을 특징으로 하는 집적 회로.
  14. 제 11항 내지 제 13항 중 어는 한 항에 있어서,
    상기 마이크로컨트롤러는 경보 표준 포맷 마스터로서 구성되고,
    상기 이더넷 컨트롤러는 경보 표준 포맷 메세지들을 상기 마이크로컨트롤러에 라우팅 하도록 구성된 것을 특징으로 하는 집적 회로.
  15. 제 11항 내지 제 13항 중 어느 한 항에 있어서,
    상기 컴퓨터 시스템은 상기 집적 회로 및 상기 프로세서에 연결된 네트워크 인터페이스 카드를 더 포함하고,
    상기 네트워크 인터페이스 카드는 경보 표준 포맷 마스터로서 구성되며,
    상기 마이크로컨트롤러는 경보 표준 포맷 슬레이브로서 구성되며, 상기 이더넷 컨트롤러는 경보 표준 포맷 메세지들을 상기 네트워크 인터페이스 카드에 라우팅 하도록 구성된 것을 특징으로 하는 집적 회로.
  16. 경보 표준 포맷 사우스 브리지 내의 이더넷 컨트롤러에서 경보 표준 포맷 메세지를 수신하는 단계와;
    상기 경보 표준 포맷 사우스 브리지 내의 상기 이더넷 컨트롤러로부터의 상기 경보 표준 포맷 메세지를, 상기 경보 표준 포맷 사우스 브리지 내의 내부 버스 를 통해 상기 경보 표준 포맷 사우스 브리지 내의 마이크로컨트롤러에 송신하는 단계와;
    상기 경보 표준 포맷 사우스 브리지 내의 마이크로컨트롤러를 경보 표준 포맷 슬레이브 모드에서 동작시킬 때, 외부 버스 상에서 상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러로부터의 상기 경보 표준 포맷 메세지를 외부 버스를 통해 상기 경보 표준 포맷 네트워크 인터페이스 카드에 송신하는 단계와; 그리고
    상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러를 경보 표준 포맷 마스터 모드에서 동작시킬 때, 상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러로부터의 상기 경보 표준 포맷 메세지에 대한 승인을 상기 경보 표준 포맷 사우스 브리지 내의 이더넷 컨트롤러에 전송하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  17. 제 16항에 있어서,
    상기 경보 표준 포맷 메세지에 응답하여, 다수의 경보 표준 포맷 사우스 브리지 레지스터들 중 하나 이상으로부터 데이터를 판독하는 단계와;
    상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러를 상기 경보 표준 포맷 슬레이브 모드에서 동작시킬 때, 상기 다수의 경보 표준 포맷 사우스 브리지 레지스터들 중 하나 이상으로부터의 상기 데이터를, 상기 네트워크 인터페이스 카드로부터 상기 외부 버스를 통해 상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러에 전송하는 단계와; 그리고
    상기 다수의 경보 표준 포맷 사우스 브리지 레지스터들 중 하나 이상으로부터의 상기 데이터를 상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러로부터 상기 내부 브리지를 통해 상기 경보 표준 포맷 사우스 브리지 내의 상기 이더넷 컨트롤러로 전송하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  18. 제 17항에 있어서,
    상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러를 상기 경보 표준 포맷 마스터 모드에서 동작시키는 것은, 상기 경보 표준 포맷 센서 상태 값들에 관해 상기 컴퓨터 시스템 내의 경보 표준 포맷을 폴링하고, 그리고 상기 경보 표준 센서 상태 값들에 대한 외부 관리 서버로부터의 요청들에 응답하는 것을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
  19. 제 17항에 있어서,
    상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로콘토롤러를 상기 경보 표준 포맷 슬레이브 모드에서 동작시키는 것은,
    상기 경보 표준 포맷 사우스 브리지 내의 상기 마이크로컨트롤러에 의해, 상기 경보 표준 포맷 네트워크 인터페이스로부터의 경보 표준 포맷 요청들에 응답하는 것을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 동작 방법.
KR1020047006657A 2001-11-01 2002-09-12 내장형 마이크로컨트롤러를 가진 마이크로컴퓨터 브리지 아키텍처 KR100946395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/033,142 US6963948B1 (en) 2001-11-01 2001-11-01 Microcomputer bridge architecture with an embedded microcontroller
US10/033,142 2001-11-01
PCT/US2002/028980 WO2003038646A2 (en) 2001-11-01 2002-09-12 Microcomputer bridge architecture with an embedded microcontroller

Publications (2)

Publication Number Publication Date
KR20040060965A true KR20040060965A (ko) 2004-07-06
KR100946395B1 KR100946395B1 (ko) 2010-03-09

Family

ID=21868772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006657A KR100946395B1 (ko) 2001-11-01 2002-09-12 내장형 마이크로컨트롤러를 가진 마이크로컴퓨터 브리지 아키텍처

Country Status (8)

Country Link
US (1) US6963948B1 (ko)
EP (1) EP1442389A2 (ko)
JP (1) JP4388374B2 (ko)
KR (1) KR100946395B1 (ko)
CN (1) CN100388263C (ko)
AU (1) AU2002343360A1 (ko)
TW (1) TWI221984B (ko)
WO (1) WO2003038646A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588282B (en) * 2002-10-22 2004-05-21 Via Tech Inc System capable of managing peripheral input/output control device
US20050066218A1 (en) * 2003-09-24 2005-03-24 Stachura Thomas L. Method and apparatus for alert failover
WO2005089241A2 (en) 2004-03-13 2005-09-29 Cluster Resources, Inc. System and method for providing object triggers
US8782654B2 (en) 2004-03-13 2014-07-15 Adaptive Computing Enterprises, Inc. Co-allocating a reservation spanning different compute resources types
US20070266388A1 (en) 2004-06-18 2007-11-15 Cluster Resources, Inc. System and method for providing advanced reservations in a compute environment
US8176490B1 (en) 2004-08-20 2012-05-08 Adaptive Computing Enterprises, Inc. System and method of interfacing a workload manager and scheduler with an identity manager
US8271980B2 (en) 2004-11-08 2012-09-18 Adaptive Computing Enterprises, Inc. System and method of providing system jobs within a compute environment
US8863143B2 (en) 2006-03-16 2014-10-14 Adaptive Computing Enterprises, Inc. System and method for managing a hybrid compute environment
US8631130B2 (en) 2005-03-16 2014-01-14 Adaptive Computing Enterprises, Inc. Reserving resources in an on-demand compute environment from a local compute environment
US9231886B2 (en) 2005-03-16 2016-01-05 Adaptive Computing Enterprises, Inc. Simple integration of an on-demand compute environment
CA2603577A1 (en) 2005-04-07 2006-10-12 Cluster Resources, Inc. On-demand access to compute resources
TWI332771B (en) 2006-09-04 2010-11-01 Via Tech Inc Receiver and test method therefor
TWI335509B (en) * 2007-03-07 2011-01-01 Via Tech Inc A method for accessing memory data
KR100907549B1 (ko) * 2007-03-15 2009-07-14 주식회사넥싸이트 Ｓｍｂｕｓ마스터의 오 동작 검출 방법
CN100470531C (zh) * 2007-07-30 2009-03-18 威盛电子股份有限公司 桥接器及电子系统的数据清除方法
US8041773B2 (en) 2007-09-24 2011-10-18 The Research Foundation Of State University Of New York Automatic clustering for self-organizing grids
WO2010108184A2 (en) * 2009-03-20 2010-09-23 Darrell Mcdowell Communications platform
US9069929B2 (en) * 2011-10-31 2015-06-30 Iii Holdings 2, Llc Arbitrating usage of serial port in node card of scalable and modular servers
US9465771B2 (en) 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
US20110103391A1 (en) 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
US8599863B2 (en) 2009-10-30 2013-12-03 Calxeda, Inc. System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US9054990B2 (en) 2009-10-30 2015-06-09 Iii Holdings 2, Llc System and method for data center security enhancements leveraging server SOCs or server fabrics
US9077654B2 (en) 2009-10-30 2015-07-07 Iii Holdings 2, Llc System and method for data center security enhancements leveraging managed server SOCs
US9876735B2 (en) 2009-10-30 2018-01-23 Iii Holdings 2, Llc Performance and power optimized computer system architectures and methods leveraging power optimized tree fabric interconnect
US20130107444A1 (en) 2011-10-28 2013-05-02 Calxeda, Inc. System and method for flexible storage and networking provisioning in large scalable processor installations
US9648102B1 (en) 2012-12-27 2017-05-09 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US9680770B2 (en) 2009-10-30 2017-06-13 Iii Holdings 2, Llc System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US10877695B2 (en) 2009-10-30 2020-12-29 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US9311269B2 (en) 2009-10-30 2016-04-12 Iii Holdings 2, Llc Network proxy for high-performance, low-power data center interconnect fabric
US11720290B2 (en) 2009-10-30 2023-08-08 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281869B1 (ko) * 1995-07-28 2001-02-15 윤종용 보안 기능을 갖는 개인용 컴퓨터, 그의 보안 방법 및 그 보안 장치의 설치 및 제거방법
US5742833A (en) * 1995-11-30 1998-04-21 International Business Machines Corporation Programmable power management system and method for network computer stations
TW329487B (en) * 1996-10-29 1998-04-11 Mitsubishi Electric Corp Device for processing data and method therefor
US6012154A (en) * 1997-09-18 2000-01-04 Intel Corporation Method and apparatus for detecting and recovering from computer system malfunction
US6253272B1 (en) 1998-06-02 2001-06-26 Adaptec, Inc. Execution suspension and resumption in multi-tasking host adapters
US6182235B1 (en) * 1998-12-30 2001-01-30 Dallas Semiconductor Corporation Microcontroller with a user configurable pulse width modulator
US6714977B1 (en) * 1999-10-27 2004-03-30 Netbotz, Inc. Method and system for monitoring computer networks and equipment
TW530203B (en) * 2000-04-19 2003-05-01 Ali Corp Data processing system
AU2002257217A1 (en) * 2001-04-24 2002-11-05 Broadcom Corporation Alerting system, architecture and circuitry

Also Published As

Publication number Publication date
US6963948B1 (en) 2005-11-08
JP4388374B2 (ja) 2009-12-24
KR100946395B1 (ko) 2010-03-09
CN1582438A (zh) 2005-02-16
AU2002343360A1 (en) 2003-05-12
EP1442389A2 (en) 2004-08-04
CN100388263C (zh) 2008-05-14
WO2003038646A3 (en) 2004-04-29
TWI221984B (en) 2004-10-11
WO2003038646A2 (en) 2003-05-08
JP2005508049A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
KR100946395B1 (ko) 내장형 마이크로컨트롤러를 가진 마이크로컴퓨터 브리지 아키텍처
KR100947125B1 (ko) 강화된 보안을 위하여 보안 디바이스의 직접 접속을구비한 내장형 프로세서
US8060882B2 (en) Processing tasks with failure recovery
US7194665B2 (en) ASF state determination using chipset-resident watchdog timer
TWI610167B (zh) 改善平台管理的計算裝置建置方法、保持電腦可執行指令之非暫存媒體及配置為提供強化管理資訊之計算裝置
US7793010B2 (en) Bus system with multiple modes of operation
US9542201B2 (en) Network bios management
JP2015062131A (ja) Ｍｍｃ／ｓｄデバイスからホストデバイスをブートする方法，ｍｍｃ／ｓｄデバイスからブート可能なホストデバイス及びホストデバイスをブートできるｍｍｃ／ｓｄデバイス
US20150356034A1 (en) Embedded microcontroller and buses
JP4117193B2 (ja) コンピューティング・デバイスにおいてポートを有効化する方法
US10210842B2 (en) Techniques of displaying host data on a monitor connected to a service processor during pre-boot initialization stage
US6892332B1 (en) Hardware interlock mechanism using a watchdog timer
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
US7003607B1 (en) Managing a controller embedded in a bridge
US10509656B2 (en) Techniques of providing policy options to enable and disable system components
US7263716B1 (en) Remote management mechanism to prevent illegal system commands
US7120720B1 (en) Microcomputer bridge for remote manageability
CN114968386A (zh) 一种电子设备的设备信息管理方法、装置及设备
Intel Intel® Desktop Board DB43LD Technical Product Specification
US11593121B1 (en) Remotely disabling execution of firmware components
US10782764B2 (en) Techniques of emulating an ACPI controller on a service processor
US6233638B1 (en) System for configuring peer devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee