KR20040059943A - 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 - Google Patents
질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR20040059943A KR20040059943A KR1020020086449A KR20020086449A KR20040059943A KR 20040059943 A KR20040059943 A KR 20040059943A KR 1020020086449 A KR1020020086449 A KR 1020020086449A KR 20020086449 A KR20020086449 A KR 20020086449A KR 20040059943 A KR20040059943 A KR 20040059943A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- image sensor
- film
- trench structure
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 40
- 239000001257 hydrogen Substances 0.000 title claims abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 18
- 238000000137 annealing Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000002002 slurry Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 24
- 238000002161 passivation Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 질화막과 수소어닐공정을 소자분리막 형성공정에 도입하여 이미지센서의 암전류를 감소시킨 발명이다. 이를 위한 본 발명은 트렌치 소자분리막과 포토다이오드를 구비한 시모스 이미지센서의 제조방법에 있어서, 반도체 기판 상에 트렌치 구조를 형성하는 단계; 상기 트렌치 구조의 표면을 따라 상기 기판 상에 버퍼산화막과 질화막을 적층하여 형성하는 단계; 결과물 상에 수소어닐공정을 실시하는 단계; 산화막을 이용하여 상기 트렌치 구조를 매립하는 단계; 상기 질화막과 상기 산화막을 일정부분 제거하여 표면을 평탄화하는 단계; 및 상기 트렌치 구조에 인접하는 포토다이오드를 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 시모스 이미지센서에 관한 것으로, 특히 트렌치 구조를 이용한 소자분리막 형성에 있어서, 트렌치 구조를 매립하는데 질화막도 이용하며, 또한 수소어닐 공정을 도입하여 암전류를 감소시킨 발명이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역(102)의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
상기한 구조의 단위화소를 구비한 시모스 이미지센서에서는, 칼라 이미지를 구현하기 위해 광감지부분 상부에 칼라필터가 어레이되어 있다. 칼라필터 어레이(Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다.
그리고, 이미지센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화 하는 로직회로 부분으로 구성되어 있는 바, 광감도를 높이기 위하여 전체 이미지센서 소자에서 광감지부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다.
따라서, 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼라필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.
도1b는 이와같이 칼라필터와 마이크로렌즈를 포함하는 시모스 이미지센서의 단면을 도시한 단면도로서 이를 참조하여 설명한다. 먼저, 반도체 기판(10) 상에 활성영역과 필드영역을 정의하는 소자분리막(11)이 형성되어 있으며, 각각의 단위화소에는 포토다이오드 등으로 이루어진 광감지 수단(12)이 형성되어 있는데, 도1b에서는 단위화소를 구성하는 각각의 트랜지스터들은 도시하지 않았다.
이와같이 소자분리막(11)과 광감지 수단(12)을 비롯한 관련소자들이 형성된 이후에, 층간절연막(13)이 반도체 기판(10) 상에 형성되고 이후에 층간절연막(13) 상에 최종금속배선(14)이 형성된다. 도1b에서는 1개의 금속배선(14)이 사용되는 경우를 도시하였지만 더 많은 금속배선이 사용될 수도 있으며, 본 발명의 일실시예에서는 1개의 금속배선이 사용되는 경우를 예로들어 설명하였으므로 이를 최종금속배선(14)이라 칭한다. 이때, 금속배선은 광감지 수단(12)으로 입사하는 빛을 가리지 않기 위해 의도적으로 레이아웃(layout) 되어 형성된다.
이와같이 최종금속배선(14)을 형성한 이후에, 습기나 스크래치(scratch) 등으로 부터 소자를 보호하기 위하여 최종금속배선 상에 패시베이션막(15)을 형성한다. 페시베이션막(15) 상에는 칼라이미지 구현을 위한 칼라필터(16)가 형성되는데, 칼라필터로는 통상적으로 염색된 포토레지스트를 사용하며 각각의 단위화소마다 하나의 칼라필터(16)가 형성되어, 입사하는 빛으로부터 색을 분리해 낸다.
칼라필터(16)는 보통 단차를 가지며 형성되므로, 후속공정으로 형성될 마이크로렌즈가 평탄화된 표면에서 형성되기 위하여는 칼라필터로 인한 단차를 없애야 한다. 이를 위하여 칼라필터(16) 상에 평탄화막(17)이 형성되며, 이와같은 평탄화막(17) 상에 마이크로렌즈(18)가 형성된다. 마이크로렌즈(18)는 직사각형 형태의 감광막을 플로우(flow)시켜서 돔(dome)형태의 마이크로렌즈를 형성할 수 있다. 마이크로렌즈의 상부에는 마이크로렌즈를 보호하기 위해 저온산화막(Low Temperature Oxide : LTO)(19)이 형성된다.
이와같은 종래의 시모스 이미지센서에서는 암전류를 감소시키기 위해, 페시베이션막(15)으로 산화막과 질화막이 적층된 구조가 널리 사용하였다.
이는 페시베이션막으로 산화막계열의 막만을 사용하는 경우의 단점을 보완하기 위한 것으로, 페시베이션막으로 산화막계열의 막만을 사용하는 경우에는 후속 수소어닐공정에서 수소이온이 실리콘 기판쪽을 용이하게 침투하지 못하여 암전류를 감소하는데 적당하지 못하였다. 즉, 암전류는 기판의 표면에 발생한 결함에트랩(trap)된 전자들에 의해 발생하는데, 수소이온이 기판까지 침투해 들어가면, 수소이온이 트랩된 전자들과 결합함으로써 암전류 소스를 감소시키게 된다.
그런데, 산화막계열의 페시베이션막의 경우는 이와같은 수소의 침투가 용이하기 못하였기 때문에, 페시베이션막으로 산화막과 질화막이 적층된 구조를 사용하고 수소어닐을 적용하는 방법이 널리 이용되고 있었다.
하지만, 이와같이 산화막과 질화막이 적층된 구조를 페시베이션막으로 사용하게 되면, 다음과 같은 단점이 있었다.
첫째, 질화막이 페시베이션막으로 사용될 경우, 질화막이 자체적으로 갖고 있는 스트레스(stress) 때문에 소잉(sawing) 공정이나 또는 패키지(package) 공정에서 LTO 크랙이 발생하는 문제가 있었다.
둘째, 기본적으로 페시베이션막과 실리콘 기판까지의 수직거리는 20000 ∼ 30000Å 정도나 되므로 수소어닐공정을 진행하여도 암전류 방지효과가 탁월하지 못하였다.
셋째, 페시베이션막으로 산화막과 질화막이 적층된 구조를 사용할 경우에는 광 투과율이 저하되는 단점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 소자분리막 형성공에 질화막을 적용하고 또한 수소어닐공정을 도입함으로써 암전류를 감소시킨 시모스 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.
도1a은 통상적인 시모스 이미지센서의 단위화소의 구조를 도시한 회로도,
도1b는 칼라필터와 마이크로렌즈를 포함하는 시모스 이미지센서의 단면을 도시한 단면도,
도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 도시한 공정단면도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판 21 : 에피층
22 : 제 1 마스크 23 : 제 2 마스크
24 : 채널스톱이온주입영역 25 : 버퍼산화막
26 : 질화막 27 : 실리콘산화막
28 : 게이트전극 29 : 포토다이오드용 n형 이온주입영역
30 : 스페이서 31 : 포토다이오드용 p형 이온주입영역
32 : 플로팅확산영역
상기한 목적을 달성하기 위한 본 발명은, 트렌치 소자분리막과 포토다이오드를 구비한 시모스 이미지센서의 제조방법에 있어서, 반도체 기판 상에 트렌치 구조를 형성하는 단계; 상기 트렌치 구조의 표면을 따라 상기 기판 상에 버퍼산화막과 질화막을 적층하여 형성하는 단계; 결과물 상에 수소어닐공정을 실시하는 단계; 산화막을 이용하여 상기 트렌치 구조를 매립하는 단계; 상기 질화막과 상기 산화막을 일정부분 제거하여 표면을 평탄화하는 단계; 및 상기 트렌치 구조에 인접하는 포토다이오드를 형성하는 단계를 포함하여 이루어진다.
본 발명은 페시베이션막으로 질화막을 사용하지 않고, 대신에 소자분리막 형성공정에 질화막을 도입하여 필드절연막을 질화막과 산화막의 이중막으로 형성한 이후에 수소어닐공정을 실시하여 암전류를 감소시킨 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도로서, 이를 참조하여 본 발명의 일실시예에 따른 시모스 이미지센서 및 그 제조방법을 설명한다.
먼저, 도2a를 참조하면 상대적으로 고농도인 p형 반도체 기판(20) 상에 저농도인 p형 에피층(21)을 형성한다. 이와같이 p형 에피층(21)을 성장시키는 이유는,저농도의 p형 에피층(21)이 존재하므로 포토다이오드(PD)의 공핍층 깊이를 증가시킬 수 있어 우수한 광감도특성을 얻을 수 있고, 포토다이오드(PD)의 공핍층이 도달하지 않는 p형 기판(20) 깊은 곳에서 발생될 수 있는 광전하들의 불규칙한 이동에 의한 단위화소간 크로스토크 현상을 고농도의 p형 기판(20)의 존재로 광전하들을 재결합시키므로써 방지할 수 있기 때문이다.
이어서, p형 에피층의 상부에 포토레지트(22)를 도포하고 이를 패터닝하여, 에피층(21)의 소정영역을 선택적으로 노출시키는 제 1 마스크(22)를 형성한다.
다음으로 도2b에 도시된 바와같이 제 1 마스크(22)를 이용하여 에피층의 표면을 식각하여 트렌치 구조를 형성한다. 이어서 피모스(PMOS) 트랜지스터 또는 일반형(normal) 트랜지스터가 형성될 영역을 덮은 제 2 마스크(23)를 형성하고 제 1 및 제 2 마스크(22, 23)를 이온주입마스크로 하여 채널스톱 이온주입공정을 진행한다.
채널스톱 이온주입공정은 소정의 각도(tilt)와 로데이션 스킴(rotation scheme)을 이용하여 수행되며, 결과적으로 도2b에 도시된 바와같이, 공핍형(Depletion mode) 트랜지스터가 형성되는 영역의 소자분리막(21)의 측벽 및 저면에만 채널스톱 이온주입영역(24)이 형성된다. 채널스톱 이온주입공정은 보론(B11)을 소스로 하여 수행되며, 3.5 ×1012의 도즈량과 35KeV의 이온주입에너지를 이용한다. 이와같은 채널스톱 이온주입영역(24)은 포토다이오드와의 경계면에 위치하여, 결정격자 결함이 많은 트렌치 구조의 엣지부분과 포토다이오드를 격리시켜 암전류를 감소시키는 역할을 한다.
이때, 공핍형 트랜지스터는 native 트랜지스터라 부르기도 하며, 시모스 이미지센서에는 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)만이 공핍형 트랜지스터로 구성되며, 나머지 트랜지스터는 피모스(PMOS) 트랜지스터이거나 또는 일반형 엔모스(normal NMOS) 트랜지스터이다.
다음으로 도2c에 도시된 바와같이 제 1 마스크(22) 및 제 2 마스크(23)를 제거한 후, 트렌치 구조의 측벽 및 저면을 포함하는 에피층 상에 버퍼산화막(25)을 형성한다. 버퍼산화막은 후속으로 형성될 질화막과 실리콘 기판 사이에 위치하여 스트레스를 완하하는 역할을 한다.
다음으로 버퍼산화막(25)의 표면을 따라 질화막(26)을 1000 ∼ 1500Å 의 두께로 형성한다. 질화막으로는 플라즈마 여기(Plasma Enhanced) 질화막 또는 산화질화막(Si3N4)이 사용된다. 형성하고 수소어닐 공정을 수행한다. 이와같은 질화막은 수소어닐공정과 더불어 트렌치 구조의 엣지부분에 존재하는 잉여전자(free electron)의 농도를 감소시키는 역할을 한다.
트렌치 구조의 엣지부분에 존재하는 잉여전자는 암전류 소스로 작용하기 때문에, 수소어닐공정을 수행하면, 질화막(26)에 함유된 수소이온의 농도가 높아지며, 이러한 수소이온들은 잉여전자와의 재결합(recombination)을 통해 암전류 소스를 감소시킨다.
이와같이 질화막을 형성한 이후에 도2d에 도시된 바와같이 트렌치 구조에HDP(High Density Plasma) 산화막(27)을 도포하고 일련의 평탄화공정을 통해 표면을 평탄화한다. HDP 산화막(27)은 단차피복성은 매우 우수하나 평탄화 특성이 좋지 못하므로, 마스킹 공정과 식각공정을 통해 도2d에 도시된 바와같이 표면을 평탄화한다.
다음으로 질화막(26)을 제거하여 도2e에 도시된 바와같이 트렌치 소자분리막 형성공정을 완료하는데, 질화막을 제거하는 방법으로는 첫째, 습식식각법을 이용하여 먼저 질화막을 제거한 후, HDP 산화막()을 제거하여 도2e에 도시된 바와같이 형태를 만드는 방법이 있으며 둘째로는, 질화막(26)과 산화막(27)을 거의 비슷한 비율로 식각하는 슬러리(slurry)를 이용한 화학기계연마법을 버퍼산화막(25)이 노출될때까지 적용하여 도2e에 도시된 바와같은 트렌치 소자분리막을 형성할 수 있다.
도2f는 이와같이 트렌치 소자분리막이 완성된 이후에, 게이트전극 및 포토다이오드가 완성된 모습을 보인 단면도로서 트랜스퍼 트랜지스터의 게이트전극(28)과, 포토다이오드용 n형 이온주입영역(29)과 포토다이오드용 p형 이온주입영역(31) 및 플로팅확산영역(32)이 도시되어 있다.
본 발명에 따르면, 트렌치 소자분리막으로 질화막을 추가로 적용하고, 수소어닐공정을 도입함으로써 소자분리막의 엣지부분에 존재하는 잉여전자의 농도를 감소시킬 수 있어 암전류가 감소하는 장점이 있다. 또한, 본 발명에서는 페시베이션막으로 질화막 대신에 산화막계열의 막을 사용함으로 광투과율을 높일 수 있으며, 또한 종래에 문제시 되던 LTO 크랙 또한 방지할 수 있는 장점이 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 트렌치 소자분리막으로 질화막을 추가 적용하고 또한 수소어닐공정을 적용함으로써 트렌치 구조의 엣지에 존재하는 암전류 소스를 감소시키는 장점이 있으며 또한, 광 투과율을 증가시키고 LTO 크랙을 방지하는 장점이 있다.
Claims (7)
- 트렌치 소자분리막과 포토다이오드를 구비한 시모스 이미지센서의 제조방법에 있어서,반도체 기판 상에 트렌치 구조를 형성하는 단계;상기 트렌치 구조의 표면을 따라 상기 기판 상에 버퍼산화막과 질화막을 적층하여 형성하는 단계;결과물 상에 수소어닐공정을 실시하는 단계;산화막을 이용하여 상기 트렌치 구조를 매립하는 단계;상기 질화막과 상기 산화막을 일정부분 제거하여 표면을 평탄화하는 단계; 및상기 트렌치 구조에 인접하는 포토다이오드를 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 트렌치 구조를 형성하는 단계는,공핍형 트랜지스터가 형성될 영역에 해당하는 트렌치 구조에만 채널스톱 이온주입공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는
- 제 1 항에 있어서,상기 질화막과 상기 산화막을 일정부분 제거하여 표면을 평탄화하는 단계는,상기 질화막과 상기 산화막을 유사한 비율로 식각하는 슬러리를 이용한 화학기계연마를 적용하는 것을 특징으로 하는
- 제 1 항에 있어서,상기 질화막과 상기 산화막을 일정부분 제거하여 표면을 평탄화하는 단계는,습식식각법으로 상기 트렌치 구조를 제외한 상기 기판 상에 형성된 질화막을 제거하는 단계;습식식각법으로 상기 트렌치 구조를 매립한 상기 산화막을 일정부분 제거하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 질화막은 플라즈마 여기 질화막 또는 산화질화막인 것을 특징으로 하는를 포함하는 이미지센서.
- 제 1 항에 있어서,상기 산화막은 HDP 산화막인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 산화막을 이용하여 상기 트렌치 구조를 매립하는 단계는,상기 HDP 산화막을 이용하여 트렌치 구조를 매립한 후, 상기 HDP 산화막을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086449A KR100523668B1 (ko) | 2002-12-30 | 2002-12-30 | 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086449A KR100523668B1 (ko) | 2002-12-30 | 2002-12-30 | 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059943A true KR20040059943A (ko) | 2004-07-06 |
| KR100523668B1 KR100523668B1 (ko) | 2005-10-24 |
Family
ID=37351900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086449A KR100523668B1 (ko) | 2002-12-30 | 2002-12-30 | 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100523668B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678269B1 (ko) * | 2004-10-18 | 2007-02-02 | 삼성전자주식회사 | 씨모스 방식의 이미지 센서와 그 제작 방법 |
| KR100731102B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조방법 |
| KR100741581B1 (ko) * | 2005-12-17 | 2007-07-20 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 셀로우 트랜치 소자분리막의형성방법 |
| KR100855960B1 (ko) * | 2005-09-20 | 2008-09-02 | 삼성전자주식회사 | 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법 |
| US7595213B2 (en) | 2005-12-15 | 2009-09-29 | Samsung Electronics Co., Ltd. | Semiconductor devices, CMOS image sensors, and methods of manufacturing same |
| EP3113224A3 (en) * | 2015-06-12 | 2017-08-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| CN117594621A (zh) * | 2024-01-17 | 2024-02-23 | 合肥晶合集成电路股份有限公司 | 图像传感器的制作方法及图像传感器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521278B2 (en) * | 2006-10-17 | 2009-04-21 | Eastman Kodak Company | Isolation method for low dark current imager |
-
2002
- 2002-12-30 KR KR10-2002-0086449A patent/KR100523668B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678269B1 (ko) * | 2004-10-18 | 2007-02-02 | 삼성전자주식회사 | 씨모스 방식의 이미지 센서와 그 제작 방법 |
| KR100855960B1 (ko) * | 2005-09-20 | 2008-09-02 | 삼성전자주식회사 | 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법 |
| US7595213B2 (en) | 2005-12-15 | 2009-09-29 | Samsung Electronics Co., Ltd. | Semiconductor devices, CMOS image sensors, and methods of manufacturing same |
| KR100741581B1 (ko) * | 2005-12-17 | 2007-07-20 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 셀로우 트랜치 소자분리막의형성방법 |
| KR100731102B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조방법 |
| EP3113224A3 (en) * | 2015-06-12 | 2017-08-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| US11355658B2 (en) | 2015-06-12 | 2022-06-07 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| CN117594621A (zh) * | 2024-01-17 | 2024-02-23 | 合肥晶合集成电路股份有限公司 | 图像传感器的制作方法及图像传感器 |
| CN117594621B (zh) * | 2024-01-17 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | 图像传感器的制作方法及图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100523668B1 (ko) | 2005-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101617045B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 | |
| US7407830B2 (en) | CMOS image sensor and method of fabrication | |
| JP5306436B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| US7417273B2 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
| KR100494030B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US7071020B2 (en) | Method of forming an elevated photodiode in an image sensor | |
| US7923727B2 (en) | Image sensor including a photoelectric conversion film | |
| US20060273355A1 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100523668B1 (ko) | 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법 | |
| KR20000041443A (ko) | 깊은 필드스탑층을 갖는 씨모스이미지센서 | |
| US7692225B2 (en) | CMOS image sensor | |
| US20070145443A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| WO2008035861A1 (en) | A semiconductor device | |
| KR100672670B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| KR20030037295A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100461973B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100494645B1 (ko) | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR20050106932A (ko) | 이미지센서 및 그 제조방법 | |
| KR20070036532A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100806786B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100461971B1 (ko) | 중금속 이온의 유입을 차단하여 암전류를 감소시킨 시모스이미지센서 | |
| KR20040058708A (ko) | 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110929 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |