KR20040059757A - Temperature-Compensated Oscillator - Google Patents

Temperature-Compensated Oscillator Download PDF

Info

Publication number
KR20040059757A
KR20040059757A KR1020020086259A KR20020086259A KR20040059757A KR 20040059757 A KR20040059757 A KR 20040059757A KR 1020020086259 A KR1020020086259 A KR 1020020086259A KR 20020086259 A KR20020086259 A KR 20020086259A KR 20040059757 A KR20040059757 A KR 20040059757A
Authority
KR
South Korea
Prior art keywords
pmos transistor
temperature
source
output voltage
gate
Prior art date
Application number
KR1020020086259A
Other languages
Korean (ko)
Other versions
KR100557602B1 (en
Inventor
이승훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086259A priority Critical patent/KR100557602B1/en
Publication of KR20040059757A publication Critical patent/KR20040059757A/en
Application granted granted Critical
Publication of KR100557602B1 publication Critical patent/KR100557602B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PURPOSE: A temperature compensated oscillator is provided to prevent power dissipation by applying a bias to a gate of each inverter using a bias circuit capable of compensating characteristic change due to temperature. CONSTITUTION: Bias circuits(200,300) control increase and decrease of an output voltage in response to a change of temperature. A plurality of inverters(100) maintain constantly a current which is flowed from a positive power source and to a ground power source in response to the output voltage. The inverter(100) includes a first PMOS(P-channel Metal Oxide Semiconductor) transistor(MP0), a second PMOS transistor(MP1), and a first NMOS(N-channel Metal Oxide Semiconductor) transistor(MN0). A gate of the first PMOS transistor(MP0) is connected to the output voltage and a source is connected to the positive power source. A source of the second PMOS transistor(MP1) is connected to a drain of the first PMOS transistor(MP0). A gate of the first NMOS transistor(MN0) is connected to a gate of the second PMOS transistor(MP1), a drain is connected to a drain of the second PMOS transistor(MP1), and a source is connected to a ground.

Description

온도 보상 발진기{Temperature-Compensated Oscillator}Temperature Compensated Oscillator {Temperature-Compensated Oscillator}

본 발명은 발진기에 관한 것으로서 특히 온도가 변하더라도 일정한 진동이 유지되도록 온도 보상된 발진기에 관한 것이다.TECHNICAL FIELD The present invention relates to an oscillator, and in particular, to a temperature compensated oscillator such that constant vibration is maintained even when the temperature changes.

도1은 종래의 발진기에서 온도의 전류의 관계를 나타내는 도면이다. 도2는 종래의 기술에 의한 링 발진기(ring oscillator)의 일부분이다. 링 발진기는 홀수개의 인버터(10)를 링 형태로 연결하여 구현한다.1 is a view showing a relationship of current of temperature in a conventional oscillator. 2 is a part of a ring oscillator according to the prior art. The ring oscillator is implemented by connecting an odd number of inverters 10 in a ring shape.

일반적으로 발진기의 특성은 공급전압, 전류, 및 온도에 따라서 결정된다. 도1에 도시된 바와 같이 일반적인 발진기의 경우 온도가 증가할수록 전류의 양이 작아져 발진시에 펄스의 주기가 커지게 된다. 반면에 온도가 감소할수록 전류의 양이 증가하여 발진시에 펄스의 주기가 작아지게 된다.In general, the characteristics of an oscillator are determined by supply voltage, current, and temperature. As shown in FIG. 1, in the case of a general oscillator, as the temperature increases, the amount of current decreases, so that the period of the pulse increases during oscillation. On the other hand, as the temperature decreases, the amount of current increases so that the period of the pulse during oscillation decreases.

이러한 문제점을 해결하고자 VCO(Voltage Controlled Oscillator)를 사용하는 방법이 있으나 VCO를 사용하는 경우 위상 감지기, 루프 필터 등과 같이 VCO를 뒷받침할 기타의 회로를 필요로 하여 전류 소모 및 칩 크기 등 많은 단점이 존재한다.In order to solve this problem, there is a method of using a voltage controlled oscillator (VCO), but when using a VCO, there are many disadvantages such as current consumption and chip size because it requires other circuits to support the VCO such as a phase detector and a loop filter. do.

이와 같은 종래 기술의 문제점을 해결하고자 본 발명은 온도에 따른 특성의 변화를 보상할 수 있는 바이어스 회로를 사용하여 각 인버터의 게이트에 인가되는 바이어스를 인가해 줌으로써, 인버터 전체에 흐르는 전류의 양을 일정하게 조절하여, 일정하고 안정된 펄스를 제공하는 발진기를 제공하는 것을 목적으로 한다.The present invention to solve the problems of the prior art by applying a bias applied to the gate of each inverter using a bias circuit that can compensate for the change of the characteristics according to the temperature, the amount of current flowing through the entire inverter It is an object of the present invention to provide an oscillator that provides a constant and stable pulse.

또한 발진기에서 흐르는 전류의 양에 비하여 바이어스 회로에서 흐르는 전류의 양을 작게 함으로써 바이어스 회로가 전체 회로에 미치는 영향을 적게 할 수 있다.In addition, by reducing the amount of current flowing in the bias circuit as compared to the amount of current flowing in the oscillator, the influence of the bias circuit on the entire circuit can be reduced.

도1은 온도에 따른 전류의 변화량을 나타내는 도면.1 is a view showing the amount of change in current with temperature.

도2는 종래 기술에 의한 발진기.Figure 2 is an oscillator according to the prior art.

도3은 본 발명의 일실시예에 의한 온도 보상 발진기.3 is a temperature compensated oscillator according to an embodiment of the present invention.

도4는 본 발명에 사용된 온도계수 바이어스 회로.4 is a temperature coefficient bias circuit used in the present invention.

본 발명에 의한 온도 보상 발진기는 온도의 변화에 응답하여 출력 전압의 증감을 조절하는 바이어스 회로 및 상기 출력 전압에 응답하여 양의 전원으로부터 유입되어 그라운드 전원으로 유출되는 전류의 크기를 일정하게 유지하는 다수개의 인버터를 포함하고, 상기 다수개의 인버터는 링 모양으로 연결된다.The temperature compensated oscillator according to the present invention is a bias circuit for controlling the increase and decrease of the output voltage in response to a change in temperature, and a plurality of constant to maintain the magnitude of the current flowing from the positive power supply to the ground power supply in response to the output voltage Including a plurality of inverters, the plurality of inverters are connected in a ring shape.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도3은 본 발명의 일실시예에 의한 온도 보상 발진기의 회로도이다. 본 실시예에 의한 온도 보상 발진기는 인버터(100), 음의 온도 계수 바이어스 회로(200), 및 양의 온도 계수 바이어스 회로(300)를 포함한다. 도1에 도시된 바와 같이 각 인버터에서는 온도가 높아질수록 전류의 양이 줄어드는 특성이 있다. 이를 보완하기 위해서 온도가 높아질수록 트랜지스터 장치의 게이트와 소스간의 전위차를 증가시키면 전류를 어느 정도 일정하게 유지할 수 있게 된다.3 is a circuit diagram of a temperature compensated oscillator according to an embodiment of the present invention. The temperature compensated oscillator according to the present embodiment includes an inverter 100, a negative temperature coefficient bias circuit 200, and a positive temperature coefficient bias circuit 300. As shown in FIG. 1, each inverter has a characteristic that the amount of current decreases as the temperature increases. To compensate for this, as the temperature increases, the potential difference between the gate and the source of the transistor device increases, so that the current can be kept constant.

이를 위하여 본 실시예에 포함된 각각의 인버터(100)는 PMOS 트랜지스터 MP0및 MP1, NMOS 트랜지스터 MN0및 MN1을 포함한다. PMOS 트랜지스터 MP0와 NMOS 트랜지스터 MN0는 드레인 및 게이트가 각각 연결된다. PMOS 트랜지스터 MP0의 게이트에는 다른 인버터의 출력이 입력된다. PMOS 트랜지스터 MP1의 게이트에는 음의 온도 계수 바이어스 회로(200)의 출력이 연결되고, PMOS 트랜지스터 MP1의 소스는 전원 VDD와 연결되며 드레인은 PMOS 트랜지스터 MP0의 소스와 연결된다. NMOS 트랜지스터 MN1의 게이트에는 양의 온도 계수 바이어스 회로(300)의 출력이 연결되고, NMOS 트랜지스터 MN1의 소스는 그라운드와 연결되며 드레인은 NMOS 트랜지스터 MN0의 소스와 연결된다.To this end, each inverter 100 included in this embodiment includes PMOS transistors MP 0 and MP 1 , and NMOS transistors MN 0 and MN 1 . The drain and gate are connected to the PMOS transistor MP 0 and the NMOS transistor MN 0 , respectively. The output of another inverter is input to the gate of the PMOS transistor MP 0 . PMOS transistor and the output of the gate, the negative temperature coefficient of the bias circuit 200 of the connection MP 1, the PMOS transistor MP in the source 1 is connected to the power source VDD and the drain is connected to the source of the PMOS transistor MP 0. NMOS transistor MN, and the output of the first gate, the positive temperature coefficient of the bias circuit 300 of the connection, the source of the NMOS transistor MN 1 is coupled to ground and the drain is connected to the source of the NMOS transistor MN 0.

온도가 상승하면 음의 온도 계수 바이어스 회로(200)의 출력 전압을 낮아지고, 양의 온도 계수 바이어스 회로(300)의 출력 전압은 높아진다. 따라서 PMOS 트랜지스터 MP1과 NMOS 트랜지스터 MN1의 게이트와 소스간의 전위차는 모두 증가한다.그런데 PMOS 트랜지스터 MP0과 NMOS 트랜지스터 MN1에 흐르는 전류는 도1에 도시된 바와 같이 온도가 증가할수록 감소한다. 따라서 바이어스 회로에 의하여 증가하는 전류량이 감소분을 보충하여 인버터(100)에 흐르는 전류를 일정하게 유지한다.When the temperature rises, the output voltage of the negative temperature coefficient bias circuit 200 is lowered, and the output voltage of the positive temperature coefficient bias circuit 300 is increased. Therefore, the potential difference between the gate and the source of the PMOS transistor MP 1 and the NMOS transistor MN 1 both increases. However, the current flowing through the PMOS transistor MP 0 and the NMOS transistor MN 1 decreases as the temperature increases. Therefore, the amount of current increased by the bias circuit compensates for the decrease, and keeps the current flowing in the inverter 100 constant.

반대로 온도가 감소하면 음의 온도 계수 바이어스 회로(200)의 출력 전압이 증가하고 양의 온도 계수 바이어스 회로(300)의 출력 전압은 낮아진다. 따라서 PMOS 트랜지스터 MP1과 NMOS 트랜지스터 MN1의 게이트와 소스간의 전위차는 모두 감소한다. 그런데 PMOS 트랜지스터 MP0과 NMOS 트랜지스터 MN1에 흐르는 전류는 도1에 도시된 바와 같이 온도가 감소할수록 증가한다. 따라서 바이어스 회로에 의하여 증가하는 전류량이 감소분을 보충하여 인버터(100)에 흐르는 전류를 일정하게 유지한다.On the contrary, when the temperature decreases, the output voltage of the negative temperature coefficient bias circuit 200 increases and the output voltage of the positive temperature coefficient bias circuit 300 decreases. Therefore, the potential difference between the gate and the source of the PMOS transistor MP 1 and the NMOS transistor MN 1 decreases. However, the current flowing through the PMOS transistor MP 0 and the NMOS transistor MN 1 increases as the temperature decreases as shown in FIG. 1. Therefore, the amount of current increased by the bias circuit compensates for the decrease, and keeps the current flowing in the inverter 100 constant.

도4는 본 발명의 일실시예에 포함된 온도 계수 바이어스 회로이다. 본 회로에서 전류 Iref와 전압 Vbias를 수식으로 표현하면 다음과 같다.4 is a temperature coefficient bias circuit included in an embodiment of the present invention. In the circuit, the current I ref and the voltage V bias are expressed as follows.

μ는 이동도(mobility), Cox는 산화막의 커패시턴스, L은 트랜지스터 채널의 길이, W는 트랜지스터 채널의 폭, T는 온도이다. 일반적으로 NMOS 트랜지스터의 Vth는 온도에 따라서 감소하는 특성을 가지고, μ도 온도에 따라서 감소하는 특성을 가지며, R(T)은 온도에 따라서 증가하는 특성을 가진다. 위의 식을 참조하면 저항을 구성하는 물질, MOS 트랜지스터의 크기 등을 조절하여 Vbias의 온도 계수가 양 또는 음이 되도록 할 수 있다.μ is the mobility, Cox is the capacitance of the oxide film, L is the length of the transistor channel, W is the width of the transistor channel, and T is the temperature. In general, V th of an NMOS transistor decreases with temperature, μ degrees decreases with temperature, and R (T) increases with temperature. Referring to the above equation, the temperature coefficient of the V bias can be positive or negative by adjusting the material of the resistor, the size of the MOS transistor, and the like.

본 발명을 적용함으로써 별도의 복잡한 회로를 필요로 하지 않으면서 온도에 따라 펄스의 폭이 일정한 발진기를 구현할 수 있다. 또한 본 발명에서는 온도가 낮아지는 경우 증가하는 전류로 인한 전력의 낭비를 방지할 수 있다.By applying the present invention, an oscillator having a constant pulse width according to temperature can be implemented without requiring a separate complicated circuit. In the present invention, it is possible to prevent the waste of power due to the increased current when the temperature is lowered.

Claims (7)

온도의 변화에 응답하여 출력 전압의 증감을 조절하는 바이어스 회로; 및A bias circuit for adjusting the increase and decrease of the output voltage in response to a change in temperature; And 상기 출력 전압에 응답하여 양의 전원으로부터 유입되어 그라운드 전원으로 유출되는 전류의 크기를 일정하게 유지하는 다수개의 인버터A plurality of inverters that maintain a constant magnitude of current flowing from the positive power supply to the ground power in response to the output voltage 를 포함하고Including 상기 다수개의 인버터는 링 모양으로 연결되는 것을 특징으로 하는 온도 보상 발진기.And said plurality of inverters are connected in a ring shape. 제 1 항에 있어서,The method of claim 1, 상기 출력 전압은 온도가 증가함에 따라서 증가하는 성질을 갖는 것을 특징으로 하는 온도 보상 발진기.And the output voltage has a property of increasing with increasing temperature. 제 2 항에 있어서, 상기 인버터는The method of claim 2, wherein the inverter 게이트가 상기 출력 전압과 연결되고, 소스는 상기 양의 전원과 연결된 제1 PMOS 트랜지스터;A first PMOS transistor having a gate connected to the output voltage and a source connected to the positive power source; 소스가 상기 제1 PMOS 트랜지스터의 드레인과 연결된 제2 PMOS 트랜지스터;A second PMOS transistor having a source connected to the drain of the first PMOS transistor; 게이트가 상기 제2 PMOS 트랜지스터의 게이트와 연결되고, 드레인이 상기 제2 PMOS 트랜지스터의 드레인과 연결되며, 소스는 그라운드와 연결된 제1 NMOS 트랜지스터A first NMOS transistor having a gate connected to the gate of the second PMOS transistor, a drain connected to the drain of the second PMOS transistor, and a source connected to the ground. 를 포함하는 것을 특징으로 하는 온도 보상 발진기.Temperature compensated oscillator comprising a. 제 1 항에 있어서,The method of claim 1, 상기 출력 전압은 온도가 증가함에 따라서 감소하는 성질을 갖는 것을 특징으로 하는 온도 보상 발진기.And the output voltage has a property of decreasing with increasing temperature. 제 4 항에 있어서, 상기 인버터는The method of claim 4, wherein the inverter 소스가 상기 양의 전원과 연결된 제1 PMOS 트랜지스터;A first PMOS transistor having a source coupled to the positive power source; 게이트가 상기 제1 PMOS 트랜지스터의 게이트와 연결되고, 드레인이 상기 제1 PMOS 트랜지스터의 드레인과 연결된 제1 NMOS 트랜지스터; 및A first NMOS transistor having a gate connected to the gate of the first PMOS transistor, and a drain connected to the drain of the first PMOS transistor; And 게이트가 상기 출력 전압과 연결되고, 드레인은 상기 제1 NMOS 트랜지스터의 소스와 연결되며, 소스는 그라운드와 연결된 제2 NMOS 트랜지스터A second NMOS transistor having a gate connected to the output voltage, a drain connected to a source of the first NMOS transistor, and a source connected to ground 를 포함하는 것을 특징으로 하는 온도 보상 발진기.Temperature compensated oscillator comprising a. 온도가 증가하면 출력 전압을 감소시키는 제1 바이어스 회로;A first bias circuit that reduces the output voltage when the temperature increases; 온도가 증가하면 출력 전압을 증가시키는 제2 바이어스 회로; 및A second bias circuit that increases the output voltage when the temperature increases; And 상기 제1 바이어스 회로 및 상기 제2 바이어스 회로의 출력 전압에 응답하여 양의 전원으로부터 유입되어 그라운드 전원으로 유출되는 전류의 크기를 일정하게 유지하는 복수개의 인버터A plurality of inverters that maintain a constant magnitude of current flowing from positive power to the ground power in response to the output voltages of the first bias circuit and the second bias circuit; 를 포함하고,Including, 상기 복수개의 인버터는 링 모양으로 연결되는 것을 특징으로 하는 온도 보상 발진기.And the plurality of inverters are connected in a ring shape. 제 6 항에 있어서, 상기 인버터는The method of claim 6, wherein the inverter 게이트가 상기 제1 바이어스 회로의 출력 전압과 연결되고, 소스는 상기 양의 전원과 연결된 제1 PMOS 트랜지스터;A first PMOS transistor having a gate connected to the output voltage of the first bias circuit and a source connected to the positive power supply; 소스가 상기 제1 PMOS 트랜지스터의 드레인과 연결된 제2 PMOS 트랜지스터;A second PMOS transistor having a source connected to the drain of the first PMOS transistor; 게이트가 상기 제2 PMOS 트랜지스터의 게이트와 연결되고, 드레인이 상기 제2 PMOS 트랜지스터의 드레인과 연결된 제1 NMOS 트랜지스터;A first NMOS transistor having a gate connected to the gate of the second PMOS transistor and a drain connected to the drain of the second PMOS transistor; 게이트가 상기 제2 바이어스 회로의 출력 전압과 연결되고, 드레인은 상기 제1 NMOS 트랜지스터의 소스와 연결되며, 소스는 그라운드와 연결된 제2 NMOS 트랜지스터A second NMOS transistor having a gate connected to an output voltage of the second bias circuit, a drain connected to a source of the first NMOS transistor, and a source connected to ground 를 포함하는 것을 특징으로 하는 온도 보상 발진기.Temperature compensated oscillator comprising a.
KR1020020086259A 2002-12-30 2002-12-30 Temperature-Compensated Oscillator KR100557602B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086259A KR100557602B1 (en) 2002-12-30 2002-12-30 Temperature-Compensated Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086259A KR100557602B1 (en) 2002-12-30 2002-12-30 Temperature-Compensated Oscillator

Publications (2)

Publication Number Publication Date
KR20040059757A true KR20040059757A (en) 2004-07-06
KR100557602B1 KR100557602B1 (en) 2006-03-10

Family

ID=37351732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086259A KR100557602B1 (en) 2002-12-30 2002-12-30 Temperature-Compensated Oscillator

Country Status (1)

Country Link
KR (1) KR100557602B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9438205B2 (en) 2013-10-30 2016-09-06 Samsung Electronics Co., Ltd. Temperature-compensated oscillator and device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9438205B2 (en) 2013-10-30 2016-09-06 Samsung Electronics Co., Ltd. Temperature-compensated oscillator and device including the same
US9900015B2 (en) 2013-10-30 2018-02-20 Samsung Electronics Co., Ltd. Temperature-compensated oscillator and device including the same

Also Published As

Publication number Publication date
KR100557602B1 (en) 2006-03-10

Similar Documents

Publication Publication Date Title
US5072197A (en) Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
US6496056B1 (en) Process-tolerant integrated circuit design
US7391274B2 (en) Low voltage operating ring oscillator with almost constant delay time
US7463101B2 (en) Voltage controlled oscillator with temperature and process compensation
EP1657615B1 (en) Semiconductor device with leakage current compensating circuit
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
EP1523806B1 (en) Ring oscillator with frequency stabilization
US8143963B2 (en) Voltage source circuit for crystal oscillation circuit
JPH10199282A (en) Method and device for generation and regulation of mos charge pump
JP2019523597A (en) Compensation device for compensating for PVT variations in analog and / or digital circuits
US6380792B1 (en) Semiconductor integrated circuit
JP2005222301A (en) Constant current circuit
US20050088247A1 (en) Voltage-controlled oscillator
US7218162B2 (en) Semiconductor integrated circuit having output circuit
KR100557602B1 (en) Temperature-Compensated Oscillator
CN110365293B (en) Oscillating device
US5406144A (en) Power reduction in a temperature compensating transistor circuit
US10541688B2 (en) Ring oscillator circuit with frequency stabilization
US10571939B2 (en) Configuration of voltage regulation circuitry
JPH0983344A (en) Inverter circuit
KR100520269B1 (en) Voltage-current converter and self-oscillator using the same
KR100354672B1 (en) Level-shifting circuit and input and output circuits using the same
JPH09307420A (en) Output butter
KR102397443B1 (en) A integrated circuit for providing an adjustable voltage according to a process and temperature variation
JP3104637B2 (en) Oscillation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee