KR20040056792A - 알피알 네트워크에서의 패킷 처리장치 - Google Patents

알피알 네트워크에서의 패킷 처리장치 Download PDF

Info

Publication number
KR20040056792A
KR20040056792A KR1020020083361A KR20020083361A KR20040056792A KR 20040056792 A KR20040056792 A KR 20040056792A KR 1020020083361 A KR1020020083361 A KR 1020020083361A KR 20020083361 A KR20020083361 A KR 20020083361A KR 20040056792 A KR20040056792 A KR 20040056792A
Authority
KR
South Korea
Prior art keywords
packet
rpr
packets
node
processor
Prior art date
Application number
KR1020020083361A
Other languages
English (en)
Other versions
KR100532629B1 (ko
Inventor
이상우
이형섭
이형호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0083361A priority Critical patent/KR100532629B1/ko
Publication of KR20040056792A publication Critical patent/KR20040056792A/ko
Application granted granted Critical
Publication of KR100532629B1 publication Critical patent/KR100532629B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/437—Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 RPR 네트워크에서 각 노드의 패킷을 처리하기 위한 RPR 네트워크에서의 패킷 처리장치에 관한 것으로, RPR 네트워크에서 패킷을 처리하기 위한 장치에 있어서, 입력된 패킷을 물리적으로 정합시키기 위한 물리층 접속부; 입력된 패킷중 Fairness 패킷을 처리하고 나머지 패킷은 헤더를 검사하여 처리하는 RPR MAC; 상기 RPR MAC에서 전달된 IPS패킷 및 topology 패킷을 생성하고 위한 노드 프로세서; 상기 RPR MAC에서 전달된 데이터 패킷을 생성하고 호스트 프로세서; 및 상기 RPR MAC으로부터 입력되는 패킷을 분류하여 topology 패킷은 노드 프로세서로 전달하고, 데이터 패킷은 RPR 헤더를 제거한 후 이더넷 프레임 형태로 호스트 프로세서로 전달하며, 상기 호스트 프로세서에서 입력된 데이터 패킷에 RPR 헤더를 첨가하여 RPR MAC으로 전달하는 패킷 검사부;로 구성되어 데이터 패킷만을 호스트 프로세서에서 처리할 수 있도록 한다.

Description

알피알 네트워크에서의 패킷 처리장치{Apparatus for processing packet in RPR network}
본 발명은 RPR((Resilient Packet Ring) 네트워크에서 각 노드의 패킷을 처리하기 위한 장치에 관한 것으로, 상세하게는 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 각 노드에 입력되는 패킷과 출력되는 패킷의 처리시 노드의 내부에 패킷 처리부를 두어 IPS 패킷과 topology 패킷은 노드 프로세서가 처리하도록 하고 데이터 패킷은 호스트 프로세서로 전달하여 처리할 수 있도록 하는 RPR 네트워크의 패킷 처리장치 및 방법에 관한 것이다.
도 1은 일반적인 RPR 네트워크의 구성 예를 보인 것으로, 도면은 6개의 노드들(101, 102, 103, 104, 105, 106)로 구성된 RPR 네트워크의 구성 및 패킷(111)의 구조를 보이고 있다.
상기한 각각의 노드들은 서로 두개의 링크(111,121), (112, 122), (113, 123), (114, 124), (115,125), (116, 126)들로 연결되어 있고 각 링크의 패킷 전달 방향은 반대이다. 바깥쪽 링크들(111, 112, 113, 114, 115, 116)로 구성된 링을 아웃링(outer ring)이라 하고 안쪽 링크들(121, 122, 123, 124, 125, 126)로 구성된 링을 인너링(inner ring)이라 한다.
아웃링이 시계 방향으로 패킷을 전달하면, 반대로 인너링은 반시계 방향으로 패킷을 전달한다. 각 노드는 데이터 패킷과 제어 패킷을 각각 반대 링을 이용하여 전송하게 된다.
데이터 패킷이 인너링을 통해 전송되면 제어 패킷은 아웃링을 통해 전송되는데, 각각의 노드들은 자신의 패킷을 아웃링 또는 인너링으로 보낼 수 있다. 각 노드들은 자신의 노드로 입력되는 패킷의 목적지 주소를 검사하여 자신의 주소일 경우 이 패킷을 링에서 제거하여 처리하고 자신의 주소가 아닐 경우는 다음 노드로 전달한다.
예를 들어 노드1(101)이 노드3(103)으로 패킷을 전송할 경우 노드1은 링크(111)를 통해 노드2(102)로 전송하고 노드2는 패킷의 목적지가 자기 노드가 아니므로 이를 링크(112)를 통해 노드3(103)으로 전달한다. 이때 자기 노드를 발생시켜 링크로 보내는 것을 전송(transmission)이라 정의하고 상위 노드로부터 보내진 패킷을 다음 노드로 보내는 것을 전달(transition)이라 정의한다.
도 2는 종래의 RPR 네트워크에서 패킷들을 처리하기 위한 패킷 처리장치를 보인 블록도이다. 패킷 처리장치는 인너링 처리부(201, 202, 203), 아웃링 처리부(204, 205, 206) 및 노드 프로세서(207)로 구성되며 각각의 링 처리부들은 그 기능에 따라 물리층 접속부(201, 204), RPR MAC(202, 205) 및 호스트 프로세서(203, 206)로 구성된다.
여기서, RPR MAC(202, 205)와 호스트 프로세서(203, 206)는 하나의 칩으로 구현될 수도 있고 두개의 칩으로 구현 될 수도 있다. 상기 물리층 접속부(201, 204)는 이더넷(Ethernet)이나 POS(Packet over SONET) 등의 물리적 정합 기능을 지원하며 호스트 프로세서는 network 프로세서나 일반적인 micro-프로세서 등이 될 수 있다.
이와 같이 구성된 종래의 노드에서 패킷의 흐름은 다음과 같다. 물리층 접속부(201, 204)를 통해 입력된 패킷은 각각 RPR MAC(202, 205)로 전달되며 RPR MAC(202, 205)는 입력된 패킷의 헤더를 검사하여 IPS 패킷일 경우 노드 프로세서로 전달하고 topotogy 패킷이나 데이터 패킷의 경우 호스트 프로세서로 전달하게 되며, Fairness 패킷은 RPR MAC에서 처리된다.
각 노드의 호스트 프로세서는 데이터 패킷, IPS 패킷 및 topology 패킷을 발생시키며 이들 패킷은 RPR MAC(202, 205)와 물리층 접속부(201, 204)를 통하여 해당 링으로 전송된다.
이와 같이 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 기존의 패킷 처리하도록 노드를 구성할 경우 호스트 프로세서는 IPS패킷과 toplogy 패킷의 생성 및 RPR관련 프로토콜을 처리하여야 하므로 호스트 프로세서의 기능이 복잡해지는 등 RPR노드의 구성시 호스트 프로세서의 기능에 의존하는 문제가 있다.
본 발명은 RPR노드의 구성시 호스트 프로세서의 기능에 의존하는 문제를 해결하기 위한 것으로, RPR 네트워크에서 각 노드들이 각 노드의 호스트 프로세서는 이더넷 프레임 구조로 데이터 패킷만을 생성하고 IPS패킷 및 topology 패킷을 비롯한 RPR 프로토콜과 관련된 모든 프로토콜 기능은 노드 프로세서에서 생성하고하도록 함으로써 호스트 프로세서의 RPR 지원 여부와 무관하게 RPR 노드를 구성하고 패킷을 처리할 수 있도록 하는 RPR 네트워크에서의 패킷 처리장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 RPR 네트워크의 패킷 처리장치는 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 패킷을 처리하기 위한 장치에 있어서, 입력된 패킷을 물리적으로 정합시키기위한 물리층 접속부; 입력된 패킷중 Fairness 패킷을 처리하고 나머지 패킷은 헤더를 검사하여 처리하는 RPR MAC; 상기 RPR MAC에서 전달된 IPS패킷 및 topology 패킷을 생성하기 위한 노드 프로세서; 상기 RPR MAC에서 전달된 데이터 패킷을 생성하고 호스트 프로세서; 및 상기 RPR MAC으로부터 입력되는 패킷을 분류하여 topology 패킷은 노드 프로세서로 전달하고, 데이터 패킷은 RPR 헤더를 제거한 후 이더넷 프레임 형태로 호스트 프로세서로 전달하며, 상기 호스트 프로세서에서 입력된 데이터 패킷에 RPR 헤더를 첨가하여 RPR MAC으로 전달하는 패킷 검사부;를 포함하는 것을 특징으로 한다.
또한, 상기 패킷 검사부는 호스트 프로세서와 이더넷 형식의 패킷을 주고받기 위한 호스트 프로세서 정합부, 노드 프로세서와 패킷을 주고받기 위한 노드 프로세서 정합부, RPR MAC과 RPR 패킷을 주고받기 위한 MAC 정합부 및 헤더를 검사하여 패킷을 분류하고 데이터 패킷의 경우 헤더를 생성하고 제거하는 패킷분류 처리부로 구성된다.
이러한 구성에 의하면, 본 발명은 RPR MAC으로부터 입력되는 패킷의 헤더를 검사하여 topology 패킷일 경우 패킷을 변경하지 않고 노드 프로세서로 전달하며, 데이터 패킷일 경우 RPR헤더를 제거한 후 이더넷 프레임 형태로 호스트 프로세서로 전달한다. 이 경우 종래의 방법에서 호스트 프로세서에서 처리되었던 IPS 패킷과 topology 패킷의 생성 및 처리는 노드 프로세서가 담당하도록 함으로써 호스트 프로세서는 RPR 프로토콜과 무관하게 데이터 패킷만을 생성하여 처리함으로써 데이터 전송의 신뢰성을 높일 수 있다.
도 1은 일반적인 RPR 네트워크의 구성 예를 보인 도면,
도 2는 종래의 패킷 처리장치를 보인 블록 구성도,
도 3은 본 발명에 따른 패킷 처리장치를 블록 구성도,
도 4는 본 발명에 따른 패킷 검사부의 구성을 보인 블록도이다.
*도면의 주요부분에 대한 부호의 설명 *
301, 305;물리층 접속부 302, 306;RPR MAC
303, 309;패킷 검사부 304, 308;호스트 프로세서
309;노드 프로세서
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명에 따른 RPR 네트워크의 패킷 처리장치를 보인 블록도이다. 도면을 참조하면, 본 발명은 기존의 패킷 장치에 패킷 검사부(303, 307)를 부가하고 있다. 상기 패킷 검사부(303, 307)는 하나의 칩으로 구현될 수도 있고 인너 패킷 검사부와 아웃 패킷 검사부의 두개의 칩으로 각각 구현될 수도 있다.
인너링과 아웃링을 통해 각각 물리층 접속부(301, 305)로 입력된 패킷은 RPR MAC(302, 306)으로 입력되고, 이때 입력된 패킷이 fairness 패킷일 경우 RPR MAC(303, 306)에서 처리하고, 입력된 패킷이 IPS 패킷일 경우에는 노드 프로세서(309)로 전달한다.
그리고, Topology 패킷과 데이터 패킷은 패킷 검사부(303, 307)로 전달되며, 이 패킷 검사부(303, 307)에서는 전달된 topology 패킷과 데이터 패킷을 분류하여 topology 패킷은 노드 프로세서(309)로 데이터 패킷은 RPR 헤더를 제거한 후 이더넷 프레임 구조로 호스트 프로세서(304, 308)에 전달한다.
이와 같은 과정을 통해 호스트 프로세서(304, 308)에서는 RPR 프로토콜과 무관한 데이터 패킷을 전달받는다. 상기 호스트 프로세서(304, 308)가 전송할 패킷이 있을 경우 이를 이더넷 프레임 형태로 패킷 검사부(303, 307)에 전달하면 패킷 검사부(303, 307)는 이 패킷에 RPR 헤더를 붙여 RPR MAC(303, 306)으로 전달한다.
그리고 노드 프로세서(309)는 RPR MAC(303, 306)으로부터 IPS 패킷을 패킷검사부(303, 307)로부터 topology 패킷을 전달받아 이를 처리하고, 또한 IPS 패킷과 topology 패킷을 생성하여 이를 패킷 검사부(303, 307)로 전달하는 시스템을 개시함으로써 호스트 프로세서의 RPR 프로토콜 지원 여부에 관계없이 RPR 노드를 구성할 수 있다.
도 4는 본 발명의 패킷 검사부를 보인 세부 블록 구성도이다. 패킷 검사부(303, 307)는 각각 노드 프로세서 정합부(401), MAC 정합부(402), 패킷분류 처리부(403) 및 호스트 프로세서 정합부(404)로 구성된다.
상기 노드 프로세서 정합부(401), MAC 정합부(402) 및 호스트 프로세서 정합부(404)는 각 인터페이스에 맞도록 데이터와 제어 신호를 생성하게 되며, 패킷분류 처리부(403)는 입력된 패킷의 헤더를 검사하여 topology 패킷일 경우 이를 노드 프로세서 정합부(401)로 전달하고 데이터 패킷일 경우 RPR 헤더를 제거한 후 이를 호스트 프로세서 정합부(404)로 전달한다.
상기 호스트 프로세서 정합부(404)로부터 전달된 데이터 패킷은 패킷분류 처리부(403)에서 RPR 헤더를 첨가한 후 MAC 정합부(402)로 전달된다. 노드 프로세서 정합부(401)로부터 전달된 IPS, topology 패킷은 패킷분류 처리부(403)를 통해 MAC 정합부(402)로 전달된다. 이때 패킷분류 처리부(403)에서는 데이터 패킷과 IPS, topology 패킷간에 우선순위를 두어 동시에 입력이 될 경우 IPS, topology 패킷이 우선적으로 MAC 정합부(402)로 전달된다.
이와 같은 추가 기능을 통하여 이더넷 프로토콜의 형태로 RPR 패킷을 처리하므로 네트워크의 구조 및 호스트 프로세서의 종류, 기능에 무관하게 RPR 네트워크에 적용하여 신뢰성 있는 데이터 전송기능을 수행할 수 있다.
이상에서 설명한 바와 같이 본 발명은 각 노드에 입력되는 패킷과 출력되는 패킷의 처리시 노드의 내부에 패킷 처리부를 두어 IPS 패킷과 topology 패킷은 노드 프로세서가 처리하도록 하고 데이터 패킷 및 패킷의 생성을 호스트 프로세서에서 처리할 수 있도록 함으로써 호스트 프로세서와 무관하게 RPR 제어 패킷을 처리할 수 있고, 이로 인해 데이터 전송의 신뢰성을 높일 수 있다.
이상에서 설명한 것은 본 발명에 따른 알피알 네트워크에서의 패킷 처리장치를 설명한 하나의 실시 예에 불과한 것으로써, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 사상이 미친다고 할 것이다.

Claims (3)

  1. 이중링 접속 기능을 갖고 양방향 패킷 전송이 가능한 노드들로 이루어진 RPR 네트워크에서 패킷을 처리하기 위한 장치에 있어서,
    입력된 패킷을 물리적으로 정합시키기 위한 물리층 접속부;
    입력된 패킷중 Fairness 패킷을 처리하고 나머지 패킷은 헤더를 검사하여 처리하는 RPR MAC;
    상기 RPR MAC에서 전달된 IPS패킷 및 topology 패킷을 생성하고 처리하기 위한 노드 프로세서;
    상기 RPR MAC에서 전달된 데이터 패킷을 생성하고 처리하는 호스트 프로세서; 및
    상기 RPR MAC으로부터 입력되는 패킷을 분류하여 topology 패킷은 노드 프로세서로 전달하고, 데이터 패킷은 RPR 헤더를 제거한 후 이더넷 프레임 형태로 호스트 프로세서로 전달하며, 상기 호스트 프로세서에서 입력된 데이터 패킷에 RPR 헤더를 첨가하여 RPR MAC으로 전달하는 패킷 검사부;
    를 포함하는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치.
  2. 제 1항에 있어서, 상기 패킷 검사부는,
    호스트 프로세서와 이더넷 형식의 패킷을 주고받기 위한 호스트 프로세서 정합부, 노드 프로세서와 패킷을 주고받기 위한 노드 프로세서 정합부, RPR MAC과 RPR 패킷을 주고받기 위한 MAC 정합부 및 헤더를 검사하여 패킷을 분류하고 데이터 패킷의 경우 헤더를 생성하고 제거하는 패킷분류 처리부로 구성되는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치.
  3. 제 2항에 있어서, 상기 패킷분류 처리부는, 데이터 패킷과 IPS, topology 패킷간에 우선순위를 두어 동시에 입력이 될 경우 IPS, topology 패킷을 우선 처리하는 것을 특징으로 하는 RPR 네트워크에서의 패킷 처리장치.
KR10-2002-0083361A 2002-12-24 2002-12-24 알피알 네트워크에서의 패킷 처리장치 KR100532629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083361A KR100532629B1 (ko) 2002-12-24 2002-12-24 알피알 네트워크에서의 패킷 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083361A KR100532629B1 (ko) 2002-12-24 2002-12-24 알피알 네트워크에서의 패킷 처리장치

Publications (2)

Publication Number Publication Date
KR20040056792A true KR20040056792A (ko) 2004-07-01
KR100532629B1 KR100532629B1 (ko) 2005-12-01

Family

ID=37349429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0083361A KR100532629B1 (ko) 2002-12-24 2002-12-24 알피알 네트워크에서의 패킷 처리장치

Country Status (1)

Country Link
KR (1) KR100532629B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008011781A1 (fr) * 2006-07-18 2008-01-31 Huawei Technologies Co., Ltd. Procédé et noeud permettant de détecter un noeud de voisinage sur un anneau de paquet redondant
CN100401710C (zh) * 2005-11-08 2008-07-09 华为技术有限公司 创建弹性分组环节点的方法及装置
KR101033482B1 (ko) * 2009-05-11 2011-05-12 정병직 광선로 감시 네트워크 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401710C (zh) * 2005-11-08 2008-07-09 华为技术有限公司 创建弹性分组环节点的方法及装置
WO2008011781A1 (fr) * 2006-07-18 2008-01-31 Huawei Technologies Co., Ltd. Procédé et noeud permettant de détecter un noeud de voisinage sur un anneau de paquet redondant
KR101033482B1 (ko) * 2009-05-11 2011-05-12 정병직 광선로 감시 네트워크 시스템

Also Published As

Publication number Publication date
KR100532629B1 (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
US8908704B2 (en) Switch with dual-function management port
US6721313B1 (en) Switch fabric architecture using integrated serdes transceivers
US7747793B1 (en) Method and apparatus for controlling a distributed buffering system having configurable circuitry
EP2003823B1 (en) Autonegotiation over an interface for which no autonegotiation standard exists
US5483535A (en) Communications network interface, and adapter and method therefor
US8571033B2 (en) Smart routing between peers in a point-to-point link based system
US6826713B1 (en) Diagnostic access to processors in a complex electrical system
CN102957616B (zh) 在asic中转发trill网络报文的方法及系统
US20080107115A1 (en) Method, device and system for message transmission
JPH05219065A (ja) メッセージ経路指定装置
US7269661B2 (en) Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet
US8379640B2 (en) Internetwork device
US7453899B1 (en) Field programmable network application specific integrated circuit and a method of operation thereof
JP2009506645A (ja) 高速ネットワークでの再構成可能ビットストリーム処理のための全プロトコルエンジン
JP2825140B2 (ja) 複数チャネルを備えたトークン・リング
US6738843B2 (en) Method and system for generating multiple self-ID packets on the 1394 bus using a standard PHY chip
US7164698B1 (en) High-speed line interface for networking devices
KR100532629B1 (ko) 알피알 네트워크에서의 패킷 처리장치
US6809547B2 (en) Multi-function interface and applications thereof
JP2010500641A (ja) 電子装置及び通信同期方法
CN112737889B (zh) 流量处理方法、流量监控方法、装置、系统及存储介质
RU191373U1 (ru) Мультисервисный маршрутизатор с маскированием информационных направлений
CN107241249A (zh) 以太总线交换机、以太总线架构以及数据通讯方法
US20070025362A1 (en) Method and apparatus for multiple connections to group of switches
US7038487B2 (en) Multi-function interface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081104

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee