KR20040055420A - Plasma Display Pannel Capable of High Efficiency - Google Patents

Plasma Display Pannel Capable of High Efficiency Download PDF

Info

Publication number
KR20040055420A
KR20040055420A KR1020020082087A KR20020082087A KR20040055420A KR 20040055420 A KR20040055420 A KR 20040055420A KR 1020020082087 A KR1020020082087 A KR 1020020082087A KR 20020082087 A KR20020082087 A KR 20020082087A KR 20040055420 A KR20040055420 A KR 20040055420A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
surface electrode
glass substrate
intermediate electrode
Prior art date
Application number
KR1020020082087A
Other languages
Korean (ko)
Other versions
KR100496291B1 (en
Inventor
김정남
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0082087A priority Critical patent/KR100496291B1/en
Publication of KR20040055420A publication Critical patent/KR20040055420A/en
Application granted granted Critical
Publication of KR100496291B1 publication Critical patent/KR100496291B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

PURPOSE: A plasma display panel is provided to reduce a sheath zone and achieve improved efficiency of generation of vacuum ultraviolet ray by arranging an intermediate electrode between surface electrodes such that the intermediate electrode serves as an anode electrode. CONSTITUTION: A plasma display panel comprises a front glass substrate(41) and a rear glass substrate(42); an X-surface electrode(53) and a Y-surface electrode(54) arranged in parallel with each other on the inner surface of the front glass substrate; an intermediate electrode(56) interposed between the X-surface electrode and the Y-surface electrode; a dielectric layer(44) covering the X-surface electrode, Y-surface electrode, and the intermediate electrode; an address electrode(55) arranged in the direction perpendicular to the X and Y-surface electrodes and the intermediate electrode on the inner surface of the rear glass substrate; a dielectric layer(44') covering the address electrode; barrier ribs(47) formed on the dielectric layer on the rear glass substrate; and red, green, and blue phosphors deposited between the barrier ribs.

Description

고효율이 가능한 플라즈마 디스플레이 패널{Plasma Display Pannel Capable of High Efficiency}Plasma Display Panel Capable of High Efficiency

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 한쌍의 표면 전극 사이에 중간 전극을 배치함으로써 방전 효율이 향상될 수 있는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which discharge efficiency can be improved by disposing an intermediate electrode between a pair of surface electrodes.

통상적으로 플라즈마 디스플레이 패널은 가스방전현상을 이용하여 화상을 표시하기 위한 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시능력이 우수하여, CRT를 대체할 수 있는 장치로 각광을 받고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이의 가스에서 방전이 발생하고, 여기에서 수반되는 자외선의 방사에 의하여 형광체를 여기시켜 발광하게 된다.In general, a plasma display panel is used to display an image using a gas discharge phenomenon, and is excellent in various display capacities such as display capacity, brightness, contrast, afterimage, viewing angle, etc., and has been spotlighted as a device that can replace CRT. . In such a plasma display panel, a discharge is generated in a gas between the electrodes by a direct current or an alternating voltage applied to the electrode, and the phosphor emits light by exciting the phosphor by radiation of ultraviolet rays.

도 1에는 일반적인 교류형 플라즈마 디스플레이 패널에 대한 개략적인 분해 사시도가 도시되어 있다.FIG. 1 is a schematic exploded perspective view of a typical AC plasma display panel.

도면을 참조하면, 전면 유리 기판(11)의 내표면에는 디스플레이 전극에 해당하는 한쌍의 X 표면 전극(3) 및, Y 표면 전극(4)이 형성되고, 배면 유리 기판(12)의 내표면에는 어드레스 전극(5)이 형성된다. 상기 표면 전극(3,4)은 X 전극과 Y 전극이 한쌍을 이루게 되며, 상기 한쌍의 X 및, Y 표면 전극(3,4) 사이에서는 작동시에 유지 방전이 발생한다. X 표면 전극(3) 및, Y 표면 전극(4)과, 어드레스 전극(5)은 전면 유리 기판(11) 및 배면 유리 기판(12)의 내표면에 각각 스트립 형상으로 형성되며, 기판(11,12)이 상호 조립되었을 때 서로에 대하여 직각으로 교차하게 된다.Referring to the drawings, a pair of X surface electrodes 3 and Y surface electrodes 4 corresponding to the display electrodes are formed on the inner surface of the front glass substrate 11, and on the inner surface of the rear glass substrate 12. The address electrode 5 is formed. The surface electrodes 3 and 4 form a pair of an X electrode and a Y electrode, and sustain discharge occurs during operation between the pair of X and Y surface electrodes 3 and 4. The X surface electrode 3, the Y surface electrode 4, and the address electrode 5 are formed in strip shapes on the inner surfaces of the front glass substrate 11 and the back glass substrate 12, respectively, and the substrate 11, When 12) are assembled together, they cross at right angles to each other.

전면 유리 기판(11)의 내표면에는 유전층(14)과 보호층(15)이 차례로 적층된다. 한편, 배면 유리 기판(12)에는 유전층(14')의 상부 표면에 격벽(17)이 형성되며, 격벽(17)에 의해 셀(19)이 형성된다. 셀(19)내에는 네온 및 제논 같은 불활성 개스가 충전된다. 또한 각각의 셀(19)을 형성하는 격벽(17)의 내측에는 소정 부위에 형광체(18)가 도포된다. 한편, 도면 번호 6 으로 표시된 것은 버스 전극으로서, X 및, Y 표면 전극(3,4)의 길이가 증가할수록 라인 저항도 함께 증가하는 현상을 방지하기 위한 목적으로 X 및, Y 표면 전극(3,4)의 표면에 각각 형성되는 것이다.The dielectric layer 14 and the protective layer 15 are sequentially stacked on the inner surface of the front glass substrate 11. On the other hand, in the back glass substrate 12, the partition 17 is formed on the upper surface of the dielectric layer 14 ', and the cell 19 is formed by the partition 17. Cell 19 is filled with inert gases such as neon and xenon. In addition, the phosphor 18 is applied to a predetermined portion inside the partition wall 17 forming each cell 19. On the other hand, the reference numeral 6 denotes a bus electrode, and the X and Y surface electrodes 3, for the purpose of preventing the phenomenon that the line resistance also increases as the length of the X and Y surface electrodes 3, 4 increases. It is formed on the surface of each 4).

위와 같은 구성을 가지는 플라즈마 디스플레이 패널의 작동을 개략적으로 설명하면, 우선 어드레스 전극(5)과 어느 하나의 표면 전극 사이의 방전을 일으킬 수 있도록 고전압인 트리거 전압(trigger voltage)이 인가된다. 트리거 전압에 의해유전층(14)에 양이온이 축전되면 방전이 발생하게 된다. 트리거 전압이 쓰레숄드 전압(threshold voltage)을 넘어서면 셀(19)내에 충전된 방전 개스등은 방전에 의해 플라즈마 상태가 되며, X 표면 전극(3) 과 Y 표면 전극(4) 사이에서 안정적인 방전 상태를 유지할 수 있다 (도 2 참조). 이러한 유지 방전 상태에서는 방전광중에서 자외선 영역의 광들이 형광체(18)에 충돌하여 발광하게 되며, 그에 따라서 셀(19)별로 형성되는 각각의 화소는 화상을 디스플레이할 수 있게 된다.Referring to the operation of the plasma display panel having the above configuration schematically, first, a trigger voltage of a high voltage is applied to cause a discharge between the address electrode 5 and any one surface electrode. When cations are accumulated in the dielectric layer 14 by the trigger voltage, discharge occurs. When the trigger voltage exceeds the threshold voltage, the discharge gas or the like charged in the cell 19 becomes a plasma state by discharge, and is stable between the X surface electrode 3 and the Y surface electrode 4. It can be maintained (see Fig. 2). In this sustain discharge state, the light in the ultraviolet region collides with the phosphor 18 in the discharge light and emits light, so that each pixel formed for each cell 19 can display an image.

도 2 에 도시된 것은 도 1 에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이며, 도 3 에 도시된 것은 플라즈마 디스플레이 패널의 각 전극에 인가되는 전압의 파형을 나타낸 그래프이다.FIG. 2 is a cross-sectional view of a part of the plasma display panel shown in FIG. 1, and FIG. 3 is a graph showing waveforms of voltages applied to the electrodes of the plasma display panel.

도 2 에 있어서, 전면 유리 기판(11)의 내표면에 한쌍의 디스플레이 전극인 X 표면 전극(3)과 Y 표면 전극(4)이 형성되고, 배면 유리 기판(12)의 내표면에는 어드레스 전극(4)이 형성된 것을 알 수 있다.In Fig. 2, a pair of display electrodes X surface electrode 3 and Y surface electrode 4 are formed on the inner surface of the front glass substrate 11, and an address electrode (on the inner surface of the back glass substrate 12) is formed. It can be seen that 4) is formed.

유지 방전이 진행되고 있는 동안에 상기 각 전극에 인가되는 전압의 파형을 도시한 도 3 을 참조하면, 수평축은 시간을 나타내고, 시간을 나타내는 수평축은 도면 번호 31 내지 35 의 각 구간으로 분할되어 있다. 또한 수직축은 전압을 나타낸다. 전체 구간에 있어서, 어드레스 전극은 O 볼트인 기준 전압을 그대로 유지하는 반면에, X 표면 전극(3)과 Y 표면 전극(4)에 인가되는 전압은 각 구간별로 변하게 되며, 그 차이는 유지 전압이 Vs에 해당하게 된다. 즉, 제 1 구간(31), 제 3 구간(33) 및, 제 5 구간(35)에서는 X 표면 전극(3)에 인가되는 유지 전압이 Vs인 반면에, Y 표면 전극(4)에 인가되는 전압은 기준 전압인 0 볼트이며, 따라서 전극간의 전압 차이가 Vs로서 방전이 발생할 수 있다. 마찬가지로, 제 2 구간(32), 및, 제 4 구간(34)에서는 X 표면 전극(3)에 0 볼트가 인가되는 반면에 Y 표면 전극(4)에 Vs가 인가되어 방전이 발생하게 된다. 즉, 시간이 경과함에 따라서 X 표면 전극(3)과 Y 표면 전극(4)에는 교번하여 유지 전압(VS)과 기준 전압이 인가됨으로써 애노드와 캐소드의 역할이 바뀌는 것이다.Referring to FIG. 3, which shows waveforms of voltages applied to the electrodes while sustain discharge is in progress, the horizontal axis represents time, and the horizontal axis representing time is divided into sections in FIGS. In addition, the vertical axis represents voltage. In the entire section, the address electrode maintains the reference voltage, which is O volts, while the voltage applied to the X surface electrode 3 and the Y surface electrode 4 changes for each section. Corresponds to V s . That is, in the first section 31, the third section 33, and the fifth section 35, the sustain voltage applied to the X surface electrode 3 is V s , while the sustain voltage is applied to the Y surface electrode 4. The voltage that is used is 0 volts, which is a reference voltage, so that a discharge may occur as the voltage difference between electrodes is V s . Similarly, in the second section 32 and the fourth section 34, 0 volts is applied to the X surface electrode 3, while V s is applied to the Y surface electrode 4 to generate a discharge. That is, as time passes, the X and Y surface electrodes 3 and 4 are alternately applied with the sustain voltage V S and the reference voltage, thereby changing the roles of the anode and the cathode.

위에 설명된 바와 같은 표면 전극(3,4)의 배치를 가진 플라즈마 디스플레이 패널에서는 캐소드에 근접한 영역에서 에너지 손실이 많이 발생한다는 점이 공지되어 있다. 즉, 캐소드에 근접한 영역은 소위 쉬쓰 영역(sheath zone)으로 지칭되며, 이러한 쉬쓰 영역에서는 전기장이 상대적으로 강하여 네가티브 글로우(negative glow) 현상이 발생하게 되며, 따라서 발광 효율이 저하된다는 문제점이 있다. 한편, X 및, Y 표면 전극의 배열은 XY-YX 의 순서로 배치되므로, 인접한 Y 전극들에 대한 잘못된 어드레싱이 발생할 수 있다는 문제점이 있었다.It is known that in the plasma display panel having the arrangement of the surface electrodes 3 and 4 as described above, much energy loss occurs in the region proximate to the cathode. That is, a region close to the cathode is referred to as a so-called sheath zone, and the electric field is relatively strong in the sheath region, so that a negative glow phenomenon occurs, and thus there is a problem in that luminous efficiency is lowered. On the other hand, since the arrangement of the X and Y surface electrodes are arranged in the order of XY-YX, there is a problem that wrong addressing may occur for adjacent Y electrodes.

본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 발광 효율이 개선된 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention has been made to solve the above problems, an object of the present invention is to provide a plasma display panel with improved luminous efficiency.

본 발명의 다른 목적은 쉬쓰 영역에서의 네가티브 글로우 현상이 방지될 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel in which negative glow phenomenon in the sheath region can be prevented.

본 발명의 다른 목적은 표면 전극 사이에 중간 전극을 배치하고 상기 각 전극들에 인가되는 전압의 크기를 제어함으로써 발광 효율이 개선되는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel in which luminous efficiency is improved by disposing an intermediate electrode between surface electrodes and controlling the magnitude of voltage applied to each of the electrodes.

도 1 은 통상적인 플라즈마 디스플레이 패널의 개략적인 분해 사시도이다.1 is a schematic exploded perspective view of a conventional plasma display panel.

도 2 에 도시된 것은 도 1 에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이다.2 is a cross-sectional view of a part of the plasma display panel shown in FIG. 1.

도 3 에 도시된 것은 플라즈마 디스플레이 패널의 각 전극에 인가되는 전압의 파형을 나타낸 그래프이다.3 is a graph showing waveforms of voltages applied to the electrodes of the plasma display panel.

도 4 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널의 개략적인 사시도이다.4 is a schematic perspective view of a plasma display panel according to the present invention.

도 5 에 도시된 것은 도 4 에 도시된 플라즈마 디스플레이 패널의 일부에 대한 개략적인 단면도이다.5 is a schematic cross-sectional view of a part of the plasma display panel shown in FIG. 4.

도 6 내지 도 10 에는 상기 각 전극에 인가되는 전압의 파형을 개략적으로 도시한 그래프이다.6 to 10 are graphs schematically showing waveforms of voltages applied to the electrodes.

도 11 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널의 제 2 실시예의 일부에 대한 개략적인 단면도이다.Shown in FIG. 11 is a schematic cross-sectional view of a portion of a second embodiment of a plasma display panel according to the present invention.

도 12 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널의 제 2 실시예의 일부에 대한 개략적인 단면도이다.12 is a schematic cross sectional view of a portion of a second embodiment of a plasma display panel according to the present invention.

도 13 에 도시된 것은 중간 전극의 폭에 따른 진공 자외선의 발생 효율을 그래프로서 도시한 것이다.13 is a graph showing the generation efficiency of vacuum ultraviolet rays according to the width of the intermediate electrode.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11.12. 유리 기판 3. X 표면 전극11.12. 3. X surface electrode on glass substrate

4. Y 표면 전극 5. 어드레스 전극4. Y surface electrode 5. Address electrode

14,14'. 유전층 15. 보호층14,14 '. Dielectric Layer 15. Protective Layer

17. 격벽 18. 형광체17. Bulkhead 18. Phosphor

56. 중간 전극56. Middle electrode

상기 목적을 달성하기 위하여, 본 발명에 따르면, 전면 유리 기판 및, 배면 유리 기판과; 상기 전면 유리 기판의 내표면에 상호 평행하게 형성된 X 표면 전극 및, Y 표면 전극과; 상기 X 표면 전극과 Y 표면 전극 사이에 배치된 중간 전극과; 상기 X 표면 전극, Y 표면 전극 및, 중간 전극을 덮는 유전층과; 상기 배면 유리 기판의 내표면상에서 상기 X, Y 표면 전극들 및, 중간 전극에 직교하는 방향으로 형성된 어드레스 전극과; 상기 어드레스 전극을 덮는 유전층과; 상기 배면 유리 기판상의 유전층 상부에 형성된 격벽들과; 상기 격벽 사이에 각각 도포되는 레드, 그린, 블루의 형광체;를 구비하는 플라즈마 디스플레이 패널이 제공된다.In order to achieve the above object, according to the present invention, a front glass substrate and a back glass substrate; An X surface electrode and a Y surface electrode formed in parallel to an inner surface of the front glass substrate; An intermediate electrode disposed between the X surface electrode and the Y surface electrode; A dielectric layer covering the X surface electrode, the Y surface electrode, and the intermediate electrode; An address electrode formed on the inner surface of the rear glass substrate in a direction orthogonal to the X and Y surface electrodes and an intermediate electrode; A dielectric layer covering the address electrode; Barrier ribs formed over the dielectric layer on the rear glass substrate; Provided is a plasma display panel including red, green, and blue phosphors respectively applied between the partition walls.

본 발명의 일 특징에 따르면, 상기 X 표면 전극과 Y 표면 전극에는 캐소드 전압과 애노드 전압이 교번하여 인가되고, 상기 중간 전극에는 상기 캐소드 전압보다 전압 레벨이 높은 균일한 애노드 확장 전압이 인가된다.According to an aspect of the present invention, a cathode voltage and an anode voltage are alternately applied to the X surface electrode and the Y surface electrode, and a uniform anode extension voltage having a voltage level higher than the cathode voltage is applied to the intermediate electrode.

본 발명의 다른 특징에 따르면, 상기 X 표면 전극과 Y 표면 전극에는 캐소드 전압과 애노드 전압이 교번하여 인가되고, 상기 중간 전극에는 상기 캐소드 전압보다 전압 레벨이 높은 펄스 파형의 애노드 확장 전압이 인가된다.According to another feature of the present invention, a cathode voltage and an anode voltage are alternately applied to the X surface electrode and the Y surface electrode, and an anode extension voltage of a pulse waveform having a voltage level higher than the cathode voltage is applied to the intermediate electrode.

본 발명의 다른 특징에 따르면, 상기 중간 전극은 상호 평행한 제 1 중간 전극 및, 제 2 중간 전극을 구비한다.According to another feature of the invention, the intermediate electrode includes a first intermediate electrode and a second intermediate electrode parallel to each other.

본 발명의 다른 특징에 따르면, 상기 제 1 중간 전극 및, 제 2 중간 전극에인가되는 전압은 공통의 전압으로써 인가된다.According to another feature of the invention, the voltage applied to the first intermediate electrode and the second intermediate electrode is applied as a common voltage.

본 발명의 다른 특징에 따르면, 상기 X 표면 전극은 상호 평행한 제 1 X 전극 및, 제 2 X 전극을 구비하고, 상기 Y 표면 전극은 상호 평행한 제 1 Y 전극 및, 제 2 Y 전극을 구비한다.According to another feature of the present invention, the X surface electrode includes a first X electrode and a second X electrode parallel to each other, and the Y surface electrode includes a first Y electrode and a second Y electrode parallel to each other. do.

본 발명의 다른 특징에 따르면, 상기 제 1 X 전극 및, 제 2 X 전극에 인가되는 전압은 공통의 전압으로써 인가되고, 상기 제 1 Y 전극 및, 제 2 Y 전극에 인가되는 전압은 공통의 전압으로써 인가된다.According to another feature of the invention, the voltage applied to the first X electrode and the second X electrode is applied as a common voltage, the voltage applied to the first Y electrode and the second Y electrode is a common voltage Is applied as.

이하, 본 발명을 첨부된 도면에 도시된 실시예들을 참조하여 보다 상세하게 설명하기로 한다.Hereinafter, with reference to the embodiments shown in the accompanying drawings the present invention will be described in more detail.

위에서 언급된 바와 같이, 플라즈마 디스플레이 패널에서 캐소드에 근접하여 한정되는 쉬쓰 영역(sheathe zone)에서는 전기장이 강하기 때문에 네가티브 글로우 현상이 발생한다. 이러한 현상을 감소시키기 위한 대안으로서 전극의 길이를 확장시키는 것이 제안된 바 있다. 전극의 길이를 확장시킴에 따라 캐소드 자체의 효율은 감소하게 되고, 애노드의 효율이 증가하게 되며, 따라서 전체적인 에너지 효율은 증가한다는 점이 공지되어 있다. 따라서 본 발명에서는 효율이 좋은 애노드의 효과를 증폭하기 위하여 애노드의 길이 또는 면적을 확장시킬 수 있는 별도의 전극을 제공함으로써, 쉬쓰 영역에서의 네가티브 글로우 현상을 감소시키는데 초점을 맞추게 된다.As mentioned above, a negative glow phenomenon occurs because the electric field is strong in the sheath zone defined in proximity to the cathode in the plasma display panel. As an alternative to reducing this phenomenon, it has been proposed to extend the length of the electrode. It is known that as the length of the electrode is extended, the efficiency of the cathode itself decreases and the efficiency of the anode increases, thus the overall energy efficiency increases. Accordingly, the present invention focuses on reducing negative glow in the sheath region by providing a separate electrode that can extend the length or area of the anode in order to amplify the effect of the efficient anode.

도 4 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널의 개략적인 사시도이다.4 is a schematic perspective view of a plasma display panel according to the present invention.

도면을 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널은 전면 유리 기판(41) 및, 배면 유리 기판(42)을 구비한다. 상기 전면 유리 기판(41)의 내표면에는 X 표면 전극(53)과 Y 표면 전극(54)이 형성된다. 또한 상기 X 표면 전극(53)과 Y 표면 전극(53)의 상부에는 버스 전극(46)이 형성된다. 상기 X 및, Y 표면 전극(53,54)의 상부에는 유전층(44)과 보호층(45)이 차례로 형성된다.Referring to the drawings, the plasma display panel according to the present invention includes a front glass substrate 41 and a back glass substrate 42. An X surface electrode 53 and a Y surface electrode 54 are formed on the inner surface of the front glass substrate 41. In addition, a bus electrode 46 is formed on the X surface electrode 53 and the Y surface electrode 53. The dielectric layer 44 and the protective layer 45 are sequentially formed on the X and Y surface electrodes 53 and 54.

한편, 배면 유리 기판(42)의 표면에는 어드레스 전극(55)이 형성되며, 상기 어드레스 전극(55)의 상부에는 유전층(44')이 형성된다. 상기 유전층(44')의 상부에는 격벽(47)이 형성됨으로써 격벽(47) 사이에 방전 공간인 셀(49)이 형성된다. 격벽(47) 사이의 셀 공간에서 격벽(47)의 표면에는 형광체(47)가 도포된다. 상기 X 및, Y 표면 전극(53)은 상기 어드레스 전극(55)에 대하여 상호 직각으로 형성된다.Meanwhile, an address electrode 55 is formed on the surface of the rear glass substrate 42, and a dielectric layer 44 ′ is formed on the address electrode 55. The partition wall 47 is formed on the dielectric layer 44 ′ to form a cell 49 that is a discharge space between the partition walls 47. Phosphor 47 is coated on the surface of the partition wall 47 in the cell space between the partition walls 47. The X and Y surface electrodes 53 are formed at right angles to the address electrode 55.

본 발명의 특징에 따르면, 상기 전면 유리 기판(41)의 표면에 형성된 한쌍의 X 표면 전극(53)과 Y 표면 전극(54) 사이에는 중간 전극(56)이 형성된다. 공지된 바와 같이, 상기 X 표면 전극(53)과 Y 표면 전극(54) 사이에는 방전 유지 전압이 인가됨으로써 캐소드(cathode)와 애노드(anode) 전극의 역할을 할 수 있게 되는데, 상기 중간 전극(56)에는 애노드 전극과 캐소드 전극 사이에 인가되는 방전 유지 전압의 기저 전압보다 레벨이 높은 전압이 인가됨으로써 제 2 의 애노드 전극의 역할을 할 수 있게 된다.According to a feature of the present invention, an intermediate electrode 56 is formed between the pair of X surface electrodes 53 and Y surface electrodes 54 formed on the surface of the front glass substrate 41. As is known, the discharge sustain voltage is applied between the X surface electrode 53 and the Y surface electrode 54 to serve as a cathode and an anode electrode. ) Is applied to a voltage higher than the base voltage of the discharge sustain voltage applied between the anode electrode and the cathode electrode, thereby serving as a second anode electrode.

도 5 에 도시된 것은 도 4 에 도시된 플라즈마 디스플레이 패널의 일부에 대한 개략적인 단면도이다. 여기에서 X 표면 전극(53)과 Y 표면 전극(54)의 사이에 중간 전극(56)이 형성된 것을 알 수 있다.5 is a schematic cross-sectional view of a part of the plasma display panel shown in FIG. 4. Here, it can be seen that the intermediate electrode 56 is formed between the X surface electrode 53 and the Y surface electrode 54.

중간 전극(56)에 애노드 전극과 캐소드 전극 사이에 인가되는 방전 유지 전압의 기저 전압보다 레벨이 높은 전압이 인가되면, 중간 전극(56)은 항상 애노드 전극의 역할을 하게 된다. 즉, X 표면 전극(53)과 Y 표면 전극(54)이 교번하여 담당하게 되는 애노드 전극의 역할을 중간 전극(56)도 함께 담당하게 할 수 있도록 하는 것이다. 이와 같이 X 표면 전극(53)과 Y 표면 전극(54)들중 어느 하나의 전극이 애노드 전극이 되도록 방전 유지 전압을 인가하고, 동시에 중간 전극(56)이 애노드 전극이 되도록 방전 유지 전압의 기저 전압 보다 높은 레벨의 전압을 인가함으로써 전체적인 애노드 전극의 면적이 확장된 상태로 유지될 수 있다. 상기 중간 전극(56)에 인가되는 전압을 애노드 확장용 전압(Vm)으로 정의한다면, 상기 애노드 확장용 전압(Vm)은 균일한 레벨의 전압이거나, 또는 펄스 형태의 전압일 수 있다. 상기 애노드 확장용 전압(Vm)이 균일한 레벨의 전압일 경우에는 그 전압이 방전 유지 전압(Vs)의 기저 전압보다 항상 커야 하며, 상기 애노드 확장용 전압(Vm)이 펄스 전압일 경우에도 펄스 전압의 최고 값이 상기 방전 유지 전압(Vs)의 기저 전압보다 커야만 한다. 한편, 중간 전극(56)상에도 전극 자체의 라인 저항을 극복하고 전압을 유지하기 위하여 버스 전극(미도시)이 형성될 수 있다.When a voltage higher than the base voltage of the discharge sustain voltage applied between the anode electrode and the cathode electrode is applied to the intermediate electrode 56, the intermediate electrode 56 always serves as the anode electrode. That is, the middle electrode 56 can also play the role of the anode electrode which the X surface electrode 53 and the Y surface electrode 54 alternately play. In this way, the discharge sustain voltage is applied such that any one of the X surface electrode 53 and the Y surface electrode 54 becomes the anode electrode, and at the same time the base voltage of the discharge sustain voltage so that the intermediate electrode 56 becomes the anode electrode. By applying a higher level of voltage, the area of the entire anode electrode can be kept expanded. If the voltage applied to the intermediate electrode 56 is defined as the anode extension voltage Vm, the anode extension voltage Vm may be a voltage of a uniform level or a voltage in the form of a pulse. When the anode extension voltage Vm is a voltage of a uniform level, the voltage must always be greater than the base voltage of the discharge sustain voltage Vs, and even when the anode extension voltage Vm is a pulse voltage. The highest value of must be greater than the base voltage of the discharge sustain voltage Vs. Meanwhile, a bus electrode (not shown) may be formed on the intermediate electrode 56 to overcome the line resistance of the electrode itself and maintain the voltage.

도 6 내지 도 10 에는 상기 각 전극에 인가되는 전압의 파형을 개략적으로 도시한 그래프가 도시되어 있다. 각 그래프에서 수평축은 시간의 구간을 나타내며, 수직축은 전압의 레벨을 나타낸다.6 to 10 are graphs schematically showing waveforms of voltages applied to the electrodes. In each graph, the horizontal axis represents time intervals and the vertical axis represents voltage levels.

도 6 을 참조하면, 제 1 구간(61)에서 X 표면 전극(X)에는 기저 전압보다 낮은 레벨의 -Vs 볼트가 인가되고 Y 표면 전극(Y)에는 기저 전압인 0 볼트가 인가된다. 이때 X 표면 전극(X)은 캐소드가 되고, Y 표면 전극(Y)은 애노드가 되며, 상기 두개의 표면 전극 사이의 전압 차이는 Vs 로서 방전 유지가 가능하게 된다. 즉, X 표면 전극(X)에 인가되는 전압(-Vs)은 캐소드 전압이 되고, Y 표면 전극(Y)에 인가되는 전압은 애노드 전압이 된다. 또한 제 2 구간(62)에서는 X 표면 전극(X)에는 기저 전압인 0 볼트가 인가되고 Y 표면 전극(Y)에는 -Vs 볼트가 인가됨으로써 캐소드와 애노드의 역할이 바뀌게 된다. 이러한 방전 유지 전압의 인가는 제 3 구간(63) 및, 제 4 구간(64)에서 반복적으로 교번하여 이루어지며, 그에 따라서 캐소드와 애노드의 역할이 바뀌게 된다.Referring to FIG. 6, a -Vs volt having a lower level than the base voltage is applied to the X surface electrode X and a 0 volt, which is the base voltage, is applied to the Y surface electrode Y in the first section 61. At this time, the X surface electrode X becomes a cathode, the Y surface electrode Y becomes an anode, and the voltage difference between the two surface electrodes is Vs, so that the discharge can be maintained. That is, the voltage (-Vs) applied to the X surface electrode X becomes a cathode voltage, and the voltage applied to the Y surface electrode Y becomes an anode voltage. In addition, in the second section 62, a ground voltage of 0 volts is applied to the X surface electrode X and a -Vs volt is applied to the Y surface electrode Y to change the roles of the cathode and the anode. The discharge sustain voltage is repeatedly applied in the third section 63 and the fourth section 64, thereby changing the roles of the cathode and the anode.

도 6 에서는 각 구간에 걸쳐서 중간 전극(M)에 애노드 확장 전압인 Vm 이 인가된다. 상기 애노드 확장 전압(Vm)은 캐소드 전압(-Vs)보다 레벨이 높은 전압이다. 즉, Vm>-Vs 의 관계를 가진다.In FIG. 6, an anode extension voltage Vm is applied to the intermediate electrode M over each section. The anode extension voltage Vm is a voltage higher than the cathode voltage -Vs. That is, it has a relationship of Vm> -Vs.

도 6 에 도시된 바와 같은 전압 레벨을 유지함으로써 중간 전극(M)은 애노드의 역할을 할 수 있다. 따라서 교번하는 X 및, Y 표면 전극중 어느 하나와 함께 중간 전극(M)이 애노드의 역할을 할 수 있으므로 캐소드의 면적은 상대적으로 감소하게 된다. 이러한 애노드 면적의 증가와 캐소드 면적의 감소는 위에서 설명한 바와 같은 쉬쓰 영역을 감소시키며, 따라서 에너지 손실을 감소시킬 수 있게 한다.By maintaining the voltage level as shown in FIG. 6, the intermediate electrode M may serve as an anode. Accordingly, the area of the cathode is relatively reduced since the intermediate electrode M may serve as an anode together with any one of the alternating X and Y surface electrodes. This increase in anode area and reduction in cathode area reduce the sheath area as described above, thus making it possible to reduce energy losses.

도 7 을 참조하면, 제 1 구간(71)에서는 X 표면 전극(X)에 Vs 의 전압이 인가되고, Y 표면 전극(Y)에는 기저 전압인 0 볼트가 인가된다. 따라서 표면 전극(X,Y)들 사이의 전압 차이는 Vs 로서 유지 방전이 이루어질 수 있으며, 여기에서 캐소드 전압은 O 볼트가 되고, 애노드 전압은 Vs 가 된다. 이때 중간 전극(M)에는 상기 캐소드 전압인 0 볼트보다 큰 펄스 전압(Vm)으로서 인가된다.Referring to FIG. 7, in the first section 71, a voltage of Vs is applied to the X surface electrode X, and 0 volts, which is a base voltage, is applied to the Y surface electrode Y. In FIG. Therefore, the sustain discharge can be made as the voltage difference between the surface electrodes X and Y as Vs, where the cathode voltage is O volts and the anode voltage is Vs. At this time, the intermediate electrode M is applied as a pulse voltage Vm larger than the cathode voltage of 0 volts.

한편, 제 2 구간(72)에서는 X 표면 전극(X)과 Y 표면 전극(Y)에 인가되는 전압이 상기 제 1 구간과 반대의 상태로 역전된다. 또한 제 3 구간과 그 이후에 연속되는 구간에서도 상기 X 표면 전극(X)과 Y 표면 전극(Y)에 인가되는 전압의 상태가 교번하여 바뀌게 된다. 이때 각 구간에서 동일한 펄스 전압(Vm)이 인가되며, 상기 펄스 전압의 최고값은 캐소드 전압인 0 볼트보다 크도록 인가된다.On the other hand, in the second section 72, the voltage applied to the X surface electrode X and the Y surface electrode Y is reversed in a state opposite to the first section. In addition, in the third section and subsequent sections, the state of the voltage applied to the X surface electrode X and the Y surface electrode Y is alternately changed. At this time, the same pulse voltage (Vm) is applied in each section, the maximum value of the pulse voltage is applied to be greater than 0 volts, the cathode voltage.

도 8 을 참조하면, 제 1 구간(81)에서는 X 표면 전극(X)에 Vs/2 의 전압이 인가되고, Y 표면 전극(Y)에는 -Vs/2 볼트가 인가된다. 따라서 X 표면 전극(X)과 Y 표면 전극(Y) 사이의 전압 차이는 Vs 가 되며, 캐소드 전압은 -Vs/2 볼트이고 애노드 전압은 Vs/2 이다. 이때 중간 전극(M)에는 캐소드 전압(-Vs/2)보다 큰 펄스 전압(Vm)이 인가된다. 한편, 제 2 구간(82)에서는 X 표면 전극(X)과 Y 표면 전극(Y), 그리고 중간 전극(M)에 인가되는 전압이 모두 기저 전압 상태인 O 볼트가 된다. 다음에 제 3 구간(83)에서는 상기 제 1 구간(81)과 반대의 상태로 역전된다. 다음에 제 4 구간(84)에서는 제 2 구간과 마찬가지로 X 표면 전극(X)과 Y 표면 전극(Y), 그리고 중간 전극(M)에 인가되는 전압이 제로 전압 상태가 된다. 또한 그 이후에 연속되는 홀수의 구간에서는 상기 X 표면 전극(X)과 Y 표면 전극(Y)에 인가되는 전압의 상태가 교번하여 바뀌게 되며, 짝수의 구간에서는 제로 전압이 인가된다. 상기 펄스 전압은 캐소드 전압인 -Vs/2 보다 크다. 이때 각 구간에서 동일한 어드레스 전압(Va)이 인가되는데, 상기 어드레스 전압도 캐소드 전압보다 크게 인가된다.Referring to FIG. 8, a voltage of Vs / 2 is applied to the X surface electrode X and -Vs / 2 volts is applied to the Y surface electrode Y in the first section 81. Therefore, the voltage difference between the X surface electrode X and the Y surface electrode Y becomes Vs, the cathode voltage is -Vs / 2 volts and the anode voltage is Vs / 2. At this time, a pulse voltage Vm greater than the cathode voltage -Vs / 2 is applied to the intermediate electrode M. FIG. On the other hand, in the second section 82, all of the voltages applied to the X surface electrode X, the Y surface electrode Y, and the intermediate electrode M become O volts which is a base voltage state. Next, the third section 83 is reversed to the state opposite to the first section 81. Next, in the fourth section 84, the voltages applied to the X surface electrode X, the Y surface electrode Y, and the intermediate electrode M are in the zero voltage state similarly to the second section. In the subsequent odd-numbered sections, the state of the voltage applied to the X surface electrode X and the Y surface electrode Y is alternately changed, and in the even-numbered sections, zero voltage is applied. The pulse voltage is larger than the cathode voltage -Vs / 2. At this time, the same address voltage Va is applied in each section, and the address voltage is also applied larger than the cathode voltage.

도 9 를 참조하면, 제 1 구간(91)에서는 X 표면 전극(X)에 Vs/2 의 전압이인가되고, Y 표면 전극(Y)에는 -Vs/2 볼트가 인가된다. 이때 중간 전극(M)에는 상기 캐소드 전압인 -Vs/2 보다 큰 전압(Vm)이 인가된다. 중간 전극(M)에 인가되는 전압은 전체 구간에 걸쳐서 일정하게 유지된다. 한편, 제 2 구간(92)에서는 X 표면 전극(X)과 Y 표면 전극(Y)에 인가되는 전압이 상기 제 1 구간(91)과 반대의 상태로 역전된다. 또한 제 3 구간(93)과 그 이후에 연속되는 다른 구간(94,95)에서도 상기 X 표면 전극(X)과 Y 표면 전극(Y)에 인가되는 전압의 상태가 교번하여 바뀌게 된다.9, a voltage of Vs / 2 is applied to the X surface electrode X and -Vs / 2 volts is applied to the Y surface electrode Y in the first section 91. In this case, a voltage Vm greater than the cathode voltage -Vs / 2 is applied to the intermediate electrode M. The voltage applied to the intermediate electrode M is kept constant over the entire period. Meanwhile, in the second section 92, the voltage applied to the X surface electrode X and the Y surface electrode Y is reversed in a state opposite to that of the first section 91. In addition, in the third section 93 and the subsequent sections 94 and 95, the states of voltages applied to the X surface electrode X and the Y surface electrode Y are alternately changed.

도 10 을 참조하면, 제 1 구간(101)에서는 X 표면 전극(X)에 Vs/2-Va 볼트의 전압이 인가되고, Y 표면 전극(Y)에는 -Vs/2-Va 볼트가 인가된다. 따라서 X 표면 전극(X)과 Y 표면 전극(Y) 사이의 전압 차이는 Vs 이다. 이때 중간 전극(M)에는 상기 캐소드 전압인 -Vs/2-Va 볼트보다 큰 펄스 전압(Vm)이 인가된다. 한편, 제 2 구간(102)에서는 X 표면 전극(X), Y 표면 전극(Y) 및, 중간 전극(M)에 인가되는 전압이 모두 기저 전압인 -Va 가 된다. 상기 기저 전압(-Va)은 어드레스 전극에 인가되는 전압이다. 다음에 제 3 구간(103)에서는 X 표면 전극(X)과 Y 표면 전극(Y)에 대한 전압 인가 상태가 상기 제 1 구간(101)과 반대의 상태로 역전된다. 다음의 제 4 구간(104)은 상기 제 2 구간(102)과 동일한 상태가 되며, 이후에 홀수의 구간들에서는 X 표면 전극(X)과 Y 표면 전극(Y)에 인가되는 전압이 캐소드 전압과 애노드 전압으로서 교번하여 인가되고, 짝수의 구간들에서는 기저 전압인 -Va 가 된다. 이때 홀수의 구간에서는 펄스 전압(Vm)이 인가되고, 짝수의 구간에서는 기준 전압이 인가된다.Referring to FIG. 10, a voltage of Vs / 2-Va volts is applied to the X surface electrode X and -Vs / 2-Va volts is applied to the Y surface electrode Y in the first section 101. Therefore, the voltage difference between the X surface electrode X and the Y surface electrode Y is Vs. In this case, a pulse voltage Vm greater than the cathode voltage -Vs / 2-Va volt is applied to the intermediate electrode M. On the other hand, in the second section 102, all of the voltages applied to the X surface electrode X, the Y surface electrode Y, and the intermediate electrode M become -Va which is the base voltage. The base voltage (−Va) is a voltage applied to the address electrode. Next, in the third section 103, the voltage applied to the X surface electrode X and the Y surface electrode Y is reversed to the state opposite to the first section 101. The next fourth section 104 is in the same state as the second section 102, and then in odd-numbered sections, the voltage applied to the X surface electrode X and the Y surface electrode Y is equal to the cathode voltage. It is alternately applied as the anode voltage and becomes the base voltage -Va in even intervals. At this time, the pulse voltage Vm is applied in the odd section, and the reference voltage is applied in the even section.

도 11 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널의 제 2 실시예의 일부에 대한 개략적인 단면도로서, 이것은 도 5 와 유사한 것이다.Shown in FIG. 11 is a schematic cross sectional view of a portion of a second embodiment of a plasma display panel according to the present invention, which is similar to FIG.

도면을 참조하면, 여기에서 전면 유리 기판(111)의 내표면에 X 표면 전극(113)과 Y 표면 전극(114)의 사이에 제 1 중간 전극(117)과 제 2 중간 전극(118)이 형성된 것을 알 수 있다. 상기 전극들을 덮도록 유전층(116)이 형성되고, 상기 유전층(116)을 보호층(121)이 덮고 있다. 또한 배면 유리 기판(112)의 내표면에는 어드레스(115)이 형성되고, 상기 어드레스 전극(115)을 유전층(116')이 덮고 있다. 도면 번호 120 으로 표시된 것은 전면 유리 기판(111)과 배면 유리 기판(112) 사이에 형성된 방전 공간이다. 도 11 의 실시예에서는 중간 전극이 하나 이상의 중간 전극으로서, 즉, 제 1 중간 전극(117) 및, 제 2 중간 전극(118)으로 이루어진 것을 특징으로 한다.Referring to the drawings, the first intermediate electrode 117 and the second intermediate electrode 118 are formed on the inner surface of the front glass substrate 111 between the X surface electrode 113 and the Y surface electrode 114. It can be seen that. A dielectric layer 116 is formed to cover the electrodes, and a protective layer 121 covers the dielectric layer 116. In addition, an address 115 is formed on an inner surface of the rear glass substrate 112, and the dielectric layer 116 ′ covers the address electrode 115. Denoted by reference numeral 120 is a discharge space formed between the front glass substrate 111 and the back glass substrate 112. In the embodiment of FIG. 11, the intermediate electrode is formed of at least one intermediate electrode, that is, the first intermediate electrode 117 and the second intermediate electrode 118.

도 12 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널의 제 2 실시예의 일부에 대한 개략적인 단면도로서, 이것은 도 5 와 유사한 것이다.Shown in FIG. 12 is a schematic cross sectional view of a portion of a second embodiment of a plasma display panel according to the present invention, which is similar to FIG.

도면을 참조하면, 여기에서 전면 유리 기판(121)의 내표면에는 제 1 의 X 표면 전극(128)과 제 2 의 X 표면 전극(129)이 형성되어 있으며, 또한 제 1 의 Y 표면 전극(133)과 제 2 의 Y 표면 전극(133)이 형성되어 있다. 상기 제 2 의 X 표면 전극(129)과 제 2 의 Y 표면 전극(132)의 사이에 제 1 중간 전극(130)과 제 2 중간 전극(131)이 형성된 것을 알 수 있다. 상기 전극들을 덮도록 유전층(123)이 형성되고, 상기 유전층(123)을 보호층(124)이 덮고 있다. 또한 배면 유리 기판(122)의 내표면에는 어드레스 전극(127)이 형성되고, 상기 어드레스 전극(127)을 유전층(126)이 덮고 있다. 도면 번호 125 로 표시된 것은 전면 유리 기판(121)과 배면 유리 기판(122) 사이에 형성된 방전 공간이다. 도 12 의 실시예에서는 표면 전극들과 중간 전극이 하나 이상의 전극으로서 형성된다. 각 전극들에 대한 전압 인가는 제 1 의 X 전극(128)과 제 2 의 X 전극(129)에 공통의 전압이 인가되고, 제 1 의 Y 전극(133)과 제 2 의 Y 전극(132)에 공통의 전압이 인가되고, 제 1 중간 전극(117) 및, 제 2 중간 전극(118)에 공통의 전압이 인가된다. 이때 인가되는 전압은 도 6 내지 도 10 을 통하여 설명된 전압과 같다.Referring to the drawings, the first X surface electrode 128 and the second X surface electrode 129 are formed on the inner surface of the front glass substrate 121, and the first Y surface electrode 133 is formed. ) And a second Y surface electrode 133 are formed. It can be seen that the first intermediate electrode 130 and the second intermediate electrode 131 are formed between the second X surface electrode 129 and the second Y surface electrode 132. A dielectric layer 123 is formed to cover the electrodes, and a protective layer 124 covers the dielectric layer 123. In addition, an address electrode 127 is formed on an inner surface of the rear glass substrate 122, and the dielectric layer 126 covers the address electrode 127. Denoted by reference numeral 125 is a discharge space formed between the front glass substrate 121 and the back glass substrate 122. In the embodiment of FIG. 12, surface electrodes and intermediate electrodes are formed as one or more electrodes. The voltage applied to each of the electrodes is applied to a common voltage to the first X electrode 128 and the second X electrode 129, and the first Y electrode 133 and the second Y electrode 132. The common voltage is applied to the first intermediate electrode 117 and the second intermediate electrode 118. In this case, the applied voltage is the same as the voltage described with reference to FIGS. 6 to 10.

도 13 에 도시된 것은 중간 전극의 폭에 따른 진공 자외선의 발생 효율을 그래프로서 도시한 것이다.13 is a graph showing the generation efficiency of vacuum ultraviolet rays according to the width of the intermediate electrode.

도면을 참조하면, 중간 전극의 길이가 증가할수록 진공 자외선의 발생 효율이 비례적으로 함께 증가하는 것을 알 수 있다. 예를 들면, 중간 전극의 폭이 대략 40 마이크로미터일때 진공 자외선 발생 효율이 약 41 프로 미만이었던 것이, 중간 전극의 폭을 180 마이크로로 증가시킬 경우에 진공 자외선 발생 효율이 약 45 프로로 증가하는 것을 알 수 있다.Referring to the drawings, it can be seen that as the length of the intermediate electrode increases, the generation efficiency of vacuum ultraviolet rays increases proportionally together. For example, the vacuum ultraviolet generation efficiency was less than about 41 pro when the width of the intermediate electrode was about 40 micrometers, indicating that the vacuum ultraviolet generation efficiency increased to about 45 pro when the width of the intermediate electrode was increased to 180 microns. Able to know.

본 발명에 따른 플라즈마 디스플레이 패널은 표면 전극 사이에 중간 전극을 배치함으로써 중간 전극이 애노드 전극으로서의 역할을 할 수 있게 하며, 따라서 쉬쓰 영역이 줄어들고 진공 자외선 발생 효율이 향상되는 장점이 있다.Plasma display panel according to the present invention has the advantage that the intermediate electrode can serve as the anode electrode by disposing the intermediate electrode between the surface electrodes, and thus the sheath area is reduced and the vacuum ultraviolet generation efficiency is improved.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및, 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the accompanying drawings, it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true scope of the invention should be defined only by the appended claims.

Claims (8)

전면 유리 기판 및, 배면 유리 기판과;A front glass substrate and a back glass substrate; 상기 전면 유리 기판의 내표면에 상호 평행하게 형성된 X 표면 전극 및, Y 표면 전극과;An X surface electrode and a Y surface electrode formed in parallel to an inner surface of the front glass substrate; 상기 X 표면 전극과 Y 표면 전극 사이에 배치된 중간 전극과;An intermediate electrode disposed between the X surface electrode and the Y surface electrode; 상기 X 표면 전극, Y 표면 전극 및, 중간 전극을 덮는 유전층과;A dielectric layer covering the X surface electrode, the Y surface electrode, and the intermediate electrode; 상기 배면 유리 기판의 내표면상에서 상기 X, Y 표면 전극들 및, 중간 전극에 직교하는 방향으로 형성된 어드레스 전극과;An address electrode formed on the inner surface of the rear glass substrate in a direction orthogonal to the X and Y surface electrodes and an intermediate electrode; 상기 어드레스 전극을 덮는 유전층과;A dielectric layer covering the address electrode; 상기 배면 유리 기판상의 유전층 상부에 형성된 격벽들과;Barrier ribs formed over the dielectric layer on the rear glass substrate; 상기 격벽 사이에 각각 도포되는 레드, 그린, 블루의 형광체;를 구비하는 플라즈마 디스플레이 패널.And red, green, and blue phosphors respectively applied between the partition walls. 제 1 항에 있어서,The method of claim 1, 상기 X 표면 전극과 Y 표면 전극에는 캐소드 전압과 애노드 전압이 교번하여 인가되고, 상기 중간 전극에는 상기 캐소드 전압보다 전압 레벨이 높은 균일한 애노드 확장 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a cathode voltage and an anode voltage are alternately applied to the X surface electrode and the Y surface electrode, and a uniform anode extension voltage having a higher voltage level than the cathode voltage is applied to the intermediate electrode. 제 1 항에 있어서,The method of claim 1, 상기 X 표면 전극과 Y 표면 전극에는 캐소드 전압과 애노드 전압이 교번하여 인가되고, 상기 중간 전극에는 상기 캐소드 전압보다 전압 레벨이 높은 펄스 파형의 애노드 확장 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a cathode voltage and an anode voltage are alternately applied to the X surface electrode and the Y surface electrode, and an anode extension voltage having a pulse waveform having a voltage level higher than the cathode voltage is applied to the intermediate electrode. 제 1 항에 있어서,The method of claim 1, 상기 중간 전극은 상호 평행한 제 1 중간 전극 및, 제 2 중간 전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the intermediate electrode includes a first intermediate electrode and a second intermediate electrode parallel to each other. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 중간 전극 및, 제 2 중간 전극에 인가되는 전압은 공통의 전압으로써 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a voltage applied to the first intermediate electrode and the second intermediate electrode as a common voltage. 제 1 항에 있어서,The method of claim 1, 상기 X 표면 전극은 상호 평행한 제 1 X 전극 및, 제 2 X 전극을 구비하고, 상기 Y 표면 전극은 상호 평행한 제 1 Y 전극 및, 제 2 Y 전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.The X surface electrode includes a first X electrode and a second X electrode that are parallel to each other, and the Y surface electrode includes a first Y electrode and a second Y electrode that are parallel to each other. . 제 6 항에 있어서,The method of claim 6, 상기 제 1 X 전극 및, 제 2 X 전극에 인가되는 전압은 공통의 전압으로써 인가되고, 상기 제 1 Y 전극 및, 제 2 Y 전극에 인가되는 전압은 공통의 전압으로써 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The voltage applied to the first X electrode and the second X electrode is applied as a common voltage, and the voltage applied to the first Y electrode and the second Y electrode is applied as a common voltage. Display panel. 제 1 항에 있어서,The method of claim 1, 상기 중간 전극에는 버스 전극이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a bus electrode formed on the intermediate electrode.
KR10-2002-0082087A 2002-12-21 2002-12-21 Plasma Display Pannel Capable of High Efficiency KR100496291B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0082087A KR100496291B1 (en) 2002-12-21 2002-12-21 Plasma Display Pannel Capable of High Efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0082087A KR100496291B1 (en) 2002-12-21 2002-12-21 Plasma Display Pannel Capable of High Efficiency

Publications (2)

Publication Number Publication Date
KR20040055420A true KR20040055420A (en) 2004-06-26
KR100496291B1 KR100496291B1 (en) 2005-06-17

Family

ID=37348095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0082087A KR100496291B1 (en) 2002-12-21 2002-12-21 Plasma Display Pannel Capable of High Efficiency

Country Status (1)

Country Link
KR (1) KR100496291B1 (en)

Also Published As

Publication number Publication date
KR100496291B1 (en) 2005-06-17

Similar Documents

Publication Publication Date Title
GB2389453A (en) Display apparatus and driving method of the same
JP2006286250A (en) Plasma display panel and plasma display device
US6603265B2 (en) Plasma display panel having trigger electrodes
US6407509B1 (en) Plasma display panel
US6255779B1 (en) Color plasma display panel with bus electrode partially contacting a transparent electrode
KR20010039822A (en) Flat-panel display with controlled sustaining electrodes
US7215303B2 (en) AC-type plasma display panel capable of high definition and high brightness image display, and a method of driving the same
US6819307B2 (en) Plasma display panel and driving method thereof
KR100496291B1 (en) Plasma Display Pannel Capable of High Efficiency
KR100739549B1 (en) Mehtod of Driving Plasma Display Panel with Trigger-sustain Electrodes Structure
JP4441368B2 (en) Plasma display panel driving method and plasma display apparatus
KR100323973B1 (en) Plasma Display Panel and Method of Driving the same
JP2001052618A (en) Ac type plasma display panel and its driving method
KR100324261B1 (en) Plasma Display Panel and Method of Driving the same
JP4461718B2 (en) Plasma display panel
KR100293517B1 (en) Plasma display panel and its driving method
JP2000294151A (en) Ac plasma display device
JP2005005189A (en) Plasma display panel and its driving method
US7375468B2 (en) Plasma display panel having scan electrode closer to address electrode
KR100392957B1 (en) Plasma Display Panel
KR100589387B1 (en) Plasma display panel
KR20080002077A (en) Plasma display panel and manufacturing method of the same
JP2005005188A (en) Plasma display panel and its driving method
KR100273195B1 (en) Plasma display panel and its driving method
JP2001093426A (en) Ac type plasma display panel and drive method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100527

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee