KR20040052276A - Heterojunction bipolar transistor power transistor - Google Patents

Heterojunction bipolar transistor power transistor Download PDF

Info

Publication number
KR20040052276A
KR20040052276A KR1020020080117A KR20020080117A KR20040052276A KR 20040052276 A KR20040052276 A KR 20040052276A KR 1020020080117 A KR1020020080117 A KR 1020020080117A KR 20020080117 A KR20020080117 A KR 20020080117A KR 20040052276 A KR20040052276 A KR 20040052276A
Authority
KR
South Korea
Prior art keywords
base
emitter
contact
region
rectangular
Prior art date
Application number
KR1020020080117A
Other languages
Korean (ko)
Inventor
첸융진
왕유치
짜이쭝치
리우시밍조셉
Original Assignee
윈 세미콘덕터즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈 세미콘덕터즈 코포레이션 filed Critical 윈 세미콘덕터즈 코포레이션
Priority to KR1020020080117A priority Critical patent/KR20040052276A/en
Publication of KR20040052276A publication Critical patent/KR20040052276A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

PURPOSE: A hetero-junction bipolar transistor power transistor is provided to prevent thermal runaway by using stabilizing resistors, coupling capacitors and new-layout transistor cells. CONSTITUTION: A base area(202) is located on a collector area(201) with a base mesa formation. An emitter area(203) is included in the base mesa. Two rectangular collector contacts(204) are located on the collector area(201). A rectangular base contact(205) is located on the base mesa. A rectangular emitter contact(206) is located on the emitter area(203). The rectangular emitter contact(206) is electrically isolated from the base area(202) and includes a long edge region which faces one of long edge regions of the rectangular base contact(205). The base contact is connected to a base stabilizing resistor.

Description

헤테로 접합 바이폴라 트랜지스터 파워 트랜지스터{HETEROJUNCTION BIPOLAR TRANSISTOR POWER TRANSISTOR}Heterojunction bipolar transistor power transistor {HETEROJUNCTION BIPOLAR TRANSISTOR POWER TRANSISTOR}

본 발명은 향상된 러지드니스(ruggedness)를 갖는 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터의 최적화된 디자인에 관련되는 것이고, 특히 안정 저항기들의 사용과 트랜지스터 셀의 새로운 레이아웃을 결합시키는 것에 의한 HBT 파워 트랜지스터의 최적화된 디자인과 관련되는 것으로, HBT 파워 트랜지스터의 수행을 유지하는 동안 열폭주(thermal runaway)를 피할 수 있게 되었다.The present invention relates to the optimized design of heterojunction bipolar transistor (HBT) power transistors with improved ruggedness, in particular the use of HBT power transistors by combining the use of stabilized resistors with a new layout of transistor cells. Related to the optimized design, thermal runaway can be avoided while maintaining the performance of the HBT power transistor.

전력 증폭기는 셀룰러 텔레폰이나 또는 다른 무선 통신 시스템의 전송기에서 가장 중요한 소자이다. 보통 전력 증폭기는 많은 장치 트랜지스터로 구성되고, 여기서 각 장치 트랜지스터는 보통 헤터로 접합 바이폴라 트랜지스터(HBT)를 사용한다. HBT 파워 트랜지스터에 있어서, 소위 "자기 가열"의 문제가 존재하고, 열폭주 및 장치 작동의 파괴의 결과를 가져온다. 자기 가열 효과는 콜렉터 전류 및 트랜지스터의 온도 사이에 정궤환(positive-feedback)에서 유래되는 것이고, 트랜지스터가 열적으로 불안정하게 된다. pn 접합의 전류-온도 관계로부터 예상되는 것과 같이, 높은 온도는 증가된 콜렉터 전류를 만들고, 차례로 트랜지스터의 온도를 높게하고 그래서 더욱이 콜렉터 전류를 증가시킨다. 이 불안정한 상태는 급격하게 파워 트랜지스터의 작동을 파괴시키고, 또는 심지어 장치에 영구적인 손해를 끼친다.Power amplifiers are the most important elements in transmitters of cellular telephones or other wireless communication systems. Usually a power amplifier consists of many device transistors, where each device transistor typically uses a junction bipolar transistor (HBT) as a heter. In HBT power transistors, a problem of so-called "self heating" exists, resulting in thermal runaway and destruction of device operation. The self heating effect originates from a positive-feedback between the collector current and the temperature of the transistor, and the transistor becomes thermally unstable. As expected from the current-temperature relationship of the pn junction, the high temperature creates an increased collector current, which in turn raises the temperature of the transistor and thus further increases the collector current. This unstable state suddenly destroys the operation of the power transistor, or even permanently damages the device.

열폭주의 문제를 피하고 장치 러지드니스를 향상시키기 위해, 안정 저항들이보통 HBT의 에미터에 포함된다. 콜렉터 전류가 증가할 때, 에미터-안정 저항(EBR)은 에미터 전압을 증가시키고 베이스와 에미터 사이에 전압 강하를 감소시킬 것이고, 그래서 콜렉터 전류를 감소시킬 것이다. 다시 말하면, EBR은 입력과 출력 사이에 부궤환(negative-feedback) 루프를 형성함으로써 자기-가열 문제를 효율적으로 피할 수 있다. 그러나, EBR의 사용은 몇가지 결점을 갖고 있다. 예를들면, 만약 EBR의 저항이 너무 크면, HBT 장치의 전력 이득은 RF 작동 아래서 바라지 않게 감소될 것이고 그래서 전력 증폭기의 효율을 감소시킬 것이다.In order to avoid the problem of thermal runaway and to improve device ruggedness, stability resistors are usually included in the emitter of the HBT. As the collector current increases, the emitter-stable resistor (EBR) will increase the emitter voltage and reduce the voltage drop between the base and the emitter, thus reducing the collector current. In other words, EBR effectively avoids the self-heating problem by forming a negative-feedback loop between the input and the output. However, the use of EBR has some drawbacks. For example, if the resistance of the EBR is too large, the power gain of the HBT device will be undesirably reduced under RF operation and thus reduce the efficiency of the power amplifier.

HBT 장치를 안정화하기 위한 다른 방법은 EBR 대신에 베이스-안정 저항(BBR)의 사용이다. BBR은 입력 신호와 직렬로 연결되고 조기 전류 와해(collapse)를 막을 수 있을 뿐 아니라 감소된 전력 이득 및 그에 의한 PAE의 희생으로 RF 신호를 안정화 할 수 있다. 이 불이익은 신호 패스에 RF 결합 캐패시터와 DC 패스에 BBR로 분로(分路)를 만드는 것으로서 제거될 수 있다. 그러므로, 전압 트랜지스터 러지드니스는 이득과 효율의 희생없이 보호될 수 있다.Another method for stabilizing HBT devices is the use of base-stable resistors (BBR) instead of EBR. The BBR can be connected in series with the input signal and prevent premature current collapse, as well as stabilize the RF signal at the expense of reduced power gain and thereby PAE. This penalty can be eliminated by creating a shunt with an RF coupling capacitor on the signal path and BBR on the DC path. Therefore, voltage transistor ruggedness can be protected without sacrificing gain and efficiency.

게다가 안정 저항기의 사용으로, HBT 파워 트랜지스터의 셀 디자인을 최적화함으로써 회로 레벨에서라기 보다 트랜지스터 레벨에서 열폭주가 피해질 수 있다. 종래의 HBT 파워 트랜지스터는 보통 다수의 에미터 핑거들(fingers)을 포함한다. 그러나, 만약 이러한 에미터 핑거들 및 베이스 접점들(contacts)의 배열이 몇개의 "날카로운 코너들(sharp corners)"을 포함한다면, 이러한 에미터 핑거들에 흐르는 전류는 동일하지 않을 것이다. 이 동일하지 않은 흐르는 전류는 부분적으로 더 높은 전류 밀도 영역을 가열하고, 그때 차례로 더욱이 이 영역 안에 전류 밀도를 증가시키고, 결국 파워 트랜지스터의 작동을 파괴한다. 그러므로, 동일하지 않은 온도 분포를 피하기 위해서, 베이스 메사(mesa)에 이러한 에미터 핑거들 및 베이스 접점들의 배열은 또한 중요한 문제이다.In addition, the use of ballast resistors can optimize the cell design of HBT power transistors to avoid thermal runaway at the transistor level rather than the circuit level. Conventional HBT power transistors usually include a number of emitter fingers. However, if such an arrangement of emitter fingers and base contacts includes several "sharp corners", the current flowing to these emitter fingers will not be the same. This unequal flowing current partially heats the higher current density region, which in turn further increases the current density in this region, eventually destroying the operation of the power transistor. Therefore, in order to avoid unequal temperature distributions, the arrangement of these emitter fingers and base contacts in the base mesa is also an important problem.

본 발명의 목적은 향상된 러지드니스를 갖는 HBT 파워 트랜지스터의 최적화된 디지인을 개발하는 것이고, 그래서 장치 수행을 유지하는 동안 열폭주의 문제가 피해질 수 있다. HBT 장치의 러지드니스를 향상시키기 위해 본 발명에서 채택된 레이아웃은 안정 저항기를 사용함으로써 회로 레벨에서 트랜지스터 셀 디자인의 최적화 뿐만 아니라 HBT 파워 트랜지스터 셀의 새로운 레이아웃을 위치시키는 것에 의해 트랜지스터 레벨에서도 포함한다.It is an object of the present invention to develop an optimized design of HBT power transistors with improved ruggedness, so that the problem of thermal runaway can be avoided while maintaining device performance. The layout employed in the present invention to improve the ruggedness of the HBT device is included at the transistor level by locating a new layout of the HBT power transistor cell as well as optimizing the transistor cell design at the circuit level by using a stabilizer.

HBT 파워 트랜지스터 셀의 특징적인 레이아웃은 베이스 메사에 에미터 핑거들과 베이스 접점들의 배열이고, 여기서 날카로운-코너 효과의 가능성은 배제되고, 그래서 에미터 핑거에 흐르는 전류는 고르게 분배될 것이고 동일하지 않은 온도 분포의 효과는 크게 감소될 수 있을 것이다.The characteristic layout of the HBT power transistor cell is the arrangement of emitter fingers and base contacts on the base mesa, where the possibility of a sharp-corner effect is excluded, so that the current flowing through the emitter finger will be evenly distributed and not at the same temperature. The effect of the distribution may be greatly reduced.

본 발명의 다른 특징은 베이스 안정 저항기에 분로로 연결된 결합 캐패시터의 사용이고, 조기 전류 와해를 막을 수 있고 HBT 파워 트랜지스터의 장치 성능을 향상시킨다.Another feature of the present invention is the use of coupling capacitors shunted to the base ballast resistor, which can prevent premature current breakdown and improve the device performance of the HBT power transistor.

도 1은 종래 HBT 파워 트랜지스터의 레이아웃 측면도이다.1 is a layout side view of a conventional HBT power transistor.

도 2는 본 발명의 제1의 바람직한 실시예에 따라 형성된 HBT 파워 트랜지스터의 레이아웃 측면도이다.2 is a layout side view of an HBT power transistor formed in accordance with a first preferred embodiment of the present invention.

도 3은 본 발명의 제2의 바람직한 실시예에 따라 형성된 베이스 안정 저항기, 에미터 안정 저항기 및 결합 캐패시터를 포함하는 HBT 파워 트랜지스터의 레이아웃 측면도이다.3 is a layout side view of an HBT power transistor including a base ballast resistor, emitter ballast resistor, and coupling capacitor formed in accordance with a second preferred embodiment of the present invention.

도 4는 본 발명의 제3의 바람직한 실시예에 따라 형성된 베이스 안정 저항기, 에미터 안정 저항기 및 결합 캐패시터를 포함하는 멀티-핑거(multi-finger) HBT 파워 트랜지스터의 레이아웃 측면도이다.4 is a layout side view of a multi-finger HBT power transistor including a base ballast resistor, an emitter ballast resistor, and a coupling capacitor formed in accordance with a third preferred embodiment of the present invention.

도 5는 본 발명의 제4의 바람직한 실시예에 따라 형성된 베이스 안정 저항기, 에미터 안정 저항기 및 결합 캐패시터를 포함하는 HBT 파워 트랜지스터의 레이아웃 측면도이다.5 is a layout side view of an HBT power transistor including a base ballast resistor, emitter ballast resistor, and coupling capacitor formed in accordance with a fourth preferred embodiment of the present invention.

도 6a는 디자인 A의 장치 성능을 도시한다.6A shows the device performance of design A. FIG.

도 6b는 디자인 B의 장치 성능을 도시한다.6B shows the device performance of design B. FIG.

도 7a는 디자인 C의 콜렉터 전류-전압 특성(Ic-Vc)을 도시한다.7A shows the collector current-voltage characteristic (Ic-Vc) of design C. FIG.

도 7b는 디자인 D의 콜렉터 전류-전압 특성(Ic-Vc)을 도시한다.7B shows the collector current-voltage characteristic (Ic-Vc) of design D.

도 1은 종래 기술의 종래 HBT 셀 디자인의 레이아웃을(layout) 도시한다. 일반적으로 콜렉터 영역(101), 베이스 영역(102) 및 에미터 영역(103)의 세가지 영역을 포함한다. 콜렉터 영역(101)은 두개의 직사각형 콜렉터 접점들(contacts)(104) 및 직사각형 베이스 영역(102)(또한 베이스 메사라고 참조됨)을 포함한다. 베이스 메사(102)는 베이스 접점 핑거들(105) 및 베이스 접점 핑거들(105)과는 관계없는 두개의 직사각형 에미터 영역들(103)을 포함한다. 에미터 접점 핑거들(106)은 에미터 영역들(103) 위에 위치되고 전기적으로 베이스 영역(102)으로부터 분리된다. 이러한 에미터 접점 핑거들(106) 및 베이스 접점 핑거들(105)의 배열이 도 1에서 원형(107)으로 표시된 것과 같은 몇몇의 "날카로운 코너"를 포함하는 것은 주목할만 하다. 날카로운 코너 영역 주변에 콜렉터 접점들(104)로부터 끌린(drawn) 에미터 전류는 동일하지 않을 것이다. 이 동일하지 않은 흐르는 에미터 전류는 부분적으로 더 높은 전류 밀도의 영역을 가열하고, 그때 차례로 더욱이 이 영역에서 전류 밀도를 증가시키고, 결국 파워 트랜지스터의 작동을 파괴한다.1 shows a layout of a prior art HBT cell design. In general, it includes three regions, the collector region 101, the base region 102, and the emitter region 103. Collector region 101 includes two rectangular collector contacts 104 and a rectangular base region 102 (also referred to as base mesa). Base mesa 102 includes base contact fingers 105 and two rectangular emitter regions 103 independent of base contact fingers 105. Emitter contact fingers 106 are positioned over emitter regions 103 and are electrically separated from base region 102. It is noteworthy that such an arrangement of emitter contact fingers 106 and base contact fingers 105 includes some "sharp corner" as indicated by circle 107 in FIG. 1. The emitter current drawn from the collector contacts 104 around the sharp corner area will not be the same. This unequal flowing emitter current partially heats the region of higher current density, which in turn further increases the current density in this region, eventually destroying the operation of the power transistor.

도 2는 본 발명의 제1의 바람직한 실시예인 날카로운 코너 효과 없는 HBT 셀의 더 컴팩트한 레이아웃을 도시한다. 일반적으로 콜렉터 영역(201), 베이스 영역(202) 및 에미터 영역(203)의 세 영역을 포함한다. 콜렉터 영역(201)은 두개의 콜렉터 접점들(204) 및 베이스 영역(202)을 형성하는 직사각형 베이스 메사를 포함한다. 베이스 메사(202)는 직사각형 베이스 접점(205) 및 베이스 접점(205)에 접하는 직사각형 에미터 영역(203)을 포함한다. 에미터 접점(206)은 에미터 영역(203) 위에 위치되고 전기적으로 베이스 영역(202)으로부터 분리된다. 이 도면에서 보여지는 바와 같이, 이 배열은 날카로운 코너 효과의 가능성을 피하고, 장치 러지드니스가 향상될 수 있다.Figure 2 shows a more compact layout of the HBT cell without the sharp corner effect which is the first preferred embodiment of the present invention. In general, it includes three regions: the collector region 201, the base region 202, and the emitter region 203. Collector region 201 includes a rectangular base mesa forming two collector contacts 204 and base region 202. Base mesa 202 includes a rectangular base contact 205 and a rectangular emitter region 203 in contact with the base contact 205. Emitter contact 206 is located above emitter region 203 and is electrically separated from base region 202. As shown in this figure, this arrangement avoids the possibility of sharp corner effects, and device rudness can be improved.

도 3에 도시된 바와 같이, 본 발명의 제2의 바람직한 실시예는 도 2에 도시된 컴팩트한 레이아웃을 갖는 HBT 셀이 부가적으로 베이스 안정 저항기, 에미터 안정 저항기 및/또는 베이스 안정 저항기에 분로로 연결된 결합 캐패시터를 포함한다. 제1의 바람직한 실시예와 같이, HBT 셀은 콜렉터 영역(301), 베이스 영역(302) 및 에미터 영역(303)의 세 영역을 포함한다. 콜렉터 영역(301)은 두개의 콜렉터 접점들(304) 및 직사각형 베이스 메사(302)를 포함한다. 베이스 메사(302)는 직사각형 베이스 접점(305) 및 직사각형 에미터 영역(303) 및 그 위에 위치된 직사각형 에미터 접점(306)을 포함한다. 에미터 안정 저항기(307)는 에미터 접점(306) 및 에미터 터미널(308) 사이에 연결된다. 베이스 안정 저항기(309)는 베이스 접점(305)과 DC 바이어스 입력용 베이스 터미널(310) 사이에 연결된다. 베이스 안정 저항기(309)에 분로(分路)로 연결된 결합 캐패시터(311)는 베이스 접점(305)과 RF 입력용 결합 캐패시터 터미널(312) 사이에 연결된다.As shown in FIG. 3, a second preferred embodiment of the present invention is that a HBT cell with the compact layout shown in FIG. 2 additionally shunts to the base stable resistor, emitter stabilizer and / or base stable resistor. It includes a coupling capacitor connected to. As in the first preferred embodiment, the HBT cell comprises three regions, the collector region 301, the base region 302 and the emitter region 303. Collector region 301 includes two collector contacts 304 and a rectangular base mesa 302. Base mesa 302 includes a rectangular base contact 305 and a rectangular emitter region 303 and a rectangular emitter contact 306 located thereon. Emitter stabilizer 307 is connected between emitter contact 306 and emitter terminal 308. The base ballast resistor 309 is connected between the base contact 305 and the base terminal 310 for DC bias input. A coupling capacitor 311 shunted to the base stability resistor 309 is connected between the base contact 305 and the coupling capacitor terminal 312 for the RF input.

도 2에 도시된 컴팩트한 레이아웃을 기초로 해서, HBT 셀은 또한 멀티-핑거(multi-finger) 장치로 디자인 될 수 있다. 도 4는 HBT 레이아웃이 다중-핑거 장치로 디자인된 본 발명의 제3의 바람직한 실시예이다. 제2의 바람직한 실시예와 유사하게, 도 4에 도시된 멀티-핑거 HBT 장치는 또한 콜렉터 영역(401), 베이스 영역(402), 에미터 영역(403)을 포함한다. 콜렉터 영역(401)은 두개의 콜렉터 접점들(404)과 직사각형 베이스 메사(402)를 포함한다. 베이스 메사(402)는 직사각형 베이스 접점(405) 및 베이스 접점(405)의 양측에 위치된 두개의 직사각형 에미터 영역들(403)을 포함한다. 각 에미터 영역(403)은 에미터 접점 핑거(406) 옆에위치되고 전기적으로 베이스 영역(402)으로부터 분리된다. 각 에미터 접점(406)은 에미터 안정 저항기(407)에 연결되고 에미터 터미널(408)에 연결된다. 베이스 안정 저항기(409)는 베이스 접점(405)과 DC 바이어스 입력용 베이스 터미널(410) 사이에 연결된다. 베이스 안정 저항기(409)에 분로(分路)로 연결된 결합 캐패시터(411)는 베이스 접점(405)과 RF 입력용 결합 캐패시터 터미널(412) 사이에 연결된다.Based on the compact layout shown in FIG. 2, the HBT cell can also be designed as a multi-finger device. 4 is a third preferred embodiment of the invention in which the HBT layout is designed as a multi-finger device. Similar to the second preferred embodiment, the multi-finger HBT device shown in FIG. 4 also includes a collector region 401, a base region 402, and an emitter region 403. Collector region 401 includes two collector contacts 404 and a rectangular base mesa 402. Base mesa 402 includes a rectangular base contact 405 and two rectangular emitter regions 403 located on either side of the base contact 405. Each emitter region 403 is located next to the emitter contact finger 406 and is electrically separated from the base region 402. Each emitter contact 406 is connected to emitter ballast resistor 407 and to emitter terminal 408. Base stability resistor 409 is connected between base contact 405 and base terminal 410 for DC bias input. A coupling capacitor 411 shunted to the base stability resistor 409 is connected between the base contact 405 and the coupling capacitor terminal 412 for the RF input.

에미터 및 베이스 접점 전극들의 모양들은 명백하게 직사각형 모양으로 제한되지 않는다. 접점 전극들은 이러한 접점 핑거들의 형상이 날카로운 코너들의 가능성을 배제하는한 어떤 모양으로 디자인 될 수 있다. 도 5는 베이스 메사(502) 위에원형 에미터 영역(501)을 포함하고, 외부 콜렉터 영역(503) 및 그 위의 콜렉터 접점(506)의 형상이 직사각형을 유지하게 하는 구성을 도시한다. 원형의 에미터 접점(504)은 에미터 영역(501) 위에 위치된다. 에미터 접점은 더욱이 에미터 안정 저항기(507)에 연결되고, 여기에 에미터 터미널(508)이 연결된다. 일반적 원형 형태 베이스 접점(505)이 베이스 메사(502) 위에 원형 에미터 접점(504) 주위에 위치된다. 베이스 접점은 더욱이 DC 입력용 베이스 안정 저항기(509)에 연결되고 분로로 연결된 RF 입력용 결합 캐패시터(510)에 연결된다.The shapes of the emitter and base contact electrodes are obviously not limited to rectangular shapes. The contact electrodes can be designed in any shape as long as the shape of these contact fingers excludes the possibility of sharp corners. FIG. 5 illustrates a configuration that includes a circular emitter region 501 over the base mesa 502 and allows the shape of the outer collector region 503 and the collector contact 506 thereon to remain rectangular. Circular emitter contact 504 is located above emitter region 501. The emitter contact is further connected to the emitter stable resistor 507, to which the emitter terminal 508 is connected. A general circular shape base contact 505 is positioned around the circular emitter contact 504 above the base mesa 502. The base contact is further connected to a base stabilizer resistor 509 for the DC input and to a coupling capacitor 510 for the RF input that is connected in a shunt.

도 6A 및 도 6B는 두개의 다른 디자인(디자인 A 및 B)의 장치 성능을 도시한다. 이 두개 디자인의 전체 에미터 영역은 7680㎛2이고, 양 장치는 그들의 베이스 접점에 직렬로 3Ω에미터 안정 저항기 및 100Ω베이스 안정 저항기를 사용한다. 이 두 장치의 주요한 차이는 그들의 트랜지스터 레이아웃이고, 디자인 A는 도 1에 도시된 것과 같은 종래 기술의 레이아웃을 사용하고 디자인 B는 본 발명의 제2의 바람직한 실시예의 레이아웃을 사용한다. 도 6에 있어서, 이러한 두 디자인의 장치 성능이 비교된다. 두개의 디자인이 동일한 에미터 및 베이스 안정 저항기를 갖고 있다고 해도, 디자인 B의 전력 증폭 효율(PAE)은 디자인 A의 것보다 거의 10% 높은 것으로 도시된다. 우리의 러지드니스 시험으로부터, 디자인 A는 VCE =4V(콜렉터-에미터 전압)에서 단지 10:1 전압정재파비(VSWR)를 통과시키고, 디자인 B는 VCE =5V에서 10:1 전압정재파비(VSWR)를 통과시킨다. 도 7A 및 도 7B는 다른 두개 디자인(디자인 C 및 D)의 콜렉터 전류-전압 특성(IC-VC)을 도시하고, 향상된 장치 성능은 안정 저항기 및 분로로 연결된 결합 캐패시터를 최적화함으로써 성취될 수 있다는 것을 명백하게 도시한다. 디자인 C에 있어서, 어떤 결합 캐패시터 없이 베이스 접점에 직렬로 연결된 75Ω베이스 안정 저항기 및 3Ω에미터 안정 저항기를 사용한다. 디자인 D에 있어서, 어떤 에미터 안정 저항기의 사용없이 1.3㎊ 결합 캐패시터에 분로로 연결된 125Ω베이스 안정 저항기를 사용한다. 도 7에 도시되는 바와 같이, 조기 전류 와해(premature current collapse)는 Vc>4 경우에 디자인 C에서 발견된다. 더욱이, 에미터 안정 저항기를 사용하지 않고 분로로 연결된 베이스 안정 저항기의 사용때문에, 디자인 D는 전형적으로 디자인 C 보다 PAE ~ 10% 더 높은 것을 도시한다. 게다가, 디자인 D는 디자인 C에 비해서 열적으로 더 안정적이라는 것을 발견할 수 있다. 우리의 러지드니스 시험은 디자인 C는 8:1 VSWR을 위해 VCE=3.6V에서 실패되고, 디자인 D는 VCE>5V 에서 10:1 VSWR 통과되는 것을 도시한다. 이러한 비교적 분석으로부터, 우리는 적당한 안정 저항기 디자인 및 장치 셀 디자인을 적용함으로써 더 좋은 성능 및 러지드니스가 동시에 성취될 수 있다는 결론을 짓는다.6A and 6B show the device performance of two different designs (designs A and B). The total emitter area of these two designs is 7680 μm 2 , and both devices use 3Ω emitter stabilizers and 100Ω base stabilizers in series at their base contacts. The main difference between these two devices is their transistor layout, design A uses the prior art layout as shown in Figure 1 and design B uses the layout of the second preferred embodiment of the present invention. In Figure 6, the device performance of these two designs is compared. Even though the two designs have the same emitter and base stabilizer, the power amplification efficiency (PAE) of design B is shown to be nearly 10% higher than that of design A. From our ruggedness test, design A passes only the 10: 1 voltage standing wave ratio (VSWR) at V CE = 4V (collector-emitter voltage), and design B passes the 10: 1 voltage standing wave at V CE = 5V. Pass the rain (VSWR). 7A and 7B show the collector current-voltage characteristics (I C -V C ) of the other two designs (designs C and D), and improved device performance can be achieved by optimizing the coupling capacitors connected to the stabilizer resistor and shunt. It is clearly shown that there is. Design C uses a 75Ω base ballast resistor and a 3Ω emitter ballast resistor in series with the base contact without any coupling capacitors. In Design D, a 125Ω base ballast resistor is shunted to a 1.3㎊ coupling capacitor without the use of any emitter ballast resistors. As shown in FIG. 7, premature current collapse is found in design C when Vc> 4. Moreover, because of the use of shunt-connected base stability resistors without the use of emitter stability resistors, design D typically shows PAE ˜10% higher than design C. In addition, it can be found that Design D is more thermally stable than Design C. Our rigidity test shows that design C fails at V CE = 3.6V for 8: 1 VSWR and design D passes 10: 1 VSWR at V CE > 5V. From this comparative analysis, we conclude that by applying the appropriate ballast resistor design and device cell design, better performance and ruggedness can be achieved simultaneously.

본 발명은 설명된 실시예를 참고로 설명되어 지고, 본 설명은 제한된 의미로 해석되어 지려는 것이 아니다. 발명의 다른 실시예뿐만 아니라 다양한 변형 및 설명된 실시예의 조합은 설명을 참고로 해서 당업자에게 명백할 것이다. 그러므로 첨부된 청구범위는 어떤 변형 또는 실시예를 포함한다.The invention has been described with reference to the described embodiments, which are not intended to be construed in a limited sense. Various modifications and combinations of the described embodiments as well as other embodiments of the invention will be apparent to those skilled in the art by reference to the description. Therefore, the appended claims include any modifications or embodiments.

본 발명은 향상된 러지드니스를 갖는 헤터로 접합 바이폴라 트랜지스터(HBT)에 관한 것이다. HBT 파워 트랜지스터의 최적화된 디자인은 안정 저항기들, 결합 캐패시터들의 사용과 트랜지스터 셀의 새로운 레이아웃을 결합시킨 것이고, HBT 파워 트랜지스터의 수행을 유지하는 동안 열폭주(thermal runaway)의 문제를 피할 수 있다.The present invention relates to a heterologous bipolar transistor (HBT) with improved ruggedness. The optimized design of the HBT power transistor combines the use of stable resistors, coupling capacitors and a new layout of the transistor cell, and avoids the problem of thermal runaway while maintaining the performance of the HBT power transistor.

Claims (8)

콜렉터 영역, 베이스 메사의 형태로 상기 콜렉터 영역 위에 위치된 베이스 영역 및 상기 베이스 메사에 포함된 에미터 영역;A collector region, a base region positioned above the collector region in the form of a base mesa, and an emitter region included in the base mesa; 콜렉터 영역 위에 위치된 두개의 직사각형 콜렉터 접점들;Two rectangular collector contacts located above the collector region; 베이스 메사 위에 위치된 직사각형 베이스 접점; 및A rectangular base contact positioned over the base mesa; And 에미터 영역 위에 위치된 직사각형 에미터 접점을 포함하고,A rectangular emitter contact located above the emitter region, 상기 직사각형 에미터 접점 전극은 전기적으로 베이스 영역으로부터 분리되고 직사각형 베이스 접점의 긴 가장자리들 중에 하나와 마주 대하는 긴 가장자리를 갖는 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.And said rectangular emitter contact electrode is electrically separated from the base region and has a long edge facing one of the long edges of the rectangular base contact. 콜렉터 영역, 베이스 메사의 형태로 상기 콜렉터 영역 위에 위치된 베이스 영역 및 상기 베이스 메사에 포함된 에미터 영역;A collector region, a base region positioned above the collector region in the form of a base mesa, and an emitter region included in the base mesa; 콜렉터 영역 위에 위치된 두개의 직사각형 콜렉터 접점들;Two rectangular collector contacts located above the collector region; 베이스 메사 위에 위치된 직사각형 베이스 접점; 및A rectangular base contact positioned over the base mesa; And 에미터 영역 위에 직사각형 베이스 접점의 양측에 위치된 두개의 직사각형 에미터 접점들을 포함하고,Includes two rectangular emitter contacts located on either side of the rectangular base contact over the emitter region, 상기 직사각형 에미터 접점 전극의 각각은 전기적으로 베이스 영역으로부터 분리되고 직사각형 베이스 접점의 긴 가장자리들 중에 하나와 마주 대하는 긴 가장자리를 갖는 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.And wherein each of said rectangular emitter contact electrodes is electrically separated from the base region and has a long edge facing one of the long edges of the rectangular base contact. 콜렉터 영역, 베이스 메사의 형태로 상기 콜렉터 영역 위에 위치된 베이스 영역 및 상기 베이스 메사에 포함된 에미터 영역;A collector region, a base region positioned above the collector region in the form of a base mesa, and an emitter region included in the base mesa; 콜렉터 영역 위에 위치된 직사각형 콜렉터 접점;Rectangular collector contacts located above the collector region; 베이스 메사 위에 위치된 원형 에미터; 및A circular emitter located above the base mesa; And 베이스 영역 위에 원형 에미터 접점 주위에 위치된 원형 형태 베이스 접점을 포함하고,A circular shaped base contact positioned about the circular emitter contact over the base area, 상기 원형 에미터 접점 전극은 전기적으로 베이스 영역으로부터 분리되고 에미터 및 베이스 접점들의 굴곡들이 디자인되어 전류는 기본적으로 끌려 들어가고 에미터에 고르게 되는 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.Wherein the circular emitter contact electrode is electrically isolated from the base region and the curvatures of the emitter and base contacts are designed such that the current is essentially drawn in and even to the emitter. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 부가적으로 베이스 접점은 전기적으로 베이스 안정 저항기에 연결된 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.Additionally, the base contact is a heterojunction bipolar transistor (HBT) power transistor electrically connected to the base stable resistor. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 부가적으로 에미터 접점은 전기적으로 에미터 안정 저항기에 연결된 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.Additionally, the emitter contact is a heterojunction bipolar transistor (HBT) power transistor electrically connected to the emitter ballast resistor. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 부가적으로 베이스 접점은 전기적으로 베이스 안정 저항기 및 분로(分路)로 연결된 결합 캐패시터에 연결된 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.In addition, the base contact is a heterojunction bipolar transistor (HBT) power transistor electrically connected to a base capacitor and a coupling capacitor connected in a shunt. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 부가적으로 베이스 접점은 전기적으로 베이스 안정 저항기에 연결되고;In addition, the base contact is electrically connected to the base stable resistor; 부가적으로 각 에미터 접점은 전기적으로 에미터 안정 저항기에 연결된 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.Additionally, each emitter contact is a heterojunction bipolar transistor (HBT) power transistor electrically connected to the emitter ballast resistor. 제 1항 내지 제 3항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 부가적으로 베이스 접점은 전기적으로 베이스 안정 저항기 및 분로로 연결된 결합 캐패시터에 연결되고;In addition, the base contact is electrically connected to a base capacitor and a coupling capacitor connected to the shunt; 부가적으로 각 에미터 접점은 전기적으로 에미터 안정 저항기에 연결된 헤테로 접합 바이폴라 트랜지스터(HBT) 파워 트랜지스터.Additionally, each emitter contact is a heterojunction bipolar transistor (HBT) power transistor electrically connected to the emitter ballast resistor.
KR1020020080117A 2002-12-16 2002-12-16 Heterojunction bipolar transistor power transistor KR20040052276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020080117A KR20040052276A (en) 2002-12-16 2002-12-16 Heterojunction bipolar transistor power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020080117A KR20040052276A (en) 2002-12-16 2002-12-16 Heterojunction bipolar transistor power transistor

Publications (1)

Publication Number Publication Date
KR20040052276A true KR20040052276A (en) 2004-06-23

Family

ID=37345956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080117A KR20040052276A (en) 2002-12-16 2002-12-16 Heterojunction bipolar transistor power transistor

Country Status (1)

Country Link
KR (1) KR20040052276A (en)

Similar Documents

Publication Publication Date Title
JP3641184B2 (en) High frequency power amplifier using bipolar transistors.
US7212072B1 (en) High linearity smart HBT power amplifiers for CDMA/WCDMA application
US7227418B2 (en) Power amplifier
US10476439B2 (en) Power amplifier circuit
US6661290B2 (en) High-frequency power amplifier
US7548118B2 (en) Semiconductor device and power amplifier
TWI752598B (en) Unit cell of amplifier circuit and power amplifier module
US7960758B2 (en) Bipolar transistor and radio frequency amplifier circuit
CN215990207U (en) ESD protection circuit of radio frequency power amplifier
JP2007027269A (en) Bipolar transistor and power amplifier
JP4504326B2 (en) High frequency amplifier circuit
JP3851073B2 (en) Wireless communication device and semiconductor device
JP2006074074A (en) High frequency power amplifier
JP4077831B2 (en) High frequency amplifier
WO2006057104A1 (en) Semiconductor device and power amplifier
WO2003098795A1 (en) Rf power amplifier
US7030698B2 (en) High-frequency power amplifier
US20040099879A1 (en) Heterojunction bipolar transistor power transistor
US20060158257A1 (en) Semiconductor circuit
KR20040052276A (en) Heterojunction bipolar transistor power transistor
JP5423381B2 (en) Semiconductor integrated circuit device and power amplifier
CN110739921B (en) Power amplifying unit and power amplifier
JP2005295568A (en) Circuit
US6784747B1 (en) Amplifier circuit
JP2005167605A (en) Transistor circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application