KR20040049366A - 지피에스 신호 포착 장치 및 방법 - Google Patents

지피에스 신호 포착 장치 및 방법 Download PDF

Info

Publication number
KR20040049366A
KR20040049366A KR1020020076415A KR20020076415A KR20040049366A KR 20040049366 A KR20040049366 A KR 20040049366A KR 1020020076415 A KR1020020076415 A KR 1020020076415A KR 20020076415 A KR20020076415 A KR 20020076415A KR 20040049366 A KR20040049366 A KR 20040049366A
Authority
KR
South Korea
Prior art keywords
fft
unit
correlation
signal
data
Prior art date
Application number
KR1020020076415A
Other languages
English (en)
Inventor
허정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020076415A priority Critical patent/KR20040049366A/ko
Publication of KR20040049366A publication Critical patent/KR20040049366A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/35—Constructional details or hardware or software details of the signal processing chain
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/30—Acquisition or tracking or demodulation of signals transmitted by the system code related

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

본 발명은 GPS 신호 포착 장치 및 방법에 관한 것으로서, 본 발명에 따른 GPS 신호 포착 장치는 GPS 위성으로부터 전송되는 GPS 신호와 베이스 스테이션으로부터 전송되는 네트워크 지원 신호를 수신하는 GPS/CDMA 수신부; 상기 GPS/CDMA 수신부에서 수신한 네트워크 지원 신호를 디코딩하며, 동기 신호를 제공하는 CDMA 모뎀; 상기 동기 신호에 따라 수신된 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 상관부; 상기 상관부의 출력 데이터에 대해 비트 경계에서 부호를 전환하지 않은 FFT 연산 및 비트 경계에서 부호를 전환한 FFT 연산을 수행하는 FFT부; 상기 디코딩된 네트워크 지원 신호를 이용하여 비트 경계 정보를 판단하고 상기 FFT부에 비트 경계 정보를 제공하며, FFT 연산 결과를 이용하여 상기 GPS 신호와 상기 국부 발생되는 PRN 코드의 동기를 일치시키는 프로세서; 상기 상관부의 출력 데이터 및 상기 FFT부의 출력 데이터를 저장하는 메모리; 및 상기 상관부, 프로세서, FFT부 및 메모리의 데이터 이동을 제어하는 메모리 컨트롤러를 포함한다. 본 발명에 따르면, 비트가 반전되는 경우 그 비트 경계 이후에 누적된 값들의 부호를 바꾸도록 하여 총 누적값이 감소되는 현상을 방지함으로써 수신 감도의 손실을 방지할 수 있다.

Description

지피에스 신호 포착 장치 및 방법{Device and Method for Acquiring GPS Signal}
본 발명은 GPS(Global Positioning System) 신호 포착(acquisition) 장치 및 방법에 관한 것으로서, 더욱 상세하게는 베이스 스테이션으로부터 제공되는 네트워크 지원 신호를 이용하여 GPS 신호를 포착하는 장치 및 방법에 관한 것이다.
네트워크 지원 GPS 시스템은 GPS 위성뿐만 아니라 GPS 위성으로부터 GPS 신호를 수신하는 베이스 스테이션이 GPS 수신기에 지원 정보를 제공하는 시스템이다. 네트워크 지원 GPS 시스템에 의할 경우, 수신기가 처리하여야 할 상당수의 정보가 네트워크로부터 제공되기 때문에 수신기의 구조가 간단해질 수 있으면 위성 포착 시간을 줄일 수 있는 장점이 있다.
베이스 스테이션으로부터 제공되는 네트워크 지원 정보에는 위성의 개수, 기준 시간, 기준 위치, 위성 아이디, 클록 보정 정보 및 위성 궤도 정보, GPS 신호의 비트 경계 정보 등이 있다.
실내에서 GPS 신호를 수신할 경우, GPS 신호가 빌딩, 수목 등의 장애물에 의해 감쇠되어 GPS 신호를 포착하기에 충분히 세지 못한 경우가 많다. 따라서, 베이스 스테이션에서 상기한 정보들이 GPS 수신기에 제공되더라도 GPS 신호를 포착하지 못할 수 있다.
특히, 실내일 경우 30dB까지 GPS 신호의 감쇠가 이루어지므로, 이 정도의 감쇠를 극복할 수 있도록 GPS 수신기의 감도를 향상시킬 필요가 있다.
GPS 수신기의 감도를 향상시키는 한 방법으로 GPS 신호와 GPS 신호에 대응하는 국부 발생된 PRN(Pseudo Random Noise) 코드에 대한 상관 연산 결과를 오랜 시간동안 누적하는 방법이 있다.
그러나, 일반적인 GPS 시스템에서 GPS 신호의 한 개의 비트가 PRN 코드의 20주기에 대응하므로 20ms마다 비트가 반전된다. 비트가 반전되면, 그에 따르는 PRN 코드의 위상도 바뀌게 된다.
하나의 비트 내에서 상관 연산 결과를 누적하면, 누적되는 값은 증가하나, 비트 경계를 넘어서 상관 연산 결과를 누적하면 비트의 부호가 반전될 경우 오히려 총 누적값이 감소한다.
이러한 총 누적값의 감소 현상이 일어날 수 있으므로, 상관 연산 결과를 오랜 시간 동안 누적하더라도 수신기의 감도가 향상되지 않는다.
따라서, 종래에 있어서, 동기식 적분(Coherent Integration) 시간은 20ms 이하로 제한될 수밖에 없었다.
따라서, 종래에는 수신 감도를 높이기 위해 비동기 적분(Noncoherent Integration) 횟수를 늘릴 수밖에 없었다. 그러나 비동기 적분을 사용할 경우, 스퀘어링(Squaring) 손실이 발생하므로 동기식 적분을 사용하는 경우보다 그 이득이 줄어들며, 또한 비동기 적분의 횟수를 늘림으로 인해 위성 포착 시간이 길어져서 결국 TTFF(Time To First Fix)가 길어진다.
본 발명에서는 상기한 바와 같은 종래 기술의 문제점을 해결하기 위해, 베이스 스테이션으로부터 제공되는 비트 경계 정보를 이용하여 GPS 수신기의 감도를 향상 시킬 수 있는 GPS 신호 포착 장치 및 방법을 제안하고자 한다.
본 발명의 다른 목적은 비트 경계 이후의 데이터에 대해서는 부호를 반전하여 FFT 연산 또는 합산을 수행하도록 하는 GPS 신호 포착 장치 및 방법을 제안하는 것이다.
본 발명의 또 다른 목적은 동기식 적분 구간을 데이터 비트 길이 이상으로 늘려 TTFF를 줄일 수 있는 GPS 신호 포착 장치 및 방법을 제안하는 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 GPS 신호 포착 장치의 전체적인 구성을 도시한 블록도.
도 2는 본 발명의 다른 실시예에 따른 GPS 신호 포착 장치의 전체적인 구성을 도시한 블록도.
도 3은 본 발명의 바람직한 일 실시예에 따른 상관부의 상세 구성을 도시한 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 채널의 상세 구성을 도시한 블록도.
도 5는 본 발명의 바람직한 일 실시예에 따른 FFT부의 구성을 도시한 블록도.
도 6은 본 발명의 일 실시예에 따른 각 채널에서의 타이밍 다이어그램 및 타이밍 다이어그램에서의 비트 경계를 도시한 도면.
도 7은 비트 경계에서 샘플 데이터의 부호를 반전시켜 누적시킨 경우와 그렇지 않은 경우의 누적값의 차이를 나타낸 도면.
도 8은 본 발명의 바람직한 일 실시예에 따른 FFT부의 동작을 도시한 순서도.
도 9는 본 발명의 바람직한 일 실시예에 따른 합산부의 구성을 도시한 블록도.
도 10은 본 발명의 바람직한 일 실시예에 따른 합산부의 동작을 도시한 순서도.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, GPS 위성으로부터 전송되는 GPS 신호와 베이스 스테이션으로부터 전송되는 네트워크 지원 신호를 수신하는 GPS/CDMA 수신부; 상기 GPS/CDMA 수신부에서 수신한 네트워크 지원 신호를 디코딩하며, 동기 신호를 제공하는 CDMA 모뎀; 상기 동기 신호에 따라 수신된 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 상관부; 상기 상관부의 출력 데이터에 대해 비트 경계에서 부호를 전환하지 않은 FFT 연산 및 비트 경계에서 부호를 전환한 FFT 연산을 수행하는 FFT부; 상기 디코딩된 네트워크지원 신호를 이용하여 비트 경계 정보를 판단하고, 상기 FFT부에 비트 경계 정보를 제공하며, FFT 연산 결과를 이용하여 상기 GPS 신호와 상기 국부 발생되는 PRN 코드의 동기를 일치시키는 프로세서; 상기 상관부의 출력 데이터 및 상기 FFT부의 출력 데이터를 저장하는 메모리; 및 상기 상관부, 프로세서, FFT부 및 메모리의 데이터 이동을 제어하는 메모리 컨트롤러를 포함하는 GPS 신호 포착 장치가 제공된다.
본 발명에 다른 실시예에 따르면, GPS 위성으로부터 전송되는 GPS 신호와 베이스 스테이션으로부터 전송되는 네트워크 지원 신호를 수신하는 GPS/CDMA 수신부; 상기 GPS/CDMA 수신부에서 수신한 네트워크 지원신호를 디코딩하며, 동기 신호를 제공하는 CDMA 모뎀; 상기 동기 신호에 따라 수신된 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 상관부; 상기 상관부의 출력 데이터에 대해 비트 경계에서 부호를 전환하지 않은 데이터에 대한 합산 및 비트 경계에서 부호를 전환한 데이터의 합산을 수행하는 합산부; 상기 디코딩된 네트워크 지원 신호를 이용하여 비트 경계 정보를 판단하고 상기 합산부에 비트 경계 정보를 제공하며, 합산 연산 결과를 이용하여 상기 GPS 신호와 상기 국부 발생되는 PRN 코드의 동기를 일치시키는 프로세서; 상기 상관부의 출력 데이터 및 상기 FFT부의 출력 데이터를 저장하는 메모리; 및 상기 상관부, 프로세서, 합산부 및 메모리의 데이터 이동을 제어하는 메모리 컨트롤러를 포함하는 GPS 신호 포착 장치가 제공된다.
본 발명의 또 다른 실시예에 따르면, GPS 위성으로부터 GPS 신호 및 베이스 스테이션으로부터 네트워크 지원 신호를 수신하는 단계(a); 상기 수신한 네트워크 지원 신호를 디코딩하여 GPS 신호의 비트 경계 정보를 판단하는 단계(b); 상기 수신한 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 단계(c); 상기 단계(c)의 상관 연산 결과에 대해 FFT 연산을 수행하되, 첫 번째 FFT 연산은 상관 연산 결과에 대해 FFT 연산을 수행하고, 두 번째 FFT 연산은 상관 결과에 대해 비트 경계 이후에 데이터의 부호를 전환하여 FFT 연산을 수행하는 단계(d); 및 상기 첫 번째 FFT 연산 결과 및 두 번째 FFT 연산 결과를 비교하여 크기가 더 큰 FFT 연산 결과를 선택하는 단계(e)를 포함하는 GPS 신호 포착 방법이 제공된다.
본 발명의 또 다른 실시예에 따르면, GPS 위성으로부터 GPS 신호 및 베이스 스테이션으로부터 네트워크 지원 신호를 수신하는 단계(a); 상기 수신한 네트워크 지원 신호를 디코딩하여 GPS 신호의 비트 경계 정보를 판단하는 단계(b); 상기 수신한 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 단계(c); 상기 단계(c)의 상관 연산 결과에 대해 합산을 수행하되, 첫 번째 합산은 상관 연산 결과에 대해 합산을 수행하고, 두 번째 합산은 상관 결과에 대해 비트 경계 이후에 데이터의 부호를 전환하여 합산을 수행하는 단계(d); 상기 첫 번째 합산 결과 및 두 번째 합산 결과를 비교하여 크기가 더 큰 합산 결과를 선택하는 단계(e)를 포함하는 GPS 신호 포착 방법이 제공된다.
이하에서 첨부된 도면을 참조하여 본 발명에 따른 GPS 신호 포착 장치 및 방법의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 GPS 신호 포착 장치의 전체적인 구성을 도시한 블록도이다.
도 1에 도시된 GPS 신호 포착 장치는 네트워크 지원 GPS 수신기에 구비될 수있다. 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 GPS 신호 포착 장치는 GPS./CDMA 수신부(100), CDMA 모뎀(102), 상관부(104), 프로세서(106), 메모리 컨트롤러(108), FFT부(110) 및 메모리(112)를 포함할 수 있다.
GPS/CDMA 수신부(100)는 GPS 위성으로부터 전송되는 GPS 신호 및 베이스 스테이션으로부터 전송되는 네트워크 지원 신호를 수신한다. GPS/CDMA 수신부(100)는 GPS 신호와 네트워크 지원 신호를 각각 수신하는 두 개의 모듈로 구성될 수 있으며, 하나의 모듈이 GPS 신호와 네트워크 지원 신호를 모두 수신할 수도 있을 것이다. GPS 신호와 네트워크 지원 신호는 주파수의 차이를 이용하여 구분할 수 있다.
GPS/CDMA 수신부(100)는 GPS 또는 네트워크 지원 신호를 수신한 후 수신한 신호를 처리하기 쉬운 중간 주파수 대역의 신호로 변환한다. 중간 주파수 대역의 신호로 변환된 네트워크 지원 신호는 CDMA 모뎀(102)으로 입력되며, GPS 신호는 상관부(104)로 입력된다.
CDMA 모뎀(102)은 GPS/CDMA 수신부(100)가 수신한 네트워크 지원 신호를 디코딩한다. 일반적으로, 네트워크 지원 정보에는 관측 가능한 위성의 개수, GPS 기준시간, 기준 위치, 위성 식별 아이디, 클럭 교정 정보 및 위성 궤도 정보 등이 포함된다. 본 발명에 따르면, 네트워크 지원 정보에 상기한 일반적인 정보 이외에도 비트 경계 정보가 포함된다.
또한, CDMA 모뎀(102)은 수신한 네트워크 지원 정보를 이용하여 GPS 타임에 동기된 동기 신호를 상관부(104)에 제공한다.
상관부(104)는 중간 주파수로 변환된 GPS 신호와 국부 발생되는 PRN 코드에대해 상관 연산(Correlation)을 수행한다. 상관부(104)는 상관 연산의 수행 시 상기 CDMA 모뎀(102)에서 제공하는 동기 신호에 동기되어 상관 연산 값을 누적한다.
상관 연산은 수신되는 GPS 신호와 국부 발생되는 PRN 신호 사이의 동기를 맞추기 위해 수행된다.
FFT부(110)는 상관부(104)의 출력 데이터에 대해 FFT 연산을 수행한다. FFT 연산은 도플러 주파수를 찾기 위해 수행된다.
본 발명에서는 위성 포착 시간을 줄이고 수신되는 신호와 국부 발생되는 PRN 신호의 동기를 맞추면서 동시에 도플러 주파수를 찾기 위해 버퍼 타임동안 누적된 샘플 데이터들에 대해 FFT 연산을 수행한다.
전술한 바와 같이, FFT 연산 수행 시, 상관부의 출력 신호를 누적할 경우 비트 경계에서 비트가 반전되면 오히려 누적되는 값이 감소하게 된다. 따라서, 본 발명에서는 네트워크 지원 신호에 포함되는 비트 경계 정보를 이용하여 누적되는 값이 감소하는 것을 방지하도록 한다.
본 발명의 일 실시예에 따르면, FFT부(110)는 FFT 연산 수행 시 비트 경계 정보를 이용하여 비트 경계 이후에 누적되는 값에 대해서는 부호를 반전하여 FFT 연산을 수행하여 총 누적값이 감소하는 것을 방지한다.
FFT부(110)의 상세한 구성에 대해서는 별도의 도면을 통해 후술하기로 한다.
프로세서(106)는 전체적인 시스템을 제어하며, 비트 경계에 대한 정보를 FFT부(110)에 제공한다.
메모리 컨트롤러(108)는 상관부(104), 메모리(112), FFT부(110) 및 프로세서(106)간의 데이터의 이동을 제어한다.
메모리(112)에는 상관부로부터 샘플 타임마다 들어오는 샘플 데이터와 FFT 연산 결과가 저장된다.
도 2는 본 발명의 다른 실시예에 따른 GPS 신호 포착 장치의 전체적인 구성을 도시한 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 다른 위성 포착 장치는 GPS/CDMA 수신부(200), CDMA 모뎀(202), 상관부(204), 프로세서(206), 메모리 컨트롤러(208), 합산부(210) 및 메모리(212)를 포함할 수 있다.
도 2에 도시된 위성 포착 장치는 도 1과 같이 도플러 주파수를 찾기 위해 FFT 연산을 수행하지 않고 위성을 포착하는 장치의 구성을 도시한 것이다.
도 2에서, GPS/CDMA 수신부(200), CDMA 모뎀(202), 상관부(204)는 도 1에서 설명한 것과 동일한 동작을 수행한다.
메모리 컨트롤러(208)는 상관부(204), 프로세서(206), 합산부(210) 및 메모리(212)간의 데이터의 이동을 제어하며, 상관부(204)에서 출력하는 데이터는 메모리 컨트롤러(208)를 통해 합산부(210)로 입력된다.
합산부(210)는 수신되는 GPS 신호와 국부 발생되는 PRN 신호의 동기를 맞추기 위해 상관부(204)로부터 출력되는 샘플 데이터들에 대해 합산을 수행한다. 가장 큰 합산 결과가 나타나는 시점이 GPS 신호와 국부 발생되는 PRN 신호의 동기가 일치되는 시점이다. 그러나, 합산 수행 시 비트 경계에서 비트가 반전되면, 합산되는 값이 오히려 감소할 수 있다.
이를 방지하기 위해, 합산부(210)는 네트워크 지원 정보 중에 포함된 비트 경계 정보를 이용하여 비트 경계 이후의 데이터에 대해서는 부호를 반전한 데이터에 대해 합산을 수행하도록 한다.
메모리(212)에는 상관부(204)로부터 샘플 타임마다 들어오는 샘플 데이터와 합산부(210)의 연산 결과가 저장된다.
도 3은 본 발명의 바람직한 일 실시예에 따른 상관부의 상세 구성을 도시한 도면이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 상관부는 복수의 채널(300, 302, 304) 및 멀티플렉서(306)를 포함할 수 있다. 도 3에 도시된 상관부의 구성은 일반적인 GPS 수신기의 상관부의 구성과 동일하며, 다른 방식의 일반적인 상관부가 사용될 수도 있다는 것은 당업자에게 있어 자명할 것이다.
도 3에서, 각 채널(300, 302, 304)은 위성을 포착하기 위해 복수의 상관기를 구비하여 상관 연산을 수행한다.
일반적으로, 하나의 채널이 하나의 위성을 포착하기 위해 상관 연산을 수행한다. 그러나, 하나의 위성을 포착하기 위해 복수의 채널이 사용될 수도 있다는 것은 당업자에게 있어 자명할 것이다.
멀티플렉서(306)는 각 채널로부터 출력되는 샘플 데이터들을 순차적으로 선택하여 메모리 컨트롤러로 전송한다.
도 4는 본 발명의 바람직한 일 실시예에 따른 채널의 상세 구성을 도시한 블록도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 채널은 캐리어 제거기(400), 복수의 상관기(402) 및 복수의 누적기(404)를 포함할 수 있다.
캐리어 제거기(400)는 GPS/CDMA 수신부에서 출력되는 중간 주파수로 변환된 GPS 신호에서 캐리어 성분 및 도플러 성분을 제거한다.
캐리어 제거기(400)를 통해 캐리어 및 도플러 성분이 제거된 GPS 신호는 상관기들로 입력된다.
각각의 상관기는 캐리어 제거기(400)에서 출력되는 GPS 신호와 국부 발생되는 PRN 신호에 대해 상관 연산을 수행한다. 이때, 각각의 상관기에서 상관 연산을 수행하는 PRN 신호의 위상은 다르다. 일반적으로 국부 발생되는 PRN 코드들 사이의 위상차는 1/2칩이다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 다른 위상차의 PRN 코드를 발생하는 경우도 본 발명의 범주에 속할 것이다.
복수의 누적기(404)는 복수의 상관기(402)와 각각 결합되어 있으며, 상관기(402)가 샘플 타임동안 출력한 데이터를 누적한 샘플 데이터를 샘플 타임마다 멀티플렉서로 전송하며, 멀티플렉서는 수신한 샘플 데이터들을 순차적으로 메모리 컨트롤러에 전송한다.
도 6은 본 발명의 일 실시예에 따른 각 채널에서의 타이밍 다이어그램 및 타이밍 다이어그램에서의 비트 경계를 도시한 도면이다.
도 6에서, 버퍼 타임은 PRN 코드의 20주기에 대응되는 시간이다. 일반적인 GPS 시스템에서 PRN 코드의 1주기는 1ms이므로 버퍼 타임은 20ms이다. 물론 버퍼 타임은 GPS 시스템의 스펙의 변화에 따라 바뀔 수 있다. PRN 코드의 20주기는 GPS신호의 한 개의 비트에 대응된다. 도 6에 도시된 바와 같이, 버터 타임은 CDMA 모뎀에서 제공하는 동기 신호에 동기되어 시작된다.
버터 타임은 N개의 샘플 타임으로 이루어지며, 샘플 타임은 상관기가 상관 연산을 수행하는 시간 단위이다. 도 6에서, 샘플 타임은 5/4ms 이다.
본 발명의 일 실시예에 따르면, 비트 경계 정보는 동기 신호를 기준으로 얼마만큼 오프셋(Offset)되어 있는지에 대한 정보이다. 즉, 도 6에 도시된 바와 같이, 비트 경계 정보는 버터 타임에서 몇 번째 샘플에 비트 경계가 있는지에 대한 정보이다.
도 6에서, 채널3의 비트 경계는 3번째 샘플데이터이다. 따라서, FFT 연산을 하거나 또는 합산 연산을 할 경우에 3번째 샘플 데이터 이후부터는 부호가 반전된 경우와 그렇지 않은 경우에 대해 모두 계산한다.
도 5는 본 발명의 바람직한 일 실시예에 따른 FFT부의 구성을 도시한 블록도이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 FFT부는 비교기(500), 메모리1(502), 메모리2(504), 메모리3(506), 부호 반전부(508) 및 FFT 연산부(510)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, FFT부는 파이프라인 FFT 구조인 것이 바람직하며, 라딕스-4 FFT 연산을 수행한다.
누적기에 누적된 샘플 데이터들은 메모리 컨트롤러를 통해 메모리1(502)으로 입력되며, 메모리1(502)은 입력된 데이터들을 임시 저장한다.
부호 반전부(508)는 프로세서로부터 비트 경계 정보를 수신한다. 전술한 바와 같이, 비트 경계 정보는 CDMA 모뎀이 제공하는 동기 신호와의 오프셋 정보일 수 있다.
메모리1(502)에 입력된 샘플 데이터들은 부호 반전부(508)로 전송된다. 부호 반전부(508)는 수신한 비트 경계 정보를 이용하여 첫 번째 FFT 연산 시에는 부호를 반전하지 않지 않으며, 두 번째 FFT 연산 시에는 비트 경계 이후의 샘플 데이터에 대해 부호를 반전시킨다.
메모리2(504) 및 메모리3(506)에는 FFT 연산의 중간 결과 또는 최종 결과 데이터가 저장된다.
FFT 연산부(510)는 입력되는 샘플 데이터에 대해 FFT 연산을 수행한다. 전술한 바와 같이, 본 발명에 따르면, 같은 샘플 데이터에 대해 2번의 FFT 연산을 수행한다. 첫 번째 FFT 연산은 비트 경계에서 부호가 반전되지 않은 샘플 데이터에 대한 FFT 연산이며, 두 번째 FFT 연산은 비트 경계에서 부호가 반전된 샘플 데이터에 대한 FFT 연산이다.
비교부(500)는 메모리에 저장되어 있는 첫 번째 FFT 연산 데이터와 두 번째 FFT 연산 데이터를 비교하여 절대값이 더 큰 데이터를 선택하는 기능을 한다. 이때, 메모리에 저장되는 FFT 연산 데이터는 제로 주파수에서의 FFT 연산 데이터이다.
다음의 수학식 1은 FFT 연산 수식을 나타낸 것이며, 수학식 2는 제로 주파수에서의 FFT 연산 결과를 나타낸 것이다.
X(0)= x(0)+x(1)+x(2)+....+x(N-1)
상기의 수학식 2에서 알 수 있듯이, 제로 주파수에서의 FFT 연산 결과는 샘플 데이터를 모두 합산한 결과와 동일하다.
도 7은 비트 경계에서 샘플 데이터의 부호를 반전시켜 누적시킨 경우와 그렇지 않은 경우의 누적값의 차이를 나타낸 도면이다.
도 7에서 12번째 샘플 데이터가 비트의 경계이며, 13번째 이후의 샘플 데이터는 반전된 비트이다.
도 7에 도시된 바와 같이, 비트 경계에서 샘플 데이터의 부호를 반전시키지 않은 경우 총 누적값은 감소한다. 누적값이 감소하면 수신 감도가 낮아져서 결국 TTFF가 길어지게 된다.
그러나, 비트 경계에서 샘플 데이터의 부호를 반전시킬 경우, 비트가 반전되더라도 누적값이 증가하여 TTFF를 줄일 수 있다.
도 8은 본 발명의 바람직한 일 실시예에 따른 FFT부의 동작을 도시한 순서도이다.
도 8에 도시된 바와 같이, 우선 메모리1(502)에 메모리 컨트롤러로부터 전송되는 한 탭의 샘플 데이터들을 저장한다(S800). 여기서 샘플 데이터는 샘플 타임동안의 상관부의 출력 데이터이다.
FFT 연산부(510)는 메모리1(502)에 저장된 데이터에 대해 첫 번째 스테이지의 FFT 연산을 수행한다(S802). 전술한 바와 같이, FFT부는 파이프라인 구조일 수 있으며, 라딕스-4 FFT 연산을 수행하므로, 64 포인트 이하의 FFT 연산을 수행할 경우에는 2 내지 3개의 스테이지에 걸쳐 FFT 연산을 하면 연산 결과를 얻을 수 있다.
첫 번째 스테이지의 FFT 연산 결과는 메모리2(504)에 저장된다(S804).
FFT 연산부(510)는 메모리2(504)에 저장된 첫 번째 스테이지 연산 결과를 이용하여 두 번째 스테이지의 FFT 연산을 수행한다(S806).
두 번째 스테이지의 FFT 연산 후, 같은 샘플 데이터에 대해 첫 번째 FFT 연산을 수행한 것이지 여부를 판단한다(S808).
첫 번째 FFT 연산일 경우, 두 번째 스테이지의 FFT 연산 결과를 메모리3(506)에 저장한다(S810).
첫 번째 FFT 연산 결과를 메모리3(506)에 저장한 후, 부호 반전부(508를 통해 비트 경계 이후에서 부호가 반전된 메모리1(502)의 데이터에 대해 첫 번째 스테이지의 FFT 연산을 수행한다(S812).
상기 단계(S808)에서 판단 결과, 두 번째 FFT 연산일 경우, 두 번째 스테이지의 FFT 연산 결과는 메모리1에 저장된다(S814).
비교부(500)는 메모리1(502)에 저장된 두 번째 FFT 연산 결과와 메모리3(506)에 저장된 첫 번째 FFT 연산 결과를 비교하여 값이 더 큰 데이터를 메모리 컨트롤러로 전송한다(S816).
도 8에서는 세 개의 메모리를 이용하고, 파이프라인 방식의 구조를 갖는 FFT부에 대해 설명하였으나, 메모리의 개수 및 FFT 연산 방식은 다양하게 변경될 수 있으며, 이러한 변형이 본 발명의 사상과 범주에 영향을 미치지 않는다는 것은 당업자에게 있어 자명할 것이다.
도 9는 본 발명의 바람직한 일 실시예에 따른 합산부의 구성을 도시한 블록도이다.
도 9에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 합산부는 비교기(900), 메모리1(902), 메모리2(904), 부호 반전부(906) 및 합산 처리부(908)를 포함할 수 있다.
누적기에 누적된 샘플 데이터들은 메모리 컨트롤러를 통해 메모리1(902)으로 입력되며, 메모리1(502)은 입력된 데이터들을 임시 저장한다.
부호 반전부(508)는 프로세서로부터 비트 경계 정보를 수신한다. 전술한 바와 같이, 비트 경계 정보는 CDMA 모뎀이 제공하는 동기 신호와의 오프셋 정보일 수 있다.
메모리1(902)에 입력된 샘플 데이터들은 부호 반전부(908)로 전송되며, 부호 반전부(908)는 첫 번째 합산 시에는 부호를 반전하지 않지 않으며, 두 번째 합산 시에는 비트 경계 이후의 샘플 데이터에 대해 부호를 반전시킨다.
합산부(908)는 입력되는 샘플 데이터에 대해 합산을 수행한다. 도 5의 FFT 연산부와 마찬가지로 합산부는 같은 샘플 데이터에 대해 2번의 합산을 수행한다. 첫 번째 합산은 비트 경계에서 부호가 반전되지 않은 샘플 데이터에 대한 합산이며, 두 번째 합산은 비트 경계에서 부호가 반전된 샘플 데이터에 대한 합산이다.
합산 결과 데이터는 메모리1(902) 또는 메모리2(904)에 저장된다.
비교부(500)는 메모리에 저장되어 있는 첫 번째 합산 데이터와 두 번째 합산 데이터를 비교하여 절대값이 더 큰 데이터를 선택하는 기능을 한다.
도 10은 본 발명의 바람직한 일 실시예에 따른 합산부의 동작을 도시한 순서도이다.
도 10에 도시된 바와 같이, 우선 메모리1(902)에 메모리 컨트롤러로부터 전송되는 한 탭의 샘플 데이터들을 저장한다(S1000).
합산부(908)는 메모리1(902)의 데이터에 대해 합산 연산을 수행한다(S1002).
합산 결과는 메모리2(904)에 저장한다(S1004). 첫 번째 합산 결과가 저장된 후, 부호 반전부를 거친, 즉 비트 경계 이후에 데이터에 대해 부호가 반전된 샘플 데이터에 대해 합산을 수행한다(S1006).
합산 결과는 메모리(902)1에 저장되며(S1008), 비교기(900)는 메모리1(902)에 저장된 합산 결과와 메모리2(904)에 저장된 합산 결과를 비교하고, 결과치가 더 큰 데이터를 메모리 컨트롤러로 전송한다(S1010).
이상에서 설명한 바와 같이, 본 발명에 의한 GPS 신호 포착 장치 및 방법에 따르면, 비트가 반전되는 경우 그 비트 경계 이후에 누적된 값들의 부호를 바꾸도록 하여 총 누적값이 감소되는 현상을 방지함으로써 수신 감도의 손실을 방지할 수 있다.
아울러, 본 발명에 따르면, GPS 신호 포착 시의 동기식(Coherent) 적분 구간을 데이터 비트의 길이 이상으로 늘릴 수 있으므로 TTFF를 줄일 수 있다.

Claims (9)

  1. GPS 위성으로부터 전송되는 GPS 신호와 베이스 스테이션으로부터 전송되는 네트워크 지원 신호를 수신하는 GPS/CDMA 수신부;
    상기 GPS/CDMA 수신부에서 수신한 네트워크 지원 신호를 디코딩하며, 동기 신호를 제공하는 CDMA 모뎀;
    상기 동기 신호에 따라 수신된 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 상관부;
    상기 상관부의 출력 데이터에 대해 비트 경계에서 부호를 전환하지 않은 FFT 연산 및 비트 경계에서 부호를 전환한 FFT 연산을 수행하는 FFT부;
    상기 디코딩된 네트워크 지원 신호를 이용하여 비트 경계 정보를 판단하고, 상기 FFT부에 비트 경계 정보를 제공하며, FFT 연산 결과를 이용하여 상기 GPS 신호와 상기 국부 발생되는 PRN 코드의 동기를 일치시키는 프로세서;
    상기 상관부의 출력 데이터 및 상기 FFT부의 출력 데이터를 저장하는 메모리; 및
    상기 상관부, 프로세서, FFT부 및 메모리의 데이터 이동을 제어하는 메모리 컨트롤러를 포함하는 것을 특징으로 하는 GPS 신호 포착 장치.
  2. 제1항에 있어서,
    상기 상관부는,
    독립적으로 상관 연산을 수행하는 복수개의 채널 및 상기 채널들의 출력 데이터를 순차적으로 선택하여 상기 메모리 컨트롤러로 전송하는 멀티플렉서를 포함하는 것을 특징으로 하는 GPS 신호 포착 장치.
  3. 제2항에 있어서,
    상기 채널은,
    GPS 신호의 캐리어 성분을 제거하는 캐리어 제거기;
    수신된 GPS 신호와 서로 다른 위상으로 국부 발생된 복수의 PRN 코드에 대해 각각 상관 연산을 수행하는 복수의 상관기들; 및
    샘플 타임동안의 상관 연산 결과를 누적하는 누적기를 포함하는 것을 특징으로 하는 GPS 신호 포착 장치.
  4. 제1항에 있어서,
    상기 FFT부는,
    상기 메모리 컨트롤러로부터 전송되는 상기 상관부의 출력 데이터를 임시 저장하는 메모리;
    상기 메모리에 저장된 데이터에 대해 첫 번째 FFT 연산 시에는 비트 경계 이후의 데이터의 부호를 전환하지 않고, 두 번째 FFT 연산 시에는 비트 경계 이후의 데이터의 부호를 전환하는 부호 반전부;
    상기 부호 반전부의 출력 신호인 비트 경계 이후에 부호가 반전되지 않은 데이터 및 부호가 반전된 데이터에 대해 각각 FFT 연산을 수행하는 FFT 연산부; 및
    상기 FFT 연산부의 첫 번째 FFT 연산 결과 및 두 번째 FFT 연산 결과를 비교하여 하나를 선택하는 비교부를 포함하는 것을 특징으로 하는 GPS 신호 포착 장치.
  5. 제4항에 있어서,
    상기 비교부는 제로 주파수에서의 FFT 연산 결과를 비교하는 것임을 특징으로 하는 GPS 신호 포착 장치.
  6. GPS 위성으로부터 전송되는 GPS 신호와 베이스 스테이션으로부터 전송되는 네트워크 지원 신호를 수신하는 GPS/CDMA 수신부;
    상기 GPS/CDMA 수신부에서 수신한 네트워크 지원신호를 디코딩하며, 동기 신호를 제공하는 CDMA 모뎀;
    상기 동기 신호에 따라 수신된 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 상관부;
    상기 상관부의 출력 데이터에 대해 비트 경계에서 부호를 전환하지 않은 데이터에 대한 합산 및 비트 경계에서 부호를 전환한 데이터의 합산을 수행하는 합산부;
    상기 디코딩된 네트워크 지원 신호를 이용하여 비트 경계 정보를 판단하고, 상기 합산부에 비트 경계 정보를 제공하며, 합산 연산 결과를 이용하여 상기 GPS 신호와 상기 국부 발생되는 PRN 코드의 동기를 일치시키는 프로세서;
    상기 상관부의 출력 데이터 및 상기 FFT부의 출력 데이터를 저장하는 메모리; 및
    상기 상관부, 프로세서, 합산부 및 메모리의 데이터 이동을 제어하는 메모리 컨트롤러를 포함하는 것을 특징으로 하는 GPS 신호 포착 장치.
  7. 제6항에 있어서,
    상기 합산부는,
    상기 메모리 컨트롤러로부터 전송되는 상기 상관부의 출력 데이터를 임시 저장하는 메모리;
    상기 메모리에 저장된 데이터에 대해 첫 번째 합산 시에는 비트 경계 이후의 데이터의 부호를 반전시키지 않고, 두 번째 합산 시에는 비트 경계 이후의 데이터의 부호를 반전하는 부호 반전부;
    상기 부호 반전부의 출력 신호인 비트 경계 이후에 부호가 반전되지 않은 데이터 및 부호가 반전된 데이터에 대해 각각 합산을 수행하는 합산 처리부; 및
    상기 합산 처리부의 첫 번째 연산 결과 및 두 번째 연산 결과를 비교하여 하나를 선택하는 비교부를 포함하는 것을 특징으로 하는 GPS 신호 포착 장치.
  8. GPS 위성으로부터 GPS 신호 및 베이스 스테이션으로부터 네트워크 지원 신호를 수신하는 단계(a);
    상기 수신한 네트워크 지원 신호를 디코딩하여 GPS 신호의 비트 경계 정보를판단하는 단계(b);
    상기 수신한 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 단계(c);
    상기 단계(c)의 상관 연산 결과에 대해 FFT 연산을 수행하되, 첫 번째 FFT 연산은 상관 연산 결과에 대해 FFT 연산을 수행하고, 두 번째 FFT 연산은 상관 결과에 대해 비트 경계 이후에 데이터의 부호를 전환하여 FFT 연산을 수행하는 단계(d);
    상기 첫 번째 FFT 연산 결과 및 두 번째 FFT 연산 결과를 비교하여 크기가 더 큰 FFT 연산 결과를 선택하는 단계(e)를 포함하는 것을 특징으로 하는 GPS 신호 포착 방법.
  9. GPS 위성으로부터 GPS 신호 및 베이스 스테이션으로부터 네트워크 지원 신호를 수신하는 단계(a);
    상기 수신한 네트워크 지원 신호를 디코딩하여 GPS 신호의 비트 경계 정보를 판단하는 단계(b);
    상기 수신한 GPS 신호와 국부 발생된 PRN 코드의 상관 연산을 수행하는 단계(c);
    상기 단계(c)의 상관 연산 결과에 대해 합산을 수행하되, 첫 번째 합산은 상관 연산 결과에 대해 합산을 수행하고, 두 번째 합산은 상관 결과에 대해 비트 경계 이후에 데이터의 부호를 전환하여 합산을 수행하는 단계(d);
    상기 첫 번째 합산 결과 및 두 번째 합산 결과를 비교하여 크기가 더 큰 합산 결과를 선택하는 단계(e)를 포함하는 것을 특징으로 하는 GPS 신호 포착 방법.
KR1020020076415A 2002-12-03 2002-12-03 지피에스 신호 포착 장치 및 방법 KR20040049366A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076415A KR20040049366A (ko) 2002-12-03 2002-12-03 지피에스 신호 포착 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076415A KR20040049366A (ko) 2002-12-03 2002-12-03 지피에스 신호 포착 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20040049366A true KR20040049366A (ko) 2004-06-12

Family

ID=37343777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076415A KR20040049366A (ko) 2002-12-03 2002-12-03 지피에스 신호 포착 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20040049366A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727653B1 (ko) * 2005-02-23 2007-06-13 주식회사 네비콤 Ｇｐｓ 수신기의 빠른 신호 획득 방법 및 이를 위한 이중주파수 상관기
US7720603B2 (en) 2006-10-19 2010-05-18 Electronics And Telecommunications Research Institute Method and apparatus for providing GPS data using network
KR101971685B1 (ko) * 2019-01-24 2019-04-23 엘아이지넥스원 주식회사 빔포밍 gps 항재밍 시스템의 자체 교정 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727653B1 (ko) * 2005-02-23 2007-06-13 주식회사 네비콤 Ｇｐｓ 수신기의 빠른 신호 획득 방법 및 이를 위한 이중주파수 상관기
US7720603B2 (en) 2006-10-19 2010-05-18 Electronics And Telecommunications Research Institute Method and apparatus for providing GPS data using network
KR101971685B1 (ko) * 2019-01-24 2019-04-23 엘아이지넥스원 주식회사 빔포밍 gps 항재밍 시스템의 자체 교정 장치 및 방법

Similar Documents

Publication Publication Date Title
US7876811B2 (en) Method and apparatus for detecting spreading-code synchronization for spectrum spreading signals
KR100896157B1 (ko) 포지션 로케이션을 수행하는 로테이터를 가진 단순화된수신기
US7800535B2 (en) Multi-function device with positioning system and shared processor
US20040071200A1 (en) System for direct acquisition of received signals
US9829581B2 (en) Enhancing search capacity of global navigation satellite system (GNSS) receivers
US8279910B2 (en) Method and apparatus for code space search in a receiver
US20050254560A1 (en) Apparatus and method for acquiring spread-spectrum signals
US20030161543A1 (en) Spectrum spreading signal demodulation method and apparatus
JP2002522794A (ja) 高速・高感度ｇｐｓ受信器
EP1589349A2 (en) Support of the determination of a correlation
FI109311B (fi) Menetelmä informaatioelementin reunan määrittämiseksi, järjestelmä ja elektroniikkalaite
US8238411B2 (en) Acquisition of a code modulated signal
KR20040049366A (ko) 지피에스 신호 포착 장치 및 방법
US20040141574A1 (en) Determination of the code phase between a code modulated signal and a replica code sequence
JP2005333456A (ja) スペクトラム拡散信号受信装置
KR101031566B1 (ko) 다수의 프로세싱 사이클에서 데이터 워드를 처리하는 방법
CN117111111A (zh) 相关运算方法以及相关运算装置
WO2005062479A1 (en) Tracking a code modulated signal
WO2005062481A1 (en) Acquisition of a code modulated signal
JP2014109533A (ja) 衛星信号受信装置
JP2009538078A (ja) Ｃｄｍａ受信機において、捕捉、追跡およびホスティングにハードウェアおよびソフトウェアを使用する方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination