KR20040040086A - 박막 트랜지스터 기판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 기판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20040040086A
KR20040040086A KR1020020068411A KR20020068411A KR20040040086A KR 20040040086 A KR20040040086 A KR 20040040086A KR 1020020068411 A KR1020020068411 A KR 1020020068411A KR 20020068411 A KR20020068411 A KR 20020068411A KR 20040040086 A KR20040040086 A KR 20040040086A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
substrate
pixel
color filter
Prior art date
Application number
KR1020020068411A
Other languages
English (en)
Inventor
추대호
탁영미
최우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020068411A priority Critical patent/KR20040040086A/ko
Publication of KR20040040086A publication Critical patent/KR20040040086A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

본 발명에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선과 절연되어 교차하여 제1 내지 제3 화소 영역을 정의하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결되어 있으며 제1 화소 영역내에 형성되어 있는 제1 박막 트랜지스터, 게이트 배선 및 데이터 배선과 연결되어 있으며 제2 화소 영역 내에 형성되어 있는 제2 및 제3 박막 트랜지스터, 제1 화소 영역 내에 형성되어 있으며 제1 박막 트랜지스터와 연결되어 있는 제1 화소 전극, 제2 화소 영역 내에 형성되어 있으며 제2 박막 트랜지스터와 연결되어 있는 제2 화소 전극, 제3 화소 영역 내에 형성되어 있으며 제3 박막 트랜지스터와 연결되어 있는 제3 화소 전극을 포함한다.

Description

박막 트랜지스터 기판 및 액정 표시 장치{Thin film transistor array panel and liquid crystal display divice}
본 발명은 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것이다.
액정 표시 장치는 상부 기판과 하부 기판 사이에 액정 물질을 주입해 놓고 액정에 전계를 인가하여 액정의 배향을 변경시킴으로써 이를 통과하는 빛의 편광 상태에 변화를 유도하고 편광 상태에 따라 편광판을 통과하는 빛의 양이 달라짐으로서 화상을 표시하는 장치이다.
이러한 상부 기판과 하부 기판 사이는 일정한 셀 갭(cell gap)을 유지하여야 하는데 이를 위해서 액티브 스페이서(active spacer)를 사용한다. 액티브 스페이서로는 구슬형 스페이서(beads spacer) 와 컬럼형 스페이서(column spacer)가 사용된다. 이 중 구슬형 스페이서는 공정의 단순화, 제작의 용이성 측면에서 유리하나, 액정 표시 장치내에서 부유(floating)되어 있기 때문에 액정 주입시 액정과 함께 이동하게 된다. 이때 이동 압력 및 이동 거리가 클 경우 배향층 등이 휘어지는 현상이 발생하기 때문에 광 손실(leak)이 발생한다.
이와는 달리 컬럼 스페이서는 사진 식각 공정(photolithography)에 의해 형성하기 때문에 필요한 위치에 고정적인 형태로 선택하여 형성할 수 있다. 이와같은 이유로 현재는 구슬형 보다는 컬럼형 스페이서를 주로 사용한다.
이와 같은 컬럼 스페이서는 상부 기판의 블랙 매트릭스 위에 형성하거나 하부 기판의 박막 트랜지스터의 채널 부위에 형성한다. 상부 기판에서는 블랙 매트릭스 위에 형성되기 때문에 평탄도 면에서 큰 문제가 없으나, 하부 기판의 채널 부위는 다수층이 적층되어 있는 구조로 단차를 가지고 있다.
이러한 단차에 의한 컬럼 스페이서의 높이가 각기 다르게 된다. 이 경우 열압착 방식에 의해 상부 기판과 하부 기판을 압착 한 후 액정을 충진하는 공정하는 액정 주입 방식에서는 높이 편차가 존재하여도 액정을 주입하는데 별다른 문제가 발생되지 않았다.
그러나 현재 사용되는 액정 충진 방법은 액정 자체가 이미 하부 기판에 주입된 후에 진공 상태에서 상부 기판을 압착하기 때문에 컬럼 스페이서의 높이 편차에 따른 문제점이 발생한다. 즉, 액정이 액체 상태이기 때문에 주입된 액정의 체적 이하로는 압착이 불가능하고, 컬럼 스페이서와 대응하는 하부 기판의 표면이 일정하지 않기 때문에 컬럼 스페이서에 전달되는 압력이 균일하지 않다는 문제점이 있다.
이렇게 되면 강제적 압착에 한계가 있기 때문에 셀갭을 제어하는데 문제가 된다. 즉, 컬럼 스페이서의 자체의 높이가 다를 경우 압착시 액정이 충진된 높이를 기준으로 셀갭이 형성되기 때문에 일부 높이가 낮은 스페이서는 반대편 기판에 접촉하지 못하여 스페이서로써의 역할을 하지 못할 수 있다. 이렇게 될 경우 외부 압력에 의하여 셀갭이 쉽게 변동하기 때문에 액정 표시 장치의 화질이 흔들림 등의외부 환경에 취약하게 된다.
따라서 적하 주입 방식을 사용하는 경우에는 컬럼 스페이서를 균일한 높이로 형성해야 할 필요성이 매우 크다.
본 발명은 컬럼 스페이서의 높이를 균일하게 하여 안정한 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
도 1a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 1c 는 본 발명의 제1 실시예에 사용된 색필터 기판의 배치도이다.
도 1d는 본 발명의 제1 실시예에 사용된 박막 트랜지스터 기판의 배치도이다.
도 2b 내지 도 4b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 5a는 본 발명의 제2 및 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 5b는 도 5a의 Vb-Vb'선에 대한 단면도로 제2 실시예에 따른 단면도이다.
도 5c는 도 5a의 Vb-Vb'선에 대한 단면도로 제3 실시예에 따른 단면도이다.
도 6a 는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 6b 및 6b는 각각 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 7은 본 발명의 제5, 6 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
상기한 문제점을 해결하기 위한 본 발명에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선과 절연되어 교차하여 제1 내지 제3 화소 영역을 정의하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결되어 있으며 제1 화소 영역내에 형성되어 있는 제1 박막 트랜지스터, 게이트 배선 및 데이터 배선과 연결되어 있으며 제2 화소 영역 내에 형성되어 있는 제2 및 제3 박막 트랜지스터, 제1 화소 영역 내에 형성되어 있으며 제1 박막 트랜지스터와 연결되어 있는 제1 화소 전극, 제2 화소 영역 내에 형성되어 있으며 제2 박막 트랜지스터와 연결되어 있는 제2 화소 전극, 제3 화소 영역 내에 형성되어 있으며 제3 박막 트랜지스터와 연결되어 있는 제3 화소 전극을 포함한다.
이때, 제3 화소 영역의 소정 영역에서는 절연 기판이 노출되어 있을 수 있다. 그리고 제3 화소 영역의 소정 영역의 게이트 배선과 동일한 층에 형성되어 있는 제1 금속 패턴, 데이터 배선과 동일한 층에 형성되며 제1 금속과 중첩하여 형성되어 있는 제2 금속 패턴을 더 포함할수도 있다.
본 발명에 따른 다른 목적을 달성하기 위한 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선과 절연되어 교차하도록 형성되어 화소 영역을 정의하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판, 박막 트랜지스터 기판과 대향하는 제2 절연기판, 제2 절연 기판 위에 형성되어 있는 블랙 매트릭스, 블랙 매트릭스에 의해 정의되는 영역에 형성되는 적, 녹, 청색 색필터를 포함하는 색필터 기판, 박막 트랜지스터 기판과 색필터 기판 사이에 충진되어 있는 액정, 박막 트랜지스터 기판과 색필터 기판 사이에 형성되어 있는 컬럼 스페이서를 포함하고, 컬럼 스페이서는 박막 트랜지스터 기판의 제1 절연 기판과 직접 접촉하고 있다.
또는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선과 절연되어 교차하도록 형성되어 화소 영역을 정의하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판, 박막 트랜지스터 기판과 대향하는 제2 절연기판, 제2 절연 기판 위에 형성되어 있는 블랙 매트릭스, 블랙 매트릭스에 의해 정의되는 영역에 형성되는 적, 녹, 청색 색필터를 포함하는 색필터 기판, 박막 트랜지스터 기판과 색필터 기판 사이에 충진되어 있는 액정, 박막 트랜지스터 기판과 색필터 기판 사이에 형성되어 있는 컬럼 스페이서를 포함하고, 컬럼 스페이서와 맞닿은 박막 트랜지스터 기판의 소정 영역에는 게이트 배선과 동일한 층에 형성되어 있는 제1 금속 패턴, 데이터 배선과 동일한 층에 형성되어 있는 제2금속 패턴 중의 적어도 하나가 형성되어 있다.
이때 소정 영역은 청색 또는 적색 색필터와 대응하는 화소 영역에 위치하는 것이 바람직하다.
또한, 화소 영역은 제1 내지 제3 화소 영역으로 구분되며, 박막 트랜지스터는 제1 화소 영역에 형성되어 있는 제1 박막 트랜지스터, 제2 화소 영역에 형성되어 있는 제2 및 제3 박막 트랜지스터로 구분되고, 제3 박막 트랜지스터와 연결되는 화소 전극은 제3 화소 영역에 형성되어 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 층, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이고, 도 1c는 제1 실시예에 포함된 색필터 기판의 배치도이고, 도 1d는 제1 실시예에 포함된 박막 트랜지스터 기판의 배치도이다.
도 1a 및 도 1b에 도시한 바와 같이, 박막 트랜지스터 기판(1)과 색필터 기판(2)이 대향하도록 형성되어 있다. 그리고 이들 사이에 액정(도시하지 않음)이 충진되어 있으며, 충진되어 있는 액정은 밀봉재(도시하지 않음)에 의해 밀봉된다. 또한, 박막 트랜지스터 기판(1)과 색필터 기판(2)의 간격을 일정하게 유지하기 위한 컬럼 스페이서(320)가 형성되어 있다.
도 1b 및 도 1c에 도시한 바와 같이, 색필터 기판(2)은 투명한 절연 기판(210) 위에 매트릭스 형태로 블랙 매트릭스(220)가 형성되어 화소 영역을 정의하고 있다. 블랙 매트릭스(220)는 박막 트랜지스터 기판(1)의 박막 트랜지스터가 형성되어 있는 영역과 대응하는 영역도 가려지도록 더 형성하는 것이 바람직하다. 이는 이곳에서 발생할 수 있는 빛샘을 방지해준다.
그리고 블랙 매트릭스(220)에 의해 정의되는 화소 영역 내에 적, 녹, 청색 색필터(230R, 230G, 230B)가 교번하여 형성되어 있고, 색필터(230R, 230G, 230B) 위에 기준 전극(270)이 형성되어 있다. 여기서 녹색 색필터(230G)는 박막 트랜지스터 기판(1)의 제2 화소 영역(PX2)과 대응하도록 형성되어 있다. 그리고 적색(230R) 또는 청색(230B) 색필터가 제1 화소 영역(PX1)과 대응하도록 형성되어 있다. 제1 화소 영역(PX1)과 대응하도록 형성되지 않은 적색 또는 청색 색필터(230R, 230B)가제3 화소 영역(PX3)과 대응하도록 형성되어 있다.
컬럼 스페이서(320)는 박막 트랜지스터 기판(1)의 제3 화소 영역(PX3)과 색필터 기판(2)의 색필터 위에 형성되어 있다. 즉, 컬럼 스페이서(320)는 제3 화소 영역(PX3)의 최상부층인 보호층(180) 위에 형성되고, 색필터 기판(2)의 최상부층인 기준 전극(270) 사이에 형성되어 있다.
박막 트랜지스터 기판은 도 1b 및 도 1d를 참조하여 설명한다. 도시한 바와 같이, 게이트 배선(121, 123a~123c, 125)이 가로 방향으로 길게 형성되어 있고, 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)이 교차하도록 형성되어 화소 영역(PX1, PX2, Px3)을 정의한다. 여기서 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)은 제1 내지 제3 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)이 교번하여 형성되어 있다. 그리고 화소 영역(PX1, PX2, Px3)은 제1 데이터 배선(171a, 173a, 175a)과 제2 데이터 배선(171b, 173b, 175b) 사이에서 정의되는 제1 화소 영역(PX1), 제2 데이터 배선(171b, 173b, 175b)과 제3 데이터 배선(171c, 173c, 175c) 사이에서 정의되는 제2 화소 영역(PX2), 제3 데이터 배선(171c, 173c, 175c)과 제1 데이터 배선(171a, 173a, 175a) 사이에서 정의되는 제3 화소 영역(PX3)으로 이루어진다.
좀더 구체적으로 설명하면, 투명한 절연 기판(110) 위에 게이트 배선(121, 123~123c, 125)이 형성되어 있다. 게이트 배선(121, 123a~123c, 125)은 가로 방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123a~123c), 게이트선(121)의 일단에 형성되어 있는 게이트 패드(125)를 포함한다.
그리고 게이트 배선(121, 123a~123c, 125) 위에 게이트 절연층(140)이 형성되어 있으며, 게이트 절연층(140)의 소정 영역에 비정질 규소와 같은 반도체 물질로 형성한 제1 내지 제3 반도체층(151~151c, 154~154c)과, 비정질 규소와 같은 반도체 물질에 불순물을 고농도로 도핑하여 형성한 제1 내지 제3 저항성 접촉층(161a~161c, 163a~163c, 165a~165c)이 형성되어 있다. 제1 내지 제3 저항성 접촉층(161a~161c, 163a~163c, 165a~165c)은 반도체층의 채널을 형성하는 채널 영역을 중심으로 제1 내지 제3 소스부 저항성 접촉층(163a, 163b, 163c), 드레인부 저항성 접촉층(165a, 165b, 165c)으로 분리되어 있는 점을 제외하고 저항성 접촉층(161a~161c, 163a~163c, 165a~165c)은 반도체층(151~151c, 154~154c)과 동일한 평면 패턴을 가지도록 형성되어 있다.
그리고 제1 반도체층(151a, 154a) 및 저항성 접촉층(161a, 163a, 165a)은 제1 화소 영역(PX1)에 형성되어 있고, 제2 및 제3 반도체층(151b, 151c, 154b, 154c), 제2 및 제3 저항성 접촉층(161b, 161c, 163b, 163c, 165b, 165c)은 제2 화소 영역(PX2)에 형성되어 있고, 제3 화소 영역(PX3)에는 이들이 형성되지 않는다.
저항성 접촉층(161a~161c, 163a~163c, 165a~165c) 및 게이트 절연층(140) 위에는 제1 내지 제3 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)이 형성되어 있다. 각각의 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)은 데이터선(171a, 171b, 171c), 소스 전극(173a, 173b, 173c), 드레인 전극(175a, 175b, 175c), 데이터 패드(179a~179c)를 포함한다. 데이터선(171a, 171b, 171c)은게이트선(121a, 121b, 121c)과 수직하게 교차하여 화소 영역을 정의하고, 소스 전극(173)은 데이터선(171a, 171b, 171c)의 분지로 소스부 접촉층(163a, 163b, 163c)과 일부 중첩되도록 형성되고, 드레인 전극(175a, 175b, 175c)은 채널 영역을 사이에 두고 소스 전극(173a, 173b, 173c)의 반대쪽에 위치하며 드레인부 접촉층(165)과 일부 중첩되도록 형성되어 있고, 데이터 패드(179a~179c)는 데이터선(171a, 171b, 171c)의 일단에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는다.
데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c) 위에 보호층(180)이 형성되어 있다. 보호층(180)에는 제1 내지 제7 접촉구(181 내지 183)가 형성되어 있다. 제1 접촉구 내지 제3 접촉구(181a, 181b, 181c)는 각각 제1 내지 제3 드레인 전극(175a, 175b, 175c)을 노출하고, 제4 내지 제6 접촉구(182)는 제1 내지 제3 데이터 패드(179a, 179b, 179c)를 노출하고, 제7 접촉구(183)를 통해 게이트 패드(125)를 노출한다.
보호층(180) 위에는 제1 내지 제3 접촉구(181a~181c)를 통해 각각 제1 내지 제3 드레인 전극(175a, 175b, 175c)과 연결되는 제1 내지 제3 화소 전극(190a~190c))이 형성되어 있다. 제1 내지 제3 화소 전극(190a~290c)은 서로 다른 형태로 형성되어 있다. 제2 화소 전극(190b)은 제1 및 제3 화소 전극(190a, 190c)에 비해서 면적이 적어 다른 화소 영역(PX1, PX3)에 비해서 개구율이 적다. 그리고 제3 드레인 전극(175c)과 연결되기 위해 제3 화소 전극(190c)의 일부는 제2 화소 영역(PX2)에 형성되어 있다.
그리고, 제4 내지 제6 접촉구(182a~182c)를 통해 제1 내지 제3 데이터 패드(179a~179c)와 연결되는 보조 데이트 패드(97a~97c), 제7 접촉구(183)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95)가 형성되어 있다.
보조 게이트 패드(95) 또는 보조 데이터 패드(97)는 외부 회로 장치와의 접착성을 보완하고 패드(125, 179a~179c)를 보호하는 역할을 하는 것으로 필수적인 것은 아니며 이들의 적용 여부는 선택적이다.
이와 같이, 제3 화소 영역(PX3)에는 박막 트랜지스터가 형성되지 않아 박막 트랜지스터에 의한 단차가 발생되지 않으므로 평탄한 면을 가진다. 이런 평탄한 면은 설명한 바와 같이 형성할 수 있다. 따라서 이러한 평탄한 면에 컬럼 스페이서(320)를 형성하면 액정 표시 장치 내에서는 동일한 높이의 컬럼 스페이서(320)를 가질 수 있다.
본 발명에서는 박막 트랜지스터가 두 개 형성되어 있는 제2 화소 영역(PX2)은 제1 및 제3 화소 영역(PX1, PX3)에 비해 개구율이 작아진다. 그러나 녹색은 사람이 느끼기에 적색 또는 청색에 비해 적은 양으로도 동일한 색을 느끼게 하므로, 개구율이 작아져도 우리가 필요로하는 색을 구현하는 데는 영향을 미치지 않는다.
일반적으로 녹색 색필터는 적색 색필터에 비해 면적비가 40%정도 작게 형성하여도 동일한 색을 구현할 수 있다. 따라서 제2 화소 영역(PX2)에서 형성되는 박막 트랜지스터 중, 제3 화소 전극(190c)과 연결되는 박막 트랜지스터가 형성되어 있는 총 면적이 제1 기준 전극(190a) 면적의 40% 이하가 되도록 한다.
이상 설명한 액정 표시 장치에 포함되는 박막 트랜지스터 기판을 제조하는방법을 도 2a 내지 도 4b를 참조하여 설명하면 다음과 같다.
도 2a 내지 도 4b는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서대로 도시한 배치도이고, 도 2b 내지 도 4b는 각각 도 2a 내지 도 4a의 절단선에 대한 단면도이다.
먼저 도 2a 및 2b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125)을 형성한다.
그리고 게이트 배선(121, 123a, 123b, 123c, 125) 위에 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층 및 불순물이 고농도로 도핑된 비정질 규소층을 형성한 후 사진 식각 공정으로 비정질 규소층을 식각하여 게이트 전극(123)과 대응하는 게이트 절연층(140)의 바로 위에 반도체층(151, 154)과 저항성 접촉층 패턴(160A, 161a, 161b, 161c)을 형성한다.
도 3a 및 도 3b에 도시한 바와 같이, 기판 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)을 형성한다.
이후 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c)을 마스크로 소스 전극(173) 및 드레인 전극(175) 사이의 저항성 접촉층(160A, 161a, 161b, 161c)를 제거하여, 반도체층(151a, 151b, 151c, 154a, 154b, 154c)의 일부분을 노출한다.
도 4a 및 도 4b에 도시한 바와 같이, 데이터 배선(171a~171c, 173a~173c,175a~175c, 179a~179c) 위에 보호층(180)을 형성한다. 그리고 보호층(180)을 패터닝하여 제1 내지 제7 접촉구(181a 내지 183)를 형성한다. 여기서 제1 내지 제3 접촉구(181a 내지 183)는 드레인 전극(179a, 179b, 179c)을 노출하고, 제4 내지 제6 접촉구(182a, 182b, 182c)는 데이터 패드(179a, 179b, 179c)를 노출하고, 제7 접촉구(183)는 게이트 패드(125)를 노출한다.
마지막으로 보호층(180) 위에 투명한 금속층을 형성한 후 패터닝하여 제4 접촉구(181)를 통해 드레인 전극과 연결되는 화소 전극(190), 제5 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95), 제6 접촉구(183)를 통해 데이터 패드(179a, 179b, 179c)와 연결되는 보조 데이터 패드(97a, 97b, 97c)를 형성한다(도 1a 내지 도 1c참조).
본 발명에 따른 액정 표시 장치에 포함되는 박막 트랜지스터 기판은 이하 설명되는 다른 실시예에 따른 박막 트랜지스터 기판을 사용할 수도 있다.
[제2, 3 실시예]
도 5a는 본 발명의 제2 및 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 5b는 도 5a의 Vb-Vb'선에 대한 단면도1(제2 실시예)이고, 도 5c는 도 5a의 선에 Vb-Vb'대한 단면도2(제3 실시예)이다.
도시한 바와 같이, 제2 및 제3 실시예는 제3 화소 영역(PX3)을 제외하고 동일한 평면 패턴을 가진다. 즉, 도 5a 및 도 5b에서와 같이, 제2 실시예는 제3 화소 영역(PX3)의 소정 영역(A)이 제거되어 절연 기판(110)이 노출되도록 형성되어 있다. 소정 영역(A)을 제거하여 절연 기판(110)이 노출되도록 하기 위해서는 제1실시예에 따른 제조 공정에서 보호층(180)에 접촉구(181 내지 183)를 형성할 때 함께 제거하여 형성한다.
그리고 도 5a 및 도 5c에서와 같이, 제3 실시예는 소정 영역(A)에 다수층(140, 150, 160, 170, 180, 190)이 적층되어 형성된다. 즉, 소정 영역(A)에 다수층을 적층하여 평탄한 면을 형성하는 것은 박막 트랜지스터를 형성하기 위해서 게이트 배선, 반도체층, 게이트 절연층, 데이터 배선 등을 패터닝할 때 소정 영역(A) 부분을 남겨서 형성한다. 패터닝되지는 않지만 게이트 절연층(140), 보호층(180), 기준 전극(190)은 제3 화소 영역(PX3) 전체에 공통적으로 형성되어 있다.
제2 및 제3 실시예의 제거되거나 적층되어 평탄해지는 소정 영역(A)은 제3 화소 영역(PX3)의 어느 부분에 형성하여도 무관하다.
[제4, 5, 6 실시예]
도 6a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 6b 및 도 6b는 각각 VIb-VIb'선에 대한 단면도이다.
도시한 바와 같이, 제4 실시예는 제1 실시예와 동일한 구성 요소를 가지도록 형성되어 있으나, 동일한 평면 패턴을 가지지 않는다. 즉, 제4 실시예에서는 데이터 배선(171a~171c, 173a~173c, 175a~175c, 179a~179c), 저항성 접촉층(161a~161c, 163a~163c, 165a~165c)이 동일한 평면 패턴을 가지도록 형성되어 있다. 또한, 반도체층(151a~151c, 154a~154c)도 반도체층의 채널 영역을 제외하고는 저항성 접촉층(161a~161c, 163a~163c, 165a~165c)과 동일한 평면 패턴을 가지도록 형성되어 있다.
이와 같은 평면 패턴을 가지는 박막 트랜지스터 기판에서도 제2 및 제3 실시예와 같이 제3 화소 영역의 소정 영역을 제거하거나 적층하여 평탄한 패턴을 형성할 수 있다. 즉, 도 7에 도시한 바와 같이 제3 화소 영역(PX3)의 소정 영역(A)을 제거하여 절연 기판(110)을 노출(제5 실시예)하도록 형성하거나, 복수층을 적층(제6 실시예)하여 평탄한 패턴을 형성할 수 있다. 이때 제거되거나 적층되는 소정 영역은 제3 화소 영역(PX3)의 어느 부분에 형성되든 무관하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기 기술된 바와 같이, 본 발명에 따른 박막 트랜지스터를 형성하면 동일한 높이의 컬럼 스페이서를 형성하여, 균일한 셀갭을 유지할 수 있다. 따라서 빈 공간 또는 액정의 넘침 같은 현상이 발생되지 않는다.

Claims (9)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트 배선,
    상기 게이트 배선과 절연되어 교차하여 제1 내지 제3 화소 영역을 정의하는 데이터 배선,
    상기 게이트 배선 및 데이터 배선과 연결되어 있으며 상기 제1 화소 영역내에 형성되어 있는 제1 박막 트랜지스터,
    상기 게이트 배선 및 데이터 배선과 연결되어 있으며 상기 제2 화소 영역 내에 형성되어 있는 제2 및 제3 박막 트랜지스터,
    상기 제1 화소 영역 내에 형성되어 있으며 상기 제1 박막 트랜지스터와 연결되어 있는 제1 화소 전극,
    상기 제2 화소 영역 내에 형성되어 있으며 상기 제2 박막 트랜지스터와 연결되어 있는 제2 화소 전극,
    상기 제3 화소 영역 내에 형성되어 있으며 상기 제3 박막 트랜지스터와 연결되어 있는 제3 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1 항에서,
    상기 제3 화소 영역의 소정 영역에서는 상기 절연 기판이 노출되어 있는박막 트랜지스터 기판.
  3. 제1항에서,
    상기 제3 화소 영역의 소정 영역의 상기 게이트 배선과 동일한 층에 형성되어 있는 제1 금속 패턴,
    상기 데이터 배선과 동일한 층에 형성되며 상기 제1 금속과 중첩하여 형성되어 있는 제2 금속 패턴을 더 포함하는 박막 트랜지스터 기판.
  4. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있는 게이트 배선,
    상기 게이트 배선과 절연되어 교차하도록 형성되어 화소 영역을 정의하는 데이터 배선,
    상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 제2 절연기판,
    상기 제2 절연 기판 위에 형성되어 있는 블랙 매트릭스,
    상기 블랙 매트릭스에 의해 정의되는 영역에 형성되는 적, 녹, 청색 색필터를 포함하는 색필터 기판,
    상기 박막트랜지스터 기판과 상기 색필터 기판사이에 충진되어 있는 액정,
    상기 박막 트랜지스터 기판과 상기 색필터 기판 사이에 형성되어 있는 컬럼 스페이서를 포함하고,
    상기 컬럼 스페이서는 상기 박막 트랜지스터 기판의 상기 제1 절연 기판과 직접 접촉하고 있는 액정 표시 장치.
  5. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있는 게이트 배선,
    상기 게이트 배선과 절연되어 교차하도록 형성되어 화소 영역을 정의하는 데이터 배선,
    상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판,
    상기 박막 트랜지스터 기판과 대향하는 제2 절연기판,
    상기 제2 절연 기판 위에 형성되어 있는 블랙 매트릭스,
    상기 블랙 매트릭스에 의해 정의되는 영역에 형성되는 적, 녹, 청색 색필터를 포함하는 색필터 기판,
    상기 박막트랜지스터 기판과 상기 색필터기판 사이에 충진되어 있는 액정,
    상기 박막 트랜지스터 기판과 상기 색필터 기판 사이에 형성되어 있는 컬럼 스페이서를 포함하고,
    상기 컬럼 스페이서와 맞닿은 상기 박막 트랜지스터 기판의 소정 영역에는 상기 게이트 배선과 동일한 층에 형성되어 있는 제1 금속 패턴, 상기 데이터 배선과 동일한 층에 형성되어 있는 제2 금속 패턴 중의 적어도 하나가 형성되어 있는 액정 표시 장치.
  6. 제4항 또는 제5항에서,
    상기 소정 영역은 상기 청색 또는 적색 색필터와 대응하는 화소 영역에 위치하는 액정 표시 장치.
  7. 제4항 또는 제5항에서,
    상기 화소 영역은 제1 내지 제3 화소 영역으로 구분되며,
    상기 박막 트랜지스터는 상기 제1 화소 영역에 형성되어 있는 제1 박막 트랜지스터,
    상기 제2 화소 영역에 형성되어 있는 제2 및 제3 박막 트랜지스터로 구분되는 액정 표시 장치.
  8. 제7항에서,
    상기 제3 박막 트랜지스터와 연결되는 화소 전극은 상기 제3 화소 영역에 형성되어 있는 액정 표시 장치.
  9. 상기 제7항에서,
    상기 제2 화소 영역은 상기 녹색 색필터와 대응하는 액정 표시 장치.
KR1020020068411A 2002-11-06 2002-11-06 박막 트랜지스터 기판 및 액정 표시 장치 KR20040040086A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020068411A KR20040040086A (ko) 2002-11-06 2002-11-06 박막 트랜지스터 기판 및 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020068411A KR20040040086A (ko) 2002-11-06 2002-11-06 박막 트랜지스터 기판 및 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20040040086A true KR20040040086A (ko) 2004-05-12

Family

ID=37337581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020068411A KR20040040086A (ko) 2002-11-06 2002-11-06 박막 트랜지스터 기판 및 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20040040086A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679711B2 (en) 2004-08-19 2010-03-16 Samsung Electronics Co., Ltd. LCD device having a first panel with a flat surface plate-like portion and a bar like second portion, with a spacer between the first and a second panel contacting the flat surface plate-like first portion, and overlapping pixel electrode without overlapping signal lines disposed in the bar-like second portion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253967A (ja) * 1997-03-07 1998-09-25 Toshiba Electron Eng Corp 液晶表示装置
KR20000060830A (ko) * 1999-03-19 2000-10-16 구본준 액정표시소자와 그 제조 방법
KR20010082161A (ko) * 2000-02-14 2001-08-29 가네꼬 히사시 액정표시패널 및 그 제조방법
JP2002196338A (ja) * 2000-12-22 2002-07-12 Toshiba Corp 液晶表示素子
KR20020076935A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253967A (ja) * 1997-03-07 1998-09-25 Toshiba Electron Eng Corp 液晶表示装置
KR20000060830A (ko) * 1999-03-19 2000-10-16 구본준 액정표시소자와 그 제조 방법
KR20010082161A (ko) * 2000-02-14 2001-08-29 가네꼬 히사시 액정표시패널 및 그 제조방법
JP2002196338A (ja) * 2000-12-22 2002-07-12 Toshiba Corp 液晶表示素子
KR20020076935A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679711B2 (en) 2004-08-19 2010-03-16 Samsung Electronics Co., Ltd. LCD device having a first panel with a flat surface plate-like portion and a bar like second portion, with a spacer between the first and a second panel contacting the flat surface plate-like first portion, and overlapping pixel electrode without overlapping signal lines disposed in the bar-like second portion

Similar Documents

Publication Publication Date Title
US8253891B2 (en) Thin film transistor substrate and liquid crystal display including the same
KR101049001B1 (ko) 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치
US9151992B2 (en) Color filter substrate and liquid crystal display device including the same
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
KR101319584B1 (ko) 표시 특성이 향상된 액정 패널 및 이의 제조에 사용되는마스크
US8345195B2 (en) Liquid crystal display
US8071406B2 (en) Array substrate and method of manufacturing the same
JP2014106531A (ja) 液晶表示装置及びその製造方法
KR20140141833A (ko) 액정표시장치 및 이의 제조 방법
KR100752950B1 (ko) 씨오티구조 액정표시장치 및 그 제조방법
CN101685232A (zh) 阵列基底及其制造方法、采用该阵列基底的液晶显示装置
KR20090041337A (ko) 액정 디스플레이 패널
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
KR20130061969A (ko) 액정표시장치 및 이의 제조 방법
US8466863B2 (en) Liquid crystal display and method for manufacturing the same
US9377659B2 (en) Display device and manufacturing method thereof
KR101551303B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
US20170205661A1 (en) Display device and manufacturing method thereof
KR20040040086A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US20080149933A1 (en) Display panel
WO2010079540A1 (ja) 液晶表示パネル
KR20020047602A (ko) 액정 표시 장치
KR20160090450A (ko) 표시 장치
US20180053787A1 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application