KR20040039376A - 다수의 슬러리 방출 라인들을 사용하여 단일 연마 패드상에서 다수의 반도체 웨이퍼들을 연마하기 위한 ｃｍｐ장치 및 방법 - Google Patents

다수의 슬러리 방출 라인들을 사용하여 단일 연마 패드상에서 다수의 반도체 웨이퍼들을 연마하기 위한 ｃｍｐ장치 및 방법 Download PDF

Info

Publication number
KR20040039376A
KR20040039376A KR10-2004-7003984A KR20047003984A KR20040039376A KR 20040039376 A KR20040039376 A KR 20040039376A KR 20047003984 A KR20047003984 A KR 20047003984A KR 20040039376 A KR20040039376 A KR 20040039376A
Authority
KR
South Korea
Prior art keywords
polishing
slurry
polishing pad
type
discharge lines
Prior art date
Application number
KR10-2004-7003984A
Other languages
English (en)
Inventor
정인권
Original Assignee
오리올 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리올 인코포레이티드 filed Critical 오리올 인코포레이티드
Publication of KR20040039376A publication Critical patent/KR20040039376A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

단일의 연마 패드 상에서 다수의 반도체 웨이퍼들을 계속적으로 연마하는 화학 기계적 연마(CMP) 장치(100) 및 방법은 하나 이상 타입의 연마 용액들을 연마 패드의 표면에 공급하기 위한 다수의 슬러리 방출 라인들을 이용한다. 슬러리 방출 라인들(218a 및 218b)은 연마 용액 또는 용액들(214a, 214c)이 연마 패드의 여러 연마 위치들에 향하도록 위치된다. 다수의 슬러리 방출 라인들을 사용함으로써, CMP 장치가 여러 타입들의 연마 용액들을 사용하여 패드의 여러 위치에서 반도체 웨이퍼들(W)을 연마할 수 있도록 한다.

Description

다수의 슬러리 방출 라인들을 사용하여 단일 연마 패드 상에서 다수의 반도체 웨이퍼들을 연마하기 위한 ＣＭＰ 장치 및 방법{CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines}
화학 기계적 연마(CMP; Chemical Mechanical Polishing)는 반도체 디바이스의 제조 동안에 반도체 웨이퍼의 표면을 평탄하게 하는 잘 알려진 기술이다. CMP에서, 평탄화는 반도체 웨이퍼의 불균일한 지형도 특성을 화학 기계적으로 제거함으로써 달성된다. 종래의 CMP 기술은 슬러리 방출 라인을 통해 연마 패드의 표면에 공급되는 수용액 내의 콜로이드 입자 슬러리를 사용하여 회전하는 연마 패드로써 반도체 웨이퍼의 표면을 연마하는 단계를 포함한다. 슬러리는 연마 패드로써 웨이퍼 표면을 "연삭(grind)"하기 위한 연마제를 제공하고 웨이퍼 표면과 화학반응을 발생시킴으로써 웨이퍼 표면의 평탄화를 촉진시킨다.
일부 종래 CMP 장치들은 한번에 하나의 반도체를 연마하기 위한 단일의 소형연마 패드를 포함한다. 다른 종래의 CMP 장치들은 장치의 효율을 높이기 위해 병렬로 여러 반도체 웨이퍼들을 연마하기 위한 다수의 소형 연마 패드들을 포함한다. 그러나, 다수의 연마 패드들을 갖는 CMP장치는 다수의 연마 패드들로 인해 필요한 넓은 면적 때문에 큰 설치공간을 필요로 한다. 따라서, 동시에 다수의 반도체 웨이퍼를 동시에 연마하기 위한 대형 연마 패드를 포함하는 CMP 장치들이 개발되어왔다. 이들 다중 웨이퍼 CMP 장치는 전형적으로 다수의 웨이퍼 캐리어들을 갖는 웨이퍼 전달 캐로셀(carousel)을 사용하여, 다수의 반도체 웨이퍼들이 적당한 슬러리를 사용하여 대형 연마 패드 상에서 연마될 수 있도록 한다.
반도체 디바이스 제조 동안에, 반도체 웨이퍼들은 반복적으로 CMP에 의해 평탄화되어야 할 수도 있다. 연마되는 반도체 웨이퍼의 특성에 따라서, 연속적인 CMP 평탄화 작업이 여러 타입의 슬러리들을 사용하여 실행될 필요가 있을 수 있다. 예를 들면, 반도체 웨이퍼가 거친 연마제를 포함한 슬러리를 사용하여 연마되면, 연마되는 웨이퍼는 매끈하게 평탄하게 하기 위한 미세 연마제를 사용할 때보다 더욱 연마될 수 있다. 다른 예를 들면, Cu 상호접속(interconnection) 형성을 위해서 제 1 타입의 슬러리가 Cu 플러그들을 연마하기 위해 사용된 다음 제 2 타입의 슬러리가 Ta 또는 TaN 배리어 층(barrier layer)을 연마하기 위해 사용된다. 여러 타입의 슬러리들이 연속적인 CMP 평탄화 작업들에 사용되면, 각 평탄화 작업은 일반적으로 여러 CMP 장치에서 행해진다. 따라서, 각 반도체 웨이퍼를 연속적으로 평탄하게 하기 위해서는 다수의 CMP 장치들이 사용될 수 있다.
연속적 CMP 평탄화 작업들을 위한 다수의 CMP 장치들의 사용에 대한 문제점은 CMP 장치들이 청정 룸(clean room) 내에서의 상당한 크기의 귀중한 부지를 필요로 할 수 있다는 것이다. 다른 문제점은 반도체 웨이퍼들이 한 CMP 장치에서 다음 CMP 장치로 전달되어야 하는데 이는 전체 제조 공정을 지연시킬 수 있다는 것이다.
전술한 문제점들을 고려하면, 여러 타입의 연마 용액들을 사용하여 단일 연마 패드 상에서 연속적으로 반도체 웨이퍼들을 연마하여, CMP 장치가 더 추가될 필요없고 따라서 청정 룸 내의 공간을 상당히 줄일 수 있는 CMP 장치 및 방법이 필요할 것이다.
본 발명은 일반적으로 반도체 웨이퍼 공정에 관한 것으로, 특히 단일의 연마 패드 상에서 다수의 반도체 웨이퍼들을 연마할 수 있는 화학 기계적 연마 장치에 관한 것이다.
도 1은 본 발명에 따른 화학 기계적 연마(CMP) 장치의 평면도이다.
도 2는 도 1의 CMP 장치의 측면도이다.
도 3은 도 1의 CMP 장치의 다른 평면도로서, 다수의 슬러리 방출 라인들을 통해 연마 패드의 표면 상에 공급되는 연마 용액들의 경로를 도시한다.
도 4 내지 도 8은 도 1 및 도 2의 CMP 장치의 동작에 대해 도시한다.
도 9는 본 발명에 따른 반도체 웨이퍼들을 연마하는 방법의 공정 흐름도이다.
단일의 연마 패드 상에서 다수의 반도체 웨이퍼들을 계속적으로 연마하기 위한 화학 기계적 연마(CMP) 장치 및 방법은 하나 이상 타입의 연마 용액들을 연마 패드의 표면에 공급하기 위한 다수의 슬러리 방출 라인들을 이용한다. 슬러리 방출 라인들은 연마 용액 또는 용액들이 연마 패드의 여러 연마 위치들에 향하도록 위치된다. 다수의 슬러리 방출 라인들을 사용함으로써, CMP 장치가 여러 타입들의 연마 용액들을 사용하여 패드의 여러 위치에서 반도체 웨이퍼들을 연마할 수 있도록 한다.
본 발명에 따른 CMP 장치는, 반도체 웨이퍼들을 연마하기 위한 표면을 갖는 연마 패드, 적어도 하나의 반도체 웨이퍼를 보유하도록 각기 구성되는 웨이퍼 캐리어들을 갖는 물체 전달 메커니즘, 및 연마 패드의 표면으로 연장되는 복수의 방출 라인들을 포함한다. 물체 전달 메커니즘은 웨이퍼 캐리어들을 연마 패드의 연마 위치로 움직이도록 구성된다. 물체 전달 메커니즘은 웨이퍼 캐리어들을 연마 패드의연마 위치로 회전시키도록 구성되는 캐로셀(carousel)일 수 있다. 본 장치의 방출 라인들은 연마 용액 공급원에 연결된다. 또한, 방출 라인들 각각은 연마 용액 공급원에서 연마 패드의 표면으로 특정 연마 용액을 공급하도록 위치된다.
방출 라인들은 방출 라인들 각각이 연마 패드의 대응 연마 위치 방향으로 특정 연마 용액을 향하게 위치되도록 구성되어, 특정 연마 용액들이 연마 패드가 회전될 때 대응 연마 위치로 살포되도록 할 수 있다. 더욱이, 방출 라인들 각각은 연마 패드의 표면 상에서 외향의 방사상 방향으로 특정 연마 용액을 배출하도록 위치될 수 있다. 예시적인 실시예에서, 방출 라인들의 개수는 물체 전달 메커니즘의 웨이퍼 캐리어들의 개수와 대응된다.
한 실시예에서, 연마 용액 공급원은 제 1 타입의 슬러리 및 제 2 타입의 슬러리를 포함한다. 제 2 타입의 슬러리는 제 1 타입의 슬러리보다 미세한 연마제를 가질 수 있다. 본 실시예에 있어서, 제 1 타입의 슬러리 및 제 2 타입의 슬러리는 화학적으로 양립 가능하여(chemically compatible), 제 1 타입의 슬러리 및 제 2 타입의 슬러리는 불필요한 화학 반응없이 연마 패드 상에서 동시에 사용될 수 있다.
본 발명에 따른 방법은, 복수의 방출 라인들을 통해 연마 패드의 연마 위치들 근방의 연마 패드 표면 상에 연마 용액을 공급하는 단계, 및 방출 라인들을 통해 연마 패드의 표면에 공급되는 연마 용액들을 이용하여 연마 패드의 연마 위치에서 반도체 웨이퍼들을 연마하는 단계를 포함한다. 방출 라인들은 연마 용액들을 연마 용액 공급원에서 연마 패드의 표면으로 운반하도록 연마 용액 공급원에 연결된다. 방출 라인들은 방출 라인 각각이 특정 연마 용액을 연마 패드의 표면에 방출하게 위치되도록 구성된다. 예시적 실시예에서, 방출 라인들의 개수는 연마 패드의 연마 위치들의 개수와 대응된다.
연마 용액들을 공급하는 단계는 연마 패드의 특정 연마 위치로 특정 연마 용액을 선택적으로 향하게 하는 단계를 포함할 수 있다. 또한, 연마 용액을 공급하는 단계는 방출 라인들을 통해 연마 패드의 표면 상에 외향의 방사상 방향으로 연마 용액을 배출하는 단계를 포함할 수 있다.
본 방법은, 반도체 웨이퍼들이 연마 위치들 중의 제 1 위치 및 제 2 위치에서 연마되도록 제 1 위치에서 제 2 위치로 반도체 웨이퍼들 각각을 전달하는 단계를 더욱 포함할 수 있다. 반도체 웨이퍼들 각각을 전달하는 단계는 연마 패드에 대해 연마 패드의 제 1 및 제 2 위치들로 반도체 웨이퍼들을 회전시키는 단계를 포함할 수 있다.
한 실시예에서, 연마 용액을 공급하는 단계는, 제 1 방출 라인을 통해 연마 패드의 표면 상에 제 1 타입의 슬러리를 공급하는 단계, 및 제 2 방출 라인을 통해 연마 패드의 표면 상에 제 2 타입의 슬러리를 공급하는 단계를 포함한다. 제 2 타입의 슬러리는 제 1 타입의 슬러리보다 미세한 연마제를 가질 수 있다. 본 실시예에서, 제 1 타입의 슬러리 및 제 2 타입의 슬러리는 화학적으로 양립 가능하여, 제 1 타입의 슬러리 및 제 2 타입의 슬러리는 불필요한 화학 반응없이 연마 패드 상에서 동시에 사용될 수 있다.
본 발명의 다른 측면 및 장점은, 첨부된 도면과 연관되어 본 발명의 원리들에 대한 실시예를 통해 설명되는, 후술의 발명의 상세한 설명에서 분명해 질 것이다.
도 1 및 도 2를 참조하여, 본 발명에 따른 화학 기계적 연마(CMP) 장치(100)가 설명된다. 도 1은 CMP 장치의 평면도이고, 도 2는 상기 장치의 측면도이다. CMP 장치는 단일의 연마 패드(102) 상에서의 여러 연마 위치 A, B, C, 및 D에서 다수의 반도체 웨이퍼 W를 연속적으로 연마하도록 설계된다. CMP 장치는 하나 이상 타입의 연마 용액들이 연마 패드 상의 여러 연마 위치에 향하도록 하는 연마 용액 방출 시스템(104)(도 1에 완전히 도시되지 않음)을 이용한다. 따라서, 소정의 반도체 웨이퍼가 여러 타입의 연마 용액들을 사용하여 연마 패드 상에서 연속적으로 연마될 수 있다. 따라서, 본 CMP 장치에서는, 웨이퍼들이 여러 타입의 연마 용액을 사용하여 반복적으로 연마되어야 할 때, 다수의 종래의 CMP 장치들 상에서 반도체 웨이퍼를연속적으로 연마할 필요가 없어진다. 따라서, 본 CMP 장치는 2개 이상의 종래의 CMP 장비들을 효과적으로 대체할 수 있고, 이는 다른 타입의 연마 용액들을 사용하여 반도체 웨이퍼들을 연속적으로 연마하기 위해 청정 룸 내에 필요한 공간을 상당히 줄일 수 있다.
CMP 장치(100)는 연마 패드 조립체(106), 웨이퍼 전달 캐로셀(108) 및 연마 용액 방출 시스템(104)을 포함한다. 연마 패드 어셈블리는 연마 패드(102) 및 회전가능 베이스(110)를 포함한다. 연마 패드는, 도 2에 도시된 바와 같이, 회전가능 베이스 상에 위치한다. 따라서, 연마 패드는 베이스를 회전시킴으로써 회전될 수 있다. 연마 패드는 반도체 웨이퍼의 표면을 연마하기 위해 사용될 수 있는 임의의 타입의 연마 패드일 수 있다. 예를 들면, 연마 패드는 패드 표면 상에 연마제 입자들을 함유하는 타입일 수 있다.
CMP 장치(100)의 웨이퍼 전달 캐로셀(108)은, 도 1에 도시된 바와 같이, 4개의 웨이퍼 캐리어들(112a, 112b, 112c 및 112d)을 포함한다. 웨이퍼 캐리어들 각각은 하나의 반도체 웨이퍼를 보유할 수 있다. 따라서, 웨이퍼 전달 캐로셀은 동시에 4개의 반도체 웨이퍼들을 수용할 수 있다. 웨이퍼 전달 캐로셀은 4개의 캐리어 위치지정 아암들(114a, 114b, 114c 및 114d)을 더욱 포함하고, 이들은 중앙 연결부(116)에서 서로 연결된다. 도 2에 도시된 바와 같이, 중앙 연결부는 중앙 축(202)에 연결되고, 상기 중앙 축은 회전 구동 메커니즘(204)에 연결된다. 회전 구동 메커니즘은 CMP 장치의 하우징일 수 있는 상부 표면(206)에 고정된다. 또한, 4개의 웨이퍼 캐리어 각각은 캐리어 축(208a, 208b, 208c 또는 208d) 및 회전 수직구동 메커니즘(210a, 210b, 210c 또는 210d)에 의해 캐리어 위치지정 아암들 중 하나에 연결된다. 도 2에서는, 웨이퍼 캐리어(112a 및 112d)에 연결되는 캐리어 축(208a 및 208d) 및 회전 수직 구동 메커니즘(210a 및 210d)만이 도시된다.
웨이퍼 전달 캐로셀(108)의 회전 구동 메커니즘(204)은 4개의 캐리어 위치지정 아암들(114a, 114b, 114c 및 114d)을 시계방향 또는 반시계방향으로 회전시키도록 동작한다. 그러나, 본 명세서에서 도시되고 설명되는 회전구동 메커니즘은 캐리어 위치지정 아암들을 반시계방향으로 회전시키도록 구성된다. 따라서, 웨이퍼 전달 캐로셀의 웨이퍼 캐리어들(112a, 112b, 112c 및 112d) 각각은 도 1에 도시된 연마 패드(102) 상의 연마 패드 위치들 A, B, C 및 D로 회전된다. 회전 구동 메커니즘과 유사하게, 회전 수직 구동 메커니즘들(210a, 210b, 210c 및 210d)은 연결된 웨이퍼 캐리어들을 독립적으로 회전시키도록 동작한다. 또한, 회전 수직 구동 메커니즘들은 연결된 웨이퍼 캐리어들을 독립적으로 상승 및 하강시키도록 동작하고, 따라서 웨이퍼 캐리어들 상의 반도체 웨이퍼들은 연마 패드(102)와 맞닿도록 선택적으로 하강될 수 있다.
다른 구성에 있어서, 웨이퍼 전달 캐로셀(108)의 중앙 연결부(116)는 캐리어 위치지정 아암들(114a, 114b, 114c 및 114d)을 선택적으로 움직이기 위한 아암 제어 메커니즘(도시되지 않음)을 포함한다. 아암 제어 메커니즘은, 도 1의 화살표(118)에 의해 표시되는 바와 같이, 캐리어 위치지정 아암들 각각을 연장 및 수축하도록 구성될 수 있다. 더욱이, 아암 제어 메커니즘은 화살표(120)에 의해 표시되는 바와 같이, 중앙 연결부에 대해 각 캐리어 위치지정 아암을 진동시키도록구성될 수 있다.
웨이퍼 전달 캐로셀(108)은 4개의 반도체 웨이퍼들을 수용할 수 있는 캐로셀인 것으로 도시되고 설명되지만, 웨이퍼 전달 캐로셀은 2개 내지 8개 또는 그 이상의 반도체 웨이퍼들을 수용하도록 선택적으로 구성될 수 있다. 예로서, 웨이퍼 전달 캐로셀이 5개의 반도체 웨이퍼들을 수용하도록 구성되면, 웨이퍼 전달 캐로셀은 5개의 캐리어 위치지정 아암들에 연결되는 5개의 웨이퍼 캐리어들을 포함할 것이다.
CMP 장치(100)의 연마 용액 방출 시스템(104)은 하나 이상 타입의 연마 용액들을 연마 패드(102)의 표면에 공급하도록 동작한다. 특히, 연마 용액 방출 시스템은 하나 이상 타입의 연마 용액들을 연마 패드의 연마 위치들 A, B, C 및 D로 향하도록 한다. 따라서, 2개의 다른 타입의 연마 용액들이 연마 위치들로 향하게 될 때, 웨이퍼 전달 캐로셀(108) 상의 하나 이상의 반도체 웨이퍼들이 한 타입의 연마 용액을 사용하여 연마되는 동안에 웨이퍼 전달 캐로셀의 다른 반도체 웨이퍼들은 다른 타입의 연마 용액을 사용하여 연마된다. 연마 용액 방출 시스템은 연마 용액 공급원(212)을 포함하고, 상기 공급원은 도 2에 도시된 바와 같이 다수의 연마 용액 컨테이너들(214a, 214b 및 214c)을 포함한다. 각 연마 용액 컨테이너는 다른 타입의 연마 용액을 보유할 수 있다. 예로서, 연마 용액 컨테이너들(214a 및 214b)은 다른 타입의 슬러리들을 포함할 수 있고, 연마 용액 컨테이너(214c)는 탈이온화수(deionized water)를 포함할 수 있다. 연마 용액 컨테이너들(214a 및 214b) 내에 보유되는 슬러리들은 슬러리들 내의 연마제의 크기 및 화학물에 있어서다를 수 있다. 바람직하게는, 연마 용액 컨테이너들(214a 및 214b) 내에 포함되는 슬러리들은 화학적으로 양립 가능하여, 이들 슬러리들은 불필요한 화학 반응없이 연마 패드(102) 상에서 동시에 사용될 수 있다.
연마 용액 방출 시스템(104)은 다수의 파이프들(218)에 의해 연마 용액 공급원(212)에 연결되는 펌프(216)를 포함한다. 펌프는 연마 용액 공급원(212)으로부터의 하나 이상 타입의 연마 용액들을 슬러리 방출 라인들(218a, 218b, 218c 및 218c)을 통해 연마 패드(102)의 표면으로 선택적으로 방출하도록 동작한다. 바람직하게는, 연마 용액 방출 시스템 내에 포함된 슬러리 방출 라인들의 개수는 연마 패드(102) 상의 연마 위치들의 개수와 대응되는데, 이는 웨이퍼 전달 캐로셀 내에 포함되는 웨이퍼 캐리어들의 개수와 동일하다. 따라서, 본 실시예에 있어서, 도 1 및 도 2에서 도시된 바와 같이, 연마 용액 방출 시스템은 펌프에서 연마 패드의 표면으로 향하는 4개의 슬러리 방출 라인들(218a, 218b, 218c 및 218d)을 포함한다. 슬러리 방출 라인들 각각은 연마 패드가 회전함에 따라 연마 패드 상의 연마 위치들 A, B, C 및 D 중 한 곳에 연마 용액을 공급하도록 위치된다.
도 3에 도시된 바와 같이, 슬러리 방출 라인들(218a, 218b, 218c 및 218d)은 하나 이상 타입의 연마 용액들을 연마 위치들 A, B, C 및 D에 각각 공급하도록 위치된다. 구체적으로 말하자면, 각 슬러리 방출 라인은 특정 연마 용액을 외향의 방사상 방향으로 배출하도록 위치된다. 도 3은 슬러리 방출 라인들 각각에서 연마 패드(102)의 대응 연마 위치로의 연마 용액의 일반적 경로를 도시한다. 명확히 하기 위해, 도 3에는 웨이퍼 전달 캐로셀(108)의 중앙 연결부(116)만이 도시되어 있다.더욱이, 도 3에서는 대부분의 연마 용액 방출 시스템(104)이 도시되지 않고 있다.
슬러리 방출 라인들(218a, 218b, 218c 및 218d)은 웨이퍼 전달 캐로셀(108)과 함께 회전하도록 구성될 수 있다. 이러한 구성에 있어서, 연마 용액 방출 시스템(108)의 펌프(216)는 슬러리 방출 라인들이 웨이퍼 전달 캐로셀에 의해 회전될 때 슬러리 방출 라인들 각각에 다른 타입의 연마 용액들을 향하게 하도록 할 수 있다. 따라서, 특정 슬러리 방출 라인을 통해 흐르는 연마 용액의 타입은 상기 슬러리 방출 라인의 위치에 따라 변할 것이다. 다른 구성에 있어서, 슬러리 방출 라인들은 고정적으로 구성되어 웨이퍼 전달 캐로셀의 회전이 슬러리 방출 라인들의 위치에 영향을 미치지 않도록 할 수도 있다.
슬러리 방출 라인들(218a, 218b, 218c 및 218d)을 통해 연마 패드(102)로 공급되는 연마 용액들의 정확한 조합은 원하는 연마 효과에 따라 변할 수 있다. 예로서, 슬러리 방출 라인들(218a, 218b 및 218c)은 연마 용액 컨테이너(214a)에서 거친 연마제를 갖는 슬러리를 공급하여 반도체 웨이퍼들이 연마 패드 상의 연마 위치들 A, B 및 C에서 집중적으로 연마되도록 할 수 있는 한편, 슬러리 방출 라인(218d)은 연마 용액 컨테이너(2124b)에서 미세한 연마제를 갖는 슬러리를 공급하여 웨이퍼들이 연마 패드 상의 연마 위치 D에서 매끈한 마감을 위해 연마될 수 있도록 할 수 있다. 다른 예로서, 슬러리 방출 라인들(218a, 218b 및 218c)은 연마 용액 컨테이너(214a)에서 Cu 연마를 위한 제 1 슬러리를 공급하여 반도체 웨이퍼들 상의 Cu 패턴들이 연마 패드 상의 연마 위치들 A, B 및 C에서 연마되도록 할 수 있는 한편, 슬러리 방출 라인(218d)은 연마 용액 컨테이너(214c)에서 Ta 또는 TaN 연마를 위한 제 2 슬러리를 공급하여 웨이퍼들 상의 Ta 또는 TaN 패턴들이 연마 패드 상의 연마 위치 D에서 연마될 수 있도록 할 수 있다.
CMP 장치(100)는 후술되는 바와 같은 과정 내에서 반도체 웨이퍼들을 연마한다. CMP 장치는 4개의 다른 연마 위치들 A, B, C 및 D로 전달될 수 있는 4개의 웨이퍼 캐리어들을 포함하기 때문에, 연마 공정은 한 반도체 웨이퍼를 연마하기 위한 4개의 과정을 포함한다. 연마 공정의 각 과정은 소정의 기간동안 지속된다. 연마 공정은 위치 A에서 시작되고 종료된다. 연마 위치 A에서, 연마된 반도체 웨이퍼는 웨이퍼 전달 캐로셀(108)의 웨이퍼 캐리어에서 탈거(脫去)되고, 새로운 반도체 웨이퍼가 웨이퍼 캐리어에 장착된다. 그 다음, 새로운 반도체 웨이퍼는 소정 기간의 종료 때까지 연마 위치 A에서 연마된다. 연마 위치들 B, C 및 D의 각각에서, 반도체 웨이퍼는 전체 소정의 기간 동안 더욱 연마된다.
도 1, 4, 5, 6, 7 및 8을 참조하여 CMP 장치(100)의 동작을 설명한다. 도 4 내지 도 8에서 CMP 장치의 연마 용액 방출 시스템은 도시되지 않는다. 더욱이, 웨이퍼 전달 캐로셀(108)의 웨이퍼 캐리어들(112a, 112b, 112c 및 112d)만이 도시된다. 제 1 과정 동안, 반도체 웨이퍼 W1은 연마 위치 A에 현재 위치하는 웨이퍼 전달 캐로셀(108)의 웨이퍼 캐리어 상에 장착되는데, 상기 웨이퍼 캐리어는 도 4에서 웨이퍼 캐리어(112a)로 도시된다. 반도체 웨이퍼 W1은 도 1 및 도 2에서 도시된 바와 같이 웨이퍼 운반 아암(122)을 사용하여 웨이퍼 캐리어(112a) 상에 장착될 수 있다. 웨이퍼 운반 아암은 CMP 장치의 일부일 수도 있고 일부가 아닐 수도 있다. 웨이퍼 운반 아암은 반도체 웨이퍼를 외부 공급원에서 연마를 위한 CMP장치로 운반하도록 동작한다. 반도체 웨이퍼가 연마된 후, 웨이퍼 운반 아암은 연마된 반도체 웨이퍼를 외부 목적지로 운반한다. 예로서, 외부 공급원 및 목적지는 웨이퍼 카세트일 수 있다.
반도체 웨이퍼(W1)는 웨이퍼 캐리어(112a) 상에 장착된 후, 웨이퍼 캐리어(112a)는 하강되어 웨이퍼 W1가 연마 패드(102)에 접하고 연마가 시작된다. 소정 기간의 마지막에, 웨이퍼 전송 캐로셀(108)이 회전되어 웨이퍼 캐리어(112a)가 이제 도 5에 도시된 바와 같이 연마 위치 B에 위치되도록 하고, 이로써 다음 과정이 시작된다. 제 2 과정 동안에, 반도체 웨이퍼 W1은 웨이퍼 캐리어(112a)에 의해 연마 위치 B에서 더욱 연마된다. 한편, 이제 위치 A에 있는 웨이퍼 캐리어(112d)에는 운반 아암(122)에 의해 제 2 반도체 웨이퍼(W2)가 장착된다. 그 다음, 반도체 웨이퍼 W2는 하강되어 연마가 시작된다. 또다른 소정 기간 이후에, 웨이퍼 전송 캐로셀이 회전되어 웨이퍼 캐리어(112a)가 이제 도 6에 도시되는 바와 같이 연마 위치 C에 위치되도록 하고, 이로써 다음 과정이 시작된다. 제 3 과정 동안, 반도체 웨이퍼들 W1 및 W2는 연마 위치들 C 및 B에서 각각 더욱 연마된다. 이제 위치 A에 있는 웨이퍼 캐리어(112c)에는 웨이퍼 운반 아암에 의해 제 3 반도체 웨이퍼(W3)가 장착된다. 그 다음, 반도체 웨이퍼 W3는 하강되어 연마가 시작된다. 또다른 소정 기간 이후에, 웨이퍼 전송 캐로셀이 회전되어 웨이퍼 캐리어(112a)가 이제 도 7에 도시되는 바와 같이 연마 위치 D에 위치되도록 하고, 이로써 다음 과정이 시작된다. 제 4 과정 동안, 반도체 웨이퍼들 W1, W2, 및 W3는 연마 위치들 D, C 및 B에서 각각 더욱 연마된다. 이제 위치 A에 있는 웨이퍼 캐리어(112b)에는 웨이퍼 운반 아암에 의해 제 4 반도체 웨이퍼(W4)가 장착된다. 그 다음, 반도체 웨이퍼 W4가 하강되어 연마가 시작된다. 또다른 소정 기간 이후에, 웨이퍼 전송 캐로셀이 회전되어 웨이퍼 캐리어(112a)가 도 8에 도시되는 바와 같이 연마 위치 A에 다시 위치되도록 하고, 이로써 다음 과정이 시작된다. 이 시점에서, 반도체 W1은 연마 위치들 A, B, C 및 D 각각에서 연마되었고, 이로써 웨이퍼 W1을 위한 연마 공정이 완료된다.
상기 다음 과정 동안에, 웨이퍼 캐리어들(112d, 112c 및 112b) 상의 반도체 웨이퍼들 W2, W3 및 W4는 연마 위치들 D, C 및 B에서 각각 더욱 연마된다. 한편, 반도체 웨이퍼 W1은 웨이퍼 운반 아암(122)에 의해 웨이퍼 캐리어(112a)에서 탈거된다. 웨이퍼 W1이 탈거된 다음, 제 5 반도체 웨이퍼 W5가 웨이퍼 캐리어(112a) 상에 장착되고, 연마 공정이 계속된다. 이러한 방식으로, 반도체 웨이퍼들이 연마 위치 A에서 장착되고 탈거되고 연마될 때, 3개의 반도체 웨이퍼들은 연마 위치들 B, C, 및 D 각각에서 연속적으로 연마된다.
반도체 웨이퍼들이 하나의 연마 패드(102) 상에서 독자적으로 연마되기 때문에, 웨이퍼들은 웨이퍼 캐리어들(112a, 112b, 112c 및 112d)의 전달 동안에 계속되는 연마 위치들에서 연속적으로 연마될 수 있다. 따라서, 연마 위치들 A, B, C 및 D 중 적어도 하나가 다른 연마 패드 상에 위치하는 경우와는 달리, 웨이퍼 캐리어들이 다른 연마 위치들로 전달될 때 반도체 웨이퍼들이 상승될 필요가 없다. 따라서, CMP 장치(100)의 전체 공정 시간은 다수의 연마 패드들을 갖는 종래 CMP 장비에 비하여 상당히 감소된다. 또한, 반도체 웨이퍼들은 전체 연마 공정 동안 연마패드에 접촉하기 때문에, 반도체 웨이퍼들이 연마 공정 동안에 웨이퍼 캐리어들에 부착되어 있는 것이 보장된다.
다른 연마 공정에 있어서, 연마 위치 A에서의 웨이퍼 전달 캐로셀(108)의 웨이퍼 캐리어 상의 반도체 웨이퍼의 연마가 탈거 및 장착 전에 행해진다. 따라서, 이러한 연마 공정에서는, 웨이퍼 캐리어가 연마 위치 A에 다시 전달되었을 때 반도체 웨이퍼를 위한 마지막 단계가 행해진다. 따라서, 반도체 웨이퍼를 위한 제 1 연마 단계는 웨이퍼가 연마 위치 A에서 연마 위치 B로 전달되었을 때 행해진다.
본 발명에 따라 반도체 웨이퍼들을 연마하는 방법을 도 9의 공정 흐름도를 참조하여 설명한다. 단계 902에서, 연마 용액들이 다수의 슬러리 방출 라인들(218a, 218b, 218c 및 218d)을 통해 연마 패드의 연마 위치들 A, B, C 및 D 근처의 연마 패드(102)의 표면 상에 공급된다. 각 슬러리 방출 라인은 연마 용액 공급원(212)에서 특정 연마 용액을 공급할 수 있다. 따라서, 1개 내지 4개의 다른 타입의 연마 용액들이 슬러리 방출 라인들을 통해 연마 패드의 표면에 공급될 수 있다. 그 다음, 단계 904에서, 웨이퍼 전달 캐로셀(108)의 웨이퍼 캐리어들(112a, 112b, 112c 및 112d)에 의해 보유되는 반도체 웨이퍼들이 슬러리 방출 라인들을 통해 연마 패드의 표면 상에 공급되는 연마 용액들을 사용하여 현재의 연마 위치에서의 연마 패드 상에서 연마된다. 단계 906에서, 웨이퍼 캐로셀은 회전되어 웨이퍼 캐리어들 상의 각각 반도체 웨이퍼들이 연마 패드 상의 다음 연마 위치에 전달되도록 한다. 슬러리 방출 라인들이 고정적이면, 각 슬러리 방출 라인은 연마 용액 공급원으로부터 연마 패드 상의 대응 연마 위치에 특정 연마 용액을 연속적으로 공급할 수 있다. 그러나, 슬러리 방출 라인들이 웨이퍼 전달 캐로셀과 함께 회전하면, 하나 이상의 슬러리 방출 라인들이 슬러리 방출 라인들이 새로운 위치들로 회전될 때 연마 용액 공급원으로부터 다른 연마 용액을 공급할 수 있을 것이다. 이러한 방식으로 반도체 웨이퍼들은 슬러리 공급 라인들을 통해 연마 패드의 표면에 공급되는 하나 이상 타입의 연마 용액들을 이용하여 연마 패드 상의 연마 위치들 각각에서 계속적으로 연마된다.
본 발명의 특정 실시예가 설명되었지만, 본 발명은 설명되고 도시된 특정 형태 또는 구성 부분들로 한정되는 것은 아니다. 본 발명의 범위는 첨부된 청구의 범위 및 그 균등물로 정해져야 한다.
상기 명세서 내용 중에 포함되어 있음.

Claims (25)

  1. 물체를 연마하기 위한 표면을 갖는 연마 패드;
    복수의 물체 캐리어들을 갖는 물체 전달 메커니즘;
    상기 연마 패드의 상기 표면으로 연장되는 복수의 방출 라인들을 포함하고,
    상기 물체 캐리어들 각각은 상기 물체들 중 적어도 하나를 보유하도록 구성되고, 상기 물체 전달 메커니즘은 상기 물체 캐리어들을 상기 연마 패드의 연마 위치로 이동시키도록 구성되며,
    상기 방출 라인들은 연마 용액 공급원에 연결되고, 상기 방출 라인들 각각은 특정 연마 용액을 상기 연마 용액 공급원에서 상기 연마 패드의 상기 표면으로 공급하도록 구성되는 물체 연마 장치.
  2. 제 1 항에 있어서,
    상기 물체 전달 메커니즘은 상기 물체 캐리어들을 상기 연마 패드의 상기 연마 위치로 회전시키도록 구성되는 캐로셀(carousel)인 것을 특징으로 하는 물체 연마 장치.
  3. 제 1 항에 있어서,
    상기 방출 라인들 각각은 상기 연마 패드의 대응 연마 위치 방향으로 상기 특정 연마 용액을 향하게 하도록 위치되어, 상기 특정 연마 용액들이 상기 연마 패드가 회전될 때 상기 대응 연마 위치로 살포되는 것을 특징으로 하는 물체 연마 장치.
  4. 제 1 항에 있어서,
    상기 연마 용액 공급원은 슬러리 및 탈이온화수(deionized water)로 구성되는 그룹에서 선택된 연마 용액을 포함하는 것을 특징으로 하는 물체 연마 장치.
  5. 제 1 항에 있어서,
    상기 연마 용액 공급원은 제 1 타입의 슬러리 및 제 2 타입의 슬러리를 포함하는 것을 특징으로 하는 물체 연마 장치.
  6. 제 5 항에 있어서,
    상기 제 2 타입의 슬러리는 상기 제 1 타입의 슬러리보다 미세한 연마제를 갖는 것을 특징으로 하는 물체 연마 장치.
  7. 제 5 항에 있어서,
    상기 제 1 타입의 슬러리 및 상기 제 2 타입의 슬러리는 화학적으로 양립 가능하여, 상기 제 1 타입의 슬러리 및 상기 제 2 타입의 슬러리는 불필요한 화학 반응없이 상기 연마 패드 상에서 동시에 사용될 수 있는 것을 특징으로 하는 물체 연마 장치.
  8. 제 1 항에 있어서,
    상기 방출 라인들의 개수는 상기 물체 전달 메커니즘의 상기 물체 캐리어들의 개수와 대응되는 것을 특징으로 하는 물체 연마 장치.
  9. 제 1 항에 있어서,
    상기 방출 라인들 각각은 상기 연마 패드의 상기 표면 상에서 외향의 방사상 방향으로 상기 특정 연마 용액을 배출하도록 위치되는 것을 특징으로 하는 물체 연마 장치.
  10. 복수의 방출 라인들을 통해 연마 패드의 연마 위치들 근방의 연마 패드 표면 상에 연마 용액을 공급하는 단계; 및
    상기 방출 라인들을 통해 상기 연마 패드의 상기 표면에 공급되는 상기 연마 용액들을 이용하여 상기 연마 패드의 상기 연마 위치에서 물체들을 연마하는 단계를 포함하고,
    상기 방출 라인들은 상기 연마 용액들을 연마 용액 공급원에서 상기 연마 패드의 상기 표면으로 운반하도록 상기 연마 용액 공급원에 연결되고, 상기 방출 라인들의 각각은 특정 연마 용액을 상기 연마 패드의 상기 표면에 방출하도록 위치되는 물체 연마 방법.
  11. 제 10 항에 있어서,
    상기 물체들이 상기 연마 위치들 중의 제 1 위치 및 제 2 위치에서 연마되도록 상기 제 1 위치에서 상기 제 2 위치로 상기 물체들 각각을 전달하는 단계를 더욱 포함하는 것을 특징으로 하는 물체 연마 방법.
  12. 제 11 항에 있어서,
    상기 물체들 각각을 전달하는 단계는 상기 연마 패드에 대해 상기 연마 패드의 상기 제 1 및 제 2 위치들로 상기 물체들을 회전시키는 단계를 포함하는 것을 특징으로 하는 물체 연마 방법.
  13. 제 10 항에 있어서,
    상기 연마 용액들을 공급하는 상기 단계는 상기 연마 패드의 상기 연마 위치들 중의 특정 연마 위치로 상기 특정 연마 용액을 선택적으로 향하게 하는 단계를 포함하는 것을 특징으로 하는 물체 연마 방법.
  14. 제 10 항에 있어서,
    상기 연마 용액들은 슬러리 및 탈이온화수로 구성되는 그룹에서 선택되는 연마 용액을 포함하는 것을 특징으로 하는 물체 연마 방법.
  15. 제 10 항에 있어서,
    상기 연마 패드의 상기 표면 상에 상기 연마 용액을 공급하는 상기 단계는,
    상기 방출 라인들 중의 제 1 방출 라인을 통해 상기 연마 패드의 상기 표면 상에 제 1 타입의 슬러리를 공급하는 단계; 및
    상기 방출 라인들 중의 제 2 방출 라인을 통해 상기 연마 패드의 상기 표면 상에 제 2 타입의 슬러리를 공급하는 단계를 포함하는 것을 특징으로 하는 물체 연마 방법.
  16. 제 15 항에 있어서,
    상기 제 2 타입의 슬러리는 상기 제 1 타입의 슬러리보다 미세한 연마제를 갖는 것을 특징으로 하는 물체 연마 방법.
  17. 제 15 항에 있어서,
    상기 제 1 타입의 슬러리 및 상기 제 2 타입의 슬러리는 화학적으로 양립 가능하여, 상기 제 1 타입의 슬러리 및 상기 제 2 타입의 슬러리는 불필요한 화학 반응없이 상기 연마 패드 상에서 동시에 사용될 수 있는 것을 특징으로 하는 물체 연마 방법.
  18. 제 10 항에 있어서,
    상기 방출 라인들의 개수는 상기 연마 위치들의 개수와 대응되는 것을 특징으로 하는 물체 연마 방법.
  19. 제 10 항에 있어서,
    상기 연마 패드의 상기 표면 상에 상기 연마 용액을 공급하는 상기 단계는 상기 방출 라인들을 통해 상기 연마 패드의 상기 표면 상에 외향의 방사상 방향으로 상기 연마 용액을 배출하는 단계를 포함하는 것을 특징으로 하는 물체 연마 방법.
  20. 반도체 물체들을 연마하기 위한 표면을 갖는 연마 패드;
    복수의 물체 캐리어들을 갖는 물체 전달 캐로셀; 및
    상기 연마 패드의 상기 표면에 연마 용액들을 공급하도록 위치되는 복수의 방출 라인들을 포함하고,
    상기 연마 패드는 소정 방향으로 회전하도록 구성되고,
    상기 물체 캐리어들 각각은 상기 반도체 물체들 중 적어도 하나를 보유하도록 구성되고, 상기 물체 전달 캐로셀은 상기 연마 패드의 여러 연마 위치들로 상기 물체 캐리어를 움직이도록 구성되고,
    상기 방출 라인들은 연마 용액 공급원에서 상기 연마 용액을 받기 위해 상기 연마 용액 공급원에 연결되고, 상기 방출 라인들의 각각은 상기 연마 패드의 상기 연마 위치들 중의 특정 위치 근처에서 상기 연마 패드의 상기 표면 상에 특정 연마 용액을 방출하도록 위치되어 상기 특정 연마 용액은 상기 연마 패드의 회전에 의해 상기 특정 연마 위치에 실질적으로 살포되는, 반도체 물체 연마 장치.
  21. 제 20 항에 있어서,
    상기 연마 용액 공급원은 슬러리 및 탈이온화수로 구성되는 그룹에서 선택된 연마 용액을 포함하는 것을 특징으로 하는 반도체 물체 연마 장치.
  22. 제 20 항에 있어서,
    상기 연마 용액 공급원은 제 1 타입의 슬러리와 제 2 타입의 슬러리를 포함하는 것을 특징으로 하는 반도체 물체 연마 장치.
  23. 제 22 항에 있어서,
    상기 제 2 타입의 슬러리는 상기 제 1 타입의 슬러리보다 미세한 연마제를 갖는 것을 특징으로 하는 반도체 물체 연마 장치.
  24. 제 22 항에 있어서,
    상기 제 1 타입의 슬러리 및 상기 제 2 타입의 슬러리는 화학적으로 양립 가능하여, 상기 제 1 타입의 슬러리 및 상기 제 2 타입의 슬러리는 불필요한 화학 반응없이 상기 연마 패드 상에서 동시에 사용될 수 있는 것을 특징으로 하는 반도체 물체 연마 장치.
  25. 제 1 항에 있어서,
    상기 방출 라인들 각각은 상기 연마 패드의 상기 표면 상에서 외향의 방사상 방향으로 상기 특정 연마 용액을 배출하도록 위치되는 것을 특징으로 하는 반도체 물체 연마 장치.
KR10-2004-7003984A 2001-09-18 2002-08-27 다수의 슬러리 방출 라인들을 사용하여 단일 연마 패드상에서 다수의 반도체 웨이퍼들을 연마하기 위한 ｃｍｐ장치 및 방법 KR20040039376A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/956,451 2001-09-18
US09/956,451 US6949466B2 (en) 2001-09-18 2001-09-18 CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines
PCT/US2002/027138 WO2003025996A1 (en) 2001-09-18 2002-08-27 Cmp apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines

Publications (1)

Publication Number Publication Date
KR20040039376A true KR20040039376A (ko) 2004-05-10

Family

ID=25498255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003984A KR20040039376A (ko) 2001-09-18 2002-08-27 다수의 슬러리 방출 라인들을 사용하여 단일 연마 패드상에서 다수의 반도체 웨이퍼들을 연마하기 위한 ｃｍｐ장치 및 방법

Country Status (3)

Country Link
US (2) US6949466B2 (ko)
KR (1) KR20040039376A (ko)
WO (1) WO2003025996A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949466B2 (en) * 2001-09-18 2005-09-27 Oriol Inc. CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines
US9226407B2 (en) * 2002-07-01 2015-12-29 Semigear Inc Reflow treating unit and substrate treating apparatus
JP4433372B2 (ja) * 2003-06-18 2010-03-17 株式会社日立製作所 データアクセスシステム及び方法
US20050233548A1 (en) * 2003-07-23 2005-10-20 Kazuhisa Arai Method for fabricating semiconductor wafer
US20070026769A1 (en) * 2005-07-28 2007-02-01 Texas Instruments, Incorporated Chemical mechanical polishing apparatus and a method for planarizing/polishing a surface
US10035237B2 (en) * 2011-11-02 2018-07-31 The Boeing Company Robotic end effector including multiple abrasion tools
US10065288B2 (en) * 2012-02-14 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical mechanical polishing (CMP) platform for local profile control
US20140141696A1 (en) * 2012-11-21 2014-05-22 Applied Materials, Inc. Polishing System with In-Sequence Sensor
JP6117030B2 (ja) * 2013-07-08 2017-04-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 飛散板、研削ホイール、および、研削装置
US11043395B2 (en) * 2015-09-30 2021-06-22 Globalwafers Co., Ltd. Methods for processing semiconductor wafers having a polycrystalline finish
US10109517B1 (en) 2018-01-10 2018-10-23 Lam Research Corporation Rotational indexer with additional rotational axes
US11705354B2 (en) 2020-07-10 2023-07-18 Applied Materials, Inc. Substrate handling systems

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334139B2 (ja) * 1991-07-01 2002-10-15 ソニー株式会社 研磨装置
US5700180A (en) * 1993-08-25 1997-12-23 Micron Technology, Inc. System for real-time control of semiconductor wafer polishing
US5643053A (en) * 1993-12-27 1997-07-01 Applied Materials, Inc. Chemical mechanical polishing apparatus with improved polishing control
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5951373A (en) 1995-10-27 1999-09-14 Applied Materials, Inc. Circumferentially oscillating carousel apparatus for sequentially processing substrates for polishing and cleaning
JPH09174430A (ja) * 1995-12-27 1997-07-08 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨装置
KR0151102B1 (ko) * 1996-02-28 1998-10-15 김광호 화학기계적 연마 장치 및 이를 이용한 화학기계적 연마방법
US5857893A (en) * 1996-10-02 1999-01-12 Speedfam Corporation Methods and apparatus for measuring and dispensing processing solutions to a CMP machine
DE69825143T2 (de) 1997-11-21 2005-08-11 Ebara Corp. Vorrichtung zum polieren
US6220941B1 (en) * 1998-10-01 2001-04-24 Applied Materials, Inc. Method of post CMP defect stability improvement
US6319098B1 (en) * 1998-11-13 2001-11-20 Applied Materials, Inc. Method of post CMP defect stability improvement
US6096162A (en) 1998-12-04 2000-08-01 United Microelectronics Corp. Chemical mechanical polishing machine
US6066030A (en) * 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment
JP2001018161A (ja) 1999-07-07 2001-01-23 Ebara Corp 研磨装置
JP2001018169A (ja) 1999-07-07 2001-01-23 Ebara Corp 研磨装置
US6283840B1 (en) * 1999-08-03 2001-09-04 Applied Materials, Inc. Cleaning and slurry distribution system assembly for use in chemical mechanical polishing apparatus
US6368955B1 (en) * 1999-11-22 2002-04-09 Lucent Technologies, Inc. Method of polishing semiconductor structures using a two-step chemical mechanical planarization with slurry particles having different particle bulk densities
US6380069B1 (en) * 2000-01-14 2002-04-30 United Microelectronics Corp. Method of removing micro-scratch on metal layer
US6793565B1 (en) * 2000-11-03 2004-09-21 Speedfam-Ipec Corporation Orbiting indexable belt polishing station for chemical mechanical polishing
US6949466B2 (en) * 2001-09-18 2005-09-27 Oriol Inc. CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines
US6398627B1 (en) * 2001-03-22 2002-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Slurry dispenser having multiple adjustable nozzles

Also Published As

Publication number Publication date
US6949466B2 (en) 2005-09-27
WO2003025996A1 (en) 2003-03-27
US20030054648A1 (en) 2003-03-20
US20050282472A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
US20050282472A1 (en) CMP apparatus and method for polishing multiple semiconductor wafers on a single polishing pad using multiple slurry delivery lines
US7166016B1 (en) Six headed carousel
US7108589B2 (en) Polishing apparatus and method
US7186165B2 (en) Apparatus and method for sequentially polishing and loading/unloading semiconductor wafers
US6354918B1 (en) Apparatus and method for polishing workpiece
US11682552B2 (en) Apparatus for chemical mechanical polishing process
KR20030066796A (ko) 표면적을 감소시킨 폴리싱 패드와 가변적/부분적패드-웨이퍼 중복 기술을 이용한 반도체 웨이퍼의 폴리싱및 평탄화 시스템 및 방법
US7025663B2 (en) Chemical mechanical polishing apparatus having conditioning cleaning device
WO2000018544A1 (en) Apparatus and method for supplying slurry either to a polishing pad or to a return line
US6926587B2 (en) CMP apparatus, CMP polishing method, semiconductor device and its manufacturing method
US6949177B2 (en) System and method for processing semiconductor wafers using different wafer processes
US6575818B2 (en) Apparatus and method for polishing multiple semiconductor wafers in parallel
US5921849A (en) Method and apparatus for distributing a polishing agent onto a polishing element
US6709544B2 (en) Chemical mechanical polishing equipment
US20030143933A1 (en) Apparatus for polishing a wafer
US20090280727A1 (en) Polishing system with three headed carousel
US6555475B1 (en) Arrangement and method for polishing a surface of a semiconductor wafer
US20060255016A1 (en) Method for polishing copper on a workpiece surface
JP2007184530A (ja) 研磨パッドのコンディショニング方法、電解研磨装置及び電解研磨方法
KR100239752B1 (ko) 화학적,기계적 연마장치(chemical mechanical polishing apparatus)
GB2348618A (en) Polishing multi-layer semiconductor components
JP2003535462A (ja) 半導体及び集積回路を製造するための研磨方法及び装置
WO2003015982A2 (en) System and method for processing semiconductor wafers using different wafer processes

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid