KR20040037470A - Data transmission apparatus and method - Google Patents
Data transmission apparatus and method Download PDFInfo
- Publication number
- KR20040037470A KR20040037470A KR1020020065960A KR20020065960A KR20040037470A KR 20040037470 A KR20040037470 A KR 20040037470A KR 1020020065960 A KR1020020065960 A KR 1020020065960A KR 20020065960 A KR20020065960 A KR 20020065960A KR 20040037470 A KR20040037470 A KR 20040037470A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- information
- pointer
- transmitted
- converting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Abstract
Description
본 발명은 협대역에서의 데이터 전송 장치 및 방법에 관한 것으로, 특히 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 데이터 전송 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for transmitting data in a narrow band, and more particularly, to an apparatus and method for transmitting a large amount of data at high speed even in a narrow bandwidth such as serial transmission.
종래에 가장 일반적으로 사용되고 있는 직렬 데이터 송수신 방식은, 범용 비동기 송수신기(Universal Asynchronous Receiver Transmitter : UART) 방식을 사용한 것으로, 여기서 UART는 비교적 느린 속도의 직렬 데이터 통신을 하기 위한 표준 RS-232 DTE(Data Terminal Equipment) 인터페이스를 제공한다.The most commonly used serial data transmission / reception scheme uses a universal asynchronous receiver transmitter (UART) scheme, where the UART is a standard RS-232 data terminal for serial data communication at a relatively low speed. Equipment) interface.
도1은 UART에서의 데이터 프레임의 구성을 보인 예시도로서, 데이터 라인은 '0'인 시작 비트(start bit), 5~8 비트의 데이터 비트(data bit) 그리고 '0' 또는 '1'의 정지 비트(stop bit)와 외부와 통신을 위한 패리티 비트 등이 포함되어 구성되며, 송신측에서 소정의 클럭 속도로 전송하면 수신측에서는 보다 빠른 클럭에 의해 수신 데이터를 샘플링 하게 된다.1 is a diagram illustrating a configuration of a data frame in a UART, in which a data line includes a start bit of '0', a data bit of 5 to 8 bits, and a '0' or '1'. A stop bit and a parity bit for communicating with the outside are included, and when the transmitting side transmits at a predetermined clock speed, the receiving side samples the received data with a faster clock.
도2는 종래의 직렬 통신을 하는 시스템의 개략적인 구성을 보인 블록도로서, 송신측 프로세서 A(10)와 수신측 프로세서 B(20)는 장치 내부적으로는 병렬처리를 하지만, 외부적으로는 변환기(11, 21)를 통해 직렬 데이터로 변환되어 오직 한 비트씩 전송하도록 구성되어 있다.Fig. 2 is a block diagram showing a schematic configuration of a system for a conventional serial communication in which the transmitting processor A 10 and the receiving processor B 20 perform parallel processing internally, but externally a converter. It is configured to convert serial data through (11, 21) and transmit only one bit.
즉, 상기 변환기(11, 21)는 프로세서(10, 20)로부터 병렬 회로를 통해 받은 병렬 데이터를 상대 장치로 전달하기 위해 하나의 단일 직렬 비트 스트림으로 변환하여 전송하고, 수신측은 직렬 비트 스트림을 다시 프로세서가 처리할 수 있도록 병렬 데이터로 변환하게 된다.That is, the converters 11 and 21 convert the parallel data received from the processors 10 and 20 through the parallel circuit into one single serial bit stream for transmission to the counterpart device, and the receiving side converts the serial bit stream again. The processor converts the data into parallel data for processing.
상기와 같은 방식으로 데이터를 전송할 경우 수신측에서 정확한 데이터를 수신하기 위해서는, 수신 클럭보다 빠른 클럭을 이용하여 데이터를 샘플링 하게 되며 대부분 프로세서의 상태 등을 감시하는 용도로 사용한다.When data is transmitted in the above manner, in order to receive the correct data from the receiving side, the data is sampled using a clock faster than the receiving clock, and most of them are used to monitor the state of the processor.
그러나, 종래의 방법은 만약 시작 비트가 유실되거나 에러에 의해 시작 비트를 인식하지 못할 경우, 연속되는 나머지 1바이트의 모든 데이터를 잃어버릴 수 있는 문제점이 있으며, 또한 대역폭이 아주 적어 대용량의 데이터를 전송할 수 없을 뿐만 아니라, 내부적으로 데이터를 병렬에서 직렬로 변환하거나 직렬에서 병렬로 변환하는 작업을 수행함으로써 전송 속도를 떨어뜨리는 문제점이 있다.However, the conventional method has a problem that if the start bit is lost or the start bit is not recognized due to an error, all the data of the remaining one byte may be lost, and the bandwidth is so small that a large amount of data may be transmitted. In addition, there is a problem that internally converts data from parallel to serial or serial to parallel, thereby lowering the transmission speed.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 데이터 전송 장치 및 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a data transmission apparatus and method for transmitting a large amount of data at high speed even in a narrow bandwidth such as serial transmission. .
이와 같은 목적을 달성하기 위한 본 발명은, 송수신 장치의 운영에 필요한 프로그램의 저장 및 구동을 위한 메모리 및 프로세서와; 각종 데이터의 정보와 파라메터를 테이블 형식으로 저장하는 데이터 정보 테이블과; 상기 데이터 정보 테이블을 참조하여 수신된 정보 테이블의 포인터 정보에 의해 데이터 포맷으로 변환하거나, 전송할 데이터 포맷을 정보 테이블의 포인터 정보로 변환하는 주소 변환부와; 상기 포인터 정보의 전송이나 수신되는 포인터 정보를 래치 시키기 위한 래치부와; 상기 래치부를 통해 송수신되는 포인터 정보를 직렬 또는 병렬로 변환하는 변환기와; 수신측과 송신측이 서로 같은 주파수의 클럭으로 통신할 수 있도록 하는 PLL(Phase Locked Loop)을 포함하여 구성한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a memory and processor for storing and driving a program required for operating a transceiver; A data information table for storing information and parameters of various data in a table format; An address conversion unit converting the data format into pointer data of the information table or converting the data format to be transmitted into pointer information of the information table by referring to the data information table; A latch unit for latching the pointer information transmitted or received; A converter for converting pointer information transmitted and received through the latch unit in series or in parallel; And a phase locked loop (PLL) that allows the receiving side and the transmitting side to communicate with each other at the same frequency clock.
또한, 본 발명은 상기 목적을 달성하기 위하여 송신측과 수신측에 데이터를 조합할 수 있는 동일한 데이터 정보 테이블을 공유하고, 전송하고자 하는 데이터포맷을 상기 정보 테이블에 의해 조합할 수 있는 포인터 정보로 변환하여 전송하는 단계와, 상기 포인터 정보를 수신하여 송신측과 공유된 데이터 정보 테이블에 의해 원래의 데이터 포맷으로 복원하는 단계를 포함하여 이루어진 것을 특징으로 한다.Furthermore, in order to achieve the above object, the present invention shares the same data information table that can combine data with the sender and the receiver, and converts the data format to be transmitted into pointer information that can be combined by the information table. And receiving the pointer information and restoring the pointer information to the original data format by the data information table shared with the transmitter.
도 1은 UART에서의 데이터 프레임의 구성을 보인 예시도.1 is an exemplary view showing the configuration of a data frame in a UART.
도 2는 종래의 직렬 통신을 하는 시스템의 개략적인 구성을 보인 블록도.Figure 2 is a block diagram showing a schematic configuration of a system for a conventional serial communication.
도 3은 본 발명에 의한 데이터 전송 과정을 보인 상태도.Figure 3 is a state diagram showing a data transmission process according to the present invention.
도 4는 본 발명에 의한 데이터 직렬 전송 장치의 구성을 보인 블록도.4 is a block diagram showing the configuration of a data serial transmission device according to the present invention;
도 5는 본 발명에 의한 데이터의 전송 및 업그레이드 과정을 보인 순서도.5 is a flowchart illustrating a process of transmitting and upgrading data according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
101, 201 : 프로세서 102, 202 : 메모리101, 201: processor 102, 202: memory
103, 203 : 데이터 정보 테이블 104, 204 : 주소 변환부103, 203: data information table 104, 204: address conversion unit
105, 205 : 변환기 106, 206 : PLL105, 205: converter 106, 206: PLL
107, 207 : 래치부107, 207: latch portion
본 발명은 종래의 데이터 전송 방식에서 전송 데이터의 시작 비트를 인식하지 못함으로 인하여, 이후의 데이터를 수신하지 못하는 문제점의 해결을 위하여, 연속하여 전송할 N바이트의 데이터 중 첫 번째 바이트 데이터의 시작 비트를 별도의 동기 클럭에 동기 시켜 전송하도록 함으로써, 수신측에서는 시작 비트의 에러 여부에 관계없이 연속되는 데이터를 수신할 수 있도록 하는 특징이 있다.According to the present invention, since the start bit of the transmission data is not recognized in the conventional data transmission scheme, in order to solve the problem of not receiving the subsequent data, the start bit of the first byte of data of N bytes to be transmitted continuously is determined. By synchronously transmitting to a separate synchronous clock, the receiving side is characterized in that it is possible to receive continuous data regardless of whether an error of a start bit occurs.
또한, 본 발명은 N바이트의 데이터를 한 단위(1 valid)로 묶어 전송함으로써, 종래와 달리 매 바이트 데이터마다 시작 비트를 검출할 필요가 없고, 첫 번째 바이트 데이터의 시작 비트만 검출하여 이후의 연속되는 데이터를 수신하도록 함으로써 데이터 전송시간을 감소시킬 수 있도록 하는 특징이 있다.In addition, the present invention binds and transmits N bytes of data in one valid unit, and thus, unlike the related art, it is not necessary to detect a start bit for every byte data. It is possible to reduce the data transmission time by receiving the received data.
또한, 본 발명은 송신측과 수신측에 데이터를 조합할 수 있는 동일한 데이터 정보 테이블을 공유하고, 대용량의 데이터를 직접 전송하는 대신 상기 테이블에 있는 데이터로 조합할 수 있도록 하는 포인터를 전송하여, 수신측에서 그 포인터 정보에 의해 데이터를 구성하도록 함으로써, 대용량의 데이터를 전송하는 것과 동일한 효과를 얻을 수 있도록 하는 특징이 있다.In addition, the present invention is to share the same data information table that can combine the data to the sender and the receiver, and to send and receive a pointer that can be combined with the data in the table instead of directly transmitting a large amount of data, By configuring the data by the pointer information on the side, there is a feature that the same effect as that of transferring a large amount of data can be obtained.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described.
먼저, 도3은 본 발명에 의한 데이터 전송 과정을 보인 상태도로서, 이에 도시된 바와 같이 본 발명에서는 시스템 클럭과는 별도로 동기 클럭을 두고, 송신측에서 첫 번째 데이터의 시작 비트를 동기 클럭에 동기시켜 전송하고, 수신측에서는 동기 클럭에 동기하여 수신되는 데이터를 첫 번째 데이터로 인식하게 한다.First, FIG. 3 is a state diagram illustrating a data transmission process according to the present invention. As shown in FIG. 3, the present invention sets a synchronization clock separately from the system clock, and synchronizes the start bit of the first data to the synchronization clock. And the receiving side recognizes the received data as the first data in synchronization with the synchronous clock.
이때 시작 비트는 동기 클럭의 라이징(Rising) 순간에 동기가 이루어지도록 하며, 상기 첫 번째 데이터에 이어 N바이트의 데이터를 한 단위(1 valid)로 묶어 연속해서 전송한다.At this time, the start bit is synchronized at the rising moment of the synchronous clock, and the N-byte data is bundled into one valid unit continuously after the first data.
다음, 도4는 본 발명에 의한 데이터 직렬 전송 장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 상호 접속되는 송신측과 수신측 장치는 동일한 구성을 갖는다.Next, Fig. 4 is a block diagram showing the configuration of the data serial transmission apparatus according to the present invention. As shown therein, the transmitting side and the receiving side apparatus which are interconnected have the same configuration.
즉, 송수신 장치의 운영에 필요한 프로그램의 저장 및 구동을 위한 메모리(102, 202) 및 프로세서(101, 201)와 ; 각종 데이터의 정보와 파라메터(Parameter)를 테이블 형식으로 저장하는 데이터 정보 테이블(103, 203)과; 상기 데이터 정보 테이블을 참조하여 수신된 정보 테이블의 포인터 정보에 의해 데이터 포맷으로 변환하거나, 전송할 데이터 포맷을 정보 테이블의 포인터 정보로 변환하는 주소 변환부(104, 204)와; 상기 포인터 정보의 전송이나 수신되는 포인터 정보를 래치(Latch) 시키기 위한 래치부(107, 207)와; 상기 래치부(107, 207)를 통해 송수신되는 포인터 정보를 직렬 또는 병렬로 변환하는 변환기(105, 205)와; 수신측과 송신측이 서로 같은 주파수의 클럭으로 통신할 수 있도록 하는 PLL(Phase Locked Loop)(106, 206)을 포함하여 구성한다.That is, the memory (102, 202) and the processor (101, 201) for storing and driving the program necessary for the operation of the transceiver device; Data information tables 103 and 203 for storing information and parameters of various data in a table format; An address converting unit (104, 204) for converting the data format to pointer data of the information table or converting the data format to be transmitted to pointer information of the information table by referring to the data information table; Latch units (107, 207) for latching the pointer information transmitted or received; A converter (105, 205) for converting pointer information transmitted and received through the latch units (107, 207) in series or in parallel; It comprises a phase locked loop (PLL) 106, 206 that allows the receiving side and the transmitting side to communicate with each other at the same frequency clock.
여기서, 각종 데이터를 저장하는 데이터 정보 테이블(103, 203)의 내용은,송신측과 수신측 프로세서가 서로 같은 정보를 공유하는 테이블을 사용하며, 또한 어떤 특정 요구 사항에 따라 프로세서가 새로운 정보를 테이블에 업데이트시킬 경우에도 정보를 공유한다. 상기와 같이 상호 통신하는 수신측과 송신측 프로세서 쌍은 항상 같은 정보 및 각 정보의 파라미터를 공유함으로써, 그 정보를 바탕으로 포인터 정보의 전송에 의해 동일한 데이터 포맷으로 조합할 수 있게 된다.Here, the contents of the data information tables 103 and 203 for storing various data use a table in which a transmitting side and a receiving side processor share the same information, and the processor lists new information according to certain specific requirements. The information is also shared when updating it. As described above, the receiving and transmitting processor pairs that communicate with each other always share the same information and parameters of each information, and thus can be combined into the same data format by transmitting pointer information based on the information.
이하, 상기와 같이 구성된 장치의 동작 및 작용을 도5의 순서도를 참조하여 설명한다.Hereinafter, the operation and operation of the apparatus configured as described above will be described with reference to the flowchart of FIG. 5.
우선, 송신측 프로세서는 시스템 클럭과는 별도의 동기 클럭을 발생시켜 데이터와 함께 전송하는 동작을 하며, 수신측에서는 동기 클럭이 라이징 할 때마다 데이터 라인으로 시작 비트가 전송되는지 체크한다. 시작 비트가 전송되면 이로부터 순차로 전송되는 데이터들을 인식하여 순서대로 수신하게 된다.First, the transmitting processor generates a synchronization clock separate from the system clock and transmits the data together with the data. On the receiving side, the transmitter checks whether a start bit is transmitted to the data line every time the synchronization clock rises. When the start bit is transmitted, data sequentially transmitted therefrom is recognized and received in order.
상기와 같이 수신되는 직렬 데이터(포인터 정보) 및 프레임 동기신호는 래치를 통해 입력받아 패러렐 데이터로 변환한 후, 주소 변환부(104, 204)에 입력되어 송신측과 수신측이 공유하고 있는 정보 및 각 정보의 파라미터 값에 의해 원래의 데이터 포맷으로 복원한다.The serial data (pointer information) and the frame synchronization signal received as described above are inputted through a latch, converted into parallel data, and then inputted to the address converters 104 and 204 to be shared by the sender and the receiver. Restore the original data format by the parameter value of each information.
예를 들면, 동영상이나 음악파일 등과 같은 대용량의 실제 데이터를 직렬 스트림으로 변환하여 전송하는 것이 아니라, 상기 데이터 포맷을 데이터 정보 테이블에 있는 정보와 파라메터 값에 의해 재구성할 수 있도록 하는 포인터 정보(움직임의 벡터 혹은 각각이 움직임에 관련된 정보의 데이터가 있는 테이블의 포인터)로 변환하여 전송하면, 수신측은 그 포인터에 의해 주소 변환부(104, 204)에서 데이터정보 테이블(103, 203)을 참조하여 포인터에 해당하는 정보들을 조합하여 원래의 데이터 포맷으로 복원하는 것이다. 만약 데이터를 업데이트시킬 경우에는 이전의 데이터와 차이나는 데이터의 파라메터를 추출하여 데이터 정보 테이블에서 해당하는 포인터 정보만을 전송한다.For example, rather than converting a large amount of actual data such as a video or music file into a serial stream and transmitting it, pointer information (moving of the data format) can be reconstructed based on information and parameter values in the data information table. A vector or a pointer to a table having data of information related to movement), and the receiving end refers to the data information tables 103 and 203 by the address conversion unit 104 and 204 by the pointer. Combining the corresponding information to restore the original data format. If the data is updated, only the pointer information is transmitted from the data information table by extracting the data parameter that is different from the previous data.
상기 전송 과정에 대해서 도5의 순서도를 참조하여 다시 설명하면, 본 발명은 데이터 정보 테이블에 있는 정보들에 의해 프로세서가 직접 프로세싱을 하여 실제 데이터를 만들어 메인 메모리에 저장 한 후, 계속해서 앞서 수신된 데이터를 업데이트시키는 경우, 바로 전 데이터와 차이나는 부분의 데이터 파라메터를 추출하여, 데이터 정보 테이블에서 일치하는 포인터 정보를 직렬 스트림으로 변환하여 계속해서 통신을 수행한다.Referring again to the transmission process with reference to the flow chart of Figure 5, the present invention is processed by the processor directly by the information in the data information table to produce the actual data in the main memory, and then continue to receive In the case of updating data, the data parameter of the part which is different from the previous data is extracted, and the corresponding pointer information in the data information table is converted into a serial stream to continue communication.
상기와 같이, 본 발명은 이전에 전송된 데이터에서 차이나는 부분의 데이터에 대한 포인터 정보만을 전송함으로써, 대용량의 데이터라도 빠른 속도로 직렬 전송할 수 있으며 수신측에서 이를 복원하는데 전혀 어려움이 없다.As described above, the present invention transmits only pointer information on data of a different portion of previously transmitted data, so that even a large amount of data can be serially transmitted at high speed and there is no difficulty in recovering it at the receiving end.
이상에서 설명한 바와 같이 본 발명 데이터 전송 장치 및 방법은, 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 효과가 있다.As described above, the data transmission apparatus and method of the present invention have an effect of allowing a large amount of data to be transmitted at a high speed even in a narrow bandwidth as in serial transmission.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065960A KR100442372B1 (en) | 2002-10-28 | 2002-10-28 | Data transmission apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065960A KR100442372B1 (en) | 2002-10-28 | 2002-10-28 | Data transmission apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040037470A true KR20040037470A (en) | 2004-05-07 |
| KR100442372B1 KR100442372B1 (en) | 2004-07-30 |
Family
ID=37335775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0065960A KR100442372B1 (en) | 2002-10-28 | 2002-10-28 | Data transmission apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100442372B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101977663B1 (en) | 2012-09-14 | 2019-05-13 | 삼성전자주식회사 | Embeded multimedia card device and operating method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046182A (en) * | 1989-12-01 | 1991-09-03 | National Semiconductor Corporation | Code points for transferring data from a network transmission medium to a station on the network |
| JP2892532B2 (en) * | 1991-07-31 | 1999-05-17 | 株式会社リコス | High-speed processing device for music information |
| JP3473975B2 (en) * | 1993-09-08 | 2003-12-08 | 株式会社日立製作所 | Network system and communication method in network |
| KR0183351B1 (en) * | 1996-12-12 | 1999-05-15 | 엘지정보통신주식회사 | Transmission and receiving control system of serial communication for large scale icps |
| KR20010011682A (en) * | 1999-07-29 | 2001-02-15 | 김종수 | data communication method with different processor |
-
2002
- 2002-10-28 KR KR10-2002-0065960A patent/KR100442372B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100442372B1 (en) | 2004-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895544B2 (en) | System and method for high speed synchronous data communication | |
| CN107087132B (en) | Receiver and signal transmission method | |
| AU1456592A (en) | Clock rate matching in independent networks | |
| CN101868948B (en) | Clock control circuit and transmitter | |
| US5327436A (en) | Communication control system | |
| WO2001097420A2 (en) | Multiplexing digital communication system | |
| US6982994B2 (en) | Synchronization correction circuit | |
| KR100442372B1 (en) | Data transmission apparatus and method | |
| CN101039323B (en) | Multi-rate multi-protocol bit stream processor | |
| US20240104046A1 (en) | Spread spectrum clock negotiation method, and peripheral component interconnect express device and system | |
| US20130016762A1 (en) | Data communication system, method of optimizing preamble length, and communication apparatus | |
| CN101502036B (en) | Semiconductor integrated circuit and transmitter apparatus having the same | |
| KR20010015027A (en) | Transmission system, receiver, transmitter and interface device for interfacing a parallel system with a transceiver of the data-strobe type | |
| CN101577598A (en) | Multiple signal multiplexing and demultiplexing methods, devices and systems | |
| JP2003244085A (en) | Phase matching control system and phase matching control method in a plurality of system transmission lines | |
| KR100294642B1 (en) | Bidirectional Synchronous Communication Transceiver Using Manchester Coding Technique | |
| CN100568794C (en) | Use semi-frequency clock to realize the method for sampling and the system of double-speed data sampling | |
| JPH09247112A (en) | Interleaving method to network communication path of serial transmission path | |
| US6947765B1 (en) | Method for transmitting data between data processing means and a radio communication network, module and mobile terminal for implementing same | |
| US20080002479A1 (en) | Data transfer system and data processing apparatus | |
| KR102488880B1 (en) | Central control fixed part and method of processing pulse code modulation data | |
| CN213365516U (en) | Interface conversion circuit and interface conversion device | |
| EP1798917A1 (en) | Method of passing a constant bit rate digital signal through an ethernet interface and system for carrying out the method | |
| JP2001069181A (en) | Digital data transmitting method and device to carry out the same | |
| KR930007133B1 (en) | Waiting time gitter dropping circuit of synchronous muliple apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130617 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140616 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150615 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |