KR20040037166A - Display system comprising a vedeo processor - Google Patents

Display system comprising a vedeo processor Download PDF

Info

Publication number
KR20040037166A
KR20040037166A KR10-2004-7004507A KR20047004507A KR20040037166A KR 20040037166 A KR20040037166 A KR 20040037166A KR 20047004507 A KR20047004507 A KR 20047004507A KR 20040037166 A KR20040037166 A KR 20040037166A
Authority
KR
South Korea
Prior art keywords
transistor
current
feedback
cathode
crt
Prior art date
Application number
KR10-2004-7004507A
Other languages
Korean (ko)
Inventor
윌리엄 지. 밀러
마크 라라미
그레그 더블유. 케크
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040037166A publication Critical patent/KR20040037166A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/645Beam current control means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/72Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

디스플레이 시스템(10)은 비디오 프로세서(13)의 구동 신호의 레드, 그린 및 블루 출력 바이어스로부터 직접적으로 캐소드 피드백 전류를 시뮬레이트하기 위한 음극선관(CRT) 피드백 전류 대체 회로(20)를 포함한다. 게다가, 디스플레이 시스템(10)은 바이어스가 인가될때 구동 스테이지(16)에 수직 블래킹을 인가하여 이들 바이어스가 수직 언더스캔 조건 동안 가시적이지 않을 것이다. 블랭킹의 인가전에 캐소드 피드백의 생성을 시프팅하는 것은 비디오 프로세서(13)의 AKB 감지 회로(19)에 의해 감지된 캐소드 피드백 전류의 상당한 왜곡, 변형 또는 일그러짐을 방지한다.Display system 10 includes a cathode ray tube (CRT) feedback current replacement circuit 20 for simulating cathode feedback current directly from the red, green and blue output biases of the drive signal of video processor 13. In addition, display system 10 applies vertical blocking to drive stage 16 when bias is applied so that these biases will not be visible during vertical underscan conditions. Shifting the generation of cathode feedback prior to the application of blanking prevents significant distortion, deformation or distortion of the cathode feedback current sensed by the AKB sensing circuit 19 of the video processor 13.

Description

비디오 프로세서를 포함하는 디스플레이 시스템{DISPLAY SYSTEM COMPRISING A VEDEO PROCESSOR}DISPLAY SYSTEM COMPRISING A VEDEO PROCESSOR}

발명의 배경Background of the Invention

자동 음극선관(CRT) 블랙 레벨 안정화는 통상적으로 수직 블랭킹 인터벌 동안 비디오 블랙 레벨 근처 구동 신호들에 바이어스 전압들을 삽입함으로써 달성된다. 피드백 시스템에서, 구동 신호들의 관련 DC 바이어스들은 비디오 블랙 레벨 근처 동일한 CRT 레드, 그린 및 블루(RGB) 캐소드 전류를 달성하기 위하여 조절된다. 일반적으로, 이들 바이어스 전압들은 디스플레이의 상부 오버스캔된 부분이고 가시적이지 않다. 그러나, 16:9 종횡비 화상이 4:3 디스플레이상에 디스플레이되는 경우와 같은 수직 편향이 이해되는 디스플레이 모드들에서, 이들 바이어스 전압들은 가시적이고 혼란된다.Automatic cathode ray tube (CRT) black level stabilization is typically achieved by inserting bias voltages into drive signals near the video black level during the vertical blanking interval. In a feedback system, the relevant DC biases of the drive signals are adjusted to achieve the same CRT red, green and blue (RGB) cathode currents near the video black level. In general, these bias voltages are the top overscanned portion of the display and are not visible. However, in display modes where vertical deflection is understood, such as when a 16: 9 aspect ratio image is displayed on a 4: 3 display, these bias voltages are visible and confused.

발명의 분야Field of invention

본 발명은 음극선관(CRT) 또는 유사한 디스플레이 시스템들, 특히 자동 CRT 블랙 레벨 안정화, 소위 피드백 루프를 인가하는 자동 키네스코프 바이어스(AKB)를 가진 디스플레이 시스템에 관한 것이다.The present invention relates to a cathode ray tube (CRT) or similar display systems, in particular to a display system with automatic CRT black level stabilization, so-called automatic kinescope bias (AKB) applying a feedback loop.

도 1은 종래 디스플레이 시스템의 개략도.1 is a schematic diagram of a conventional display system.

도 2는 본 발명에 따른 디스플레이 시스템의 개략도.2 is a schematic diagram of a display system according to the invention;

도 3은 본 발명에 다른 디스플레이 시스템의 개략도의 다른 실시예를 도시한 도.3 shows another embodiment of a schematic diagram of a display system according to the present invention;

발명의 요약Summary of the Invention

본 발명은 바이어스 전압들이 가시화되는 것을 방지하는 디스플레이 시스템에 관한 것이다. 본 발명은 독립항에 의해 한정된다. 종속항들은 바람직한 실시예들을 한정한다.The present invention relates to a display system that prevents bias voltages from becoming visible. The invention is defined by the independent claims. Dependent claims define preferred embodiments.

본 발명의 제 1 측면에 따라, 개구부 파라그래프에 생성된 바와같은 디스플레이 시스템이 제공되고, 상기 시스템은,According to a first aspect of the invention, there is provided a display system as generated in an opening paragraph, wherein the system is

각각의 구동 신호들의 각각의 블랙 레벨에 대응하는 레드 출력 바이어스, 그린 출력 바이어스 및 블루 출력 바이어스 각각을 가진 레드, 그린 및 블루 구동 신호들을 생성하는 비디오 프로세서,A video processor for generating red, green and blue drive signals each having a red output bias, a green output bias and a blue output bias corresponding to a respective black level of the respective drive signals,

레드, 그린 및 블루 캐소드들을 가진 음극선관(CRT),Cathode ray tube (CRT) with red, green and blue cathodes,

레드, 그린 및 블루 캐소드들을 구동하기 위한 레드, 그린 및 블루 출력 바이어스들을 수신하기 위하여 결합된 구동 스테이지,A drive stage coupled to receive red, green and blue output biases for driving red, green and blue cathodes,

각각의 블랙 레벨들에 대응하는 캐소드 피드백 대체 전류를 생성하고, 비디오 프로세서에 상기 대체 캐소드 블랙 전류를 공급하기 위하여 구동 스테이지에 결합된 레드, 그린 및 블루 출력 바이어스를 수신하는 CRT 피드백 전류 대체 회로, 및A CRT feedback current replacement circuit for generating a cathode feedback replacement current corresponding to each of the black levels and receiving red, green and blue output biases coupled to a drive stage to supply the replacement cathode black current to a video processor, and

캐소드 피드백 대체 전류가 생성될때, 구동 스테이지의 출력들을 블랭킹하기 위한 수직 블랭킹 신호들을 선택적으로 생성하기 위한 구동 스테이지에 결합된 블랭킹 회로를 포함한다.And a blanking circuit coupled to the drive stage for selectively generating vertical blanking signals for blanking the outputs of the drive stage when the cathode feedback replacement current is generated.

상기 시스템은 비디오 프로세서의 구동 신호들로부터 직접적으로 피드백을생성하기 위하여 시뮬레이션 회로로서 불리는 대체 회로를 사용한다. 이런 방식에서 음극선관의 블랙 레벨을 안정화하기 위한 피드백 루프는 구동스테이지로부터 피드백을 요구하지 않고 동작을 유지한다.The system uses an alternative circuit called a simulation circuit to generate feedback directly from the drive signals of the video processor. In this way a feedback loop to stabilize the black level of the cathode ray tube maintains operation without requiring feedback from the drive stage.

따라서, 수직 블랭킹은 CRT가 구동 스테이지의 입력들에서 출력 바이어스의 존재에도 불구하고 완전히 컷오프하는 것을 보장하기 위하여 구동 스테이지에 인가될수있다. 따라서, 예를들어, 수직 언더스캔의 경우, 출력 바이어스들의 가시성은 피해진다. 출력 바이어스들의 존재 동안 수직 블랭킹과 결합하여 피드백 전류 대체 회로를 사용하는 이런 피쳐(feature)는 디스플레이 시스템이 동작할때 영구히 활성화되지 않는다. 만약 디스플레이 시스템이 수직 언더스캐닝이 발생하는 동작 모드내에 있다면, 상기 피쳐를 작동시키기 위하여 이용가능하다.Thus, vertical blanking can be applied to the drive stage to ensure that the CRT completely cuts off despite the presence of an output bias at the inputs of the drive stage. Thus, for example, in the case of vertical underscan, the visibility of the output biases is avoided. This feature, which uses a feedback current replacement circuit in combination with vertical blanking during the presence of output biases, is not permanently activated when the display system is operating. If the display system is in an operating mode in which vertical underscanning occurs, it is available to operate the feature.

따라서, 본 발명은 선택적으로 AKB 또는 다른 말로 AKB를 사용하지 않고 수직 언더스캐닝 조건 동안 같은 다른 캐소드 피드백 전류 소스를 대체하기 위한 수단을 가진 디스플레이 시스템을 제공한다.Thus, the present invention provides a display system having a means for alternatively replacing another cathode feedback current source, such as during vertical underscanning conditions, without optionally using AKB or in other words AKB.

본 발명의 이들 및 다른 측면들은 도면들을 참조하여 명백하고 도시될것이다.These and other aspects of the invention will be apparent and shown with reference to the drawings.

발명의 상세한 설명Detailed description of the invention

도 1을 참조하여, 자동 키네스코프 바이어스(AKB)를 가진 종래 디스플레이 시스템(1)의 개략도가 도시된다. 디스플레이 시스템(1)은 기준 펄스 인터벌동안 전류 피드백 입력 단자(5)에 공급되는 라인(2)상 전류 피드백을 모니터하고, 동일한 캐소드 전류를 유지하기 위하여 레드 출력 바이어스(4R), 그린 출력 바이어스(4G), 및 블루 출력 바이어스(4B)를 조절하는 비디오 프로세서 집적 회로(IC)(3)를 포함한다. 디스플레이 시스템(1)은 연산 증폭기들인 다수의 CRT 구동 증폭기들(6a, 6b, 6c)을 가진 CRT 구동 스테이지(6)를 더 포함한다. 각각의 CRT 구동 증폭기들(6a, 6b, 6c)은 라인(81, 82, 83)에 3개의 출력들을 가진다. 각각의 CRT 구동 증폭기(6a, 6b, 6c)의 라인(81)상 출력은 각각 레드, 그린 및 블루 CRT 캐소드(RC, GC 및 BC)를 구동하고 전류를 싱크한다. 각각의 CRT 구동 증폭기(6a, 6b, 6c)의 라인(82)상 출력은 캐소드 피드백 전류를 라인(2)상 비디오 프로세서 집적 회로(IC)(3)의 AKB 감지 회로(9)에 공급한다. CRT 구동 증폭기들(6a, 6b, 6c)의 라인(83)상 출력은 피드백 레지스터들(R7, R8, R9)중 각각 하나의 제 1 단자에 결합된다.Referring to Fig. 1, a schematic diagram of a conventional display system 1 with an automatic kinescope bias (AKB) is shown. The display system 1 monitors the current feedback on the line 2 which is supplied to the current feedback input terminal 5 during the reference pulse interval, and the red output bias 4R, the green output bias 4G to maintain the same cathode current. ), And a video processor integrated circuit (IC) 3 that adjusts the blue output bias 4B. The display system 1 further comprises a CRT drive stage 6 with a plurality of CRT drive amplifiers 6a, 6b, 6c which are operational amplifiers. Each CRT drive amplifier 6a, 6b, 6c has three outputs on line 8 1 , 8 2 , 8 3 . The output on line 8 1 of each CRT drive amplifier 6a, 6b, 6c drives red, green and blue CRT cathodes RC, GC and BC, respectively, and sinks current. The line 8 2 on-output of each CRT drive amplifier 6a, 6b, 6c supplies the cathode feedback current to the AKB sensing circuit 9 of the video processor integrated circuit (IC) 3 on line 2. . The output on line 8 3 of the CRT drive amplifiers 6a, 6b, 6c is coupled to the first terminal of each one of the feedback resistors R7, R8, R9.

CRT 구동 증폭기들(6a, 6b, 6c)은 각각 CRT 구동 증폭기(6a, 6b, 6c)의 제 1 입력 단자에 결합된 레지스터 또는 임피던스(R4, R5 및 R6)를 가진다. 게다가, 피드백 레지스터들(R7, R8 및 R9)의 제 2 단자는 각각 CRT 구동 증폭기(6a, 6b, 6c)의 제 1 입력 단자에 결합된다. 게다가, 각각의 CRT 구동 증폭기들(6a, 6b, 6c)은 기준 펄스 인버벌 동안 기준 펄스를 가진 수직 블랭킹 신호를 라인(7)상에 수신하는 제 2 입력 단자를 가진다.The CRT drive amplifiers 6a, 6b, 6c each have a resistor or impedance R4, R5 and R6 coupled to the first input terminal of the CRT drive amplifiers 6a, 6b, 6c. In addition, the second terminal of the feedback registers R7, R8 and R9 is coupled to the first input terminal of the CRT drive amplifiers 6a, 6b and 6c, respectively. In addition, each of the CRT drive amplifiers 6a, 6b, 6c has a second input terminal which receives on the line 7 a vertical blanking signal with a reference pulse during the reference pulse interval.

도 2를 참조하여, 본 발명의 디스플레이 시스템은 숫자 10에 의해 표현된다. 디스플레이 시스템(10)은 일반적으로 수직 편향이 (1) 바이어스 전압이 가시화되는 것을 방지하기 위하여 블랭킹(수직 블랭킹 신호)를 인가하고 (2) 구동 스테이지(16)전에 배치된 CRT 피드백 전류 대체 회로(20)로부터 캐소드 피드백 대체 전류로 구동 스테이지(16)의 출력으로부터의 종래 캐소드 피드백 전류를 대체함으로써 수직 편향이 언더스캔될때 구동 신호들의 가시적 바이어스 전압을 제거한다. 대체 전류는 종래 캐소드 피드백 전류를 시뮬레이트하여, 소위 시뮬레이트된 캐소드 피드백 전류라 한다. CRT 피드백 전류 대체 회로(20)는 구동 스테이지(16) 전 위치로부터 피드백을 제공하여, 라인(17)상 기준 펄스없이 수직 블랭킹 신호는 캐소드 피드백 전류를 심하게 왜곡, 변형 또는 일그러뜨리지 않고 구동 스테이지(16)에 인가될수있다. 이런 수직 블랭킹 신호는 블랭킹 회로(171)에 의해 공급되고 수직 언더스캐닝의 경우에만 선택적으로 공급될수있다. 블랭킹 회로는 독립 회로이거나 다른 회로의 일부이다. 예시적인 실시예에서, 캐소드 피드백 대체 회로는 비디오 프로세서 집적 회로(IC)(13)에 의해 공급된 레드(14R)의 각각의 출력 바이어스, 그린(14G) 및 블루 구동 신호들(14B)로부터 직접적으로 시뮬레이트된다.Referring to Fig. 2, the display system of the present invention is represented by the number ten. The display system 10 generally applies a blanking (vertical blanking signal) in order to prevent (1) the bias voltage from being visible and (2) a CRT feedback current replacement circuit 20 disposed before the drive stage 16. By replacing the conventional cathode feedback current from the output of the drive stage 16 with the cathode feedback replacement current from), it eliminates the visible bias voltage of the drive signals when the vertical deflection is underscanned. The replacement current simulates a conventional cathode feedback current, so called simulated cathode feedback current. The CRT feedback current replacement circuit 20 provides feedback from a position prior to the drive stage 16 such that a vertical blanking signal without a reference pulse on the line 17 causes the drive stage 16 to not severely distort, deform or distort the cathode feedback current. ) Can be applied. This vertical blanking signal is supplied by the blanking circuit 17 1 and can be selectively supplied only in the case of vertical underscanning. The blanking circuit is an independent circuit or part of another circuit. In an exemplary embodiment, the cathode feedback replacement circuit is directly from the respective output bias, green 14G, and blue drive signals 14B of the red 14R supplied by the video processor integrated circuit (IC) 13. Simulated.

CRT 피드백 전류 대체 회로(20)는 전류 미러(22), 레드 구동 신호(14R)에 결합된 베이스를 가진 레드 트랜지스터(Q1), 그린 구동 신호(14G)에 결합된 베이스를 가진 그린 트랜지스터(Q2) 및 블루 구동 신호(14B)에 결합된 베이스를 가진 블루 트랜지스터(Q3)를 포함한다. 전류 미러(22)는 트랜지스터(Q4)의 컬렉터와 함께 및 컬렉터에 결합된 베이스들을 가진 트랜지스터들(Q4 및 Q5)를 포함한다. 트랜지스터들(Q4 및 Q5)의 이미터들은 IC(13)의 공급 전압(Vcc)에 결합된다. 레드 트랜지스터(Q1), 그린 트랜지스터(Q2) 및 블루 트랜지스터(Q3)의 컬렉터들은 모두 트랜지스터(Q4)의 컬렉터 및 베이스에 결합된다. 레드 트랜지스터(Q1) 그린 트랜지스터(Q2) 및 블루 트랜지스터(Q3)의 이미터들은 각각의 이미터 트랜지스터들 또는 임피던스들(R1, R2, R3)을 통해 접지에 결합된다.The CRT feedback current replacement circuit 20 includes a current mirror 22, a red transistor Q1 having a base coupled to the red drive signal 14R, and a green transistor Q2 having a base coupled to the green drive signal 14G. And a blue transistor Q3 having a base coupled to the blue drive signal 14B. Current mirror 22 includes transistors Q4 and Q5 with the collector of transistor Q4 and with bases coupled to the collector. Emitters of the transistors Q4 and Q5 are coupled to the supply voltage Vcc of the IC 13. The collectors of red transistor Q1, green transistor Q2 and blue transistor Q3 are all coupled to the collector and base of transistor Q4. Emitters of red transistor Q1, green transistor Q2, and blue transistor Q3 are coupled to ground through respective emitter transistors or impedances R1, R2, R3.

CRT 피드백 전류 대체 회로(20)는 노드(A)에서 전류 미러(22)의 트랜지스터(Q5) 컬렉터에 연결된 컬렉터를 가진 전류 싱크 트랜지스터(Q10)를 더 포함한다. 노드 A에서, 네트 전류는 비디오 프로세서 집적 회로(IC)(13)의 전류 피드백 입력 터미널(15)에 전달된다. 트랜지스터(Q10)의 베이스는 접지에 결합되고 이미터는 전압(Vee)에 연결된 레지스터 또는 임피던스(R12)를 가진다. 이해할 수 있는 바와같이, 트랜지스터들(Q5 및 Q10)의 컬렉터 전류(I5 및 I10)는 CRT 피드백 전류 대체 회로(20)의 캐소드 피드백 대체 전류를 한정하는 노드(A)에 네트 전류를 공급한다. 캐소드 피드백 대체 전류는 노드(A)로부터 비디오 프로세서 집적 회로(IC)(13)의 전류 피드백 입력 터미널(15)로 전달되고 AKB 감지 회로(19)에 의해 감지된다. AKB가 CRT 컷오프 안정화 및 블랙 레벨 안정화로서 알려졌다는 것이주의된다.The CRT feedback current replacement circuit 20 further includes a current sink transistor Q10 having a collector connected to the transistor Q5 collector of the current mirror 22 at node A. At node A, net current is delivered to current feedback input terminal 15 of video processor integrated circuit (IC) 13. The base of transistor Q10 is coupled to ground and the emitter has a resistor or impedance R12 coupled to voltage Vee. As can be appreciated, collector currents I5 and I10 of transistors Q5 and Q10 supply net current to node A which defines the cathode feedback replacement current of CRT feedback current replacement circuit 20. The cathode feedback replacement current is transferred from node A to the current feedback input terminal 15 of the video processor integrated circuit (IC) 13 and sensed by the AKB sensing circuit 19. It is noted that AKB is known as CRT cutoff stabilization and black level stabilization.

동작시 수직 리트레이스(retrace) 동안 순차적 기준 레벨들에 의해 생성되고 전류 미러(22)의 트랜지스터들(Q4 및 Q5)을 통하여 미러되는 트랜지스터들(Q1, Q2 및 Q3)의 컬렉터 전류는 전류 싱크 트랜지스터(Q10)에 의해 싱크된 전류보다 약간만 커진다. 트랜지스터(Q10)를 통하여 전류를 싱크함으로써, 트랜지스터들(Q1, Q2 및 Q3)은 각각의 컬렉터 전류에서 비교적 작은 변화로 언제든지 활성화되어 유지되어, 특히 베이스 이미터 전압을 위하여 안정된 특성을 제공한다. 다른 말로, 전류 미러(22)의 트랜지스터(Q5)로부터의 출력 전류는 트랜지스터(Q10)에 의해 싱크된다. 트랜지스터들(Q5 및 Q10)로부터의 컬렉터 전류들은 밀리 암페어 범위이다. 그러나, 전류 피드백 입력 단자(15)쪽으로 전류는 마이크로 암페어 범위이다. 다라서, 전류(I5)가 전류(I10)보다 약간 클때, 루프는 안정화되어 트랜지스터들(Q1 내지 Q3)의 베이스 이미터 접합에서 변화를 최소화한다.In operation, the collector current of transistors Q1, Q2 and Q3 generated by sequential reference levels during vertical retrace and mirrored through transistors Q4 and Q5 of current mirror 22 is a current sink transistor. It is only slightly larger than the current sinked by Q10. By sinking current through transistor Q10, transistors Q1, Q2 and Q3 remain active at any time with relatively small changes in their respective collector currents, providing a stable characteristic, especially for the base emitter voltage. In other words, the output current from transistor Q5 of current mirror 22 is sinked by transistor Q10. Collector currents from transistors Q5 and Q10 are in the milliampere range. However, the current towards the current feedback input terminal 15 is in the microamperes range. Thus, when current I5 is slightly larger than current I10, the loop is stabilized to minimize the change in base emitter junction of transistors Q1 to Q3.

예시적인 실시예에서, CRT "컷 오프" 전압은 예를들어 +180.0 볼트(CRT의 제 1 그리드가 접지에 접속되는 경우)이다. 그러나, 공지된 바와같이, 대략 +179.9V의 전압에서, 몇몇 전류가 얻어져서 CRT가 조명을 유발한다. 기준 펄스없는 수직 블랭킹 신호는 라인(17)상에서 CRT 구동 증폭기들(16a, 16b, 16c)에 공급되어 바이어스 전압이 디스플레이(35)상에서, 특히 수직 편향이 언더스캔되는 디스플레이 모드에서 가시화되는 것을 방지한다.In an exemplary embodiment, the CRT "cut off" voltage is for example +180.0 volts (when the first grid of the CRT is connected to ground). However, as is known, at a voltage of approximately + 179.9V, some current is obtained so that the CRT causes illumination. The vertical blanking signal without reference pulse is supplied to the CRT drive amplifiers 16a, 16b, 16c on line 17 to prevent the bias voltage from being visible on the display 35, especially in display mode where the vertical deflection is underscanned. .

도 2의 디스플레이 시스템(10)의 개략도를 참조하여, 각각의 CRT 구동 증폭기(16a, 16b, 16c)의 라인(181)상 출력은 각각의 레드, 그린 및 블루 CRT 캐소드 RC, GC 및 BC를 구동하고, 디스플레이(35)의 전류를 싱크한다. 각각의 CRT 구동 증폭기(16a, 16b, 16c)의 라인(182)상 AKB 출력은 피드백 전류 대체 회로(20)가 피드백(예를들어 수직 언더스캔 동작 모드에서)을 제공하여야 할때, 도 2에 도시된 바와같이 접지에 결합된다. 만약 다른 동작 모드에서 AKB 출력이 사용되면, 이 출력은 전류 피드백 입력 단자(15)도 3에 도시된 다른 실시예에 도시됨)에 결합되어야 한다. 각각의 CRT 구동 증폭기(16a, 16b, 16c)의 라인(183)상 출력은 피드백 저항기(R7, R8, R9)의 각각의 출력을 구동한다.Referring to the schematic diagram of the display system 10 of FIG. 2, the outputs on the line 18 1 of each CRT drive amplifier 16a, 16b, 16c show the respective red, green and blue CRT cathodes RC, GC and BC. Drive to sink the current in the display 35. The AKB output on line 18 2 of each CRT drive amplifier 16a, 16b, 16c is such that when the feedback current replacement circuit 20 must provide feedback (e.g., in the vertical underscan mode of operation), FIG. It is coupled to ground as shown. If the AKB output is used in another mode of operation, this output should be coupled to the current feedback input terminal 15 as shown in another embodiment shown in FIG. The output on line 18 3 of each CRT drive amplifier 16a, 16b, 16c drives the respective output of feedback resistors R7, R8, R9.

도 3을 참조하여, 본 발명에 따른 디스플레이 시스템의 개략도의 다른 실시예는 도시된다. 디스플레이 시스템(100)은 구동 스테이지(116)로부터의 캐소드 피드백 전류 또는 CRT 피드백 전류 대체 회로(120)로부터의 캐소드 피드백 대체 전류를 비디오 프로세서 집적 회로(IC)(130)의 전류 피드백 입력 단자(115)에 선택적으로 공급하기 위한 선택적 스위칭 회로(140)를 포함한다. CRT 피드백 전류 대체 회로(120)가 도 2의 CRT 피드백 전류 대체 회로(20)와 필수적으로 동일하기 때문에, 선택적인 스위칭 회로(140)에 관련된 것을 제외하고 추가 논의가 이루어질 것이다.3, another embodiment of a schematic diagram of a display system according to the present invention is shown. The display system 100 converts the cathode feedback current from the driving stage 116 or the cathode feedback replacement current from the CRT feedback current replacement circuit 120 into the current feedback input terminal 115 of the video processor integrated circuit (IC) 130. And an optional switching circuit 140 for selectively supplying to the. Since the CRT feedback current replacement circuit 120 is essentially the same as the CRT feedback current replacement circuit 20 of FIG. 2, further discussion will be made except as it relates to the optional switching circuit 140.

선택적인 스위칭 회로(140)를 참조하여, AKB "온" 또는 "오프" 신호는 라인(142)상에서 레지스터(R23)를 통하여 트랜지스터(Q12)의 베이스로 전달되고 AKB "온" 신호는 거의 5V이고 AKB "오프" 신호는 거의 0V이다. 라인(142)상에서 AKB "온" 또는 "오프" 신호는 라인(144)상 트랜지스터(Q13)의 베이스 및 라인(146)상 트랜지스터(Q9)의 베이스에 전달된다. 트랜지스터(Q11)의 베이스는 트랜지스터(Q8)의 베이스에 결합된다. 트랜지스터들(Q11 및 Q12)의 이미터들은 라인(1182)상에서 CRT 구동 증폭기들(116a, 116b, 116c)로부터 제 2 출력을 수신하는 노드 B에서 함께 연결된다. 라인(1182)상 전류는 캐소드 피드백 전류를 전류 피드백 입력 단자(115)를 통하여 AKB 감지 회로(119)에 공급한다. 트랜지스터(Q12)의 컬렉터는 음의 전압 -Vee에 연결된다.With reference to the optional switching circuit 140, an AKB "on" or "off" signal is passed on the line 142 through the resistor R23 to the base of the transistor Q12 and the AKB "on" signal is approximately 5V and The AKB "off" signal is nearly 0V. On line 142 an AKB “on” or “off” signal is transmitted to the base of transistor Q13 on line 144 and the base of transistor Q9 on line 146. The base of transistor Q11 is coupled to the base of transistor Q8. Emitters of transistors Q11 and Q12 are coupled together at Node B, which receives a second output from CRT drive amplifiers 116a, 116b, 116c on line 118 2 . The current on line 118 2 supplies the cathode feedback current to the AKB sensing circuit 119 via the current feedback input terminal 115. The collector of transistor Q12 is connected to a negative voltage -Vee.

트랜지스터들(Q8 및 Q9)은 전류 미러(122)의 트랜지스터(Q5) 컬렉터에 결합된 노드 C에 연결된 이미터들을 가진다. 트랜지스터(Q9)의 컬렉터는 트랜지스터(Q10)의 컬렉터 및 노드 A에 결합된다. Q8의 컬렉터는 접지에 연결된다. 트랜지스터(Q11)의 베이스는 라인(152)상에서 레지스터(R10)를 통하여 노드 D에서 공급 전압(Vcc)에 연결되는 베이스 트랜지스터(Q8)의 베이스에 결합된다. 레지스터(R12)의 다른 단자는 네가티브 전압(Vee)에 결합된다. 트랜지스터(Q13)의 컬렉터는 라인(150)상에서 Vcc에 결합된다. 이 실시예에서, 트랜지스터(Q10)의 베이스는 레지스터(R11)를 통하여 트랜지스터(Q8)의 베이스에 결합되고, 레지스터(R11)는 레지스터(R10) 및 레지스터(R13)과 직렬로 그리고 그 사이에 있다. 레지스터(R13)는 접지에 결합된다.Transistors Q8 and Q9 have emitters connected to node C coupled to transistor Q5 collector of current mirror 122. The collector of transistor Q9 is coupled to the collector and transistor A of transistor Q10. The collector of Q8 is connected to ground. The base of transistor Q11 is coupled to the base of base transistor Q8 which is connected to supply voltage Vcc at node D via resistor R10 on line 152. The other terminal of resistor R12 is coupled to negative voltage Vee. The collector of transistor Q13 is coupled to Vcc on line 150. In this embodiment, the base of transistor Q10 is coupled to the base of transistor Q8 via resistor R11, and register R11 is in series and between registers R10 and R13. . Resistor R13 is coupled to ground.

동작시, AKB "온" 신호가 라인(142)에 제공될때, CRT 피드백 전류 대체 회로(120)는 선택적으로 디스에이블되고 트랜지스터(Q11)의 컬렉터는 라인(1182)상에서 CRT 구동 증폭기들(116a, 116b, 116c)로부터 리드백 라인(148)을 통하여 비디오 프로세서 집적 회로(IC)(130)의 전류 피드백 입력 단자(115)에 캐소드 피드백 전류를 전달하도록 동작한다. 이 캐소드 피드백 전류는 AKB 감지 회로(119)에 의해 감지된다.In operation, when an AKB “on” signal is provided to line 142, CRT feedback current replacement circuit 120 is selectively disabled and the collector of transistor Q11 is CRT drive amplifiers 116a on line 118 2 . 116b and 116c to deliver a cathode feedback current to the current feedback input terminal 115 of the video processor integrated circuit (IC) 130 via the readback line 148. This cathode feedback current is sensed by the AKB sensing circuit 119.

다른 한편, AKB "오프" 신호가 라인(142)상에 제공될때, CRT 피드백 전류 대체 회로(120)는 인에이블되고 노드 A에서 트랜지스터(Q5)로부터 트랜지스터(Q9) 및 트랜지스터(Q10)를 통과하는 네트 컬렉트 전류는 캐소드 피드백 대체 전류를 전류 피드백 입력 단자(115)로 전달한다.On the other hand, when an AKB "off" signal is provided on line 142, CRT feedback current replacement circuit 120 is enabled and passes from transistor Q5 to transistor Q9 and transistor Q10 at node A. The net collect current delivers the cathode feedback replacement current to the current feedback input terminal 115.

트랜지스터 쌍(Q8 및 Q9)뿐 아니라 트랜지스터(Q11 및 Q12)는 선택적으로 "온" 및 "오프" 바이어스된다. 따라서, AKB "온" 신호가 제공될때, 트랜지스터(Q11)는 온이고, 트랜지스터(Q12)는 오프이고, 트랜지스터(Q8)은 온이고, 트랜지스터(Q9)는 오프이고 트랜지스터(Q13)은 트랜지스터(Q10)을 오프시킨다. 그러므로, 노드 B에서 결과적인 캐소드 피드백 전류는 라인(148)을 통하여 전류 피드백 입력 단자(115)로 전달된다.Transistors Q11 and Q12 as well as transistor pairs Q8 and Q9 are optionally "on" and "off" biased. Thus, when an AKB "on" signal is provided, transistor Q11 is on, transistor Q12 is off, transistor Q8 is on, transistor Q9 is off and transistor Q13 is transistor Q10. Off). Therefore, the resulting cathode feedback current at Node B is delivered to current feedback input terminal 115 via line 148.

그러나, AKB "오프" 신호가 제공될때, 트랜지스터(Q11)는 오프이고, 트랜지스터(Q12_)는 온이고, 트랜지스터(Q8)은 오프이고, 트랜지스터(Q9)는 온이다. 또한 트랜지스터(Q10)는 트랜지스터(Q13)를 통하여 온이다. 그러므로, 노드 A에서 캐소드 피드백 대체 전류는 트랜지스터(Q5)의 컬렉터로부터 트랜지스터(Q9) 및 트랜지스터(Q10)를 통한 네트 컬렉터 전류이다. 이런 네트 컬렉터 전류는 전류 피드백 입력 단자(115)에 공급된다.However, when the AKB "off" signal is provided, transistor Q11 is off, transistor Q12_ is on, transistor Q8 is off, and transistor Q9 is on. Transistor Q10 is also turned on through transistor Q13. Therefore, the cathode feedback replacement current at node A is the net collector current through transistor Q9 and transistor Q10 from the collector of transistor Q5. This net collector current is supplied to the current feedback input terminal 115.

이 실시예에서, CRT 피드백 전류 대체 회로(120)는 16:9 종횡비가 4:3 디스플레이에 디스플레이될때 제한없이 동작의 언더스캔 모드 동안만 활성화될 필요가 있다. 그렇지 않으면, 언더스캔 노드와 다른 모드 동안, 다른 캐소드 피드백 전류 소스를 가진 AKB를 무효로 할 이유가 없다.In this embodiment, the CRT feedback current replacement circuit 120 only needs to be activated during the underscan mode of operation without limitation when the 16: 9 aspect ratio is displayed on a 4: 3 display. Otherwise, there is no reason to invalidate AKB with different cathode feedback current sources during different modes of underscan node.

도 3의 실시예의 개략도를 참조하여, 각각의 CRT 구동 증폭기(116a, 116b, 116c)의 라인(1181)상 출력은 각각의 레드, 그린 및 블루 CRT 캐소드 RC, GC 및 BC를 구동하고 디스플레이(135)의 전류를 싱크한다. 각각의 CRT 구동 증폭기(16a, 16b, 16c)는 각각 CRT 구동 증폭기(116a, 116b, 116c)의 제 1 입력 단자에 각각 결합된 레지스터 또는 임피던스(R4, R5 및 R6)를 구동한다. 게다가, 피드백 레지스터들(R7, R8 및 R9)은 각각의 CRT 구동 증폭기(116a, 116b, 116c)의 제 1 입력 단자에 결합된다. 게다가, 각각의 CRT 구동 증폭기들(116a, 116b, 116c)은 블랭킹 회로(117)로부터 라인(117)상에서 기준 펄스 인터벌동안 기준 펄스들을 가지지 않는 수직 블랭킹 신호를 수신하는 제 2 입력 단자를 가진다. 기준 펄스없는 수직 블랭킹 신호는 AKB 오프 모드에서만 라인(17 및 117)상에 인가되는 것이 주의된다.Referring to the schematic diagram of the embodiment of FIG. 3, the output on line 118 1 of each CRT drive amplifier 116a, 116b, 116c drives respective red, green and blue CRT cathodes RC, GC and BC and displays ( Sink the current of 135). Each CRT drive amplifier 16a, 16b, 16c drives resistors or impedances R4, R5, and R6 coupled to first input terminals of the CRT drive amplifiers 116a, 116b, 116c, respectively. In addition, feedback registers R7, R8 and R9 are coupled to the first input terminal of each CRT drive amplifier 116a, 116b, 116c. In addition, each of the CRT drive amplifiers 116a, 116b, 116c has a second input terminal that receives from the blanking circuit 117 a vertical blanking signal that does not have reference pulses for a reference pulse interval on line 117. Note that the vertical blanking signal without reference pulse is applied on lines 17 and 117 only in the AKB off mode.

모드상 AKB에서, 제 2 입력 단자는 출력 바이어스가 제공되는 동안 블랭킹을 방지하는 기준 펄스들을 가진 블랭킹 신호들을 수신한다.In mode AKB, the second input terminal receives blanking signals with reference pulses that prevent blanking while the output bias is provided.

본 발명의 다수의 변형 상기 상세한 설명의 관점에서 당업자에게 명백할것이다. 따라서, 이 명세서는 도시하기 위해서만 구성되고 본 발명을 수행하는 가장 좋은 모드를 당업자에게 제시하기 위한 것이다. 상기 구조의 상세한 것은 본 발명에서 벗어나지 않고 실질적으로 변화될수있고 첨부된 청구항 범위내에 속하는 모든변형의 배타적인 사용은 보유된다.Many variations of the invention will be apparent to those skilled in the art in light of the above detailed description. Accordingly, this specification is intended to show those skilled in the art the best mode of carrying out the invention, which is intended to be illustrative only. The details of the structure can be changed substantially without departing from the invention and the exclusive use of all modifications falling within the scope of the appended claims is reserved.

청구항들에서, 괄호 사이에 배치된 임의의 기준 사인은 청구항을 제한하는 것으로 구성되지 않는다. 워드 "컴프라이징"은 청구항에 리스트된 것과 다른 엘리먼트 또는 단계를 배제하지 않는다. 워드 "어" 또는 "언"은 다수의 엘리먼트의 존재를 배제하지 않는다. 본 발명은 몇몇 구별되는 엘리먼트을 포함하는 하드웨어 수단, 및 적당히 프로그램된 컴퓨터에 의해 실행될수있다. 상기 장치 청구항에서 열거한 몇몇 수단에서, 이들 수단중 몇몇은 하드웨어의 동일 아이템 및 하나에 의해 실현된다. 임의의 방법이 상호 다른 종속항들에 제한되는 단순한 사실은 이들 방법의 결합이 바람직하게 사용될수없다는 것을 가리키지 않는다.In the claims, any reference signs placed between parentheses shall not be construed as limiting the claim. The word "compiling" does not exclude other elements or steps than those listed in the claims. The word "er" or "un" does not exclude the presence of multiple elements. The invention can be implemented by means of hardware comprising several distinct elements, and by means of a suitably programmed computer. In some means listed in the device claims above, some of these means are realized by the same item and one of the hardware. The simple fact that any method is limited to mutually dependent claims does not indicate that a combination of these methods cannot be used preferably.

Claims (7)

디스플레이 시스템(10; 100)에 있어서,In the display system 10 (100), 각각의 구동 신호들(14R, 14G, 14B)의 각각의 블랙 레벨에 대응하는 각각의 레드 출력 바이어스, 그린 출력 바이어스 및 블루 출력 바이어스를 가진 레드, 그린 및 블루 구동 신호들(14R, 14G, 14B)을 생성하는 비디오 프로세서(13;130);Red, green and blue drive signals 14R, 14G and 14B with respective red output bias, green output bias and blue output bias corresponding to respective black levels of respective drive signals 14R, 14G and 14B. A video processor 13; 레드, 그린 및 블루 캐소드들(RC, GC, BC)을 가진 음극선관(CRT)(35; 135);Cathode ray tube (CRT) 35; 135 with red, green and blue cathodes (RC, GC, BC); 레드, 그린 및 블루 캐소드들(RC, GC, BC)을 구동하기 위한 상기 레드, 그린 및 블루 출력 바이어스들을 수신하기 위하여 결합된 구동 스테이지(16; 116);A drive stage (16; 116) coupled to receive the red, green and blue output biases for driving red, green and blue cathodes (RC, GC, BC); 각각의 블랙 레벨들에 대응하는 캐소드 피드백 대체 전류들을 생성하고, 비디오 프로세서(13; 130)에 상기 대체 캐소드 피드백 전류들을 공급하기 위하여 구동 스테이지(16; 116)에 결합된 상기 레드, 그린 및 블루 출력 바이어스들을 수신하는 CRT 피드백 전류 대체 회로(20; 120); 및The red, green and blue outputs coupled to drive stages 16 and 116 to generate cathode feedback replacement currents corresponding to respective black levels and to supply the replacement cathode feedback currents to video processor 13 and 130; A CRT feedback current replacement circuit (20; 120) for receiving the biases; And 상기 캐소드 피드백 대체 전류들이 생성될때 구동 스테이지(16; 116)의 출력들을 블랭킹하기 위한 수직 블랭킹 신호를 선택적으로 생성하기 위해 구동 스테이지(16; 116)에 결합된 블랭킹 회로(17; 117)를 포함하는, 디스플레이 시스템.A blanking circuit (17; 117) coupled to the drive stage (16; 116) for selectively generating a vertical blanking signal for blanking the outputs of the drive stage (16; 116) when the cathode feedback replacement currents are generated. , Display system. 제 1 항에 있어서, 상기 비디오 프로세서(13; 130)는 자동 키네스코프 바이어스(AKB) 감지 회로(19; 119)를 포함하고 상기 캐소드 피드백 대체 전류들은 AKB 감지 회로(19; 119)에 의해 감지되는, 디스플레이 시스템.The video processor (13; 130) of claim 1 includes an automatic kinescope bias (AKB) sensing circuit (19; 119) and the cathode feedback alternative currents are sensed by the AKB sensing circuit (19; 119). , Display system. 제 1 항에 있어서, 수직 언더스캐닝 조건 동안 상기 캐소드 피드백 전류들이 가시화 되는 것을 방지하기 위하여 구동 스테이지(16; 116)로부터의 캐소드 피드백 전류들 및 상기 CRT 피드백 전류 대체 회로(20; 120)로부터의 상기 캐소드 피드백 대체 전류들 사이에서 선택적으로 스위칭하기 위한 스위칭 회로(140)를 더 포함하는, 디스플레이 시스템.2. The method according to claim 1, wherein the cathode feedback currents from the drive stage (16; 116) and the CRT feedback current replacement circuit (20; 120) are prevented to prevent the cathode feedback currents from becoming visible during vertical underscanning conditions. And a switching circuit (140) for selectively switching between cathode feedback replacement currents. 제 1 항에 있어서, 상기 CRT 피드백 전류 대체 회로(20; 120)는 제 1 트랜지스터(Q4) 및 제 2 트랜지스터(Q5)를 가진 전류 미러(22; 122);2. The CRT feedback current replacement circuit (20; 120) of claim 1 further comprising: a current mirror (22; 122) having a first transistor (Q4) and a second transistor (Q5); 상기 레드 출력 바이어스를 수신하는 베이스, 전류 미러(22; 122)의 제 1 트랜지스터(Q4) 컬렉터에 결합된 컬렉터 및 제 1 레지스터(R1)에 결합된 이미터를 가진 레드 출력 바이어스 트랜지스터(Q1);A red output bias transistor (Q1) having a base receiving the red output bias, a collector coupled to a first transistor (Q4) collector of a current mirror (22; 122), and an emitter coupled to a first resistor (R1); 상기 그린 출력 바이어스를 수신하는 베이스, 전류 미러(22; 122)의 제 1 트랜지스터(Q4) 컬렉터에 결합된 컬렉터 및 제 2 레지스터(R2)에 결합된 이미터를 가진 그린 출력 바이어스 트랜지스터(Q2);A green output bias transistor (Q2) having a base for receiving the green output bias, a collector coupled to a first transistor (Q4) collector of a current mirror (22; 122), and an emitter coupled to a second resistor (R2); 상기 블루 출력 바이어스를 수신하는 베이스, 전류 미러(22; 122)의 제 1 트랜지스터(Q4) 컬렉터에 결합된 컬렉터 및 제 3 레지스터(R3)에 결합된 이미터를 가진 블루 출력 바이어스 트랜지스터(Q3); 및A blue output bias transistor (Q3) having a base receiving the blue output bias, a collector coupled to a first transistor (Q4) collector of a current mirror (22; 122), and an emitter coupled to a third resistor (R3); And 바이어스 전압에 결합된 베이스, 제 4 레지스터(R12)에 결합된 이미터 및 상기 제 2 트랜지스터(Q5)의 컬렉터에 결합된 컬렉터를 가진 전류 싱크트랜지스터(Q10)를 포함하고, 전류 싱크 트랜지스터(Q10)의 컬렉터 전류 및 상기 제 2 트랜지스터(Q5) 컬렉터 전류의 네트 전류는 상기 캐소드 피드백 대체 전류를 제공하는, 디스플레이 시스템.A current sink transistor Q10 having a base coupled to a bias voltage, an emitter coupled to a fourth resistor R12 and a collector coupled to the collector of the second transistor Q5, and comprising a current sink transistor Q10. And the net current of the collector current of the second transistor (Q5) collector current provides the cathode feedback alternative current. 제 4 항에 있어서, 수직 언더스캐닝 조건 동안 상기 레드, 그린 및 블루 출력 바이어스들이 가시화 되지 않도록 구동 스테이지(16; 116)로부터 캐소드 피드백 전류들 및 상기 CRT 피드백 전류 대체 회로(20; 120)로부터의 캐소드 피드백 대체 전류들 사이에서 선택적으로 스위칭하기 위한 스위칭 회로(140)를 더 포함하는, 디스플레이 시스템.5. The cathode of claim 4, wherein the cathode feedback currents from the drive stage 16; 116 and the cathode from the CRT feedback current replacement circuit 20; 120 so that the red, green and blue output biases are not visible during vertical underscanning conditions. And a switching circuit (140) for selectively switching between feedback alternative currents. 제 5 항에 있어서, 상기 스위칭 회로(140)는,The method of claim 5, wherein the switching circuit 140, 상기 CRT 출력 구동 스테이지(16; 116)로부터 상기 캐소드 피드백 전류 및 스위칭 신호를 수신하는, 교호적으로 바이어스된 트랜지스터들을 가진 제 1 트랜지스터 쌍(Q11, Q12)으로서,, 상기 제 1 트랜지스터 쌍(Q11, Q12)은 상기 캐소드 피드백 전류를 비디오 프로세서(13; 130)에 선택적으로 전달하는, 상기 제 1 트랜지스터 쌍(Q11, Q12);A first transistor pair (Q11, Q12) with alternatingly biased transistors for receiving the cathode feedback current and a switching signal from the CRT output drive stage (16; 116), wherein the first transistor pair (Q11, Q12 includes: the first pair of transistors (Q11, Q12) for selectively delivering the cathode feedback current to a video processor (13; 130); 상기 제 2 트랜지스터(Q5)의 컬렉터 및 상기 전류 싱크 트랜지스터(Q10)의 컬렉터 사이에 배치되고 상기 스위칭 신호를 수신하는, 교호적으로 바이어스되는 트랜지스터들을 가진 제 2 트랜지스터 쌍(Q8, Q9); 및A second pair of transistors (Q8, Q9) having alternatingly biased transistors disposed between the collector of the second transistor (Q5) and the collector of the current sink transistor (Q10) and receiving the switching signal; And 상기 스위칭 신호를 수신하고 전류 싱크 트랜지스터(Q10)를 선택적으로 턴오프하는 스위칭 트랜지스터(Q13)를 포함하는, 디스플레이 시스템.And a switching transistor (Q13) for receiving said switching signal and selectively turning off a current sink transistor (Q10). 음극선관(CRT) 디스플레이(35; 135)상의 구동 신호들의 레드, 그린 및 블루 출력 바이어스들을 블랭킹하는 방법에 있어서,A method of blanking the red, green and blue output biases of drive signals on a cathode ray tube (CRT) display 35; 비디오 프로세서(13; 130)에 의해, 상기 레드 출력 바이어스, 상기 그린 출력 바이어스 및 상기 블루 출력 바이어스를 생성하는 단계;Generating, by a video processor (13; 130), the red output bias, the green output bias and the blue output bias; 비디오 프로세서(13; 130)쪽 캐소드 피드백 전류들을 상기 레드, 그린 및 블루 출력 바이어스들로부터 CRT 피드백 전류 대체 회로(20; 120)를 통해 얻을 수 있는 캐소드 피드백 대체 전류들로 대체하는 단계;Replacing cathode feedback currents at the video processor (13; 130) with cathode feedback replacement currents obtainable from the red, green and blue output biases through a CRT feedback current replacement circuit (20; 120); 상기 캐소드 피드백 대체 전류들이 제공되는 시간 기간 동안 수직 블랭킹 신호를 생성하는 단계; 및Generating a vertical blanking signal for a time period during which the cathode feedback replacement currents are provided; And 상기 수직 블랭킹 신호로 CRT 디스플레이(35; 135)를 구동하는 구동 스테이지(16; 116)의 출력들을 블랭킹하는 단계를 포함하는, 블랭킹 방법.Blanking the outputs of a drive stage (16; 116) driving a CRT display (35; 135) with the vertical blanking signal.
KR10-2004-7004507A 2001-09-26 2002-09-26 Display system comprising a vedeo processor KR20040037166A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/963,193 US6545717B1 (en) 2001-09-26 2001-09-26 Display system having selectable automatic CRT cutoff stabilization or AKB with CRT feedback current simulation
US09/963,193 2001-09-26
PCT/IB2002/003967 WO2003027994A2 (en) 2001-09-26 2002-09-26 Display system comprising a video processor

Publications (1)

Publication Number Publication Date
KR20040037166A true KR20040037166A (en) 2004-05-04

Family

ID=25506890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7004507A KR20040037166A (en) 2001-09-26 2002-09-26 Display system comprising a vedeo processor

Country Status (5)

Country Link
US (1) US6545717B1 (en)
EP (1) EP1446789A2 (en)
JP (1) JP2005504472A (en)
KR (1) KR20040037166A (en)
WO (1) WO2003027994A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150130854A1 (en) * 2012-06-05 2015-05-14 Sharp Kabushiki Kaisha Liquid-crystal display device and method for driving same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253110A (en) * 1979-12-14 1981-02-24 Rca Corporation Automatic kinescope beam current limiter with sequential control modes
US4536800A (en) * 1982-11-30 1985-08-20 Rca Corporation Additive pulse sampling circuit
US4549203A (en) * 1983-12-14 1985-10-22 Rca Corporation DC Stabilization system
GB8524197D0 (en) * 1985-10-01 1985-11-06 Rca Corp Triggering system
US5475424A (en) * 1989-11-03 1995-12-12 Deutsche Thomson-Brandt Gmbh Circuit for the cut off regulation in a television receiver rendered momentarily operative in response to a predetermined operating condition
US5644360A (en) * 1993-02-26 1997-07-01 Thomson Consumer Electronics, Inc. Circuit for compensating the blue phosphor roll off at high drive levels in a projection television system
CA2145901C (en) * 1994-04-28 2000-02-22 Anton Werner Keller Kinescope driver apparatus with gamma correction
US5488417A (en) * 1994-05-19 1996-01-30 Thomson Consumer Electronics, Inc. Automatic kinescope bias control system
KR0139302B1 (en) * 1994-10-22 1998-05-15 김광호 Self diagnosis displaying apparatus and its method
US6285401B1 (en) * 1998-07-28 2001-09-04 Thomson Licensing S.A. Apparatus for suppressing overshoots in kinescope beam current measurement pulses

Also Published As

Publication number Publication date
EP1446789A2 (en) 2004-08-18
US6545717B1 (en) 2003-04-08
US20030057838A1 (en) 2003-03-27
WO2003027994A2 (en) 2003-04-03
JP2005504472A (en) 2005-02-10
WO2003027994A3 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
KR960007544B1 (en) Osd apparatus of monitor
JPH0229169A (en) Wide band ab class crt cathode drive circuit
JPS6359310B2 (en)
KR830002170B1 (en) Automatic brightness control circuit
KR20040037166A (en) Display system comprising a vedeo processor
CS248706B2 (en) Apparatus for sensing the current level of the black in the colour picture tube
CA2114880A1 (en) Black compensation circuit for a video display system
KR100247391B1 (en) Display apparatus equipped with an image signal pass throuth function
JP3628050B2 (en) Image display device having beam scanning velocity modulation
JP2822568B2 (en) On-screen circuit
US6891574B1 (en) High speed video mixer circuit
US5999221A (en) Horizontal synchronization pulse generation circuit
KR940000966Y1 (en) Green and orange color text mode apparatus for tv color monitor
Dale Video amplifiers for video display units
KR100190110B1 (en) Spot killer circuit
KR20040036907A (en) Cathode current limiting curcuit for projection television display systems
US20060044465A1 (en) Simplified offset current reducting circuit for auto kine bias (akb)
JPH0132448Y2 (en)
TH20800EX (en) Circuit for compensation of blue phosphor degradation at high drive levels in projection television systems.
KR200164431Y1 (en) Image signal process and control circuit for screen background color of monitor
JPH02282291A (en) Driving circuit for color display
JPS612473A (en) Cathod-ray tube display device
JPH10257353A (en) Clamp circuit
KR20000008652A (en) Brightness control circuit of multimedia monitor
JPH0614338A (en) Crt driving device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid