KR20040036758A - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR20040036758A
KR20040036758A KR1020020065084A KR20020065084A KR20040036758A KR 20040036758 A KR20040036758 A KR 20040036758A KR 1020020065084 A KR1020020065084 A KR 1020020065084A KR 20020065084 A KR20020065084 A KR 20020065084A KR 20040036758 A KR20040036758 A KR 20040036758A
Authority
KR
South Korea
Prior art keywords
film
cmp
layer
oxide film
trench
Prior art date
Application number
KR1020020065084A
Other languages
Korean (ko)
Inventor
윤일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020065084A priority Critical patent/KR20040036758A/en
Publication of KR20040036758A publication Critical patent/KR20040036758A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to avoid a dishing phenomenon on the surface of the isolation layer by using a stack layer of a polysilicon layer whose removal rate of a CMP(chemical mechanical polishing) process is faster than that of a nitride layer and an oxide layer as a buffer layer in a CMP process of a trench buried oxide layer. CONSTITUTION: A CMP buffer layer functioning as a buffer layer in a CMP process of the trench buried oxide layer is formed on a silicon substrate(21) having an active region and a field region. The CMP buffer layer is patterned to expose a substrate region corresponding to the field region. The exposed field region is etched to form a trench. An oxide layer is deposited on the resultant structure to fill the trench. A CMP process is performed on the oxide layer until the CMP buffer layer is exposed. The CMP buffer layer is eliminated. A cleaning process is performed on the resultant structure.

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE

본 발명은 STI(Shallow Trench Isolation) 공정을 이용한 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, 질화막과 산화막의 연마 선택비 차이로 인해 소자분리막의 표면에서 디싱(dishing)이 발생되는 것을 방지하기 위한 방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device using a shallow trench isolation (STI) process, and more particularly, dishing occurs on the surface of the device isolation film due to a difference in the polishing selectivity between the nitride film and the oxide film. It relates to a method for preventing that.

반도체 소자를 제조함에 있어서, 소자와 소자 사이의 전기적 분리를 위해 소자분리막을 형성하고 있으며, 이러한 소자분리막을 형성하기 위해 로코스(LOCOS) 및 STI(Shallow Trench Isolation) 공정이 이용되고 있다.In the manufacture of semiconductor devices, device isolation layers are formed for electrical separation between devices, and LOCOS and Shallow Trench Isolation (STI) processes are used to form such device isolation layers.

그런데, 로코스 공정에 의한 소자분리막은 그 상단 코너부에 새부리 형상의 버즈-빅(bird's-beak)이 발생되는 것과 관련해서 액티브 영역의 면적을 줄이는 단점을 갖는 바, 집적도 측면을 고려할 때, 그 이용에 한계를 갖게 되었다.However, the device isolation layer by the LOCOS process has a disadvantage of reducing the area of the active region in relation to the occurrence of bird's-beak having a beak shape at the upper corner thereof. There is a limit to the use.

따라서, 현재 대부분의 반도체 소자는 작은 폭으로 형성 가능한 STI 공정을 이용해서 소자분리막을 형성하고 있다.Therefore, at present, most semiconductor devices form a device isolation film using an STI process that can be formed in a small width.

이하에서는 도 1a 내지 도 1c를 참조해서 종래의 STI 공정을 이용한 반도체 소자의 소자분리막 형성방법을 설명하도록 한다.Hereinafter, a method of forming an isolation layer of a semiconductor device using a conventional STI process will be described with reference to FIGS. 1A to 1C.

도 1a를 참조하면, 실리콘 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한 다음, 상기 패드질화막과 패드산화막을 패터닝하여 필드 영역에 해당하는 기판 부분을 노출시킨다. 그런다음, 노출된 기판 필드 영역을 식각하여 소정 깊이의 트렌치를 형성하고, 이어서, 상기 트렌치를 매립하도록 기판 결과물 상에 트렌치 매립용 산화막(4)을 증착한다.Referring to FIG. 1A, a pad oxide film 2 and a pad nitride film 3 are sequentially formed on a silicon substrate 1, and then the pad nitride film and the pad oxide film are patterned to expose a substrate portion corresponding to a field region. The exposed substrate field region is then etched to form trenches of a predetermined depth, and then an oxide film 4 for filling trenches is deposited on the substrate product to fill the trench.

도 1b를 참조하면, 패드질화막(3)이 노출될 때까지 상기 산화막을 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP)하고, 이를 통해, 트렌치형의 소자분리막(4a)을 형성한다.Referring to FIG. 1B, the oxide film is chemical mechanical polished (CMP) until the pad nitride film 3 is exposed, thereby forming a trench isolation device 4a.

도 1c를 참조하면, 트렌치 식각시의 식각 장벽으로 이용된 패드질화막을 제거하고, 이후, 패드산화막이 제거되도록 후속 세정 공정을 수행함으로써, 소자분리막(4a)의 형성을 완성한다.Referring to FIG. 1C, the formation of the device isolation film 4a is completed by removing the pad nitride film used as an etch barrier during the trench etching, and then performing a subsequent cleaning process to remove the pad oxide film.

그러나, 종래의 STI 공정을 이용한 소자분리방법에 따르면, 패턴 밀도 차이에 따라 상대적으로 넓은 폭의 필드 영역에 형성된 소자분리막의 표면이 상대적으로 좁은 폭의 필드 영역에 형성된 소자분리막의 표면 보다 낮게 될 수 있으며, 특히, 질화막과 산화막간의 연마 선택비 차이로 인해 소자분리막의 표면에서 디싱 (dishing)이 발생됨으로써 소자 특성 저하가 유발된다.However, according to the conventional device isolation method using the STI process, the surface of the device isolation film formed in the relatively wide field region may be lower than the surface of the device isolation film formed in the relatively narrow field region according to the pattern density difference. In particular, dishing occurs on the surface of the device isolation film due to the difference in the polishing selectivity between the nitride film and the oxide film, resulting in deterioration of device characteristics.

자세하게, 일반적으로 트렌치 매립 산화막의 CMP는 패드질화막이 노출될 때까지 수행되는데, CMP시의 질화막(=패드질화막)의 제거 속도는 산화막(=트렌치 매립 산화막)의 제거 속도 보다 느리기 때문에, 도 1b에 도시된 바와 같이, CMP의 결과로 얻어진 소자분리막(4a)은 CMP의 버퍼막으로 이용된 패드질화막(3)에 비해 약간 낮은 높이를 갖게 된다.Specifically, CMP of the trench buried oxide film is generally performed until the pad nitride film is exposed, and the removal rate of the nitride film (= pad nitride film) at the time of CMP is slower than that of the oxide film (= trench buried oxide film). As shown, the device isolation film 4a obtained as a result of the CMP has a slightly lower height than the pad nitride film 3 used as the CMP buffer film.

이 경우, 후속하는 패드질화막의 제거시에 소자분리막의 표면 일부 두께가 함께 식각되고, 계속해서, 후속 세정 공정에서 필연적으로 산화막의 손실이 일어남으로써, 도 1c에 도시된 바와 같이, 소자분리막(4a)의 최종 높이는 기판 액티브 영역 표면 보다도 낮아지게 되고, 그래서, 소자 특성 저하가 유발된다.In this case, a part of the thickness of the surface of the device isolation film is etched together during the subsequent removal of the pad nitride film, and subsequently, the loss of the oxide film inevitably occurs in the subsequent cleaning process, as shown in FIG. 1C, as shown in FIG. 1C. ) Has a final height lower than that of the substrate active region surface, resulting in deterioration of device characteristics.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 질화막과 산화막간의 연마 선택비 차이에 기인된 소자분리막 표면에서의 디싱 발생에 의한 소자 특성 저하를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and is a device isolation film of a semiconductor device capable of preventing deterioration of device characteristics due to dishing at the surface of the device isolation film caused by the difference in polishing selectivity between the nitride film and the oxide film. The purpose is to provide a formation method.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A to 1C are cross-sectional views of processes for describing a method of forming a device isolation film of a semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.2A to 2D are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 실리콘 기판 22 : 패드산화막21 silicon substrate 22 pad oxide film

23 : 패드질화막 24 : 폴리실리콘막23 pad nitride film 24 polysilicon film

25 : HDP-산화막 25a : 소자분리막25: HDP-oxide film 25a: device isolation film

상기와 같은 목적을 달성하기 위하여, 본 발명은, 액티브 영역 및 필드 영역을 갖는 실리콘 기판 상에 트렌치 매립 산화막 CMP시의 버퍼막으로서 기능할 CMP 버퍼막을 형성하는 단계; 상기 CMP 버퍼막을 패터닝하여 필드 영역에 해당하는 기판 영역을 노출시키는 단계; 상기 노출된 기판 필드 영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 기판 결과물 상에 산화막을 증착하는 단계; 상기 CMP 버퍼막이 노출될 때까지 상기 산화막을 CMP하는 단계; 상기 CMP 버퍼막을 제거하는 단계; 및 상기 기판 결과물을 세정하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a CMP buffer film to function as a buffer film in the trench buried oxide film CMP on a silicon substrate having an active region and a field region; Patterning the CMP buffer layer to expose a substrate region corresponding to a field region; Etching the exposed substrate field region to form a trench; Depositing an oxide film on a substrate resultant to fill the trench; CMPing the oxide film until the CMP buffer film is exposed; Removing the CMP buffer layer; And it provides a device isolation film forming method of a semiconductor device comprising the step of cleaning the substrate.

여기서, 상기 CMP 버퍼막은 상기 산화막 보다 CMP 제거 속도가 빠른 물질막, 예컨데, 폴리실리콘막으로 이루어진다.Here, the CMP buffer film is made of a material film having a faster CMP removal rate than the oxide film, for example, a polysilicon film.

또한, 상기 CMP 버퍼막은 산화막 보다 CMP 제거 속도가 느린 질화막과 산화막 보다 CMP 제거 속도가 빠른 물질막, 예컨데, 폴리실리콘막의 적층막으로 이루어지며, 질화막과 폴리실리콘막은 각각 500∼700Å, 700∼900Å의 두께로 형성된다.The CMP buffer film may be formed of a nitride film having a lower CMP removal rate than an oxide film and a material film having a faster CMP removal rate than an oxide film, for example, a laminated film of a polysilicon film. It is formed in thickness.

본 발명에 따르면, CMP시의 버퍼막으로서 질화막과 폴리실리콘막의 적층막을 이용함으로써 소자분리막의 표면에서 디싱이 발생되는 것을 억제시킬 수 있으며, 그래서, 소자 특성 저하를 방지할 수 있다.According to the present invention, by using a laminated film of a nitride film and a polysilicon film as a buffer film at the time of CMP, it is possible to suppress the occurrence of dishing on the surface of the device isolation film, thereby preventing the deterioration of device characteristics.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.2A through 2D are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device according to an embodiment of the present invention.

도 2a를 참조하면, 실리콘 기판(21) 상에 패드산화막(22)을 형성하고, 상기 패드산화막(22) 상에 기판 트렌치 식각시의 식각 장벽으로 이용하면서 트렌치 매립 산화막 CMP시의 버퍼막으로 이용하기 위해 각각 500∼700Å 및 700∼900Å, 바람직하게 각각 600Å 및 800Å의 두께로 패드질화막(23)과 폴리실리콘막(24)을 차례로 증착한다. 이때, 상기 패드질화막(23)은 종래 보다 낮은 두께로 증착하며, 폴리실리콘막(24)은 감소된 패드질화막(23) 두께에 해당하는 두께로 증착한다.Referring to FIG. 2A, a pad oxide layer 22 is formed on a silicon substrate 21, and a pad oxide layer 22 is used as an etch barrier for substrate trench etching on the pad oxide layer 22 and used as a buffer layer for a trench buried oxide film CMP. To this end, the pad nitride film 23 and the polysilicon film 24 are sequentially deposited in a thickness of 500 to 700 mW and 700 to 900 mW, preferably 600 mW and 800 mW, respectively. In this case, the pad nitride layer 23 is deposited to a thickness lower than that of the prior art, and the polysilicon layer 24 is deposited to a thickness corresponding to the reduced thickness of the pad nitride layer 23.

여기서, 상기 패드질화막(23)은 트렌치 매립 산화막의 CMP시 산화막에 비해 느린 연마 속도를 갖는 반면, 상기 폴리실리콘막(24)은 산화막에 비해 빠른 연마 속도를 갖는다.Here, the pad nitride film 23 has a slower polishing rate than the oxide film during CMP of the trench buried oxide film, whereas the polysilicon film 24 has a faster polishing rate than the oxide film.

계속해서, 폴리실리콘막(24)과 패드질화막(23) 및 패드산화막(22)을 패터닝하여 필드 영역에 해당하는 기판 부분을 노출시키고, 노출된 기판 필드 영역을 소정 깊이 식각하여 트렌치를 형성한다. 그런다음, 트렌치를 완전 매립하도록 기판 결과물 상에 산화막, 예컨데, HDP(High Density Plasma)-산화막(25)을 증착한다.Subsequently, the polysilicon film 24, the pad nitride film 23, and the pad oxide film 22 are patterned to expose a substrate portion corresponding to the field region, and the exposed substrate field region is etched to a predetermined depth to form a trench. An oxide film, such as a High Density Plasma (HDP) -oxide film 25, is then deposited on the substrate resultant to completely fill the trench.

도 2b를 참조하면, 상기 폴리실리콘막(24)이 노출될 때까지 상기 HDP-산화막을 CMP하고, 이를 통해, 트렌치형의 소자분리막(25a)를 형성한다. 이때, 상기 폴리실리콘막(24)은 HDP-산화막, 즉, 산화막에 비해 CMP시의 제거 속도가 빠르므로 소자분리막(25a)의 표면은 종래의 그것과는 달리 오히려 중심부가 가장자리 보다 높은 형태가 된다.Referring to FIG. 2B, the HDP-oxide film is CMP until the polysilicon film 24 is exposed, thereby forming a trench isolation device 25a. At this time, since the polysilicon film 24 has a faster removal rate at the time of CMP than the HDP-oxide film, that is, the oxide film, the surface of the device isolation layer 25a has a higher center portion than the edge thereof, unlike the conventional one. .

도 2c를 참조하면, HDP-산화막의 CMP시에 연마정지층으로 이용된 폴리실리콘막을 식각 제거한다. 이때, 상기 폴리실리콘막의 제거로 인해 소자분리막(25a)의 중심부 높이는 가자장리에 비해 더욱 높아지게 된다.Referring to FIG. 2C, the polysilicon film used as the polishing stop layer at the time of CMP of the HDP-oxide film is etched away. At this time, due to the removal of the polysilicon film, the height of the central portion of the device isolation layer 25a is higher than that of the Gaza gate.

도 2d를 참조하면, 공지의 공정에 따라 패드질화막을 제거한다. 그런다음, 기판 결과물에 대해 세정 공정을 수행하여 패드산화막을 포함한 이물질 등을 제거하고, 이 결과로서, 소자분리막(25a)의 형성을 완성한다.Referring to FIG. 2D, the pad nitride film is removed according to a known process. Then, a cleaning process is performed on the substrate resultant to remove foreign matters including the pad oxide film, and as a result, the formation of the device isolation film 25a is completed.

여기서, 산화막의 제거 속도가 질화막의 그것 보다 빠른 것과 관련해서 패드질화막의 제거시 소자분리막의 중심부 높이가 가장자리 보다 낮아지는 것이 일반적이지만, 본 발명의 경우 이전 공정 단계에서 소자분리막의 중심부 높이를 가장자리 보다 높게 유지시켰기 때문에 패드질화막의 제거시 소자분리막의 중심부 높이가 가장자리 보다 상대적으로 낮아지는 현상을 방지할 수 있다. 따라서, 본 발명은 CMP 버퍼막의 변경을 통해 소자분리막 표면에서의 디싱 발생을 방지할 수 있다.Here, in relation to the removal rate of the oxide film being faster than that of the nitride film, the height of the center of the device isolation film is lower than the edge when the pad nitride film is removed. Since it is maintained high, the phenomenon that the height of the center of the device isolation layer is relatively lower than the edges when the pad nitride layer is removed can be prevented. Therefore, the present invention can prevent dishing on the surface of the device isolation film by changing the CMP buffer film.

한편, 전술한 본 발명의 실시예에 있어서, CMP시의 버퍼막은 질화막과 폴리실리콘막의 적층막을 이용하였지만, 폴리실리콘막의 단일막도 이용 가능하며, 또한, 폴리실리콘막 이외에 산화막과 연마 선택비를 갖는 물질, 보다 정확하게는 산화막 보다 빠른 제거 속도를 갖는 물질을 단독, 또는 질화막과의 적층막으로 이용하는 것도 가능하다.On the other hand, in the above-described embodiment of the present invention, a buffer film in CMP is used as a laminated film of a nitride film and a polysilicon film, but a single film of a polysilicon film can also be used, and in addition to the polysilicon film, an oxide film and a polishing selectivity It is also possible to use a material, more precisely, a material having a faster removal rate than the oxide film alone or as a laminated film with the nitride film.

또한, 질화막과 폴리실리콘막의 적층막인 경우, 질화막과 폴리실리콘막의 두께 비율은 단순히 종래의 패드질화막 두께에 대응하는 두께가 아닌 CMP시의 제거 속도를 고려한 두께로 적절하게 조절한다.In addition, in the case of a laminated film of a nitride film and a polysilicon film, the thickness ratio of the nitride film and the polysilicon film is appropriately adjusted to a thickness in consideration of the removal rate during CMP, not just the thickness corresponding to the conventional pad nitride film thickness.

이상에서와 같이, 본 발명은 트렌치 매립 산화막 CMP시의 버퍼막으로서 질화막과 산화막 보다 CMP에 의한 제거 속도가 빠른 폴리실리콘막의 적층막을 적용함으로써 최종적인 소자분리막 표면에서의 디싱 발생을 방지할 수 있다.As described above, the present invention can prevent the occurrence of dishing on the surface of the final isolation layer by applying a laminated film of a nitride film and a polysilicon film having a faster removal rate by CMP than the oxide film as a buffer film in the trench buried oxide film CMP.

따라서, 소자분리막 자체의 신뢰성을 확보할 수 있음은 물론 STI 공정의 신뢰성도 확보할 수 있고, 나아가, 소자 특성을 향상시킬 수 있다.Therefore, not only the reliability of the device isolation film itself but also the reliability of the STI process can be secured, and further, device characteristics can be improved.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims (6)

액티브 영역 및 필드 영역을 갖는 실리콘 기판 상에 트렌치 매립 산화막 CMP시의 버퍼막으로서 기능할 CMP 버퍼막을 형성하는 단계;Forming a CMP buffer film on the silicon substrate having the active region and the field region to function as a buffer film in the trench buried oxide film CMP; 상기 CMP 버퍼막을 패터닝하여 필드 영역에 해당하는 기판 영역을 노출시키는 단계;Patterning the CMP buffer layer to expose a substrate region corresponding to a field region; 상기 노출된 기판 필드 영역을 식각하여 트렌치를 형성하는 단계;Etching the exposed substrate field region to form a trench; 상기 트렌치를 매립하도록 기판 결과물 상에 산화막을 증착하는 단계;Depositing an oxide film on a substrate resultant to fill the trench; 상기 CMP 버퍼막이 노출될 때까지 상기 산화막을 CMP하는 단계;CMPing the oxide film until the CMP buffer film is exposed; 상기 CMP 버퍼막을 제거하는 단계; 및Removing the CMP buffer layer; And 상기 기판 결과물을 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And cleaning the substrate resultant device. 제 1 항에 있어서, 상기 CMP 버퍼막은 상기 산화막 보다 CMP 제거 속도가 빠른 물질막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the CMP buffer layer is formed of a material film having a faster CMP removal rate than the oxide film. 제 1 항 또는 제 2 항에 있어서, 상기 CMP 버퍼막은 폴리실리콘막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the CMP buffer layer is formed of a polysilicon film. 제 1 항에 있어서, 상기 CMP 버퍼막은 상기 산화막 보다 CMP 제거 속도가 느린 질화막과 상기 산화막 보다 CMP 제거 속도가 빠른 물질막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리방법.The method of claim 1, wherein the CMP buffer layer comprises a nitride film having a lower CMP removal rate than the oxide film and a laminated film having a CMP removal rate higher than that of the oxide film. 제 1 항 또는 제 4 항에 있어서, 상기 CMP 버퍼막은 상기 산화막 보다 CMP 제거 속도가 느린 질화막과 상기 산화막 보다 CMP 제거 속도가 빠른 폴리실리콘막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리방법.5. The method of claim 1 or 4, wherein the CMP buffer film comprises a laminated film of a nitride film having a lower CMP removal rate than the oxide film and a polysilicon film having a faster CMP removal rate than the oxide film. 제 5 항에 있어서, 상기 질화막과 폴리실리콘막은The method of claim 5, wherein the nitride film and the polysilicon film 각각 500∼700Å 및 700∼900Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리방법.A device isolation method for a semiconductor device, characterized in that it is formed at a thickness of 500 to 700 Å and 700 to 900 각각, respectively.
KR1020020065084A 2002-10-24 2002-10-24 Method for forming isolation layer of semiconductor device KR20040036758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020065084A KR20040036758A (en) 2002-10-24 2002-10-24 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020065084A KR20040036758A (en) 2002-10-24 2002-10-24 Method for forming isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR20040036758A true KR20040036758A (en) 2004-05-03

Family

ID=37335399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020065084A KR20040036758A (en) 2002-10-24 2002-10-24 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR20040036758A (en)

Similar Documents

Publication Publication Date Title
KR100307651B1 (en) Manufacturing method of semiconductor device
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
KR20040036757A (en) Isolation method of semiconductor device using shallow trench isolation process
KR100289663B1 (en) Device Separator Formation Method of Semiconductor Device
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR20050028618A (en) Method for forming isolation layer of semiconductor device
KR20040036758A (en) Method for forming isolation layer of semiconductor device
KR100632034B1 (en) Method for fabricating a field oxide in a semiconductor device
KR100732737B1 (en) Method for forming isolation layer of semiconductor device
KR100469763B1 (en) Method for forming isolation of semiconductor device
KR20040038145A (en) Method for forming isolation layer of semiconductor device
KR100652288B1 (en) Method for fabricating a field oxide in a semiconductor device
KR20010008607A (en) Method of forming isolation layer in semiconductor device
KR20020002164A (en) Method of forming isolation layer of semiconductor device
KR100900244B1 (en) Method for forming isolation layer of semiconductor device
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR101006510B1 (en) Method for forming isolation layer of semiconductor device
KR100580042B1 (en) Method for preventing dishing during a chemical mechanical polishing process
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR20000065984A (en) method of trench isolation in semiconductor device
KR20050119412A (en) Shallow trench isolation layer preventable leakage current and method for forming the same
KR20020066262A (en) Method for planation in semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device
KR20040056854A (en) Formation method of trench in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination