KR20040034071A - 통합 시뮬레이션 시스템 - Google Patents

통합 시뮬레이션 시스템 Download PDF

Info

Publication number
KR20040034071A
KR20040034071A KR1020020064127A KR20020064127A KR20040034071A KR 20040034071 A KR20040034071 A KR 20040034071A KR 1020020064127 A KR1020020064127 A KR 1020020064127A KR 20020064127 A KR20020064127 A KR 20020064127A KR 20040034071 A KR20040034071 A KR 20040034071A
Authority
KR
South Korea
Prior art keywords
library
simulation
simulation model
interface
model library
Prior art date
Application number
KR1020020064127A
Other languages
English (en)
Inventor
고영철
장성영
김태완
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020020064127A priority Critical patent/KR20040034071A/ko
Publication of KR20040034071A publication Critical patent/KR20040034071A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 GUI 기능을 담당하는 메인 프로그램부와 모델링을 통한 회로 시뮬레이션을 수행하는 시뮬레이션 모델 라이브러리로 이원화하고, 자동화 저작도구를 사용하여 이들 간에 인터페이스를 자동으로 형성함으로써 시뮬레이션 환경을 신속하고 용이하게 구축할 수 있도록 한 통합 시뮬레이션 시스템에 관한 것이다.
본 발명에 따른 통합 시뮬레이션 시스템은, 실제 전력회로를 수치적으로 모델링(Modeling)한 알고리즘(Algorithm)이 내장되어 설계자로부터 입력받은 설계치에 따라 출력결과를 생성하는 시뮬레이션 모델 라이브러리(Simulation Model Library); 및 상기 시뮬레이션 모델 라이브러리와의 인터페이스(Interface)를 자동적으로 구성하여 설계자로부터 입력받은 설계치를 상기 시뮬레이션 모델 라이브러리에 제공하거나 상기 시뮬레이션 모델 라이브러리에서 생성된 출력결과를 설계자에게 출력하는 메인 프로그램부(Main Program)가 구비된다.

Description

통합 시뮬레이션 시스템{Integration Simulation System}
본 발명은 통합 시뮬레이션 시스템에 관한 것으로서, 보다 상세하게는 전력회로에 대한 시뮬레이션 환경의 구축을 신속하게 수행할 수 있도록 한 통합 시뮬레이션 시스템에 관한 것이다.
일반적으로, 전력전자 분야에서 하드웨어의 개발시에 전력회로 설계자는 여러가지로 하드웨어의 사양을 변경시키면서 회로를 설계한다.
이러한 회로 설계에 있어서 회로 모델링(Modeling)을 통한 시뮬레이션(Simulation)은 필수적인 요소로 매우 중요한 부분을 차지하며, 시스템개발에 있어 꼭 필요한 개발 환경 중의 하나이다.
따라서, 현재 전력회로의 설계를 위한 많은 상용 시뮬레이션 시스템이 개발되어 있으나, 전력회로 설계자의 다양한 요구조건, 개발자의 시스템 및 개발 환경과 맞지 않아 업체 또는 개발자에 따라 각각의 시뮬레이션 프로그램을 개발하여 사용하고 있다.
그러나, 이러한 시뮬레이션 프로그램의 개발은 많은 시간을 소모하며, 실제 시뮬레이션 프로그램의 알고리즘(Algorithm) 보다는 GUI(Graphic User Interface) 개발 비중이 훨씬 높아 제품의 개발기간이 지연되고 개발비가 증대되는 단점이 있다.
또한, 시뮬레이션 시스템의 사용자는 시뮬레이션 알고리즘 뿐만 아니라, 시뮬레이션 프로그램 전반에 대하여 숙지하여야 함으로 프로그램의 습득시간이 길고, 기술 전수 및 관리에 어려움이 따르는 등의 문제점이 있다.
이에, 본 발명의 목적은 GUI 기능을 담당하는 메인 프로그램부와 모델링을 통한 회로 시뮬레이션을 수행하는 시뮬레이션 모델 라이브러리로 이원화하고, 자동화 저작도구를 사용하여 이들 간에 인터페이스를 자동으로 형성함으로써 시뮬레이션 환경을 신속하고 용이하게 구축할 수 있도록 한 통합 시뮬레이션 시스템을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 통합 시뮬레이션 시스템은, 실제 전력회로를 수치적으로 모델링(Modeling)한 알고리즘(Algorithm)이 내장되어 설계자로부터 입력받은 설계치에 따라 출력결과를 생성하는 시뮬레이션 모델 라이브러리(Simulation Model Library); 및 상기 시뮬레이션 모델 라이브러리와의 인터페이스(Interface)를 자동적으로 구성하여 설계자로부터 입력받은 설계치를 상기 시뮬레이션 모델 라이브러리에 제공하거나 상기 시뮬레이션 모델 라이브러리에서 생성된 출력결과를 설계자에게 출력하는 메인 프로그램부(Main Program)가 구비된다.
도 1은 본 발명의 실시예에 따른 통합 시뮬레이션 시스템의 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 설계자 20 : 메인 프로그램부
22 : GUI 24 : 라이브러리 저작도구
30 : 시뮬레이션 모델 라이브러리 32 : 라이브러리 인터페이스
34 : 라이브러리 코어
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 통합 시뮬레이션 시스템의 블록 구성도이다.
도 1을 참조하여 설명하면, 본 발명에 따른 통합 시뮬레이션 시스템은 크게 두 부분으로 구분되는데, 첫째 GUI(Graphic User Interface) 기능을 담당하는 메인 프로그램부(Main Program)(20)와, 둘째 모델링(Modeling)을 통한 회로 시뮬레이션(Simulation)을 수행하는 시뮬레이션 모델 라이브러리(Simulation Model Library)(30)로 이원화되어 구성된다.
상기 메인 프로그램부(20)는 후술되는 시뮬레이션 모델 라이브러리(30)와의 연결을 위한 인터페이스(Interface)를 자동적으로 구성하는 한편, 설계자(10)로부터 입력받은 설계치를 시뮬레이션 모델 라이브러리(30)에 제공하거나, 시뮬레이션 모델 라이브러리(30)에서 생성된 회로 시뮬레이션 출력결과를 설계자(10)에게 제공한다.
이때, 상기 메인 프로그램부(20)는 GUI(22)와 라이브러리 저작도구(24)로 구성되는데, 상기 GUI(22)는 외부 설계자(10)로부터 설계치를 입력받거나 설계자(10)에게 출력결과를 그래픽컬(Graphical)하게 보여주는 기능을 수행한다.
또한, 상기 라이브러리 저작도구(24)는 시뮬레이션 모델 라이브러리(30)와의 연결을 위한 인터페이스를 수행한다.
상기 라이브러리 저작도구(24)는 상기 시뮬레이션 모델 라이브러리(30)에 후술되는 라이브러리 코어(Library Core)(34)의 특성에 대한 다양한 조건에 따라 상기 시뮬레이션 모델 라이브러리(30)에 라이브러리 인터페이스(Library Interface)(32)를 자동적으로 생성함으로써 메인 프로그램부(20)와 시뮬레이션 모델 라이브러리(30) 간의 인터페이스를 형성한다.
한편, 상기 시뮬레이션 모델 라이브러리(30)는 실제 전력회로를 수치적으로 모델링한 알고리즘(Algorithm)이 내장되고, 상기 내장된 알고리즘을 이용하여 설계자(10)로부터 입력받은 설계치에 따라 회로 시뮬레이션 출력결과를 생성한다.
이때, 상기 시뮬레이션 모델 라이브러리(30)는 라이브러리 인터페이스(32)와 라이브러리 코어(34)로 구성되는데, 상기 라이브러리 코어(34)는 모델링되는 전력회로에 따라 다양하게 변경되는 파라미터(Parameter) 및 출력 아이템(Item)을 이용하여 회로 설계를 위한 시뮬레이션을 생성한다.
또한, 상기 라이브러리 인터페이스(32)는 라이브러리 코어(34)의 특성에 따라 라이브러리 코어(34)와 상기 메인 프로그램부(20) 간의 연결을 위해 인터페이스 조건을 맞추어 준다.
상술한 바와 같은 통합 시뮬레이션 시스템에서, 상기 메인 프로그램부(20)는 변화되지 않고 고정적이며, 시뮬레이션 모델 라이브러리(30)는 모델링되는 전력회로에 따라 다양하게 변경된다.
이러한 다양한 시뮬레이션 모델 라이브러리(30)와 메인 프로그램부(20) 간의 인터페이스는 라이브러리 인터페이스(32)에 의해 맞추어 진다. 즉, 상기 라이브러리 인터페이스(32)는 다양한 종류의 시뮬레이션 모델 라이브러리(30)에 대하여 동일한 인터페이스 즉, 라이브러리 호출(Library Call)를 메인 프로그램부(20)에 제공한다.
그리고, 이러한 라이브러리 인터페이스(32)는 메인 프로그램부(10)의 라이브러리 저작도구(24)에 의해 생성된다.
상기 라이브러리 저작도구(24)는 라이브러리 코어(34)의 특성에 대한 다양한 조건을 입력받아 상기 라이브러리 인터페이스(32)를 생성한다. 예를 들면, 라이브러리 코어(34)의 동작 특성을 결정하기 위한 여러 파라미터와, 라이브러리 코어(34)의 동작 특성을 설계자(10)에게 출력하기 위한 여러 출력 아이템(Item)을 입력받는다.
상기 라이브러리 저작도구(24)는 입력된 라이브러리 코어(34)의 특성에 따라 메인 프로그램부(20)와 라이브러리 코어(34)를 연결시켜 주는 라이브러리 인터페이스(32)를 생성한다.
이렇게 생성된 라이브러 인터페이스(32)의 소스 코드(Source Code) 및 라이브러리 코어(34)의 소스 코드를 같이 컴파일(Compile) 및 링크(Link)시킴으로써 메인 프로그램부(20)와 연결시켜 인터페이스를 수행한다.
따라서, 본 발명에 따른 통합 시뮬레이션 시스템을 사용하면 개발자는 시뮬레이션 프로그램을 개발하는 과정에서 설계에 필요한 시간이 비교적 많이 소모되는 GUI(22)를 제외한 알고리즘 만을 제작하면 됨으로 프로그램의 개발기간을 단축시키고, 개발비를 절감시킬 수 있다.
또한, 이원화된 GUI(22)와 시뮬레이션 모델 라이브러리(30)로 인해 프로그램의 활용성 및 개발효율을 증대시킬 수 있으며, 이로 인한 시뮬레이션 프로그램의 기술전수 및 관리가 용이하게 이루어질 수 있다.
이상에서 설명한 것은 본 발명에 따른 통합 시뮬레이션 시스템에 대한 하나의 실시예에 불과한 것으로서, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 통합 시뮬레이션 시스템은 다음과 같은 효과가 있다.
첫째, GUI 기능을 담당하는 메인 프로그램부와 모델링을 통한 회로 시뮬레이션을 수행하는 시뮬레이션 모델 라이브러리로 이원화하고, 라이브러리 저작도구를 사용하여 이들 간에 인터페이스를 수행함으로써 설계 과정에서 GUI를 제외한 알고리즘 만을 제작하면 됨으로 프로그램의 개발기간을 단축시켜 시뮬레이션 환경을 신속하고 용이하게 구축할 수 있는 효과가 있다.
둘째, 이원화된 GUI와 시뮬레이션 모델 라이브러리로 인해 프로그램의 활용성 및 개발효율을 증대시킬 수 있으며, 이로 인한 시뮬레이션 프로그램의 개발, 기술전수 및 관리가 용이한 잇점이 있다.

Claims (3)

  1. 실제 전력회로를 수치적으로 모델링(Modeling)한 알고리즘(Algorithm)이 내장되어 설계자로부터 입력받은 설계치에 따라 출력결과를 생성하는 시뮬레이션 모델 라이브러리(Simulation Model Library); 및
    상기 시뮬레이션 모델 라이브러리와의 인터페이스(Interface)를 자동적으로 구성하여 설계자로부터 입력받은 설계치를 상기 시뮬레이션 모델 라이브러리에 제공하거나 상기 시뮬레이션 모델 라이브러리에서 생성된 출력결과를 설계자에게 출력하는 메인 프로그램부(Main Program)가 구비됨을 특징으로 하는 통합 시뮬레이션 시스템.
  2. 청구항 1에 있어서, 상기 시뮬레이션 모델 라이브러리는,
    모델링되는 전력회로에 따라 다양하게 변경되는 파라미터(Parameter) 및 출력 아이템(Item)을 이용하여 회로 설계를 위한 시뮬레이션을 생성하는 라이브러리 코어(Library Core)와,
    상기 라이브러리 코어의 특성에 따라 라이브러리 코어와 상기 메인 프로그램부 간의 연결을 위해 인터페이스 조건을 맞추어 주는 라이브러리 인터페이스(Library Interface)로 구성됨을 특징으로 하는 통합 시뮬레이션 시스템.
  3. 청구항 1에 있어서, 상기 메인 프로그램부는,
    상기 설계자의 설계치를 입력받거나 설계자에게 출력결과를 그래픽컬(Graphical)하게 보여주는 GUI(Graphic User Interface)와,
    상기 시뮬레이션 모델 라이브러리에 라이브러리 코어의 특성에 대한 다양한 조건에 따라 라이브러리 인터페이스를 자동적으로 생성하는 라이브러리 저작도구로 구성됨을 특징으로 하는 통합 시뮬레이션 시스템.
KR1020020064127A 2002-10-21 2002-10-21 통합 시뮬레이션 시스템 KR20040034071A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020064127A KR20040034071A (ko) 2002-10-21 2002-10-21 통합 시뮬레이션 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020064127A KR20040034071A (ko) 2002-10-21 2002-10-21 통합 시뮬레이션 시스템

Publications (1)

Publication Number Publication Date
KR20040034071A true KR20040034071A (ko) 2004-04-28

Family

ID=37333445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020064127A KR20040034071A (ko) 2002-10-21 2002-10-21 통합 시뮬레이션 시스템

Country Status (1)

Country Link
KR (1) KR20040034071A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611098B1 (ko) * 2003-12-12 2006-08-09 한국전자통신연구원 인터페이스 표준 모델을 이용한 위성 시뮬레이션 모델링시스템
KR100612818B1 (ko) * 2004-01-15 2006-08-18 주식회사 영일교육시스템 통신 시뮬레이션 프로그램이 저장된 저장 매체 및 통신시뮬레이션 시스템
KR100888418B1 (ko) * 2007-03-27 2009-03-11 (주)프레이맥스 그래픽 사용자 인터페이스를 이용한 설계 장치, 방법 및이를 구현하기 위한 프로그램을 기록한 기록매체
KR101226705B1 (ko) * 2011-04-21 2013-02-28 주식회사 에코시안 건물 에너지 시뮬레이션의 연동 입력 시스템
KR101394702B1 (ko) * 2009-04-13 2014-05-15 한국수력원자력 주식회사 프로그램 기반의 시뮬레이터 및 시뮬레이션 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611098B1 (ko) * 2003-12-12 2006-08-09 한국전자통신연구원 인터페이스 표준 모델을 이용한 위성 시뮬레이션 모델링시스템
KR100612818B1 (ko) * 2004-01-15 2006-08-18 주식회사 영일교육시스템 통신 시뮬레이션 프로그램이 저장된 저장 매체 및 통신시뮬레이션 시스템
KR100888418B1 (ko) * 2007-03-27 2009-03-11 (주)프레이맥스 그래픽 사용자 인터페이스를 이용한 설계 장치, 방법 및이를 구현하기 위한 프로그램을 기록한 기록매체
KR101394702B1 (ko) * 2009-04-13 2014-05-15 한국수력원자력 주식회사 프로그램 기반의 시뮬레이터 및 시뮬레이션 방법
KR101226705B1 (ko) * 2011-04-21 2013-02-28 주식회사 에코시안 건물 에너지 시뮬레이션의 연동 입력 시스템

Similar Documents

Publication Publication Date Title
Vidal et al. A co-design approach for embedded system modeling and code generation with UML and MARTE
Mokhov et al. Conditional partial order graphs: Model, synthesis, and application
JP4896243B2 (ja) マスクプログラム可能なロジックデバイスをプログラムする方法およびその方法によってプログラムされたデバイス
US7203632B2 (en) HDL co-simulation in a high-level modeling system
CN1885295B (zh) 使用逻辑单元建置集成电路
KR100992025B1 (ko) 멀티-사이클 클록 게이팅 방법
US8141011B1 (en) Hardware description language code generation from a state diagram
JP5475996B2 (ja) モデル化およびシミュレーション方法
US20130282358A1 (en) Modifying a Virtual Processor Model for Hardware/Software Simulation
US8296699B1 (en) Method and system for supporting both analog and digital signal traffic on a single hierarchical connection for mixed-signal verification
JP2009535718A (ja) 同期回路設計の表現から非同期回路設計の表現へおよび非同期回路設計の表現から同期回路設計の表現への自動変換を実行するためのシステムおよび方法
JPH1173302A (ja) グリッチ分析と低減に重点をおいたレジスタトランスファレベルの電力消費最適化回路、方法、及び記録媒体
US8082530B1 (en) Power estimation in high-level modeling systems
Lindgren et al. Low power optimization technique for BDD mapped circuits
Guo et al. Pillars: An integrated CGRA design framework
US7685555B1 (en) Macro inference within electronic design automation tools using hardware description language templates
KR20040034071A (ko) 통합 시뮬레이션 시스템
KR101460794B1 (ko) 미디어 아트 콘텐츠 생성 방법 및 시스템
Pham et al. EFCAD—An embedded FPGA CAD tool flow for enabling on-chip self-compilation
Kinage et al. Design and implementation of FPGA soft core processor for low power multicore Embedded system using VHDL
CN102033772A (zh) 用于fpga映射的电路改写指令系统
Saifhashemi et al. Logical equivalence checking of asynchronous circuits using commercial tools
Ifill et al. The use of B to specify, design and verify hardware
Robertson et al. Timing verification of dynamically reconfigurable logic for the Xilinx Virtex FPGA series
CN117521569B (zh) 芯片功能仿真方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination