KR20040031179A - 디지털 티브이의 트렐리스 복호 장치 및 방법 - Google Patents

디지털 티브이의 트렐리스 복호 장치 및 방법 Download PDF

Info

Publication number
KR20040031179A
KR20040031179A KR1020020060556A KR20020060556A KR20040031179A KR 20040031179 A KR20040031179 A KR 20040031179A KR 1020020060556 A KR1020020060556 A KR 1020020060556A KR 20020060556 A KR20020060556 A KR 20020060556A KR 20040031179 A KR20040031179 A KR 20040031179A
Authority
KR
South Korea
Prior art keywords
trellis
viterbi
group
viterbi decoding
metric
Prior art date
Application number
KR1020020060556A
Other languages
English (en)
Inventor
신종웅
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020060556A priority Critical patent/KR20040031179A/ko
Publication of KR20040031179A publication Critical patent/KR20040031179A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

디지털 텔레비전 케이블 시스템의 하나인 ITU-T J.83 Annex B 시스템의 트렐리스 복호기에서 비터비 동기를 검출하여 비터비 디코딩을 수행하는 장치 및 방법에 관한 것으로서, 특히 비터비 디코더에서 출력되는 특정 트릴레스 그룹의 최대 패스 메트릭과 최소 패스 메트릭의 차이가 동기가 어긋났을 때 최소가 되고, 동기가 이루어졌을 때 최대가 되는 것을 이용하여 비터비 동기를 검출함으로써, 입력된 심볼의 5비트마다 3개의 더미 값을 정확하게 삽입할 수 있으며 이로 인해 비터비 복호를 정확하게 수행할 수 있다.

Description

디지털 티브이의 트렐리스 복호 장치 및 방법{Apparatus and method for decoding trellis in digital TV}
본 발명은 디지털 텔레비전 케이블 시스템에 관한 것으로서, 특히 트렐리스 복호기에서 비터비 동기 신호를 검출하여 트렐리스 복호를 수행하는 장치 및 방법에 관한 것이다.
디지털 텔레비전 케이블 시스템에 대한 ITU-T 권고안에는 4가지 타입(즉, Annexes A,B,C and D)이 있다.
이중 ITU-T J.83 Annex B 시스템은 디지털 멀티 서비스 텔레비전 분배 시스템에 대한 구조 프레이밍(framing structure), 채널 코딩, 채널 변조등에 대해 설명하며, 64와 256-QAM(Quadrature Amplitude Modulation) 둘다를 지원한다.
도 1은 이러한 ITU-T J.83 Annex B 시스템의 구성 블록도이다.
도 1을 보면, 송신기는 MPEG-2 동기 부호기(101-1), FEC 부호기(101-2), 및 QAM 변조기(101-3)로 구성되고, 수신기는 QAM 복조기(102-1), FEC 복호기(102-2), 및 MPEG-2 동기 복호기(102-3)로 구성된다.
상기 송신기를 보면, 상기 MPEG-2 동기 부호기(101-1)로 입력되는 MPEG-2 트랜스포트는 188바이트의 길이를 갖는 패킷들로 구성되어 있는데, 이 패킷들은 모두 4바이트의 패킷 헤더를 갖고 있다. 이 패킷 헤더의 맨 처음 1 바이트는 동기 바이트로 모든 패킷에 대하여 동일한 값 Ox47을 갖는다. 따라서, 188 바이트마다 규칙적으로 반복되는 동기 바이트를 찾아야 입력되는 모든 패킷의 시작을 알 수 있게되고, 수신측에서는 정상적으로 복조 과정을 수행할 수 있게된다.
따라서, 상기 MPEG-2 동기 부호기(101-1)는 패킷 단위로 입력되는 MPEG-2 트랜스포트 스트림에 대해 송수신측간의 패킷 동기화를 이루기 위한 패리티 검사 패턴을 생성하여 FEC(Forward Error Correction) 부호기(101-2)로 출력한다. 상기 FEC 부호기(101-2)는 상기 MPEG-2 동기 부호기(101-1)의 출력에 대해 순방향 에러 정정 알고리즘을 수행하여 채널에 의한 신뢰성있는 데이터를 얻을 수 있도록 한다.
즉, 상기 FEC 부호기(101-2)는 연접 부호화(concatenated coding) 기법을 사용하여 외부 부호어(outer code)는 T개의 에러 정정 능력을 갖는 리드 솔로몬(Reed Solomon ; R-S) 부호어를 사용하고, 내부 부호어(inne coder)는 부호화된 변조 부호를 생성하는 트렐리스 부호화 변조(Trellis Coded Modulation ; TCM) 부호어를 사용하여 내부 디코더에서 정정못한 에러를 외부 디코더에서 정정하도록 함으로써, 통상적으로 에러율이 거의 0이 되도록 한다.
상기 FEC 부호기(101-2)에서 출력된 FEC 부호는 QAM 변조기(101-3)를 통해 QAM 변조된 후 RF 신호로서 케이블 채널을 통해 수신기로 전송된다. 상기 QAM 변조기(101-3)는 64-QAM 모드와 256-QAM 모드를 지원한다.
상기 수신기는 송신기의 반대 과정으로 복조를 수행하는데, QAM 복조기(102-1), FEC 복호기(102-2), 및 MPEG-2 동기 복호기(102-3)를 통해 수행된다.
도 2는 상기 FEC 부호기(101-2)의 구성 블록도로서, RS 부호기(201), 인터리버(202), 랜더마이저(203), 및 트렐리스 부호기(204)로 구성된다.
상기 R-S 부호기(201)는 MPEG-2 트랜스포트 스트림을 (128,122) R-S 블록 코드를 사용하여 부호화한다. 상기 (128, 122) R-S 블록 코드는 블록당 128개의 심볼로 구성되고 그 중 122심볼만이 정보 심볼이고 6심볼은 에러정정을 위한 패리티이므로 RS 블록당 최대 3개의 심볼까지 에러정정한다. 상기 R-S 블록 코드는 64-QAM 모드와 256-QAM 모드에서 동일하게 이용된다.
상기 인터리버(202)는 (128,122) R-S 블록 코드를 길쌈 인터리빙 처리하여 데이터 스트림을 재배열한다. 상기 인터리버(202)는 채널 전송시 발생된 연속된 에러심볼(군집에러, burst errors)에 효율적으로 대처하기 위한 것이다. 길쌈 인터리버 구조는 64-QAM 모드와 256-QAM 모드에서 프로그램 가능한 구조(programmable structure) 즉, 다양한 인터리빙 모드를 지원한다.
상기 랜더마이저(203)는 인터리빙 처리된 데이터가 특정한 패턴을 갖지 않도록 랜덤화시켜 RF 변조된 신호가 다른 채널과 혼신되는 것을 막고 수신측에서 동기를 추출할 수 있도록 해준다. 즉, 수신측과 약속된 의사잡음코드를 발생시켜 입력된 데이터와 더해주므로써 랜덤화된 데이터를 출력한다.
상기 트렐리스 부호기(204)는 트렐리스 부호화 변조(TCM)를 수행한다. 상기 TCM은 대역폭이 제한된 전송로(bandwidth-limited channel)에서 높은 부호화이득(coding gain)을 얻기 위한 채널 부호화 기법으로서, 부호화 기술과 변조 기술을 결합하여 구현된다.
상기 FEC 복호기(102-2)는 도 2의 FEC 부호기(101-2)의 역과정 즉, 도 3에서와 같이 트렐리스 복호기(301), 디랜더마이저(302), 디인터리버(303), 및 R-S 복호기(304)를 통해 FEC 복호를 수행한다. 여기서, 상기 트렐리스 복호기(301)는 입력되는 신호에 대해 비터비 복호를 수행한다.
도 4는 상기 도 2의 트렐리스 부호기(204)의 상세 블록도로서, 그 중 256-QAM 모드의 TCM 구조에 대한 것이다.
즉, 데이터 포맷터(401)는 랜더마이저(203)에서 출력되는 랜덤화된 4개의 RS심볼(38bits)의 비트를 일정한 규칙에 따라 그룹 M1∼M8로 구분하여 출력하고, 상기 그룹 M1∼M6는 부호화되지 않고 256-QAM 맵퍼(403)로 제공되며, 상기 그룹 M7,M8는 부호화되어 256-QAM 맵퍼(403)로 제공된다.
상기 그룹 M7,M8은 차동 부호기(Differential Encoder)(402-1)와 길쌈부호기(402-2,402-3)를 포함한 부호기(402)를 통하여 이진 길쌈부호화 되기 전에 차동 부호화된다. 여기서, 길쌈 부호화전에 차동 부호기(402-1)에서 차동 부호화로 전처리하는 이유는 연속 심볼마다 90°위상 천이를 갖도록 하여 간략 반송파 위상 추적을 가능케 하기 위함이다.
상기 트렐리스 부호기의 데이터 포맷터(401)로 입력되는 데이터는 도 5b와 같이 38비트이다. 도 5b의 입력 비트스트림은 부호화되지 않는 그룹 M1∼M6과 부호화되는 그룹 M7∼M8로 나뉘어 도 5a와 같은 포맷을 이룬다.
즉, 5클럭을 주기로 하여 4클럭동안 M7=A0,A4,A8,A12, M8=B0,B4,B8,B12비트스트림이 부호기(402)로 입력되어 90°위상불변 차동 부호화된 후, 길쌈 부호화기(402-2,402-3)에서 각각 4/5 펑쳐드된 이진 길쌈 부호화 되어 Q,I로서, 5클럭 동안 QAM 맵퍼(403)로 출력된다. 따라서, 상기 QAM 맵퍼(403)는 부호화되지 않은 그룹 M1∼M6, Q,I의 비트스트림을 매 클럭마다 입력받아 8비트의 256-QAM 심볼을 생성한다.
도 6은 상기 길쌈 부호기(402-2,402-3)의 상세 블록도로서, 다수개의 지연기와 가산기 그리고, 펑쳐 매트릭스로 구성된다.
예를 들어, M7=A0,A4,A8,A12이 차동 부호기(402-1)를 통해 도 6의 4/5 펑쳐된 이진 길쌈 부호기(402-2)로 입력되면 1/2(입력/출력 비트 수) 길쌈 부호화에 의해 입력 1비트가 출력 2비트가 되므로 입력 4비트(예, A0,A4,A8,A12)는 출력 8비트가 된다. 이것을 다시 펑쳐 매트릭스에 의해 4/5(입/출력 비트수) 펑쳐링하면 8비트 중 3비트는 버려지고 5비트만이 QAM 맵퍼(403)로 출력된다. 즉, 상기 길쌈 부호기(402-2,402-3)는 펑쳐 매트릭스에 의해 3비트를 버린 것으로 매 4비트 입력에 대해서 5비트 출력을 한다. 따라서, 수신기의 트렐리스 복호기(301)에서는 버려진 3비트에 더미값을 삽입해서 복호한다.
이와 같이 트렐리스 부호기(204)는 I,Q가 각각 이루어지며, 매 38비트를 40비트(즉, 5 심볼)로 만들어 전송한다.
그러므로, 트렐리스 복호기(301)에서는 역으로 매 40비트(즉, 5 심볼)를 38비트로 만들어야 한다.
이때, 수신기의 QAM 복조기(102-1)에서 FEC 복호기(102-2)의 트렐리스 복호기(301)로 출력되는 n번째 출력을 d(n)이라고 하면, d(n)=a(n)+jb(n)으로 표현할 수 있다. 여기서, a(n)은 Inphase 신호, b(n)은 Quadrature 신호이다. 상기 트렐리스 복조기(301)에는 ...,d(I-1),d(I), d(I+1),d(I+2),...의 형태로 들어오는데, 상기 트렐리스 복조기(301)는 들어오는 심볼을 5개씩(즉, 40비트) 묶어서 트렐리스 그룹(즉 38비트)으로 만든 후에 디매핑(demapping)해야 제대로 R-S 바이트로 변환할 수 있다.
그러나, 입력된 심볼은 펑쳐된 코드이므로 5비트마다 3개의 더미 값을 삽입해야 하는데, 이 삽입하는 순간을 정확히 맞추어야 한다. 즉, 펑쳐링에 의해 버려진 3비트의 위치를 알아야 더미값이 정확한 위치에 삽입된다. 그렇지 않으면 비터비 복호를 제대로 수행할 수 없다.
이하, 상기 더미 값을 삽입하기 위한 시작 위치를 검출하는 것을 비터비 동기 검출이라 한다.
본 발명의 목적은 디지털 텔레비전 케이블 시스템의 하나인 ITU-T J.83 Annex B 시스템의 트렐리스 복호기에서 비터비 동기를 검출하여 비터비 디코딩을 수행하는 장치 및 방법을 제공함에 있다.
도 1은 일반적인 ITU-T J.83 Annex B 디지털 텔레비전 케이블 시스템의 구성 블록도
도 2는 도 1의 FEC 부호기의 구성 블록도
도 3은 도 1의 FEC 복호기의 구성 블록도
도 4는 도 2의 트렐리스 부호기의 구성 블록도
도 5a, 도 5b는 도 4의 256-QAM 트렐리스 부호기의 입출력 비트의 순서를 설명하기 위한 비트 포맷도
도 6은 도 4의 펑쳐된 이진 길쌈 부호기의 상세 블록도
도 7은 본 발명에 따른 비터비 동기 검출을 위한 트렐리스 복호기의 구성 블록도
도 8은 본 발명에 따른 비터비 동기 검출을 위해 비터비 디코딩되는 트렐리스 그룹의 각 경우에 대한 예를 보인 도면
도 9는 본 발명에 따른 비터비 동기 검출 방법을 설명하기 위한 동작 흐름도
도 10은 본 발명에서 최대 패스 메트릭과 최소 패스 메트릭과의 차 값에 대한 시뮬레이션 결과를 보인 도면
도면의 주요부분에 대한 부호의 설명
701 : 슬라이서702 : FOFO부
703 : 비터비 디코딩부704 : 동기 검출부
705 : 디맵퍼706 : 차동 복호기
707 : 데이터 디포맷터
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 TV의 트렐리스 복호 장치는, 입력 데이터에 대해 N/M(입력/출력, N=4,M=5) 펑쳐된 이진 길쌈 부호화를 수행하여 송신측에서 전송하면 전송된 데이터에 대해 소프트 디시젼을 수행하여 브렌치 메트릭을 출력하는 슬라이서부와, 상기 M개 심볼내의 각 심볼 위치에서 시작하는 M개의 서로 다른 트렐리스 그룹을 형성하고, 기 설정된 주기 동안 해당 트렐리스 그룹 단위로 비터비 디코딩을 수행하여 패스 메트릭을 출력하는 과정을 각 경우에 대해 순차적으로 수행한 후, 비터비 동기 신호가 입력되면 상기 비터비 동기 신호에 해당하는 트렐리스 그룹 단위로 비터비 디코딩을 수행하는 비터비 디코딩부와, 상기 비터비 디코딩부에서 특정 트렐리스 그룹에 대해 기 설정된 주기동안 비터비 디코딩이 수행되고 나면 상기 트렐리스 그룹에 대한 최대 패스 메트릭과 최소 메트릭과의 차 값을 구하여 저장하며, 이러한 과정을 각 경우에 대해 반복 수행하고 나서, 저장된 차값들 중 가장 큰 차값을 갖는 트렐리스 그룹이 동기가 맞았다고 결정하고 결정된 트렐리스 그룹을 지시하는 비터비 동기 신호를 상기 비터비 디코딩부로 출력하는 비터비 동기 검출부를 포함하여 구성되는 것을 특징으로 한다.
상기 비터비 디코딩부는 상기 비터비 동기 검출부에서 출력되는 비터비 동기 신호에 해당하는 트렐리스 그룹 앞에 3비트 더미값을 삽입하여 비터비 디코딩을 수행하는 것을 특징으로 한다.
상기 비터비 디코딩부는 상기 브렌치 메트릭과 누적된 이전 패스 메트릭 값을 각 천이마다 가산하여 패스 메트릭을 갱신하고, 각 상태별로 두 패스 메트릭 값을 비교하여 최소 패스 메트릭 값과 이때의 입력값을 출력하는 것을 특징으로 한다.
본 발명에 따른 디지털 TV의 트렐레스 복호 방법은, 송신측에서 입력 데이터에 대해 N/M(입력/출력, N=4,M=5) 펑쳐된 이진 길쌈 부호화를 수행하여 하는 경우,
(a) 상기 M개 심볼내의 각 심볼 위치에서 시작하는 M개의 서로 다른 트렐리스 그룹을 형성하는 단계와,
(b) 첫 번째 트렐리스 그룹부터 기 설정된 주기 동안 해당 트렐리스 그룹 단위로 비터비 디코딩을 수행하면서 패스 메트릭을 출력하는 단계와,
(c) 상기 (b) 단계가 수행되고 나면 상기 트렐리스 그룹에 대한 최대 패스 메트릭과 최소 메트릭과의 차 값을 구하여 저장하는 단계와,
(d) 상기 (b),(c) 단계를 M-1개의 서로 다른 트렐리스 그룹에 대해 순차적으로 수행하는 단계와,
(e) 상기 (b) 내지 (d) 단계가 수행되고 나면 저장된 차값들 중 가장 큰 차값을 갖는 트렐리스 그룹이 동기가 맞았다고 결정하고 결정된 트렐리스 그룹을 지시하는 비터비 동기 신호를 출력하는 단계와,
(f) 상기 비터비 동기 신호가 입력되면 상기 비터비 동기 신호에 해당하는 트렐리스 그룹 단위로 비터비 디코딩을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 7은 본 발명에 따른 트렐리스 복호기의 구성 블록도로서, 비터비 디코더의 출력으로부터 비터비 동기 신호를 검출하는 동기 검출부(705)가 더 구비되어 구성된다.
도 7을 보면, QAM 복조기(102-1)로부터 출력되는 데이터에 대해 하드 디시젼(hard decision) 및 소프트 디시젼(soft decision)하는 슬라이서(701), 상기 하드 디시젼된 데이터를 일시 저장한 후 출력하는 선입선출(First Input First Output ; FIFO)부(702), 상기 소프트 디시젼된 I,Q 데이터를 입력받아 각각 비터비 디코딩하는 비터비 디코딩부(703), 상기 비터비 디코딩부(703)에서 출력되는 최대 패스 메트릭과 최소 패스 메트릭의 차로부터 비터비 동기를 검출하여 비터비 디코더(703)로 출력하는 동기 검출부(704), 상기 FIFO부(702)로부터 출력되는 40비트 데이터를 38비트로 변환하는 디맵퍼(705), 상기 동기 검출부(704)를 통해 출력되는 비터비 디코딩된 데이터에 대해 차동 복호를 수행하는 차동 복호기(Differential decoder)(706), 및 상기 디맵퍼(705)의 출력과 차동 복호기(706)의 출력을 입력받아 RS 바이트로 디포맷팅하여 출력하는 디포맷터(707)로 구성된다.
이와 같이 구성된 본 발명에서 상기 디맵퍼(705), 차동 복호기(706), 및 디포맷터(707)는 송신측의 맵퍼(403), 차동 부호기(402-1), 및 데이터 포맷터(401)의 역과정으로 수행되므로 상세 설명을 생략한다.
이하, 비터비 디코딩 과정과 동기 검출 과정에 대해 상세히 설명한다.
먼저, 슬라이서(701)는 QAM 복조기(102-1)로부터 출력되는 데이터를 하드 디시젼(hard decision)하여 FIFO부(702)로 출력하고, 소프트 디시젼하여 비터비 디코딩부(702)로 출력한다.
즉, 전송하고자 하는 채널에 잡음이나 기타 여러 가지 요인에 의해 보낸 데이터의 왜곡이 생기고 이러한 왜곡된 데이터를 수신기에서 수신하여 복조를 행하면 채널에 의해 생긴 여러 가지 원인에 의해 송신기에서 보낸 데이터와는 다른 데이터를 얻게된다. 따라서, 송신기에서 1 또는 0의 데이터를 채널을 통해 송신을 하면 채널의 잡음에 의해 송신된 데이터가 변형이 생기므로 수신기에서는 이런 변형된 데이터를 제대로 판단하여야 한다. 이때, 변형된 데이터를 판단하기 위해 사용되는 방법은 크게 2가지로 분류할 수 있다. 하나는 송신기에서 송신한 1 또는 0의 데이터를 수신기에서 일정한 임계값(threshold value)에 따라 0과 1을 판단하는 것이고, 다른 하나는 송신기에서 전송한 데이터가 수신기에서 수신되었을 경우 과연 얼마만큼 0과 1에 근접한 데이터인지를 각각 여러 비트로 나타내는 방법이다. 이러한 2가지 방법 중 전자의 방법은 흔히 하드 디시젼(hard decision)이라 불리고, 후자의 방법은 소프트 디시젼(soft decision)이라 불린다.
상기 소프트 디시젼의 결과는 비터비 디코딩에서 브랜치 메트릭과 같은 의미로 사용할 수 있다.
즉, 브렌치 메트릭은 수신기에서 수신한 데이터와 송신기에서 전송한 원래의 데이터와의 거리 차이를 각각 구하고 이 거리의 차이에 따라 각각 원하는 비트(예, 3비트나 4비트)의 수로 소프트 디시젼하여 얻는다.
이때, 비터비 디코딩부(703)로 출력되는 브렌치 메트릭은 2개의 데이터 즉, I,Q의 쌍으로 출력된다.
상기 비터비 디코딩부(703)는 I 신호에 대해 비터비 디코딩을 수행하는 제 1 비터비 디코더(703-1)와 Q 신호에 대해 비터비 디코딩을 수행하는 제 2 비터비 디코더(703-2)로 구성되며, 두 비터비 디코더(703-1,703-2)는 입력받는 신호가 I,Q로서 다를 뿐 동일한 구성, 동일한 작용을 한다. 따라서, 이후 하나의 비터비 디코더에 대해서만 설명한다.
상기 비터비 디코더에서 비터비 알고리즘은 매 입력마다 가산-비교-선택(Add-Compare-Select ; ACS)의 반복에 의해 누적되는 패스 메트릭(path metric ; PM)을 갱신하고, 최소 패스 메트릭에 해당하는 값과 이때의 입력값을 출력하게 된다. 상기 선택되는 패스 메트릭은 동기 검출부(704)로도 입력되어 비터비 동기 검출에 이용된다.
즉, 각 구간의 각 상태에서는 2개의 패스가 만나므로 비터비 디코더에서는 브랜치 메트릭 값에 누적된 이전 패스 메트릭 값을 각 천이마다 가산하여 현재 패스 메트릭을 구한 후 각 상태별로 두 패스의 현재 패스 메트릭을 비교하여 그 중 작은 최소 패스 메트릭 값을 선택하여 출력한다. 이때, 선택된 최소 패스 메트릭 값은 다시 피드백되어 이전의 누적된 패스 메트릭 값이 된다. 이런 과정으로 관찰 구간내의 각 구간의 각 상태마다 생존 패스를 구하고 관찰 구간의 최적 패스를 선택하여 그때의 입력값을 출력시킨다. 이와 같이 각 구간마다 최적 패스를 추적하여 관찰 구간 중 최초 구간의 생존 패스값 즉, 상기 길쌈 부호기에서 코딩되기 전의데이터인 디코딩된 데이터를 출력한다.
한편, 동기 검출부(704)는 상기 비터비 디코더에서 출력되는 최대 패스 메트릭과 최소 패스 메트릭의 차이가 동기가 어긋났을 때 최소가 되고, 동기가 이루어졌을 때 최대가 되는 것을 이용하여 비터비 동기를 검출한다. 여기서, 상기 동기 검출부(704)는 비터비 디코딩부(703)에서 출력되는 I 신호에 대한 패스 메트릭만을 이용하여 비터비 동기를 검출할 수도 있고, Q 신호에 대한 패스 메트릭만을 이용하여 비터비 동기를 검출할 수도 있으며, I,Q 두 신호를 모두 이용하여 비터비 동기를 검출할 수도 있다.
본 발명에서는 일 실시예로, I 신호에 대한 패스 메트릭을 이용하여 비터비 동기를 검출하는 경우를 설명한다.
만일, 트렐리스 복호기(301)로 입력되는 n번째 심볼을 d(n)이라고 하면, d(n)=a(n)+jb(n)으로 표현할 수 있다. 여기서, a(n)은 Inphase 신호, b(n)은 Quadrature 신호이다. 이때, 트렐리스 복호기(301)는 ...,d(I-1),d(I),d(I+1), d(I+2),...의 형태로 들어오는 심볼을 5개씩(즉, 40비트) 묶어서 트렐리스 그룹(즉, 38비트)으로 만든 후에 디매핑(demapping)해야 제대로 RS 바이트로 변환할 수 있다.
이때, 입력된 심볼은 송신기에서 4/5 펑쳐된 데이터이므로, 트렐리스 그룹을 형성하는 경우의 수는 하나의 동기(in-sync)와 4개의 비동기(out of-sync)의 5가지 경우가 있다. 즉, 도 8과 같이 5개의 트렐리스 그룹을 형성하여 각각에 대해 비터비 디코딩을 수행하면 동기가 일치하는 하나의 경우와 동기가 일치하지 않는 4개의경우가 발생하는 것이다.
그러나, 동시에 5가지 경우에 대해서 패스 메트릭을 계산할 수는 없다.
그럴 경우(inphase 5개, quadrature 5개)의 비터비 복호기가 필요하기 때문이다. 통계적으로 볼 때, 4가지 비동기의 경우에 패스 메트릭의 최대값과 최소값과의 차이는 거의 비슷하다.
그러므로, 본 발명에서는 일 실시예로, 5가지 경우의 수에 대해서 순차적으로 패스 메트릭의 차이를 계산해서 그 중에서 차이 값이 가장 큰 값을 동기된 경우로 판정한다.
이때, 임의의 하나의 경우에 대해서는 기 설정된 주기(예, 10000)만큼 비터비 디코딩을 반복 수행한 후 최대 패스 메트릭값과 최소 패스 메트릭 값과의 차이를 구한다. 다른 경우에 대해서도 동일한 과정이 수행된다.
그리고, 수신기에서 비터비 동기 신호가 검출되었음을 인식하기 위해 각각의 경우에 대해 sync_index를 부여한다. 예를 들면, 도 8에서와 같이 경우 1의 sync_index=0, 경우 2의 sync_index=2,..., 경우 5의 sync_index=4로 부여한다.
도 9는 본 발명에 따른 비터비 동기 검출 과정을 나타낸 동작 흐름도이다.
도 9를 보면, 먼저 sync_index를 0으로 초기화한 후(단계 901), 기 설정된 주기동안 해당 트렐리스 그룹 단위로 비터비 디코딩을 수행하여 패스 메트릭을 출력한다(단계 902).
상기 단계 902가 수행되고 나면 최대 패스 메트릭과 최소 패스 메트릭을 검출하고(단계 903), 두 패스 메트릭의 차 값을 구하여 저장한다(단계 904).
그리고 나서, sync_index가 4인지를 체크한다(단계 905). 만일, sync_index가 4이면 5가지의 경우에 대해 순차적으로 비터비 디코딩을 모두 수행하여 각 경우마다 최대 패스 메트릭과 최소 패스 메트릭과의 차 값을 저장한 경우이므로 단계 907로 진행하고, 그렇지 않은 경우 다음 트렐리스 그룹의 비터비 디코딩을 위해 단계 906로 진행한다.
상기 단계 906는 sync_index를 1 증가시킨 후 상기 단계 902로 되돌아가 상기된 과정을 반복 수행한다.
그리고, 상기 단계 907은 각 트렐리스 그룹에 대해 비터비 디코딩이 순차적으로 모두 수행된 경우이므로 저장된 최대 패스 메트릭과 최소 패스 메트릭과의 차 값을 비교한다.
본 발명에서는 5개의 차 값이 저장되어 있다. 그러면, 이 중에서 가장 큰 값을 갖는 차 값을 검출하고, 상기 차 값이 지시하는 sync_index를 동기 신호가 검출되었음을 알리는 지시 신호(sync_flag) 신호와 함께 비터비 디코딩부(703)와 디맵퍼(705)로 출력한다(단계 908).
상기 sync_index가 가리키는 트렐리스 그룹 예를 들어, sync_index=2가 출력되었다면 경우 3에 해당하는 트렐리스 그룹이 동기가 일치하는 경우이고, 나머지 경우는 동기가 어긋난 경우이다. 따라서, 비터비 디코딩부(703)는 상기 경우 3에 해당하는 트렐리스 그룹의 시작 위치에서 3개의 더미 값을 삽입하면서 비터비 디코딩을 수행한다.
상기 과정에 의해 비터비 동기가 검출되고, 상기 검출된 동기에 맞추어 더미값을 삽입하면서 비터비 디코딩이 수행이면, 디코딩된 데이터는 차동 복호기(706)로 입력되어 차동 복호된 후 데이터 디포맷터(707)로 출력된다.
도 10은 각 SNR별로 동기가 어긋났을 때와 일치했을 때 최대 패스 메트릭과 최소 패스 메트릭의 차이를 나타낸 것이다. 각각의 경우 즉, 동기(in sync)와 비동기(out of sync)인 경우에 패스 메트릭의 차이가 뚜렷함을 확실하게 구별할 수 있다. 256-QAM의 경우 FEC의 TOV(Threshold Of Visibility)가 26.4dB 정도이므로 그 이전의 SNR 값에 대해서 패스 메트릭의 차이는 의미가 없다.
이상에서와 같이 본 발명에 따른 디지털 티브이의 트렐리스 복호 장치 및 방법에 의하면, 비터비 디코더에서 출력되는 최대 패스 메트릭과 최소 패스 메트릭의 차이가 동기가 어긋났을 때 최소가 되고, 동기가 이루어졌을 때 최대가 되는 것을 이용하여 비터비 동기를 검출함으로써, 입력된 심볼의 5비트마다 3개의 더미 값을 정확하게 삽입할 수 있으며 이로 인해 비터비 복호를 정확하게 수행할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

  1. 입력 데이터에 대해 N/M(입력/출력, N<M) 펑쳐된 이진 길쌈 부호화를 수행하여 전송된 데이터를 수신하여 트렐리스 복호화하는 장치에 있어서,
    상기 전송된 데이터에 대해 소프트 디시젼을 수행하여 브렌치 메트릭을 출력하는 슬라이서부;
    상기 M개 심볼내의 각 심볼 위치에서 시작하는 M개의 서로 다른 트렐리스 그룹을 형성하고, 기 설정된 주기 동안 해당 트렐리스 그룹 단위로 비터비 디코딩을 수행하여 패스 메트릭을 출력하는 과정을 각 경우에 대해 순차적으로 수행한 후, 비터비 동기 신호가 입력되면 상기 비터비 동기 신호에 해당하는 트렐리스 그룹 단위로 비터비 디코딩을 수행하는 비터비 디코딩부; 그리고
    상기 비터비 디코딩부에서 특정 트렐리스 그룹에 대해 기 설정된 주기동안 비터비 디코딩이 수행되고 나면 상기 트렐리스 그룹에 대한 최대 패스 메트릭과 최소 메트릭과의 차 값을 구하여 저장하며, 이러한 과정을 각 경우에 대해 반복 수행하고 나서, 저장된 차값들 중 가장 큰 차값을 갖는 트렐리스 그룹이 동기가 맞았다고 결정하고 결정된 트렐리스 그룹을 지시하는 비터비 동기 신호를 상기 비터비 디코딩부로 출력하는 비터비 동기 검출부를 포함하여 구성되는 것을 특징으로 하는 트렐리스 복호 장치.
  2. 제 1 항에 있어서, 상기 비터비 디코딩부는
    상기 비터비 동기 검출부에서 출력되는 비터비 동기 신호에 해당하는 트렐리스 그룹 앞에 3비트 더미값을 삽입하여 비터비 디코딩을 수행하는 것을 특징으로 하는 트렐리스 복호 장치.
  3. 제 1 항에 있어서, 상기 비터비 디코딩부는
    상기 브렌치 메트릭과 누적된 이전 패스 메트릭 값을 각 천이마다 가산하여 패스 메트릭을 갱신하고, 각 상태별로 두 패스 메트릭 값을 비교하여 최소 패스 메트릭 값과 이때의 입력값을 출력하는 것을 특징으로 하는 트렐리스 복호 장치.
  4. 입력 데이터에 대해 N/M(입력/출력, N<M) 펑쳐된 이진 길쌈 부호화를 수행하여 전송된 데이터를 수신하여 트렐리스 복호화하는 방법에 있어서,
    (a) 상기 M개 심볼내의 각 심볼 위치에서 시작하는 M개의 서로 다른 트렐리스 그룹을 형성하는 단계;
    (b) 첫 번째 트렐리스 그룹부터 기 설정된 주기 동안 해당 트렐리스 그룹 단위로 비터비 디코딩을 수행하면서 패스 메트릭을 출력하는 단계;
    (c) 상기 (b) 단계가 수행되고 나면 상기 트렐리스 그룹에 대한 최대 패스 메트릭과 최소 메트릭과의 차 값을 구하여 저장하는 단계;
    (d) 상기 (b),(c) 단계를 M-1개의 서로 다른 트렐리스 그룹에 대해 순차적으로 수행하는 단계;
    (e) 상기 (b) 내지 (d) 단계가 수행되고 나면 저장된 차값들 중 가장 큰 차값을 갖는 트렐리스 그룹이 동기가 맞았다고 결정하고 결정된 트렐리스 그룹을 지시하는 비터비 동기 신호를 출력하는 단계; 그리고
    (f) 상기 비터비 동기 신호가 입력되면 상기 비터비 동기 신호에 해당하는 트렐리스 그룹 단위로 비터비 디코딩을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트렐리스 복호 방법.
  5. 제 4 항에 있어서, 상기 (f) 단계는
    상기 비터비 동기 신호에 해당하는 트렐리스 그룹 앞에 3비트 더미값을 삽입하여 비터비 디코딩을 수행하는 것을 특징으로 하는 트렐리스 복호 방법.
KR1020020060556A 2002-10-04 2002-10-04 디지털 티브이의 트렐리스 복호 장치 및 방법 KR20040031179A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020060556A KR20040031179A (ko) 2002-10-04 2002-10-04 디지털 티브이의 트렐리스 복호 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020060556A KR20040031179A (ko) 2002-10-04 2002-10-04 디지털 티브이의 트렐리스 복호 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20040031179A true KR20040031179A (ko) 2004-04-13

Family

ID=37331423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060556A KR20040031179A (ko) 2002-10-04 2002-10-04 디지털 티브이의 트렐리스 복호 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20040031179A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014403A2 (en) * 2007-07-26 2009-01-29 Samsung Electronics Co., Ltd. Device for processing streams and method thereof
KR101535833B1 (ko) * 2007-07-26 2015-07-13 삼성전자주식회사 스트림 처리 장치 및 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014403A2 (en) * 2007-07-26 2009-01-29 Samsung Electronics Co., Ltd. Device for processing streams and method thereof
WO2009014403A3 (en) * 2007-07-26 2009-03-19 Samsung Electronics Co Ltd Device for processing streams and method thereof
CN101820497A (zh) * 2007-07-26 2010-09-01 三星电子株式会社 流处理设备及其方法
US8458554B2 (en) 2007-07-26 2013-06-04 Samsung Electronics Co., Ltd. Device for processing streams and method thereof
US8489963B2 (en) 2007-07-26 2013-07-16 Samsung Electronics Co., Ltd. Device for processing streams and method thereof
CN101820497B (zh) * 2007-07-26 2013-12-04 三星电子株式会社 流处理设备及其方法
KR101535833B1 (ko) * 2007-07-26 2015-07-13 삼성전자주식회사 스트림 처리 장치 및 방법

Similar Documents

Publication Publication Date Title
US8068549B2 (en) Trellis decoder for decoding data stream including symbols coded with multiple convolutional codes
KR100524961B1 (ko) 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법
KR100560712B1 (ko) 정보데이터 다중화 전송시스템과 그 다중화장치 및 분리장치와,에러정정 부호화장치 및 복호장치
KR100324858B1 (ko) 연결코딩을이용한다레벨변조데이터의통신방법및그장치
US6738949B2 (en) Error correction circuit and error correction method
KR101191182B1 (ko) 디지털 방송 시스템 및 처리 방법
KR100773448B1 (ko) 로버스트 디지털 통신 시스템
KR100811184B1 (ko) 아우터 인코더 및 그 방법
KR101147759B1 (ko) 디지털 방송 송/수신 시스템
US7823052B2 (en) Trellis encoding device for encoding transmission stream and method thereof
KR101208509B1 (ko) 디지털 방송 시스템 및 처리 방법
US6233712B1 (en) Apparatus and method for recovering information bits from a 64/256-quadrature amplitude modulation treliss coded modulation decoder
KR100768770B1 (ko) 인핸스드 슬라이스 예측 피드백
KR20020094427A (ko) 디지털 ｖｓｂ 전송 시스템
KR20020094426A (ko) 디지털 ｖｓｂ 전송 시스템
KR20010029541A (ko) 복수의 코딩 버스트내에 배치된 ｃｒｃ 비트에 의해 종료 상태가결정되는 컨벌루셔널 디코딩
KR100212854B1 (ko) 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치
US20080072124A1 (en) Apparatus and method for detecting puncture position in a symbol stream encoded by punctured convolutional coding scheme
KR20040031179A (ko) 디지털 티브이의 트렐리스 복호 장치 및 방법
KR101537760B1 (ko) 스트림을 처리하는 송신 시스템 및 수신 시스템과 그 처리 방법들
KR100916702B1 (ko) 전송 스트림 패킷의 채널 디코딩 장치 및 그 방법
JP4386103B2 (ja) デジタル放送信号送信装置及び受信方法
KR100891693B1 (ko) 디지털 통신 시스템용의 매핑장치
WO2011068494A1 (en) Synchronization correction in a mobile dtv receiver
JP4396736B2 (ja) デジタル放送信号送信装置及び受信方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination