KR20040026910A - Fast fourier transform apparatus and method thereof - Google Patents

Fast fourier transform apparatus and method thereof Download PDF

Info

Publication number
KR20040026910A
KR20040026910A KR1020020058544A KR20020058544A KR20040026910A KR 20040026910 A KR20040026910 A KR 20040026910A KR 1020020058544 A KR1020020058544 A KR 1020020058544A KR 20020058544 A KR20020058544 A KR 20020058544A KR 20040026910 A KR20040026910 A KR 20040026910A
Authority
KR
South Korea
Prior art keywords
fft
setting
combination
setting information
processing units
Prior art date
Application number
KR1020020058544A
Other languages
Korean (ko)
Inventor
노준석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020058544A priority Critical patent/KR20040026910A/en
Publication of KR20040026910A publication Critical patent/KR20040026910A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141Discrete Fourier transforms
    • G06F17/142Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

PURPOSE: An FFT(Fast Fourier Transform) device and a method thereof are provided to facilitate realization while minimizing a complex number multiplication operation process by using the flexible split Radix-2/4/8 FFT modified in order to fit to all modes. CONSTITUTION: An FFT format operator(230) outputs the setting information by setting a number and a combination of the used FFT according to the FFT symbol data. An FFT controller(220) outputs a control signal according to the setting information. The flexible split Radix-2/4/8 FFT butterfly operators(210-1¯210-n) perform the FFT according to the control signal. A twiddle factor table(200) outputs a twiddle factor according to the control signal. A multiplier multiplies an output signal of the flexible split Radix-2/4/8 FFT butterfly operator by the twiddle factor.

Description

고속 푸리에 변환장치 및 그 방법{FAST FOURIER TRANSFORM APPARATUS AND METHOD THEREOF}Fast Fourier transformer and its method {FAST FOURIER TRANSFORM APPARATUS AND METHOD THEREOF}

본 발명은 고속 푸리에 변환(fast Fourier Transform:FFT 이하 FFT라 칭함)에 관한 것으로, 특히 직교 주파 분할 다중(Orthogonal Frequency Division Multiplexing:OFDM, 이하 OFDM이라 칭함) 방식의 무선 통신에 있어서, 가변 분할-FFT(Flexible Split-FFT) 방식을 통해 복소수 곱셈 연산의 수를 줄이는데 적당하도록 한 고속 푸리에 변환 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to fast Fourier transforms (FFTs, hereinafter referred to as FFTs), and in particular, orthogonal frequency division multiplexing (OFDM) schemes for wireless communications, variable division-FFTs. The present invention relates to a fast Fourier transform device and a method suitable for reducing the number of complex multiplication operations through a (Flexible Split-FFT) method.

다양한 무선 통신이 범람함에 따라 기존에 사용하던 주파수가 포화 상태에 이르고 있다. 그 중에서도 FM 대역은 방송 채널의 포화화 함께 전파 환경 악화의 영향으로 인해 점차 낙후되어가고 있다.As various wireless communication floods, existing frequencies are reaching saturation. Among them, the FM band is gradually falling behind due to the deterioration of the radio wave environment with the saturation of the broadcast channel.

이러한 FM 대역의 낙후를 방지하고 고음질 오디오 서비스를 제공하기 위해 활발한 연구가 진행되고 있으며, 이러한 연구들 중 현재 가장 활발한 것이 유레카(Eureka)-147 프로젝트로 불리는 유럽형 디지털 오디오 방송(Digital Audio Broadcasting:DAB, 이하 DAB라 칭함)방식이다.Active research is being conducted to prevent the fall of these FM bands and provide high-quality audio services. The most active of these studies is the European Digital Audio Broadcasting (DAB), which is called the Eureka-147 project. Hereinafter referred to as DAB).

유레카-147은 이동 수신의 품질을 높이고, 선택적 페이딩에 의한 영향을 줄이도록 서로 직교하는 다중 반송파를 사용하는 OFDM 변조 방식을 사용하고 있다. OFDM 변복조에서 일반적인 FFT를 사용하고 있는데, 이는 이산 푸리에 변환을 빠르게 처리하기 위한 것이다. 상기 유레카-147은 종래 OFDM 변조 방식을 설명하기위한 수단이라는 것에 유의해야한다.Eureka-147 uses an OFDM modulation scheme using multiple carriers orthogonal to each other to improve the quality of mobile reception and reduce the effects of selective fading. In OFDM modulation and demodulation, a common FFT is used, which is intended to speed up the Discrete Fourier Transform. It should be noted that the Eureka-147 is a means for describing a conventional OFDM modulation scheme.

N개의 이산 신호 X(n)(n=0,1,...,N-1)이 주어질때, x(n)의 이산 푸리에 변환은 다음의 수학식 1과 같이 정의된다.Given N discrete signals X (n) (n = 0,1, ..., N-1), the discrete Fourier transform of x (n) is defined as in Equation 1 below.

복소 평면상 단위원의 원주상을 1/N 원주만큼 움직이는 점을 의미하는 회전 인자(twiddle factor) WN을 수학식 2와 같이 정의한다.A rotation factor W N , which means a point moving the circumference of the unit circle on the complex plane by 1 / N circumference, is defined as in Equation 2.

상기 정의된 회전 인자(WN)는 FFT에서 용이하게 사용되기 때문에 수학식 1에 수학식 2를 대입한 기본 FFT의 식을 수학식 3에 보인다. 이후 설명은 수학식 3을 이용하도록 한다.Since the rotation factor W N defined above is easily used in the FFT, the equation of the basic FFT obtained by substituting Equation 2 into Equation 1 is shown in Equation 3. The following description uses equation (3).

상기 수학식 3의 정의로부터, 입력 범위(n) 값의 설정에 따라 구현되는 FFT의 구조가 달라지게 된다. DFT를 효율적으로 계산하기위해 더 작은 DFT로 나누는 것이 FFT의 원리이므로, 레딕스-2(Radix-2) 구조와 레딕스-4 구조가 기본이 된다. 예를 들어, 레딕스-2 구조를 이용하는 경우, N점 FFT를 구현하기 위해서는 (N/2)log2 N의 복소수 곱셈 처리를 필요로 한다.From the definition of Equation 3, the structure of the FFT implemented according to the setting of the input range n is changed. In order to efficiently calculate the DFT, dividing it into smaller DFTs is the principle of the FFT, so the Radix-2 and Radix-4 structures are the basis. For example, in the case of using the Reddix-2 structure, a complex multiplication process of (N / 2) log 2 N is required to implement an N point FFT.

도 1은 N=8 인 경우 레딕스-2 FFT의 흐름도이며, 12개의 복소수 곱셈을 나타내고 있다. 레딕스-2 FFT는 2개의 입력을 동시에 처리하며, 많은 회전 인자가 필요하기 때문에 이들을 처리하기 위해서 12개의 덧셈기들과 12개의 뺄셈기들, 그리고 12개의 복소수 곱셈기들이 사용되었으며, 이 중에서 하드웨어적으로 구현함에 있어 많은 면적을 차지하고, 연산에 시간이 걸리는 부분이 복소수 곱셈기이다. 따라서 레딕스-2 FFT는 구현에 필요한 하드웨어 면적이 크고, 처리 시간이 많이 요구되며, 그에 따라 전력 소비도 크다. 또한, 각 스테이지(stage)마다 필요한 회전 인자를 저장할 메모리의 크기도 크다.FIG. 1 is a flowchart of a Redix-2 FFT when N = 8 and shows 12 complex multiplications. The Redix-2 FFT processes two inputs simultaneously and requires many rotation factors, so 12 adders, 12 subtractors, and 12 complex multipliers were used to process them. A complex multiplier takes up a lot of space and takes time to compute. Therefore, the Redix-2 FFT requires a large hardware area and requires a lot of processing time, thereby consuming high power. In addition, the size of the memory to store the rotation factor required for each stage is also large.

유레카-147에 따르면, 2048점 FFT는 246㎲동안 연산이 완료되어야하고, 512점 FFT는 62㎲동안 연산이 완료되어야 하기 때문에 연산 시간에 민감하다. 따라서, 곱셈기의 수를 더욱 줄이기위해 4개의 입력값을 동시에 처리하는 레딕스-4 FFT를 이용한다.According to Eureka-147, the 2048 point FFT must be completed for 246 ms, and the 512 point FFT is sensitive to computation time because the operation must be completed for 62 ms. Thus, to further reduce the number of multipliers, we use Redix-4 FFT, which processes four input values simultaneously.

레딕스-4 FFT를 이용하면, Nlog2 N개의 복소수 덧셈기와 상기 레딕스-2 FFT 보다 작은 (3/8)N(log2 N-2)개의 복소수 곱셈기 만을 필요로 한다.Using Redix-4 FFT requires only Nlog 2 N complex adders and (3/8) N (log 2 N -2) complex multipliers smaller than the Redix- 2 FFT.

도 2는 레딕스-4 FFT의 기본 신호 흐름도로서, 도시된 바와 같이 4점 신호를 동시에 처리하고 있다. 좌측의 흐름도를 우측과 같이 단순하게 표시하도록 하며, 이러한 연산은 도시한 바와 같이 나비의 모양을 띄고 있으므로, 이러한 연산을 나비연산이라 한다.FIG. 2 is a basic signal flow diagram of a Redix-4 FFT, which simultaneously processes four-point signals as shown. The flowchart on the left side is simply displayed as shown on the right side. Since this operation has the shape of a butterfly as shown in the figure, such an operation is called a butterfly operation.

상기와 같은 도 2의 기본 흐름도를 가진 레딕스-4 FFT를 이용하여 N=16인 경우의 흐름도를 나타낸 것이 도 3이다.FIG. 3 is a flowchart illustrating a case where N = 16 using the Redix-4 FFT having the basic flowchart of FIG. 2 as described above.

도시한 바와 같이, 레딕스-4 FFT를 이용한다면, 레딕스-2 FFT를 이용한 것보다 훨씬 적은 연산시간으로 동일한 처리를 할 수 있지만, 실제 연산 구조는 상당히 복잡해 지는 것을 알 수 있을 것이다. 하지만, 하드웨어 구성에 있어 복소수 곱셈기의 수가 작아지기 때문에 하드웨어 공간 요구량은 레딕스-4 FFT가 레딕스-2 FFT 보다 작다. 8개의 입력을 동시에 처리할 수 있는 레딕스-8 FFT는 처리 속도를 더욱 높일 수 있다. 즉, 레딕스-8 FFT의 하드웨어 공간 요구량과 복소수 곱셈기의 수는 레딕스-2 FFT 혹은 레딕스-4 FFT보다 줄어들게된다. 하지만, 레딕스-8 FFT는 연산구조가 복잡해지게되므로 유레카-147에서는 좀처럼 사용하지 않는다.As shown, using Redix-4 FFT, the same processing can be performed with much less computation time than using Redix-2 FFT, but the actual operation structure will be quite complicated. However, because the number of complex multipliers in the hardware configuration is small, the hardware space requirements are less than that of the Redix-2 FFT. Capable of processing eight inputs at the same time, the Redix-8 FFT can further increase processing speed. In other words, the hardware space requirements of the Reddix-8 FFT and the number of complex multipliers will be less than the Reddix-2 FFT or Reddix-4 FFT. However, Redix-8 FFTs are rarely used in Eureka-147 because of their complexity.

전술한 바와 같이, 유레카-147의 허용 처리 시간 동안 FFT를 연산하면서도 하드웨어 구성을 단순화 하기 위해서 유레카-147의 OFDM 변복조 FFT는 레딕스-2와 레딕스-4 FFT를 응용한 방법을 사용하고 있다.As described above, in order to simplify the hardware configuration while calculating the FFT during the allowable processing time of the Eureka-147, the OFDM modulation and demodulation FFT of the Eureka-147 employs a method of applying the Reddix-2 and Redix-4 FFTs.

유럽형 DAB에서 사용되는 N점 FFT는 4가지 모드로 사용되며, 각각 N=2048, 512, 256, 1024를 모드 1에서 모드 4로 간주한다. 여기서, 레딕스-4 FFT는 N=4n인 경우에만 구현 가능하기 때문에 모드 1과 2에서는 사용이 불가능하다. 하지만, 레딕스-2 FFT는 N=2n인 경우에 구현 가능하기 때문에 모든 모드에서 사용 가능하다.The N-point FFT used in the European DAB is used in four modes, and N = 2048, 512, 256, and 1024 are regarded as mode 4 in mode 1, respectively. Here, the Redix-4 FFT cannot be used in modes 1 and 2 because it can be implemented only when N = 4 n . However, Redix-2 FFT can be used in all modes because N = 2 n can be implemented.

레딕스-2 FFT는 모든 모드에서 사용이 가능하지만, 너무 많은 복소수 곱셈 과정이 요구되기 때문에 레딕스-2 FFT와 레딕스-4 FFT를 결합한혼합-레딕스(Mixed-Radix) FFT 구조를 사용한다.Reddix-2 FFT is available in all modes, but uses a mixed-Radix FFT structure that combines Reddix-2 FFT and Reddix-4 FFT because it requires too many complex multiplication processes. .

혼합-레딕스 FFT 구조를 살펴보기 전에 레딕스-2 FFT를 구성하는 하드웨어 블록도를 보도록 한다. 이를 통해 혼합-레딕스 FFT 구조의 단순함을 알 수 있을 것이며, 본 발명을 이해하는데도 도움이 될 것이다.Before looking at the mixed-reddix FFT structure, let's look at the hardware block diagram that makes up the Reddix-2 FFT. This will show the simplicity of the mixed-reddix FFT structure and will help in understanding the present invention.

도 4는 레딕스-2 FFT 블록 다이어그램으로, 모드 1, 2, 3, 4를 모두 지원하는 형태이다. 즉, 최대 2048점 레딕스-2 FFT를 해야 하므로 11번을 실행할 수 있도록 11개 스테이지로 이루어져 있다.4 is a Redox-2 FFT block diagram, in which all modes 1, 2, 3, and 4 are supported. In other words, it is necessary to perform a maximum of 2048 points Redix-2 FFT, so it consists of 11 stages to execute 11 times.

이후, 복수의 유사한 기능 블록은 대표 부호로 표시하도록 한다. 예를 들어 레딕스-2 나비연산부들(10a~10k)은 레딕스-2 나비연산부(10)로 설명한다.Thereafter, a plurality of similar functional blocks are represented by a representative code. For example, the Reddick-2 butterfly operators 10a to 10k will be described as the Reddick-2 butterfly operator 10.

각 스테이지를 이루는 것은 FFT를 수행하는 레딕스-2 나비연산부(10)와, 해당 나비연산에 제공되는 회전 인자부(20)로 이루어져 있다. 이러한 스테이지들이 11개가 직렬로 연결되어 있으며, 3개의 먹스들(25a, 25b, 25c)은 모드에 따라 연산의 시작점을 다르게 하기 위해 사용되는 것이다. 즉, 3개의 먹스들에 따라 모드 1에서 4까지의 연산이 상기 구조를 통해 모두 가능해진다. 이러한 기능 블록들은 제어부(30)를 통해 제어 된다.What constitutes each stage is composed of a red Dix-2 butterfly operation unit 10 performing an FFT and a rotation printing unit 20 provided to the butterfly operation. Eleven such stages are connected in series, and the three muxes 25a, 25b, and 25c are used to change the starting point of operation depending on the mode. That is, according to the three mux, the operation of the modes 1 to 4 are all possible through the structure. These functional blocks are controlled by the controller 30.

따라서, 레딕스-2 FFT 만을 이용하여 DAB를 지원하는 FFT를 구성한다면, 연산 구조는 단순하더라도 복소수 곱셈이 많아지므로 하드웨어 크기가 커지며, 연산량도 많아지게 된다. 그러나, 이러한 레딕스-2 FFT와 레딕스-4 FFT를 혼합하여 구성하면 크기와 연산량이 대폭 줄어들게 되는데, 이러한 혼합-레딕스 FFT 구조를 도 5에 도시한다.Therefore, if the FFT supporting the DAB is configured using only the Redix-2 FFT, the complex structure is increased even though the calculation structure is simple, thereby increasing the hardware size and the amount of calculation. However, when the Reddix-2 FFT and the Reddix-4 FFT are mixed, the size and the amount of calculation are greatly reduced. Such a mixed-Redix FFT structure is illustrated in FIG. 5.

도 5는 도시한 바와 같이 6개의 스테이지로 이루어져 있다. 도시한 바와 같이, 나비연산을 수행하는 레딕스-2 나비연산부(40) 혹은 레딕스-4 나비연산부(50)와, 해당 나비연산에 회전 인자를 제공하는 회전 인자부(45, 60)로 하나의 스테이지가 구성된다. 즉, 5개의 레딕스-4 FFT 스테이지들과 1개의 레딕스-2 FFT 스테이지로서, 기본적으로 4개의 레딕스-4 FFT 스테이지들을 이용하면서(44=256), 선택적으로 시작할 수 있는 1개의 레딕스-2 FFT와 1개의 레딕스-4 FFT를 조절하는 것으로 모든 스테이지를 이용하면 2 x 45= 2048, 5개의 레딕스-4 FFT 스테이지 만을 이용하면 45= 1024, 1개의 레딕스-2 FFT 스테이지와 4개의 레딕스-4 FFT 스테이지를 이용하면 2 x 44= 512, 4개의 레딕스-4 FFT 스테이지만을 이용하면 44= 256으므로 6개의 스테이지를 이용함으로써 모든 모드의 FFT를 수용할 수 있다. 즉, 레딕스-2 FFT 만을 이용한 경우에 비해 작은 수의 복소수 연산 과정이 필요하며, 그에 따른 전력 소모 및 지연 시간 역시 감소한다.5 consists of six stages as shown. As shown in the figure, one of the Red Dix-2 butterfly operation unit 40 or Red Dix-4 butterfly operation unit 50 performing the butterfly operation, and the rotation factor unit 45, 60 which provides a rotation factor to the butterfly operation. Stage is configured. That is, five Reddicks-4 FFT stages and one Reddix-2 FFT stage, basically one redundancy that can optionally start with four Reddix-4 FFT stages (4 4 = 256) 2 x 4 5 = 2048 with all stages, 4 5 = 1024 with only 5 Reddix-4 FFT stages, 1 Reddyx-2 2 x 4 4 = 512 using the FFT stage and 4 Reddix-4 FFT stages, and 4 4 = 256 using only the 4 Reddix-4 FFT stages, so 6 stages are used to accommodate all modes of FFT. Can be. That is, a smaller number of complex calculations are required than in the case of using the Redix-2 FFT alone, and the power consumption and delay time are reduced accordingly.

현재까지 제안된 유레카-147에 사용되는 OFDM 변복조를 위한 FFT는 전술한 혼합-레딕스 FFT 구조를 사용하고 있다.The FFT for OFDM modulation and demodulation used in the proposed Eureka-147 uses the mixed-reddix FFT structure described above.

보다 작은 복소수 연산 만이 필요한 레딕스-2/4 FFT 또는 레딕스-2/8 FFT를 만족하는 분할-레딕스(Split-Radix)가 새로운 알고리즘으로 부각되고 있지만, FFT 심볼 데이터(N:입력 데이터의 수) 값의 변화에 따라 그 운용이 큰 폭으로 변하기 때문에 구현의 복잡도가 높아 4가지 입력 모드를 사용하는 유레카-147에는 실제로적용되지 못하고 있다.Split-Radix, which satisfies Reddix-2 / 4 FFT or Reddix-2 / 8 FFT, which requires only smaller complex operations, is emerging as a new algorithm, but FFT symbol data (N: As the operation changes considerably as the value changes, the complexity of the implementation is so high that it cannot be practically applied to Eureka-147 using four input modes.

상기한 바와 같이 종래에는 OFDM 변복조를 레딕스-2 FFT 혹은 레딕스-2 FFT와 레딕스-4 FFT를 혼합하여 처리하기 때문에 일정 수 이상의 복소수 곱셈이 필요하여 설계가 복잡해지며 연산 시간 및 전력소모가 큰 문제점이 있으며, 레딕스-2/4 FFT 또는 레딕스-2/8 FFT를 이용하는 분할-레딕스 FFT 방법은 모드의 변화에 따라 운용이 달라지게 되므로 구현이 복잡해지는 문제점이 있었다.As described above, OFDM modulation and demodulation is conventionally handled by mixing Redix-2 FFT or Redix-2 FFT and Redix-4 FFT, which requires complex number multiplication of more than a certain number, resulting in complicated design and high computation time and power consumption. There is a big problem, and the split-reddix FFT method using Reddix-2 / 4 FFT or Reddix-2 / 8 FFT has a problem in that the implementation becomes complicated because the operation varies according to the change of the mode.

이와 같은 문제점을 감안한 본 발명은 모든 모드에 적합하도록 변형된 가변 분할 레딕스-2/4/8 FFT를 이용하도록 하여 복소수 곱셈 연산과정을 최소화 하면서도 구현을 용이하도록 한 고속 푸리에 변환장치 및 그 방법을 제공하는데 그 목적이 있다.In view of the above problems, the present invention provides a fast Fourier transform apparatus and method for simplifying implementation while minimizing complex multiplication operations by using a variable division reddix-2 / 4/8 FFT modified for all modes. The purpose is to provide.

도 1은 8점 레딕스-2 FFT(fast Fourier Trasnform)의 신호 흐름도이다.1 is a signal flow diagram of an eight-point Redix-2 fast Fourier Trasnform (FFT).

도 2는 레딕스-4 FFT의 기본 신호 흐름도이다.2 is a basic signal flow diagram of a Redix-4 FFT.

도 3은 16점 레딕스-4 FFT의 신호 흐름도이다.3 is a signal flow diagram of a 16 point Redix-4 FFT.

도 4는 레딕스-2 FFT의 블록 다이어그램이다.4 is a block diagram of a Redix-2 FFT.

도 5는 유레카-147 디지털 오디오 방송을 위한 레딕스-4 FFT의 블록 다이어그램이다.FIG. 5 is a block diagram of a Reddicks-4 FFT for Eureka-147 digital audio broadcasting.

도 6은 레딕스-2/4/8 FFT의 기본 신호 흐름도이다.6 is a basic signal flow diagram of a Redix-2 / 4/8 FFT.

도 7은 본 발명에 사용되는 가변 분할 레딕스-2/4/8 FFT 나비연산부의 블록 다이어그램이다.7 is a block diagram of a variable division reddicks-2 / 4/8 FFT butterfly operator used in the present invention.

도 8은 본 발명 가변 분할 레딕스-2/4/8 FFT의 블록 다이어그램이다.8 is a block diagram of the present invention's variable division reddix-2 / 4/8 FFT.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

200: 회전 인자 테이블210-1~n: 가변 분할 레딕스-2/4/8 FFT 나비연산부200: rotation factor table 210-1 to n: variable division reddick-2 / 4/8 FFT butterfly operation unit

215a~b: 곱셈기220: FFT 제어부215a to b: multiplier 220: FFT control unit

230: FFT 포멧 연산기230: FFT format operator

상기와 같은 목적을 달성하기위한 본 발명은 FFT 심볼 데이터에 따라 사용되는 FFT의 수와 조합을 설정하여 설정정보를 출력하는 FFT 포멧 연산기와; 상기 설정정보에 따라 제어신호를 출력하는 FFT 제어부와; 상기 제어신호에 따라 FFT를 수행하는 가변 분할 레딕스 2/4/8 FFT 나비연산부와; 상기 제어신호에 다라 회전인자를 출력하는 회전인자 테이블과; 상기 가변 분할 레딕스 2/4/8 FFT 나비연산부의 출력신호와 상기 회전인자를 곱하는 곱셈기로 구성되는 것을 특징으로 한다.The present invention for achieving the above object is an FFT format calculator for setting the number and combination of the FFT used in accordance with the FFT symbol data to output the setting information; An FFT controller for outputting a control signal according to the setting information; A variable division reddix 2/4/8 FFT butterfly operator for performing FFT according to the control signal; A rotation factor table for outputting a rotation factor in accordance with the control signal; And a multiplier multiplying the output signal by the variable division reddix 2/4/8 FFT butterfly operator and the rotation factor.

상기 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부의 수는 요구되는 스테이지수와 동일한 것을 특징으로한다.The number of the variable division reddicks-2 / 4/8 FFT butterfly operations is the same as the required number of stages.

상기 FFT 포멧 연산기는 입력되는 FFT 심볼 데이터값을 제수 8로 반복 제산하여 그 몫이 1, 2, 4 중 하나이면 연산을 마치며, 그 몫과 제산의 수를 통해 사용될 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 제공하는 것을 특징으로 한다.The FFT format operator repeats dividing the input FFT symbol data value by a divisor 8 and finishes the operation if the quotient is one of 1, 2, and 4, and sets the number and combination of FFT processing units to be used through the quotient and division number. It is characterized by providing setting information by setting.

상기 FFT 포멧 연산기는 소정의 FFT 심볼 데이터값에 따른 FFT 처리 단위들의 수와 조합을 저장한 후 제공되는 FFT 심볼 데이터값에 따라 사용할 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 제공하는 것을 특징으로 한다.The FFT format operator stores the number and combination of FFT processing units according to a predetermined FFT symbol data value and sets the number and combination of FFT processing units to be used according to the provided FFT symbol data value to provide setting information. It is done.

또한, FFT 심볼 데이터값을 통해 사용될 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 생성하는 단계와; 상기 단계를 통해 설정된 설정정보를 이용하여 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부에 속한 FFT 처리 단위들의 동작을 개별적으로 제어하고 적절한 회전 인자 값을 가변 분할 레딕스-2/4/8 FFT 나비연산부의 출력에 각각 곱해주는 단계로 이루어지는 것을 특징으로 한다.The method may further include generating setting information by setting a number and a combination of FFT processing units to be used through FFT symbol data values; By using the setting information set through the above steps, the control of the operations of the FFT processing units belonging to the plurality of variable partitioned Redix-2 / 4/8 FFT butterfly operations is individually controlled, and the appropriate rotation factor values are changed. And / 8 multiply the output of the FFT butterfly operation unit.

상기 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 생성하는 단계는 FFT 심볼 데이터값을 제수 8로 반복 제산하여 그 몫이 1, 2, 4 중 하나이면 연산을 마치며, 그 몫과 제산의 수를 통해 사용될 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 생성하는 단계를 더 포함하는 것을 특징으로 한다.Generating setting information by setting the number and combination of the FFT processing units may be performed by repeatedly dividing the FFT symbol data value by a divisor of 8 and ending the operation if the quotient is one of 1, 2, and 4, and the number of quotients and divisions. The method may further include generating setting information by setting the number and the combination of the FFT processing units to be used.

상기 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 생성하는 단계는 소정의 FFT 심볼 데이터값에 따른 FFT 처리 단위들의 수와 조합을 저장한 후 제공되는 FFT 심볼 데이터값에 따라 사용할 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 생성하는 단계를 더 포함하는 것을 특징으로 한다.Generating setting information by setting the number and combination of the FFT processing units may include storing the number and the combination of the FFT processing units according to a predetermined FFT symbol data value and then using the FFT symbol data values. And setting the number and combination to generate setting information.

상기와 같은 본 발명을 상세히 설명하기 위해 도6 내지 도 8을 참조하도록 한다.Reference will be made to FIGS. 6 to 8 to describe the present invention as described above in detail.

먼저, 도 6은 레딕스-2/4/8 FFT의 기본적인 신호 흐름도로서, 현재 새로운 알고리즘으로 등장한 것이다. 하지만, 도시한 바와 같이, L형태(점선)로 구성된 레딕스- 2/8 FFT와 레딕스-2/4 FFT 그리고 레딕스-2 FFT로 이루어져 있으므로 비록 복소수 곱셈의 수는 줄어들지라도 입력되는 FFT 처리 단위들의 수(N)에 따라 고정된 구성을 가져야만 한다.First, Figure 6 is a basic signal flow diagram of the Redix-2 / 4/8 FFT, which has now emerged as a new algorithm. However, as shown, it consists of an L-shaped (dotted line) Reddix-2 / 8 FFT, Reddix-2 / 4 FFT, and Reddix-2 FFT, so the input FFT processing is reduced even though the number of complex multiplications is reduced. It should have a fixed configuration depending on the number N of units.

도시한 바와 같이 레딕스-2/4/8 FFT의 구조는 L형 복합 FFT의 구조들로 도식화될 수 있으며, PE1, PE2, PE3와 같이 스테이지 별로 구분지어 생각할 수도 있다.As shown in the figure, the structure of Redix-2 / 4/8 FFT may be represented by the structures of L-type composite FFT, and may be thought of as stages such as PE1, PE2, and PE3.

먼저, 레딕스-2/4/8 FFT 구조를 유도하는 방법을 보면, 수학식 3에 레딕스-2 FFT 알고리즘을 적용한 후 짝수 영역에 대해 정리하고, 레딕스-8 FFT 알고리즘이 적용된 홀 수 영역을 정리하면 가장 큰 L형 나비 연산 구조인 레딕스-2/8 FFT를 구현할 수 있고, 다시 짝수 영역에 레딕스-2/4 FFT 알고리즘을 적용하는 것으로 레딕스-2/4/8 FFT 구조를 얻을 수 있게 된다.First, in the method of deriving the Reddick-2 / 4/8 FFT structure, after applying the Reddix-2 FFT algorithm to Equation 3 and arranging the even area, the odd area to which the Reddix-8 FFT algorithm is applied To sum up, we can implement Reddix-2 / 8 FFT, the largest L-shaped butterfly operation structure, and apply Reddix-2 / 4 FFT algorithm to even area again. You can get it.

일반적인 분할 레딕스-2/4 FFT와 분할 레딕스-2/8 FFT는 실제 구현에 있어 입력의 변화에 따라 운영의 변화폭이 다양하기 때문에 범용으로 적용하기 힘들다. 그러나 분할 레딕스-2/4/8 FFT 구조는 입력이 8n인 경우에만 적용가능하지만 규칙성을 가지고 있다.In general implementations, the split reddix-2 / 4 FFT and the split reddix-2 / 8 FFT are difficult to use in general because they vary in operation depending on the input change. However, the split reddix-2 / 4/8 FFT structure is only applicable when the input is 8 n but has regularity.

본 발명을 적용할 일 실시예인 유레카-147에 사용되는 OFDM 변복조는 4가지모드에 대한 FFT를 실행하며, 이러한 모드들 중에는 입력이 8n이 되지 않는 경우도 있으므로 분할 레딕스-2/4/8 FFT 구조를 그대로 적용할 수는 없다.The OFDM modulation and demodulation used in the Eureka-147, which is an embodiment to which the present invention is applied, performs FFTs for four modes, and among these modes, the input may not be 8 n . The FFT structure cannot be applied as it is.

따라서, 본 발명에서는 분할 레딕스-2/4/8 FFT 구조를 적절하게 변형하여 입력이 2n이 되는 모든 경우에 적용하도록 할 것이다. 여기서 일 실시예로 사용되는 유레카-147의 OFDM 변복조는 본 발명의 구체적인 적용 예를 상세히 설명하기 위한 것으로 본 발명이 유레카-147의 OFDM 변복조에 사용되는 FFT로 제한되는 것이 아니며 모든 OFDM 변복조에 사용될 수 있다는 것에 주목하기 바란다.Therefore, in the present invention, the division reddix-2 / 4/8 FFT structure is appropriately modified to apply to all cases where the input becomes 2 n . Here, the OFDM modulation and demodulation of Eureka-147 used as an embodiment is for explaining a specific application example of the present invention in detail. Note that there is.

구체적인 설명에 앞서 본 발명의 핵심을 간략히 소개하자면, 입력이 8n인 경우에 적용할 수 있는 분할 레딕스-2/4/8 FFT를 입력이 2n인 경우에도 적용할 수 있도록 구조를 변경하는 것으로 모든 OFDM 변복조에 사용될 수 있는 고속, 저전력 FFT 장치에 관해 설명할 것이다.Gritty brief introduction to the heart of the present invention prior to detailed description, to change the structure to be the same when the input is 8 n of division les Dix input is 2 n -2/4/8 the FFT can be applied to a case A high speed, low power FFT device that can be used for all OFDM modulation and demodulation will be described.

이제, 도 6의 구성을 FFT의 처리 단위(Process Element:PE)로 나누면, 레딕스-8 FFT 부분을 PE1, 레딕스-4 FFT 부분을 PE2, 레딕스-2 FFT 부분을 PE3이라 한다. 분할 레딕스-2/4/8 FFT에서는 이러한 FFT 처리 부분들을 합쳐서 PE라고 하며, 이들은 하부 PE1, PE2, PE3로 개별 제어되지는 않지만, 본 발명에서는 2n에 해당하는 입력(N)을 처리해야 하므로 이들을 개별 제어하도록 한다. 이를 가변 분할 레딕스-2/4/8 FFT 나비연산부라 하기로 한다.Now, if the configuration of FIG. 6 is divided into FFT processing elements (PEs), the Redix-8 FFT portion is called PE1, the Redix-4 FFT portion is called PE2, and the Redix-2 FFT portion is called PE3. In the split reddix-2 / 4/8 FFT, these FFT processing parts are collectively called PE, which are not individually controlled by the lower PE1, PE2, PE3, but in the present invention, the input N corresponding to 2 n must be processed. So control them individually. This will be referred to as a variable division reddick-2 / 4/8 FFT butterfly operation unit.

상기 도 6을 참조하면서 도 7의 본 발명에 사용되는 FFT 처리 단위인 가변분할 레딕스-2/4/8 FFT 나비연산부의 블록 다이어그램을 설명하도록 한다.Referring to FIG. 6, a block diagram of a variable division reddicks-2 / 4/8 FFT butterfly operator, which is an FFT processing unit used in the present invention of FIG. 7, will be described.

도시된 바와 같이, 도 6의 FFT 처리 단위들(PE1, PE2, PE3)을 분리한 것으로, 각각의 FFT 처리 단위들(100, 110, 120)과 각 처리 단위들에 대한 메모리들(130, 140, 150), 각 처리 단위들(PE1, PE2, PE3)을 선택적으로 사용할 수있도록 하기위한 먹스들(160, 170), 그리고, 이들 각각에 연결되어 이들의 동작을 개별적으로 선택할 수 있도록 하는 제어부(180)로 구성된다.As shown in FIG. 6, the FFT processing units PE1, PE2, and PE3 of FIG. 6 are separated from each other, and the memories 130 and 140 of the respective FFT processing units 100, 110, and 120, and the respective processing units. 150, muxes 160 and 170 for selectively using the respective processing units PE1, PE2, and PE3, and a control unit connected to each of them to individually select their operations ( 180).

따라서, 레딕스-8 FFT(100), 레딕스-4 FFT(110), 레딕스-2 FFT(120)를 개별적으로 선택할 수 있으므로 2n에 해당하는 입력(N)을 처리할 수 있게 된다.Accordingly, since the Reddick-8 FFT 100, the Reddick-4 FFT 110, and the Reddick-2 FFT 120 can be individually selected, the input N corresponding to 2 n can be processed.

이제, 도 8에 도시된 본 발명의 구조를 참조하여 각 가변 분할 레딕스-2/4/8 FFT 나비연산부에 대해 좀더 구체적으로 설명하도록 한다.Now, with reference to the structure of the present invention shown in Figure 8 will be described in more detail with respect to each of the variable division reddicks-2 / 4/8 FFT butterfly operation.

도 8은 OFDM 변복조 시스템에 사용되는 본 발명의 가변 분할 레딕스-2/4/8 FFT의 블록도이며 도 7의 구조를 가변 레딕스-2/4/8 FFT 나비 연산부들(210)로 사용한다는 것에 유의한다.FIG. 8 is a block diagram of the variable division redics-2 / 4/8 FFT of the present invention used in an OFDM modulation and demodulation system, and the structure of FIG. 7 is used as the variable redics-2 / 4/8 FFT butterfly operations 210. FIG. Note that

도시된 구조를 보면, FFT 심볼 데이터값(N)에 따라(사용 모드에 따라) 사용되는 FFT의 수와 조합을 설정하는 FFT 포멧 연산기(230)와; 각기 제어될 수 있는 서로 다른 종류와 수로 구성된 제 1, 제 2, 제 3 FFT 처리 단위들(100, 110, 120) 및 각각에 대한 메모리들(130, 140, 150)을 가지는 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)와; 상기 FFT 포멧 연산기(230)로부터 사용되는 FFT의 설정을 수신하여 상기 각각의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)에서 설정된FFT 처리 단위들(100, 110, 120) 만을 동작시키는 FFT 제어부(220)와; 상기 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)의 출력에 제공할 회전 인자를 가지며, 상기 FFT 제어부(220)에 의해 제어되는 회전 인자 테이블(200)과; 상기 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)의 출력과 상기 회전 인자 테이블(200)로부터의 회전 인자를 곱한 후 이를 다음 스테이지의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)의 입력으로 제공하는 다수의 곱셈기들(210)로 구성된다.In the structure shown, the FFT format operator 230 sets the number and combination of FFTs to be used according to the FFT symbol data value N (depending on the usage mode); A plurality of variable partition levels having first, second, and third FFT processing units 100, 110, and 120, and memories 130, 140, and 150, respectively, of different types and numbers that can be controlled, respectively. Dix-2 / 4/8 FFT butterfly operation unit 210; Receives a setting of the FFT used by the FFT format operator 230 and operates only the FFT processing units 100, 110, and 120 set by the variable division reddicks-2 / 4/8 FFT butterfly operators 210. An FFT controller 220; A rotation factor table 200 having a rotation factor to be provided to the output of the variable division reddicks-2 / 4/8 FFT butterfly operation unit 210 and controlled by the FFT control unit 220; Multiply the outputs of the variable division redids-2 / 4/8 FFT butterfly operator 210 by the rotation factors from the rotation factor table 200 and then multiply them by the variable division reddicks-2 / 4/8 of the next stage. It is composed of a plurality of multipliers 210 to provide as an input of the FFT butterfly operation unit 210.

상기 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)의 수는 log2N, 즉 요구되는 스테이지수(n)와 동일하다.The number of the variable division redics- 2 / 4/8 FFT butterfly operations 210 is equal to log 2 N, i.e., the required number of stages n.

상기 FFT 포멧 연산기(230)는 입력되는 FFT 심볼 데이터값(N)을 제수 8로 반복 제산하여 그 몫이 1, 2, 4 중 하나이면 연산을 마치면 그때까지 나눈 수(k)와 몫을 얻을 수 있다. 그 몫과 제산의 수를 통해 사용될 FFT 처리 단위들(PE1, PE2, PE3)의 수와 조합을 설정하여 설정정보를 제공한다. 즉, 몫이 1이면 분할 레딕스-2/4/8 FFT(PE1, PE2, PE3 모두 사용)가 k개 필요하고, 몫이 2이면 분할 레딕스-2/4/8 FFT(PE1, PE2, PE3 모두 사용) k개와 1개의 레딕스-2 FFT(PE3)가 필요하며, 몫이 4이면 분할 레딕스-2/4/8 FFT(PE1, PE2, PE3 모두 사용) k개와 1개의 분할 레딕스-2/4 FFT(PE2, PE3 사용)가 필요하다.The FFT format operator 230 repeatedly divides the input FFT symbol data value (N) by a divisor 8. If the quotient is one of 1, 2, or 4, the FFT format operator 230 can obtain the divided number (k) and the quotient up to that time. have. The setting information is provided by setting the number and combination of the FFT processing units PE1, PE2, and PE3 to be used through the quotient and the number of divisions. In other words, if the quotient is 1, k split reddix-2 / 4/8 FFTs (using both PE1, PE2, and PE3) are required.If the quotient is 2, split reddix-2 / 4/8 FFTs (PE1, PE2, Use both PE3) k and 1 Reddix-2 FFT (PE3) required, with a quotient of 4 k split and Reddix-2 / 4/8 FFTs (using both PE1, PE2 and PE3) and 1 split reddix -2/4 FFT (using PE2, PE3) is required.

여기서, 일반적인 OFDM 시스템에 적용되는 모드가 소정의 수로 고정되어 있다는 점(실시예인 유레카-147에서는 4개의 모드)을 고려하면, FFT 포멧 연산기(230)를 통해 매번 상기와 같은 연산을 수행할 필요성이 없어진다. 즉, 모드에 따라 즉시 사용할 FFT의 수와 조합을 얻어낼 수 있거나 FFT 제어부(220)에 전송할 데이터 자체를 얻을 수 있도록 내부 테이블을 설정할 수 있으며, 이러한 경우 상기 FFT 포멧 연산기(230)는 상기 FFT 제어부(220)의 일부로서 동작할 수 있다.Here, considering that the mode applied to a general OFDM system is fixed to a predetermined number (four modes in the embodiment Eureka-147), it is necessary to perform the above operation every time through the FFT format operator 230. Disappear. That is, the internal table may be set to obtain the number and combination of FFTs to be used immediately according to the mode or to obtain the data itself to be transmitted to the FFT control unit 220. In this case, the FFT format calculator 230 may control the FFT control unit. Act as part of 220.

입력 수(N)Number of inputs (N) 레딕스-2/4/8Reddicks-2/4/8 레딕스-2/4Reddicks-2 / 4 레딕스-2Reddicks-2 nn 6464 22 22 128128 22 1One 33 256256 22 1One 33 512512 33 33 10241024 33 1One 44 20482048 33 1One 44 40964096 44 44 81928192 44 1One 55

상기 표 1과 같은 내부 테이블을 만들어 이용한다면 적용의 실시예로 보인 유레카-147의 모든 모드를 포괄하면서 그 이하와 그 이상의 입력들에도 동일하게 적용할 수 있는 FFT 장치에 사용할 수 있다. 즉, 이러한 설정 모드에 따른 FFT의 구성을 상기 FFT 제어부(220)에서 제어할 수 있도록 하면 가변 레딕스-2/4/8 FFT를 활용하면서도 FFT 포멧 연산기(230)를 사용하지 않을 수 있다.If the internal table shown in Table 1 is used and used, it can be used in an FFT device that can cover all the modes of Eureka-147 as an embodiment of the application and can be applied to the inputs below and above. That is, when the configuration of the FFT according to the setting mode can be controlled by the FFT control unit 220, the FFT format operator 230 may not be used while utilizing the variable reddix-2 / 4/8 FFT.

상기 필요한 처리 단위들(PE1, PE2, PE3)의 조합 및 그 수는 FFT 제어부(180)에 인가되고, 이를 기초로 상기 FFT 제어부(180)는 연결된 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부들(210)에서 필요한 수의 처리 단위들(PE1, PE2, PE3)만 활성화 시키게 된다.The combination of the necessary processing units PE1, PE2, and PE3 and the number thereof are applied to the FFT controller 180, and based on the FFT controller 180, the FFT controller 180 is connected to a plurality of variable partitioned reddix-2 / 4/8. Only the necessary number of processing units PE1, PE2, and PE3 in the FFT butterfly operations 210 are activated.

이제, 하나의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)에 존재하는 처리 단위들(PE1, PE2, PE3)의 동작을 살펴보도록 한다.Now, an operation of the processing units PE1, PE2, and PE3 existing in one variable division redics-2 / 4/8 FFT butterfly operator 210 will be described.

상기 제 1FFT 처리 단위(PE1)(100)는 상기 FFT 제어부(180)의 제어신호에 의해 입력 값들을 우회시키거나, 레딕스-8 FFT를 수행한 후 중간 값들의 위치에 따른 -j 연산을 선택적으로 실행할 수 있다. 이는 도 6을 참조하면 명백한 사항이며, 이러한 레딕스-8 FFT의 실행후 처리하는 -j연산은 당 업자에게 공지된 것이다.The first FFT processing unit (PE1) 100 bypasses the input values by the control signal of the FFT controller 180, or performs the -j operation according to the position of the intermediate values after performing the Redox-8 FFT. You can run This is evident with reference to FIG. 6, and the -j operation to perform this post-execution of such Reddix-8 FFT is known to those skilled in the art.

상기 제 2FFT 처리 단위(PE2)(110)는 상기 FFT 제어부(180)의 제어신호에 따라 입력 값들을 우회시키거나, 제 1FFT 처리 단위(PE1)(100)의 레딕스-8 FFT를 위해 회전 인자들을 선택적으로 처리하는 기능 및 레딕스-4 FFT를 수행한 후 그에 대한 -j 연산을 선택적으로 실행한다. 상기 레딕스-8 FFT를 위해 회전 인자인 WN/8, W3N/8을 처리하는 부분은 분할 레딕스-2/4/8 FFT 구조에서 일반적이다.The second FFT processing unit (PE2) 110 bypasses input values according to the control signal of the FFT control unit 180 or rotates a factor for the Redox-8 FFT of the first FFT processing unit (PE1) 100. And selectively perform the -j operation on the Redix-4 FFT. Portions that process the rotation factors W N / 8 and W 3N / 8 for the Reddix-8 FFT are common in a split reddix-2 / 4/8 FFT structure.

상기 제 3FFT 처리 단위(PE3)(120)는 상기 FFT 제어부(180)의 제어신호에 따라 기본적인 레딕스-2 FFT 만을 수행하거나 제 1FFT 및 제 2FFT 처리 단위들(PE1, PE2)에 연계되어 중간 값들의 위치에 따라 차별적인 레딕스-2 FFT를 실행한다. 즉, 분할 레딕스-2/4/8 FFT와 분할 레딕스-2/4 FFT가 사용 중이라면 PE3에서 이들의 후속 처리를 해야 한다.The third FFT processing unit (PE3) 120 performs only basic Redix-2 FFT according to the control signal of the FFT control unit 180 or is connected to the first FFT and second FFT processing units (PE1, PE2) and has an intermediate value. Differential Redix-2 FFT is performed according to their location. In other words, if split reddix-2 / 4/8 FFT and split reddix-2 / 4 FFT are in use, they must be processed by PE3.

상기와 같이 원하는 처리 단위들을 가변적으로 설정하여 사용할 수 있도록 가변 분할 레딕스-2/4/8 FFT 나비연산부(210) 및 제어부(220)를 구성함과 동시에 이들을 지나는 신호의 흐름에 따라 적당한 회전 인자를 각 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)의 출력에 곱해 주어야 한다. 이를 위해서 회전 인자를 보유하고 있는 상기 회전 인자 테이블(200)의 출력을 상기 FFT 제어부(220)로 제어하여 상기 가변 분할 레딕스-2/4/8 FFT 나비연산부들(210) 사이의 신호 흐름에 위치한곱셈기들(215)에 적절한 회전 인자를 제공한다. 이를 통해 앞단의 가변 분할 레딕스-2/4/8 FFT 나비연산부(210)의 출력에 적절한 회전 인자가 곱해진 후 그 값이 후단의 가변 레딕스-2/4/8 FFT 나비연산부(210) 입력이 되도록 한다.As described above, the variable division reddicks-2 / 4/8 FFT butterfly operation unit 210 and the control unit 220 are configured to be used to variably set desired processing units, and at the same time, appropriate rotation factors according to the flow of signals passing through them. To be multiplied by the output of each variable division redisx-2 / 4/8 FFT butterfly operation unit 210. To this end, the output of the rotation factor table 200 having the rotation factor is controlled by the FFT control unit 220 to control the flow of signals between the variable division reddix-2 / 4/8 FFT butterfly operations 210. Provide suitable rotation factors to the multipliers 215 located. Through this, the output of the variable division reddicks-2 / 4/8 FFT butterfly operation unit 210 at the front end is multiplied by the appropriate rotation factor, and the value thereof is the variable reddix-2 / 4/8 FFT butterfly operation unit 210 at the rear end. To be input.

전술한 바와 같은 구성과 동작을 통해 2, 4, 8의 배수로 이루어진 FFT 심볼 데이터값(N)에 대한 FFT를 최소한의 복소수 곱셈기로 구현할 수 있다.Through the above-described configuration and operation, the FFT for the FFT symbol data value N consisting of multiples of 2, 4, and 8 can be implemented with a minimum complex multiplier.

상기한 바와 같이 본 발명은 OFDM 변복조에 사용되는 모든 모드에 적합하도록 변형된 가변 분할 레딕스-2/4/8 FFT를 이용함으로써 복소수 곱셈 연산과정을 최소화함과 아울러 구조를 단순하게 하여 요구되는 하드웨어 공간과 연산 시간을 줄이며, 그로인해 소비전력 역시 줄일 수 있는 효과가 있다.As described above, the present invention minimizes complex multiplication operations by using a variable division reddix-2 / 4/8 FFT modified to suit all modes used for OFDM modulation and demodulation, while simplifying the structure required for hardware. This saves space and computation time, which in turn reduces power consumption.

Claims (8)

FFT 심볼 데이터에 따라 사용되는 FFT의 수와 조합을 설정하여 설정정보를 출력하는 FFT 포멧 연산기와;An FFT format calculator configured to output setting information by setting the number and combination of FFTs used according to the FFT symbol data; 상기 설정정보에 따라 제어신호를 출력하는 FFT 제어부와;An FFT controller for outputting a control signal according to the setting information; 상기 제어신호에 따라 FFT를 수행하는 가변 분할 레딕스 2/4/8 FFT 나비연산부와;A variable division reddix 2/4/8 FFT butterfly operator for performing FFT according to the control signal; 상기 제어신호에 다라 회전인자를 출력하는 회전인자 테이블과;A rotation factor table for outputting a rotation factor in accordance with the control signal; 상기 가변 분할 레딕스 2/4/8 FFT 나비연산부의 출력신호와 상기 회전인자를 곱하는 곱셈기로 구성되는 것을 특징으로 하는 고속 푸리에 변환장치.And a multiplier multiplying an output signal of the variable division redis 2/4/8 FFT butterfly operator by the rotation factor. 제 1항에 있어서, 상기 제 1FFT 처리단위는 1개의 레딕스-8 FFT, 제 2FFT 처리단위는 1개의 레딕스-4 FFT 그리고 제 3FFT 처리단위는 1개의 레딕스-2 FFT로 구성되는 것을 특징으로 하는 고속 푸리에 변환장치.The method of claim 1, wherein the first FFT processing unit is composed of one Redix-8 FFT, the second FFT processing unit is one Redix-4 FFT, and the third FFT processing unit is one Reddix-2 FFT. High speed Fourier inverter. 제 1항에 있어서, 상기 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부의 수는 요구되는 스테이지수와 동일한 것을 특징으로 하는 고속 푸리에 변환장치.2. The fast Fourier transform apparatus as set forth in claim 1, wherein the number of the variable partitioned Reddix-2 / 4/8 FFT butterfly operators is equal to the required number of stages. 제 1항에 있어서, 상기 FFT 포멧 연산기는 입력되는 FFT 심볼 데이터값을 제수 8로 반복 제산하여 그 몫이 1, 2, 4 중 하나이면 연산을 마치며, 그 몫과 제산의 수를 통해 사용될 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 제공하는 것을 특징으로 하는 고속 푸리에 변환장치.The FFT format operation according to claim 1, wherein the FFT format operator repeatedly divides the input FFT symbol data value by a divisor of 8 and completes the operation if the quotient is one of 1, 2, and 4, and uses the FFT process to be used through the quotient and the number of divisions. A high speed Fourier transform apparatus for setting information and setting the number and combination of units. 제 1항에 있어서, 상기 FFT 포멧 연산기는 사용되는 모드 수 만큼 소정의 FFT 심볼 데이터값에 따른 FFT 처리 단위들의 수와 조합을 저장한 후 제공되는 FFT 심볼 데이터값에 따라 사용할 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 제공하는 기능부로 상기 FFT 제어부에 포함되는 것을 특징으로 하는 고속 푸리에 변환장치.The FFT format operator of claim 1, wherein the FFT format operator stores the number and combination of FFT processing units according to a predetermined FFT symbol data value by the number of modes used, and then uses the number of FFT processing units to be used according to the provided FFT symbol data value. A fast Fourier transform apparatus comprising a function unit for setting a combination to provide setting information included in the FFT control unit. FFT 심볼 데이터값을 통해 사용될 FFT 처리 단위들의 수와 조합을 설정하여 설정정보를 생성하는 단계와;Generating setting information by setting the number and combination of FFT processing units to be used through the FFT symbol data value; 상기 단계를 통해 설정된 설정정보를 이용하여 다수의 가변 분할 레딕스-2/4/8 FFT 나비연산부에 속한 FFT 처리 단위들의 동작을 개별적으로 제어하고 적절한 회전 인자 값을 가변 분할 레딕스-2/4/8 FFT 나비연산부의 출력에 각각 곱해주는 단계로 이루어지는 것을 특징으로 하는 고속 푸리에 변환방법.By using the setting information set through the above steps, the control of the operations of the FFT processing units belonging to the plurality of variable partitioned Redix-2 / 4/8 FFT butterfly operations is individually controlled, and the appropriate rotation factor values are changed. / 8 FFT multiplying the output of the butterfly operation unit, characterized in that the fast Fourier transform method. 제 6항에 있어서, 상기 FFT 처리 단위들의 수와 조합을 설정하여 설정 정보를 생성하는 단계는 FFT 심볼 데이터값을 제수 8로 반복 제산하여 그 몫이 1, 2, 4 중 하나이면 연산을 마치며, 그 몫과 제산의 수를 통해 사용될 FFT 처리 단위들의 수와 조합을 설정하여 설정 정보를 생성하는 단계를 더 포함하는 것을 특징으로 하는 고속 푸리에 변환방법.The method of claim 6, wherein the setting of the number and combination of the FFT processing units to generate the setting information comprises repeating dividing the FFT symbol data value by a divisor of 8 to complete the calculation if the quotient is one of 1, 2, and 4, And setting the number and combination of FFT processing units to be used through the quotient and the number of divisions to generate setting information. 제 6항에 있어서, 상기 FFT 처리 단위들의 수와 조합을 설정하여 설정 정보를 생성하는 단계는 소정의 FFT 심볼 데이터값에 따른 FFT 처리 단위들의 수와 조합을 저장한 후 제공되는 FFT 심볼 데이터값에 따라 사용할 FFT 처리 단위들의 수와 조합을 설정하여 설정 정보를 생성하는 단계를 더 포함하는 것을 특징으로 하는 고속 푸리에 변환방법.The method of claim 6, wherein the setting of the number and the combination of the FFT processing units to generate the setting information comprises storing the number and the combination of the FFT processing units according to a predetermined FFT symbol data value. And setting the number and combination of FFT processing units to be used according to the set, to generate setting information.
KR1020020058544A 2002-09-26 2002-09-26 Fast fourier transform apparatus and method thereof KR20040026910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020058544A KR20040026910A (en) 2002-09-26 2002-09-26 Fast fourier transform apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020058544A KR20040026910A (en) 2002-09-26 2002-09-26 Fast fourier transform apparatus and method thereof

Publications (1)

Publication Number Publication Date
KR20040026910A true KR20040026910A (en) 2004-04-01

Family

ID=37329516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020058544A KR20040026910A (en) 2002-09-26 2002-09-26 Fast fourier transform apparatus and method thereof

Country Status (1)

Country Link
KR (1) KR20040026910A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113569190A (en) * 2021-07-02 2021-10-29 星思连接(上海)半导体有限公司 Fast Fourier transform rotation factor calculation system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113569190A (en) * 2021-07-02 2021-10-29 星思连接(上海)半导体有限公司 Fast Fourier transform rotation factor calculation system and method
CN113569190B (en) * 2021-07-02 2024-06-04 星思连接(上海)半导体有限公司 Fast Fourier transform twiddle factor computing system and method

Similar Documents

Publication Publication Date Title
He et al. Designing pipeline FFT processor for OFDM (de) modulation
US20070239815A1 (en) Pipeline fft architecture and method
US4138730A (en) High speed FFT processor
KR100597439B1 (en) 2n-point and n-point fft/ifft dual mode device
US5717620A (en) Improved-accuracy fast-Fourier-transform butterfly circuit
WO1979000271A1 (en) Fdm/tdm transmultiplexer
US20090106341A1 (en) Dynamically Reconfigurable Shared Baseband Engine
CA2547488A1 (en) Fft architecture and method
US5034910A (en) Systolic fast Fourier transform method and apparatus
CN112351434B (en) Method, device and storage medium for parallel searching frequency points of 5G cell
US8194532B1 (en) Mixed radix discrete fourier transform
KR20020034746A (en) Fast fourier transform processor using fast and area efficient algorithm
US20060200513A1 (en) Fast Fourier transform processor and method capable of reducing size of memories
Ayhan et al. A 128∶ 2048/1536 point FFT hardware implementation with output pruning
KR100836624B1 (en) Device of variable fast furier transform and method thereof
JP3668356B2 (en) Fast Fourier transform circuit
US20070180011A1 (en) Fast fourier transform processor
US10140250B2 (en) Methods and apparatus for providing an FFT engine using a reconfigurable single delay feedback architecture
US20140365547A1 (en) Mixed-radix pipelined fft processor and fft processing method using the same
US8010588B2 (en) Optimized multi-mode DFT implementation
KR20040026910A (en) Fast fourier transform apparatus and method thereof
KR100602272B1 (en) Apparatus and method of FFT for the high data rate
KR100576520B1 (en) Variable fast fourier transform processor using iteration algorithm
CN115396079B (en) Multichannel channelizing method based on FPGA
KR101165079B1 (en) Fast fourier transform apparatus and method for mimo-ofdm system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application