KR20040022034A - 라인 온 글래스형 액정표시장치 - Google Patents

라인 온 글래스형 액정표시장치 Download PDF

Info

Publication number
KR20040022034A
KR20040022034A KR1020020053845A KR20020053845A KR20040022034A KR 20040022034 A KR20040022034 A KR 20040022034A KR 1020020053845 A KR1020020053845 A KR 1020020053845A KR 20020053845 A KR20020053845 A KR 20020053845A KR 20040022034 A KR20040022034 A KR 20040022034A
Authority
KR
South Korea
Prior art keywords
gate
signal
lines
line
liquid crystal
Prior art date
Application number
KR1020020053845A
Other languages
English (en)
Other versions
KR100840682B1 (ko
Inventor
이석우
최수경
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020053845A priority Critical patent/KR100840682B1/ko
Publication of KR20040022034A publication Critical patent/KR20040022034A/ko
Application granted granted Critical
Publication of KR100840682B1 publication Critical patent/KR100840682B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정패널 상에 형성된 라인 수/라인 저항을 감소시킬 수 있도록 한 라인 온 글래스형 액정표시장치에 관한 것이다.
본 발명의 라인 온 글래스형 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와; 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과; 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과; 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하며; 라인 온 글래스형 신호라인들 중 하나의 신호라인으로 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호가 공급된다.

Description

라인 온 글래스형 액정표시장치{LIQUID CRYSTAL DISPALY APPARATUS OF LINE ON GLASS TYPE}
본 발명은 라인 온 글래스형 액정표시장치에 관한 것으로 특히, 액정패널 상에 형성된 라인 수/라인 저항을 감소시킬 수 있도록 한 라인 온 글래스형 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 비디오신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터를 공급한다.
전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 화소데이터를 이용하여 비디오신호를 생성하고, 생성된 비디오신호를 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 공급한다. 이에 따라, 액정표시장치는 액정셀별로 비디오신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)(즉, 타이밍 제어부 및 전원 공급부)로부터 제어신호들 및 직류전압들을 공급받는다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.
최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로서 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, "게이트 구동신호들"이라 함)을 공통적으로 공급받게 된다.
실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.
액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 구성으로 한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과, 게이트라인(20)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.
데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(25)은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다.
데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터를 아날로그 신호인 비디오신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.
게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 하부기판(2) 상의 LOG형 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다.
게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인군(26)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC), 공통전압 신호 조절전압(Vlcd)과 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 인에이블신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 즉, 게이트 구동신호들은 LOG형 신호라인군(26)에 포함되어 있는 각각 하나씩의 신호라인에 의해 전송된다. 따라서, LOG형 신호라인군(26)은 최소 9개의 신호라인을 포함한다.
이러한 LOG형 신호라인군(26)은 화상표시부(21)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(26)은 게이트라인들(20)과 동일하게 게이트 금속층으로 구성된다. 게이트 금속으로는 통상 AlNd 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 즉, LOG형 신호라인군(26)의 높은 저항값에 의하여 게이트 구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인군(26)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부(21)에 표시되는 화상의 품질이 저하되게 된다.
따라서, 본 발명의 목적은 액정패널 상에 형성된 라인 수/라인 저항을 감소시킬 수 있도록 한 라인 온 글래스형 액정표시장치를 제공하는 것이다.
도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 2는 본 발명의 실시예에 의한 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 3a 내지 도 3c는 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호를 나타내는 파형도.
도 3d는 도 3a 내지 도 3c에 도시된 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호가 합쳐져 나타나는 파형도.
도 4는 도 2에 도시된 게이트 드라이버 집적회로의 내부구조를 나타내는 도면.
도 5는 도 4에 도시된 디코더를 상세히 나타내는 블록도.
도 6a 내지 도 6d는 도 4에 도시된 디코더에서 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호가 분리되어 나타나는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
1, 31 : 액정패널 2, 32 : 하부기판
4, 34 : 상부기판 8, 38 : 데이터 TCP
10, 40 : 데이터 드라이브 IC 12, 42 : 데이터 PCB
14, 44 : 게이트 TCP 16, 46: 게이트 드라이브 IC
18, 48 : 데이터라인 20,50 : 게이트라인
21, 51 : 화상표시부 22, 52 : 게이트 구동신호 전송군
24, 54 : 데이터 TCP 입력패드 25, 55 : 데이터 TCP 출력패드
26, 56 : LOG형 신호라인군 30, 60 : 게이트 TCP 출력패드
62 : 디코더 64 : 게이트신호 공급부
66 : 고대역필터 68 : 저대역필터
70 : 카운터 72 : 분리부
상기 목적을 달성하기 위하여 본 발명의 라인 온 글래스형 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와; 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과; 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과; 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하며; 라인 온 글래스형 신호라인들 중 하나의 신호라인으로 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호가 공급된다.
상기 게이트 집적회로들은 하나의 신호라인으로 공급되는 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호를 3개의 신호라인으로 분리하기 위한 디코더를 각각 구비한다.
상기 디코더는, 하나의 신호라인으로부터 공급되는 신호들 중 게이트 하이전압신호만을 통과시켜 3개의 신호라인 중 제 1라인으로 공급하기 위한 저대역필터와, 하나의 신호라인으로부터 공급되는 신호들 중 게이트 스타트펄스 및 게이트 인에이블신호만을 통과시키기 위한 고대역필터와, 고대역필터를 통과한 게이트 스타트펄스 및 게이트 인에이블신호를 카운팅하여 제어신호를 생성하기 위한 카운터와, 제어신호의 제어에 의하여 고대역필터를 통과한 게이트 스타터펄스 및 게이트 인에이블신호를 3개의 신호라인 중 제 2라인 및 제 3라인으로 각각 분리하기 위한 분리부를 구비한다.
상기 카운터는 n(n은 게이트라인들의 수)+1번 카운팅되며, 첫번째 카운팅될 때 제어신호를 생성한다.
상기 분리부는 카운터로부터 제어신호가 입력될 때 공급되는 신호를 게이트 스타터펄스로 판단하여 제 2라인으로 공급하고, 그 외의 신호는 게이트 인에이블신호라 판단하여 제 3라인으로 공급한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 2 내지 도 6d를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2는 본 발명의 실시예에 의한 라인 온 글래스형 액정표시장치를 나타내는 도면이다.
도 2를 참조하면 본 발명의 실시예에 의한 LOG형 액정표시장치는 액정패널(31)과, 액정패널(31)과 데이터 PCB(42) 사이에 접속되어진 다수개의 데이터 TCP들(38)과, 액정패널(31)의 다른측에 접속된 다수개의 게이트 TCP들(44)과, 데이터 TCP들(38) 각각에 실장되어진 데이터 드라이버 IC(40)들과, 게이트 TCP들(44) 각각에 실장되어진 게이트 드라이버 IC(46)를 구비한다.
액정패널(31)은 각종신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(32)과, 칼라필터 어레이가 형성된 상부기판(34)과, 하부기판(32)과 상부기판(34) 사이에 주입된 액정을 구비한다. 이러한 액정패널(31)에는게이트라인들(50)과 데이터라인들(48)의 교차 영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(51)이 마련된다.
화상표시영역(51)의 외곽부에 위치하는 하부기판(32) 외곽영역에는 데이터라인(48)으로부터 신장되어진 데이터 패드들과, 게이트라인(50)으로부터 신장되어진 게이트 패드들이 위치된다. 또한, 하부기판(32) 외곽영역에는 게이트 드라이브 IC(46)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(56)이 위치된다.
데이터 TCP(38)에는 데이터 드라이브 IC(40)가 실장되고, 그 데이터 드라이브 IC(40)와 전기적으로 접속된 입력패드들(54) 및 출력패드들(55)이 형성된다. 데이터 TCP(38)의 입력패드들(54)은 데이터 PCB(42)의 출력패드들과 전기적으로 접속되고, 출력패드들(55)은 하부기판(32) 상의 데이터 패드들과 전기적으로 접속된다. 특히, 첫번째 데이터 TCP(38)는 하부기판(32) 상의 LOG형 신호라인군(56)에 전기적으로 접속되는 게이트 구동신호 전송군(52)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(52)은 데이터 PCB(42)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG 신호라인군(56)에 공급하게 된다.
데이터 드라이브 IC들(40)은 디지털 신호인 화소데이터를 아날로그 신호인 비디오신호로 변환하여 액정패널 상의 데이터라인들(48)에 공급한다.
게이트 TCP(44)에는 게이트 드라이브 IC(46)가 실장되고, 게이드 드라이브 IC(46)와 전기적으로 접속된 게이트 구동신호 전송라인군(58) 및 출력패드들(60)이 형성된다. 게이트 구동신호 전송라인군(58)은 하부기판(32) 상의 LOG신호라인군(56)과 전기적으로 접속되고, 출력패드들(60)은 하부기판(32) 상의 게이트 패드들과 전기적으로 접속된다.
게이트 드라이브 IC들(46)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(50)에 순차적으로 공급한다. 또한, 게이트 드라이브 IC(46)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인군(56)은 통상 게이트 하이전압신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC), 공통전압 신호 조절전압(Vlcd)과 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 인에이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들을 전송한다. 여기서, 게이트 하이전압신호(VGH), 게이트 스타트 펄스(GSP) 및 게이트 인에이블 신호(GOE)는 하나의 신호라인을 통하여 공급된다. 다시 말하여, LOG형 신호라인군(56)은 게이트 로우전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC), 공통전압 신호(VCOM) 조절전압(Vlcd), 게이트 쉬프트 클럭신호(GSC)의 전송을 위하여 필요한 6개의 신호라인 및 게이트 하이전압신호(VGH), 게이트 스타트 펄스(GSP) 및 게이트 인에이블 신호(GOE) 전송을 위하여 필요한 1개의 신호라인을 구비한다.
게이트 하이전압신호(VGH), 게이트 스타트 펄스(GSP) 및 게이트 인에이블 신호(GOE)의 전송과정을 도 3a 내지 도 3d를 참조하여 상세히 설명하기로 한다. 먼저 게이트 하이전압신호(VGH)는 스캐닝신호를 생성하기 위하여 이용된다. 이와 같은 게이트 하이전압신호(VGH)는 도 3a와 같이 대략 20 내지 25V 사이의 직류전압을 갖는다. 게이트 스타트 펄스(GSP)는 화면의 첫번째 구동라인을 알려주는 신호이다. 이와 같은 게이트 스타트 펄스(GSP)는 도 3b와 같이 1 수직기간(1V)마다 입력된다. 게이트 인에이블 신호(GOE)는 게이트 드라이버의 출력을 제어한다. 이와 같은 게이트 인에이블 신호(GOE)는 도 3c와 같이 1 수평기간(1H)마다 입력된다.
여기서, 게이트 하이전압신호(VGH)는 직류전압의 형태로 공급된다. 그리고, 게이트 스타트 펄스(GSP)는 1 수직기간(1V)마다 입력되고, 게이트 인에이블 신호(GOE)는 1 수평기간(1H)마다 입력된다. 이때, 게이트 스타트 펄스(GSP) 및 게이트 인에이블 신호(GOE)는 서로 중첩되지 않는다. 따라서, 게이트 하이전압신호(VGH)의 전압레벨에 게이트 스타트 펄스(GSP) 및 게이트 인에이블신호(GOE)를 실어 도 3d와 같이 하나의 신호라인으로 공급하게 된다.
한편, 게이트 드라이브 IC(46)에는 도 4와 같이 하나의 신호라인으로부터 공급되는 게이트 스타트펄스(GSP), 게이트 하이전압신호(VGH) 및 게이트 인에이블신호(GOE)를 3개의 신호라인으로 분리하기 위한 디코더(62)를 구비한다. 디코더(62)는 하나의 신호라인에 공통적으로 공급되는 게이트 스타트펄스(GSP), 게이트 하이전압신호(VGH) 및 게이트 인에이블신호(GOE)를 각각의 신호라인으로 분리하여 게이트신호 공급부(64)로 공급한다.
이와 같은 디코더(62)는 도 5와 같이 고대역필터(High Pass Filter : 이하 "HPF"라 함)(66), 저대역필터(Low Pass Filter : 이하 "LPF"라 함), 카운터(70) 및분리부(72)를 구비한다.
HPF(66)는 하나의 신호라인으로 공급되는 게이트 스타트펄스(GSP), 게이트 하이전압신호(VGH) 및 게이트 인에이블신호(GOE) 중 도 6a와 같이 게이트 스타트펄스(GSP) 및 게이트 인에이블신호(GOE) 만을 통과시킨다. LPF(68)는 하나의 신호라인으로 공급되는 게이트 스타트펄스(GSP), 게이트 하이전압신호(VGH) 및 게이트 인에이블신호(GOE) 중 도 6b와 같이 게이트 하이전압신호(VGH) 만을 통과시킨다.
카운터(70)는 자신에게 공급되는 게이트 스타트펄스(GSP) 및 게이트 인에이블신호(GOE)를 카운트하여 제어신호를 생성하고, 생성된 제어신호를 분리부(72)로 공급한다. 이를 상세히 설명하면, 게이트라인(50)의 수가 1024개라면 1수직기간(1V)동안 1024개의 게이트 인에이블신호(GOE)가 공급된다. 따라서, 카운터(70)는 1수직기간(1V)동안 한번 공급되는 게이트 스타트펄스(GSP)를 포함하여 1025번 카운트 한다. 여기서, 카운터(70)는 첫번째 카운트 때 제어신호를 생성하여 분리부(72)로 공급한다. 그리고, 카운트(70)는 1025 카운트 후 0으로 리셋된다. 다시 말하여, 카운터(70)는 n개의 게이트라인을 있을 때 n+1번 카운트 후 리셋되며, 첫번째 카운트시에 제어신호를 생성하여 분리부(72)로 공급한다.
분리부(72)는 하나의 라인으로 공급되는 게이트 스타트펄스(GSP) 및 게이트 인에이블신호(GOE)를 분리하여 2개의 라인으로 출력한다. 이를 상세히 설명하면, 분리부(72)는 카운터(70)로부터 제어신호가 입력될 때 공급되는 신호를 게이트 스타트펄스(GSP)로 판단하여 제 1라인으로 출력한다. 그리고, 카운터(70)로부터 제어신호가 입력되지 않을 때 공급되는 신호를 게이트 인에이블신호(GOE)로 판단하여제 2라인으로 출력한다. 즉, 분리부(72)는 도 6a와 같이 하나의 라인으로 공급되는 게이트 스타트펄스(GSP) 및 게이트 인에이블신호(GOE)를 도 6c 및 도 6d와 같이 2개의 라인으로 분리하여 출력한다. 게이트신호 공급부(64)는 LOG형 신호라인군(56)으로부터 공급되는 게이트 구동신호를 이용하여 게이트라인을 순차적으로 구동시킨다.
이와 같은 본 발명에서 LOG형 신호라인군(56)은 최소 7개의 신호라인을 구비하게 된다. 이를 종래와 비교해보면, 종래의 LOG형 신호라인군(56)은 구동신호의 전송을 위하여 각각의 신호라인이 할당되므로 최소 9개의 신호라인을 구비한다. 즉, 본 발명에서는 LOG형 신호라인군(56)의 수를 감소시킬 있고, 이에 따라 라인의 폭을 종래에 비하여 넓게 형성할 수 있다. 다시 말하여, 본 발명에서는 LOG형 신호라인군(56)에 포함되어 있는 신호라인수가 감소되는 만큼 라인의 폭을 넓게 형성함으로써 LOG형 신호라인군(56)의 라인 저항을 감소시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 라인 온 글래스형 액정표시장치에 의하면 게이트 스타트펄스(GSP), 게이트 하이전압신호(VGH) 및 게이트 인에이블신호(GOE)를 하나의 신호라인으로 전송하여 LOG형 신호라인군에 포함되어 있는 신호라인을 수를 감소시킬 수 있다. 따라서, LOG형 신호라인군에 포함되어 있는 신호라인의 수가 감소되는 만큼 신호라인의 폭을 넓게 형성함으로써 LOG형 신호라인군의 라인 저항을 감소시킬 수 있다. 이와 같이 LOG형 신호라인군의 라인 저항이 감소되면LOG형 신호라인군의 저항값에 의해 게이트 구동신호들이 왜곡되지 않고, 이에 따라 화상의 품질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와;
    상기 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과;
    상기 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과;
    상기 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하며;
    상기 라인 온 글래스형 신호라인들 중 하나의 신호라인으로 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호가 공급되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  2. 제 1항에 있어서,
    상기 게이트 집적회로들은 상기 하나의 신호라인으로 공급되는 게이트 스타트펄스, 게이트 하이전압신호 및 게이트 인에이블신호를 3개의 신호라인으로 분리하기 위한 디코더를 각각 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  3. 제 2항에 있어서,
    상기 디코더는,
    상기 하나의 신호라인으로부터 공급되는 신호들 중 게이트 하이전압신호만을 통과시켜 3개의 신호라인 중 제 1라인으로 공급하기 위한 저대역필터와,
    상기 하나의 신호라인으로부터 공급되는 신호들 중 게이트 스타트펄스 및 게이트 인에이블신호만을 통과시키기 위한 고대역필터와,
    상기 고대역필터를 통과한 게이트 스타트펄스 및 게이트 인에이블신호를 카운팅하여 제어신호를 생성하기 위한 카운터와,
    상기 제어신호의 제어에 의하여 상기 고대역필터를 통과한 게이트 스타터펄스 및 게이트 인에이블신호를 3개의 신호라인 중 제 2라인 및 제 3라인으로 각각 분리하기 위한 분리부를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  4. 제 3항에 있어서,
    상기 카운터는 n(n은 게이트라인들의 수)+1번 카운팅되며, 첫번째 카운팅될 때 상기 제어신호를 생성하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  5. 제 3항에 있어서,
    상기 분리부는 상기 카운터로부터 제어신호가 입력될 때 공급되는 신호를 게이트 스타터펄스로 판단하여 상기 제 2라인으로 공급하고, 그 외의 신호는 게이트 인에이블신호라 판단하여 상기 제 3라인으로 공급하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
KR1020020053845A 2002-09-06 2002-09-06 라인 온 글래스형 액정표시장치 KR100840682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053845A KR100840682B1 (ko) 2002-09-06 2002-09-06 라인 온 글래스형 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053845A KR100840682B1 (ko) 2002-09-06 2002-09-06 라인 온 글래스형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040022034A true KR20040022034A (ko) 2004-03-11
KR100840682B1 KR100840682B1 (ko) 2008-06-24

Family

ID=37325984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053845A KR100840682B1 (ko) 2002-09-06 2002-09-06 라인 온 글래스형 액정표시장치

Country Status (1)

Country Link
KR (1) KR100840682B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933442B1 (ko) * 2002-12-24 2009-12-24 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
KR101429913B1 (ko) * 2007-12-08 2014-08-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519242A (ja) * 1991-07-17 1993-01-29 Matsushita Electric Ind Co Ltd 液晶パネル
JPH07140439A (ja) * 1993-11-16 1995-06-02 Sharp Corp 表示装置
KR100214484B1 (ko) * 1996-06-07 1999-08-02 구본준 순차 및 이중스캐닝방식을 위한 티에프티-엘씨디구동회로
KR100254871B1 (ko) * 1997-07-09 2000-05-01 구본준 Cog방식의 액정패널 및 범프배선이 형성된 반도체ic
JP3972270B2 (ja) * 1998-04-07 2007-09-05 ソニー株式会社 画素駆動回路および駆動回路一体型画素集積装置
JP3490353B2 (ja) * 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933442B1 (ko) * 2002-12-24 2009-12-24 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
KR101429913B1 (ko) * 2007-12-08 2014-08-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Also Published As

Publication number Publication date
KR100840682B1 (ko) 2008-06-24

Similar Documents

Publication Publication Date Title
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
US7502020B2 (en) Liquid crystal display device with voltage compensator
US7898514B2 (en) Apparatus for driving gate of liquid crystal display and driving method thereof
KR20030053180A (ko) 라인 온 글래스형 액정표시장치
KR100847812B1 (ko) 라인 온 글래스형 액정표시패널
KR100831300B1 (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
KR20080002336A (ko) 액정표시장치
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR101777128B1 (ko) 액정 표시장치
KR100840682B1 (ko) 라인 온 글래스형 액정표시장치
JP4103703B2 (ja) Ｔｆｔ表示装置
KR101073248B1 (ko) 액정표시장치
KR101212156B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100912693B1 (ko) 액정표시장치
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR101108774B1 (ko) 액정표시장치 및 그 제조방법
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR20050001063A (ko) 액정표시장치
KR101192747B1 (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR20040055187A (ko) 액정표시장치
KR100889538B1 (ko) 액정표시장치
KR20080062569A (ko) 라인 온 글래스형 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12